KR101920225B1 - organic electro luminescent device and method of fabricating array substrate for the same - Google Patents

organic electro luminescent device and method of fabricating array substrate for the same Download PDF

Info

Publication number
KR101920225B1
KR101920225B1 KR1020120091819A KR20120091819A KR101920225B1 KR 101920225 B1 KR101920225 B1 KR 101920225B1 KR 1020120091819 A KR1020120091819 A KR 1020120091819A KR 20120091819 A KR20120091819 A KR 20120091819A KR 101920225 B1 KR101920225 B1 KR 101920225B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
light emitting
emitting material
Prior art date
Application number
KR1020120091819A
Other languages
Korean (ko)
Other versions
KR20140025750A (en
Inventor
김민주
김태환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120091819A priority Critical patent/KR101920225B1/en
Publication of KR20140025750A publication Critical patent/KR20140025750A/en
Application granted granted Critical
Publication of KR101920225B1 publication Critical patent/KR101920225B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Abstract

본 발명은 비교적 큰 일함수 값을 갖는 애노드 전극을 포함하는 유기전기발광소자 및 그 어레이 기판의 제조방법에 관한 것으로, 본 발명의 유기전기발광소자는 투명도전성물질의 제1층과 제2층을 포함하는 제1 전극과; 상기 제1 전극 상부의 발광물질층과; 상기 발광물질층 상부의 제2전극을 포함하고, 상기 제2층은 상기 제1층과 상기 발광물질층 사이에 위치하며, 상기 제1층은 상기 제2층보다 작은 면저항을 가지며, 상기 제2층은 상기 제1층보다 큰 일함수를 가져, 애노드 전극의 역할을 하는 제1 전극의 일함수를 증가시킬 수 있다.The present invention relates to an organic electroluminescent device including an anode electrode having a relatively large work function value, and a method of manufacturing the array substrate. The organic electroluminescent device of the present invention comprises a first layer and a second layer of a transparent conductive material, A first electrode comprising: A light emitting material layer on the first electrode; And a second electrode over the light emitting material layer, the second layer being located between the first layer and the light emitting material layer, the first layer having a smaller sheet resistance than the second layer, Layer may have a larger work function than the first layer and may increase the work function of the first electrode serving as the anode electrode.

Description

유기전기발광소자 및 그 어레이 기판의 제조 방법{organic electro luminescent device and method of fabricating array substrate for the same}TECHNICAL FIELD The present invention relates to an organic electroluminescent device and a fabricating method thereof,

본 발명은 유기전기발광소자에 관한 것으로, 비교적 큰 일함수 값을 갖는 애노드 전극을 포함하는 유기전기발광소자 및 그 어레이 기판의 제조방법에 관한 것이다.
The present invention relates to an organic electroluminescent device, and more particularly, to an organic electroluminescent device including an anode electrode having a relatively large work function value and a method of manufacturing the array substrate.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치가 제안되고 있다.In recent years, the display field for processing and displaying a large amount of information has been rapidly developed as society has entered into a full-fledged information age. In recent years, flat panel display devices having excellent performance such as thinning, light weight, Has been proposed.

이중, 유기발광다이오드(organic light emitting diode: OLED)라고도 불리는 유기전기발광소자 또는 유기전계발광소자(organic electroluminescent display)는, 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다. 이러한 유기전기발광소자는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광에 의해 색감이 뛰어나며, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전기발광(EL) 디스플레이에 비해 낮은 전압에서 (10V이하) 구동이 가능하고, 전력 소모가 비교적 적다는 장점이 있다. An organic electroluminescent device or an organic electroluminescent display, which is also referred to as an organic light emitting diode (OLED), has a structure in which a charge is injected into a light emitting layer formed between a cathode serving as an electron injecting electrode and a cathode serving as a hole injecting electrode It is a device that emits light while the electron and hole are paired and then disappears. Such organic electroluminescent devices can be formed not only on a flexible substrate such as a plastic but also because they are excellent in color due to self-luminescence and are low in plasma display panel (Plasma Display Panel) and inorganic electroluminescence It has the advantage of being able to drive (less than 10V) voltage and relatively low power consumption.

도 1은 일반적인 유기전기발광소자의 구조를 밴드 다이어그램으로 표시한 도면이다. BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a band diagram showing the structure of a general organic electroluminescent device. FIG.

도 1에 도시한 바와 같이, 유기전기발광소자는 양극인 애노드(anode) 전극(11)과 음극인 캐소드(cathode) 전극(17) 사이에 발광물질층(emitting material layer: EML)(14)이 위치한다. 애노드 전극(11)으로부터의 정공과 캐소드 전극(17)으로부터의 전자를 발광물질층(14)으로 주입하기 위해, 애노드 전극(11)과 발광물질층(14) 사이 및 캐소드 전극(17)과 발광물질층(14) 사이에는 각각 정공수송층(hole transporting layer: HTL)(13)과 전자수송층(electron transporting layer: ETL)(15)이 위치한다. 이때, 정공과 전자를 좀더 효율적으로 주입하기 위해 애노드 전극(11)과 정공수송층(13) 사이, 그리고 전자수송층(15)과 캐소드 전극(17) 사이에 정공주입층(hole injecting layer: HIL)(12)과 전자주입층(electron injecting layer: EIL)(16)을 더 포함한다. 1, an organic electroluminescent device includes an emitting material layer (EML) 14 between an anode electrode 11, which is an anode, and a cathode electrode 17, which is a cathode. Located. Emitting element layer 14 and the cathode electrode 17 and between the anode electrode 11 and the light-emitting material layer 14 in order to inject holes from the anode electrode 11 and electrons from the cathode electrode 17 into the light- A hole transporting layer (HTL) 13 and an electron transporting layer (ETL) 15 are disposed between the material layers 14, respectively. In order to inject holes and electrons more efficiently, a hole injecting layer (HIL) is formed between the anode electrode 11 and the hole transporting layer 13, and between the electron transporting layer 15 and the cathode electrode 17 12 and an electron injecting layer (EIL)

도 1의 밴드 다이어그램에서, 아래쪽 선은 가전자 띠(valence band)의 가장 높은 에너지 준위(energy level)로, HOMO(highest occupied molecular orbital)라고 부르고, 위쪽 선은 전도성 띠(conduction band)의 가장 낮은 에너지 준위로, LUMO(lowest unoccupied molecular orbital)라고 부르며, HOMO 준위와 LUMO 준위의 에너지 차이는 밴드 갭(band gap)이라 부른다. In the band diagram of FIG. 1, the lower line is the highest energy level of the valence band and is called the highest occupied molecular orbital (HOMO) and the upper line is the lowest of the conduction band The energy level is called the lowest unoccupied molecular orbital (LUMO). The energy gap between the HOMO and LUMO levels is called the band gap.

이러한 구조를 가지는 유기전기발광소자에서, 애노드 전극(11)으로부터 정공주입층(12)과 정공수송층(13)을 통해 발광물질층(14)으로 주입된 정공(+)과, 캐소드 전극(17)으로부터 전자주입층(16) 및 전자수송층(15)을 통해 발광물질층(14)으로 주입된 전자(-)는 재결합(recombination)을 통해 여기자(exciton)를 형성하게 되고, 이 여기자로부터 발광물질층(14)의 밴드 갭에 해당하는 색상의 빛을 발하게 된다.In the organic electroluminescent device having such a structure, holes (+) injected from the anode electrode 11 into the light emitting material layer 14 through the hole injecting layer 12 and the hole transporting layer 13, Electrons injected into the light emitting material layer 14 through the electron injection layer 16 and the electron transporting layer 15 are recombined to form an exciton, And emits light of a color corresponding to the band gap of the light guide plate 14.

일반적으로 애노드 전극(11)으로 인듐-틴-옥사이드(indium tin oxide: ITO)가 널리 사용되는데, ITO의 증착 상태에서의 일함수(work function)는 약 4.7eV 정도이며, 발광물질층(14)은 약 5.7~6.0eV의 LUMO 준위를 가져, ITO로 이루어진 애노드 전극(11)과 발광물질층(14) 사이에는 약 1.0~1.3eV의 에너지 장벽(energy barrier)이 존재한다. 에너지 장벽이 큰 경우 정공 주입 효율이 떨어질 뿐만 아니라, 에너지 장벽을 느끼지 못하는 경우에 대비하여 상대적으로 큰 구동 전압을 제공해야 한다. Indium tin oxide (ITO) is widely used as the anode electrode 11. The work function of the ITO in the deposited state is about 4.7 eV, Has an energy barrier of about 1.0 to 1.3 eV between the anode electrode 11 made of ITO and the light emitting material layer 14, and has an LUMO level of about 5.7 to 6.0 eV. In the case of a large energy barrier, not only the hole injection efficiency is lowered but also a relatively large driving voltage must be provided in case the energy barrier is not felt.

따라서, ITO의 애노드 전극(11)와 발광물질층(14)과의 에너지 장벽을 낮추어 정공의 주입을 원활하기 위하여, ITO의 일함수를 높이기 위한 여러 가지 시도가 이루어지고 있으며, 산소 플라즈마(O2 plasma) 처리 등을 통해 ITO의 일함수를 약 5.1eV 수준까지 증가시켰으나, 여전히 발광물질층(14)과의 에너지 장벽을 줄이는 데에는 한계가 있다. 따라서, 에너지 장벽 차이의 완화를 위해, 애노드 전극(11)과 발광물질층(14) 사이에는 정공주입층(12)과 정공수송층(13) 등을 형성하는데, 다층 구조를 적용함에 따라 캐리어(carrier)들이 주입되어 발광물질층(14)으로 이동하기까지 서로 다른 계면을 접하면서 정공 주입 효율이 감소하게 된다.Accordingly, various attempts have been made to increase the work function of ITO in order to lower the energy barrier between the anode electrode 11 of the ITO and the light emitting material layer 14 and to smooth the injection of holes. Oxygen plasma (O 2 plasma treatment to increase the work function of the ITO to about 5.1 eV. However, there is still a limit in reducing the energy barrier with the light emitting material layer 14. Therefore, in order to alleviate the energy barrier difference, the hole injecting layer 12 and the hole transporting layer 13 are formed between the anode electrode 11 and the light emitting material layer 14. In applying the multilayer structure, ) Are injected into the light emitting material layer 14, the hole injecting efficiency is reduced while contacting different interfaces.

소비전력(P)은 전류(I)와 전압(V)의 곱으로 나타나며, 전류는 휘도(luminance)와 I=L/η(η는 소자의 효율)의 관계를 가지므로, 효율이 작을수록 필요한 전류가 커지게 되고 이에 따라 소비 전력이 증가하게 된다. The power consumption P is represented by the product of the current I and the voltage V. Since the current has a relationship between luminance and I = L / η (where η is the efficiency of the device), the smaller the efficiency, The current is increased and the power consumption is increased accordingly.

또한, 앞서 언급한 바와 같이, 애노드 전극의 일함수가 낮을 경우 상대적으로 큰 구동 전압을 제공해야 하므로 소비 전력이 증가하게 된다.
In addition, as mentioned above, when the work function of the anode electrode is low, it is necessary to provide a relatively large driving voltage, so that the power consumption increases.

상기한 문제점을 해결하기 위하여, 본 발명은 애노드 전극의 일함수를 높여 정공 주입 장벽을 낮춤으로써 발광 효율을 증가하고 구동 전압을 저감하며, 소자 구조를 단순화 할 수 있는 유기전기발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
In order to solve the above-described problems, the present invention provides an organic electroluminescent device capable of increasing the luminous efficiency, reducing the driving voltage, and simplifying the device structure by lowering the hole injection barrier by increasing the work function of the anode electrode, And to provide the above objects.

본 발명의 유기전기발광소자는 투명도전성물질의 제1층과 제2층을 포함하는 제1 전극과; 상기 제1 전극 상부의 발광물질층과; 상기 발광물질층 상부의 제2전극을 포함하고, 상기 제2층은 상기 제1층과 상기 발광물질층 사이에 위치하며, 상기 제1층은 상기 제2층보다 작은 면저항을 가지며, 상기 제2층은 상기 제1층보다 큰 일함수를 가진다.The organic electroluminescent device of the present invention includes a first electrode including a first layer and a second layer of a transparent conductive material; A light emitting material layer on the first electrode; And a second electrode over the light emitting material layer, the second layer being located between the first layer and the light emitting material layer, the first layer having a smaller sheet resistance than the second layer, The layer has a larger work function than the first layer.

상기 제1전극을 플라즈마 처리나 열처리 또는 플라즈마 처리와 열처리 모두 실시된다.The first electrode is subjected to both plasma treatment, heat treatment or plasma treatment and heat treatment.

상기 제1층은 약 500Å의 두께를 가지며, 상기 제2층은 약 300Å 내지 약 1500Å의 두께를 가진다.The first layer has a thickness of about 500 ANGSTROM, and the second layer has a thickness of about 300 ANGSTROM to about 1500 ANGSTROM.

상기 제1층은 인듐-틴-옥사이드로 이루어지고, 상기 제2층은 인듐-틴-징크-옥사이드나 인듐-갈륨-징크-옥사이드로 이루어진다.The first layer is made of indium-tin-oxide, and the second layer is made of indium-tin-zinc-oxide or indium-gallium-zinc-oxide.

상기 발광물질층과 상기 제2전극 사이에는 전자수송층과 전자주입층을 더 포함한다.And an electron transport layer and an electron injection layer between the light emitting material layer and the second electrode.

상기 제1전극과 상기 발광물질층 사이에는 정공수송층을 더 포함한다.And a hole transporting layer between the first electrode and the light emitting material layer.

본 발명의 유기전기발광소자용 어레이 기판의 제조 방법은 기판 상에 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터를 덮는 보호층을 형성하는 단계와; 상기 보호층 상부에 제1 투명도전성물질과 제2투명도전성물질을 순차적으로 증착하고 패터닝하여 상기 박막 트랜지스터의 드레인 전극과 연결되고, 하부의 제1층과 상부의 제2층을 포함하는 제1 전극을 형성하는 단계와; 상기 제1 전극 상부에 발광물질층을 형성하는 단계와; 상기 발광물질층 상부에 제2 전극을 형성하는 단계를 포함하고, 상기 제1층은 상기 제2층보다 작은 면저항을 가지며, 상기 제2층은 상기 제1층보다 큰 일함수를 가진다.A method of manufacturing an array substrate for an organic electroluminescence device according to the present invention includes: forming a thin film transistor on a substrate; Forming a protective layer covering the thin film transistor; A first transparent conductive material and a second transparent conductive material are sequentially deposited on the protective layer and patterned to be connected to a drain electrode of the thin film transistor. A first electrode including a lower first layer and a second upper layer, ; ≪ / RTI > Forming a light emitting material layer on the first electrode; And forming a second electrode on the light emitting material layer, wherein the first layer has a smaller sheet resistance than the second layer, and the second layer has a larger work function than the first layer.

상기 제1 전극을 형성하는 단계와 상기 발광물질층을 형성하는 단계 사이에는, 상기 제1 전극을 노출하는 개구부를 가지는 뱅크층을 형성하는 단계와, 상기 뱅크층을 포함하는 기판을 열처리하는 단계를 더 포함한다.A step of forming a bank layer having an opening exposing the first electrode between the step of forming the first electrode and the step of forming the light emitting material layer and the step of heat treating the substrate including the bank layer .

상기 열처리는 섭씨 약 230도에서 약 1시간 동안 수행된다.The heat treatment is performed at about 230 degrees Celsius for about 1 hour.

상기 제1 전극을 형성하는 단계 후에 상기 제1 전극을 헬륨 플라즈마 처리하는 단계를 더 포함한다.And helium plasma processing the first electrode after forming the first electrode.

상기 제1 투명도전성물질은 인듐-틴-옥사이드이고, 상기 제2 투명도전성물질은 인듐-틴-징크-옥사이드나 인듐-갈륨-징크-옥사이드이다.The first transparent conductive material is indium-tin-oxide, and the second transparent conductive material is indium-tin-zinc-oxide or indium-gallium-zinc-oxide.

상기 발광물질층을 형성하는 단계와 상기 제2 전극을 형성하는 단계 사이에 전자수송층을 형성하는 단계와 전자주입층을 형성하는 단계를 더 포함한다.Forming an electron transport layer between the step of forming the light emitting material layer and the step of forming the second electrode, and forming an electron injection layer.

상기 제1 전극을 형성하는 단계와 상기 발광물질층을 형성하는 단계 사이에 정공수송층을 형성하는 단계를 더 포함한다.
And forming a hole transport layer between the step of forming the first electrode and the step of forming the light emitting material layer.

본 발명은, 애노드 전극을 하부의 비교적 낮은 면저항을 가지는 투명도전성물질과 상부의 비교적 높은 일함수를 가지는 투명도전성물질의 이중층으로 형성하고, 플라즈마 처리 또는 열처리를 실시하여 애노드 전극의 면저항을 일정 수준으로 유지하면서 일함수를 증가시킨다. 따라서, 애노드 전극과 발광물질층 사이의 에너지 장벽을 낮추어 정공 주입 효율을 높이고 정공수송층과 정공주입층을 생략하여 소자 구조를 단순화 할 수 있다. 또한, 발광 효율을 증가시키고 구동 전압을 감소시켜 소비 전력을 줄일 수 있다.
In the present invention, the anode electrode is formed as a double layer of a transparent conductive material having a relatively low sheet resistance at the bottom and a transparent conductive material having a relatively high work function at the top, and the sheet resistance of the anode electrode is adjusted to a certain level While increasing the work function. Accordingly, the energy barrier between the anode electrode and the light emitting material layer can be lowered to enhance the hole injection efficiency, and the device structure can be simplified by omitting the hole transporting layer and the hole injecting layer. In addition, it is possible to reduce the power consumption by increasing the luminous efficiency and reducing the driving voltage.

도 1은 일반적인 유기전기발광소자의 구조를 밴드 다이어그램으로 표시한 도면이다.
도 2는 본 발명의 실시예에 따른 유기전기발광소자의 구조를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 유기전기발광소자의 구조를 밴드 다이어그램으로 표시한 도면이다.
도 4a와 도 4b는 본 발명의 실시예에 따른 ITO와 ITZO의 이중층 구조의 후처리 조건에 대한 일함수와 면저항 특성을 각각 나타내는 그래프이다.
도 5는 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판을 도시한 단면도이다.
도 6a 내지 도 6k는 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a band diagram showing the structure of a general organic electroluminescent device. FIG.
2 is a cross-sectional view schematically showing the structure of an organic electroluminescent device according to an embodiment of the present invention.
FIG. 3 is a band diagram illustrating the structure of an organic electroluminescent device according to an embodiment of the present invention. Referring to FIG.
4A and 4B are graphs showing the work function and sheet resistance characteristics of post-treatment conditions of the double-layer structure of ITO and ITZO according to the embodiment of the present invention, respectively.
5 is a cross-sectional view illustrating an array substrate for an organic EL device according to an embodiment of the present invention.
6A to 6K are cross-sectional views illustrating an array substrate for each step in the fabrication of an array substrate for an organic EL device according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전기발광소자에 대하여 상세히 설명한다.Hereinafter, the organic electroluminescent device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 유기전기발광소자의 구조를 개략적으로 도시한 단면도이고, 도 3은 본 발명의 실시예에 따른 유기전기발광소자의 구조를 밴드 다이어그램으로 표시한 도면이다.FIG. 2 is a cross-sectional view schematically showing the structure of an organic electroluminescence device according to an embodiment of the present invention, and FIG. 3 is a band diagram illustrating the structure of an organic electroluminescence device according to an embodiment of the present invention.

도 2와 도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 유기전기발광소자는 양극인 애노드(anode) 전극(110)과 음극인 캐소드(cathode) 전극(120) 사이에 발광물질층(emitting material layer: EML)(132)을 포함하며, 캐소드 전극(120)으로부터의 전자를 발광물질층(132)으로 주입하기 위해, 캐소드 전극(120)과 발광물질층(132) 사이에는 전자수송층(electron transporting layer: ETL)(134)이 위치한다. 이때, 전자를 좀더 효율적으로 주입하기 위해 전자수송층(134)과 캐소드 전극(120) 사이에는 전자주입층(electron injecting layer: EIL)(136)을 더 포함한다.2 and 3, an organic EL device according to an embodiment of the present invention includes a light emitting material layer (not shown) between an anode electrode 110, which is an anode, and a cathode electrode 120, emitting material layer 132 is formed between the cathode electrode 120 and the light emitting material layer 132 to inject electrons from the cathode electrode 120 into the light emitting material layer 132. [ electron transporting layer (ETL) 134 is located. At this time, an electron injection layer (EIL) 136 is further disposed between the electron transport layer 134 and the cathode electrode 120 to inject electrons more efficiently.

여기서, 애노드 전극(110)은 투명도전성물질로 이루어지는 제1층(112)과 제2층(114)을 포함하는데, 제2층(114)이 제1층(112)과 발광물질층(132) 사이에 위치한다. The anode 110 includes a first layer 112 and a second layer 114 made of a transparent conductive material and the second layer 114 includes a first layer 112 and a light emitting material layer 132, Respectively.

여기서, 제1층(112)의 물질은 비교적 작은 면저항을 가지며, 제2층(114)의 물질은 비교적 큰 일함수를 가지는 것이 바람직하다. 즉, 제1층(112)의 물질은 제2층(114)의 물질보다 작은 면저항을 가져, 제1층(112)에 의해 애노드 전극(110)의 면저항을 조절함으로써 전극의 기능을 하도록 하며, 제2층(114)의 물질은 제1층(112)의 물질보다 큰 일함수를 가져, 제2층(114)에 의해 애노드 전극(110)의 일함수를 증가시킨다. Here, it is preferable that the material of the first layer 112 has a relatively small sheet resistance, and the material of the second layer 114 has a relatively large work function. That is, the material of the first layer 112 has a smaller surface resistance than the material of the second layer 114, and functions as an electrode by adjusting the sheet resistance of the anode electrode 110 by the first layer 112, The material of the second layer 114 has a work function greater than that of the first layer 112 and increases the work function of the anode electrode 110 by the second layer 114.

일례로, 제1층(112)은 인듐-틴-옥사이드(indium tin oxide; ITO)로 이루어지며, 제2층(114)은 인듐-틴-징크-옥사이드(indium tin zinc oxide: ITZO)와 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO) 중 어느 하나로 이루어질 수 있다. For example, the first layer 112 is made of indium tin oxide (ITO), the second layer 114 is made of indium tin zinc oxide (ITZO) and indium tin- - gallium-zinc-oxide (IGZO).

제1층(112)은 애노드 전극(110)의 면저항(sheet resistance)를 일정 수준으로 확보하기 위해 약 500Å의 두께를 가지는 것이 바람직하며, 제2층(114)은 애노드 전극(110)의 일함수를 일정 수준으로 확보하기 위해 약 300Å 내지 약 1500Å의 두께를 가지는 것이 바람직하다. The first layer 112 preferably has a thickness of about 500 Å to secure a sheet resistance of the anode electrode 110 to a certain level and the second layer 114 has a work function of the anode electrode 110, To a certain level, it is preferable to have a thickness of about 300 ANGSTROM to about 1500 ANGSTROM.

이때, 일함수를 더욱 증가시키기 위해, 발광물질층(132)에 인접한 제2층(114)의 표면은 플라즈마 처리되거나 열처리되는 것이 바람직하다.At this time, in order to further increase the work function, the surface of the second layer 114 adjacent to the light emitting material layer 132 is preferably plasma-treated or heat-treated.

도 4a와 도 4b는 본 발명의 실시예에 따른 ITO와 ITZO의 이중층 구조의 후처리 조건에 대한 일함수와 면저항 특성을 각각 나타내는 그래프이다. 4A and 4B are graphs showing the work function and sheet resistance characteristics of post-treatment conditions of the double-layer structure of ITO and ITZO according to the embodiment of the present invention, respectively.

도 4a와 도 4b에 도시한 바와 같이, ITO와 ITZO를 증착 후 일함수 값은 약 5.27eV이고 면저항 값은 약 171ohm/sq인데, 이와 비교하여, 열처리 공정을 실시할 경우 일함수 값은 약 5.50eV로 증가하고 면저항 값은 약 45ohm/sq로 감소하며, 수소 플라즈마(H2 plasma) 처리를 실시할 경우 일함수 값은 약 4.21eV로 감소하고 면저항 값은 약 211ohm/sq로 증가하며, 헬륨 플라즈마(He plasma) 처리를 실시할 경우 일함수 값은 약 5.72eV로 증가하고 면저항 값은 약 273ohm/sq로 증가한다. As shown in FIGS. 4A and 4B, after the ITO and ITZO are deposited, the work function value is about 5.27 eV and the sheet resistance value is about 171 ohm / sq. In contrast, when the heat treatment process is performed, the work function value is about 5.50 and the sheet resistance decreases to about 45 ohm / sq. When the hydrogen plasma treatment is performed, the work function value decreases to about 4.21 eV, the sheet resistance value increases to about 211 ohm / sq, and helium plasma He plasma treatment increases the work function value to about 5.72 eV and the sheet resistance value to about 273 ohm / sq.

여기서, ITZO 대신 IGZO를 이용할 경우에도, 유사한 결과를 얻을 수 있다. Here, similar results can be obtained even when IGZO is used instead of ITZO.

따라서, ITO와 ITZO 또는 ITO와 IGZO의 이중 구조에 열처리 또는 플라즈마 처리를 실시하거나 열처리와 플라즈마 처리를 모두 실시하여, 애노드 전극(110)의 면저항을 약 55ohm/sq 이하의 수준으로 유지하면서 일함수를 약 5.5~5.8eV까지 증가시킬 수 있으며, 애노드 전극(110)과 발광물질층(132) 사이의 에너지 장벽을 약 0.2~0.5eV로 낮추어 정공 주입 효율을 높이고 정공수송층과 정공주입층을 생략할 수 있다. 이에 따라, 소자 구조를 단순화할 수 있으며, 발광 효율을 증가시키고 구동 전압을 감소시켜 소비 전력을 줄일 수 있다.
Therefore, it is preferable that the double structure of ITO, ITZO, ITO, and IGZO is subjected to heat treatment or plasma treatment or both heat treatment and plasma treatment to maintain the sheet resistance of the anode electrode 110 at about 55 ohm / The energy barrier between the anode electrode 110 and the light emitting material layer 132 may be lowered to about 0.2 to 0.5 eV to enhance the hole injection efficiency and omit the hole transporting layer and the hole injecting layer. have. Accordingly, the device structure can be simplified, the luminous efficiency can be increased, the driving voltage can be reduced, and the power consumption can be reduced.

이러한 구조를 갖는 유기전기발광소자용 어레이 기판에 대하여 도면을 참조하여 보다 상세하게 설명한다.An array substrate for an organic electroluminescent device having such a structure will be described in more detail with reference to the drawings.

도 5는 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판을 도시한 단면도이다. 5 is a cross-sectional view illustrating an array substrate for an organic EL device according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 절연기판(110) 상에 무기절연물질의 버퍼층(112)이 형성된다. 버퍼층(112) 상부에는 폴리실리콘으로 이루어지는 반도체층(122)과 제1 커패시터 전극(124)이 형성된다. 여기서, 제1 커패시터 전극(124)에는 고농도의 불순물이 도핑되어 있고, 반도체층(122)은 채널을 이루며 불순물이 도핑되지 않은 액티브 영역(122a)과 액티브 영역(122a) 양측에 고농도의 불순물이 도핑된 소스 및 드레인 영역(122b, 122c)을 포함한다. As shown in FIG. 5, a buffer layer 112 of an inorganic insulating material is formed on an insulating substrate 110. A semiconductor layer 122 made of polysilicon and a first capacitor electrode 124 are formed on the buffer layer 112. The first capacitor electrode 124 is doped with a high concentration impurity and the semiconductor layer 122 is doped with a high concentration of impurities on both sides of the active region 122a and the active region 122a, And source and drain regions 122b and 122c.

반도체층(122)과 제1 커패시터 전극(124) 상부에는 게이트 절연막(130)이 형성되어 이들을 덮고 있으며, 게이트 절연막(130) 상부에는 게이트 전극(132)과 제2 커패시터 전극(134)이 형성된다. 게이트 전극(132)은 액티브 영역(122a)에 대응하여 위치하고, 제2 커패시터 전극(134)은 제1 커패시터 전극(124)에 대응하여 위치한다. A gate insulating film 130 is formed on the semiconductor layer 122 and the first capacitor electrode 124 and covers the gate insulating film 130. A gate electrode 132 and a second capacitor electrode 134 are formed on the gate insulating film 130 . The gate electrode 132 is located corresponding to the active region 122a and the second capacitor electrode 134 is located corresponding to the first capacitor electrode 124. [

게이트 전극(132)과 제2 커패시터 전극(134) 상부에는 층간절연막(140)이 형성되어 게이트 전극(132)과 제2 커패시터 전극(134)을 덮고 있다. 층간절연막(140)은 게이트 절연막(130)과 함께 소스 및 드레인 영역(122b, 122c)을 각각 노출하는 제1 및 제2 콘택홀(140a, 140b)을 가진다. An interlayer insulating layer 140 is formed on the gate electrode 132 and the second capacitor electrode 134 to cover the gate electrode 132 and the second capacitor electrode 134. The interlayer insulating layer 140 has first and second contact holes 140a and 140b which expose the source and drain regions 122b and 122c, respectively, together with the gate insulating layer 130. [

다음, 층간절연막(140) 상부에는 소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146)이 형성된다. 소스 및 드레인 전극(142, 144)은 제1 및 제2 콘택홀(140a, 140b)을 통해 소스 및 드레인 영역(122b, 122c)과 각각 접촉하고, 제3 커패시터 전극(146)은 제2 커패시터 전극(134) 상부에 위치한다. Next, source and drain electrodes 142 and 144 and a third capacitor electrode 146 are formed on the interlayer insulating layer 140. The source and drain electrodes 142 and 144 are respectively in contact with the source and drain regions 122b and 122c through the first and second contact holes 140a and 140b and the third capacitor electrode 146 is connected to the source and drain regions 122b and 122c, (134).

여기서, 반도체층(122)과 게이트 전극(132) 그리고 소스 및 드레인 전극(142, 144)은 박막 트랜지스터를 형성한다. Here, the semiconductor layer 122, the gate electrode 132, and the source and drain electrodes 142 and 144 form a thin film transistor.

소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146) 상부에는 제1 보호층(150)과 제2 보호층(160)이 순차적으로 형성된다. 제1 및 제2 보호층(150, 160)은 드레인 전극(144)을 노출하는 드레인 콘택홀(160a)을 가진다.A first passivation layer 150 and a second passivation layer 160 are sequentially formed on the source and drain electrodes 142 and 144 and the third capacitor electrode 146. The first and second passivation layers 150 and 160 have a drain contact hole 160a exposing the drain electrode 144.

제2 보호층(160) 상부에는 투명도전성물질로 이루어진 제1 전극(162)이 형성되어, 드레인 콘택홀(160a)을 통해 드레인 전극(144)과 접촉한다. 여기서, 제1 전극(162)은 하부의 제1층(162a)과 상부의 제2층(162b)을 포함하는데, 제1층(162a)은 비교적 면저항이 낮은 물질로 이루어지고, 제2층(162b)은 비교적 일함수가 큰 물질로 이루어진다. 일례로, 제1층(162a)은 인듐-틴-옥사이드(indium tin oxide: ITO)로 이루어지고, 제2층(162b)은 인듐-틴-징크-옥사이드(indium tin zinc oxide: ITZO) 또는 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO)로 이루어질 수 있다. A first electrode 162 made of a transparent conductive material is formed on the second passivation layer 160 and contacts the drain electrode 144 through the drain contact hole 160a. Here, the first electrode 162 includes a lower first layer 162a and an upper second layer 162b. The first layer 162a is made of a material having a relatively low sheet resistance, and the second layer 162b are made of a material having a relatively large work function. For example, the first layer 162a is made of indium tin oxide (ITO), the second layer 162b is made of indium tin zinc oxide (ITZO) or indium tin oxide - indium gallium zinc oxide (IGZO).

제1 전극(162) 상부에는 뱅크층(172)이 형성된다. 뱅크층(172)은 제1 전극(162)의 가장자리를 덮으며, 제1 전극(162)을 노출하는 개구부(172a)를 가진다. A bank layer 172 is formed on the first electrode 162. The bank layer 172 covers an edge of the first electrode 162 and has an opening 172a exposing the first electrode 162. [

뱅크층(172) 상부에는 개구부(172a)를 통해 노출된 제1 전극(162)과 접촉하는 발광물질층(182)이 형성되고, 발광물질층(182) 상부의 기판(110) 전면에는 제2 전극(184)이 형성된다. 제2 전극(184)은 제1 전극(162)보다 작은 일함수를 가지는 금속 물질로 형성되는 것이 바람직하다. A light emitting material layer 182 is formed on the bank layer 172 to be in contact with the first electrode 162 exposed through the opening 172a and on the front surface of the substrate 110 above the light emitting material layer 182, An electrode 184 is formed. The second electrode 184 is preferably formed of a metal material having a work function smaller than that of the first electrode 162.

제1 전극(162)과 발광물질층(182) 및 제2 전극(184)은 발광다이오드를 형성하며, 제1 전극(162)은 발광다이오드의 애노드 전극의 역할을 하고, 제2 전극(184)은 발광다이오드의 캐소드 전극의 역할을 한다. The first electrode 162, the light emitting material layer 182 and the second electrode 184 form a light emitting diode. The first electrode 162 serves as an anode electrode of the light emitting diode. The second electrode 184, Serves as a cathode electrode of the light emitting diode.

도시하지 않았지만, 발광물질층(182)과 제2 전극(184) 사이에는 전자를 효율적으로 주입하기 위해, 전자수송층과 전자주입층이 순차적으로 형성된다. 또한, 제1 전극(162)과 발광물질층(182) 사이에는 정공주입층과 정공수송층이 생략되는데, 필요에 따라 정공주입층 없이 정공수송층만이 형성될 수도 있다.Although not shown, an electron transport layer and an electron injection layer are sequentially formed between the light emitting material layer 182 and the second electrode 184 in order to efficiently inject electrons. A hole injection layer and a hole transport layer are omitted between the first electrode 162 and the light emitting material layer 182. If necessary, only a hole transport layer may be formed without a hole injection layer.

여기서, 제1 전극(162)은 플라즈마 처리되거나 열처리되는 것이 바람직하며, 또는 플라즈마 처리와 열처리 모두 실시될 수도 있다.
Here, the first electrode 162 is preferably plasma-treated or heat-treated, or both the plasma treatment and the heat treatment may be performed.

이러한 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판의 제조 과정을 도 6a 내지 도 6k를 참조하여 상세히 설명한다.A manufacturing process of the array substrate for an organic EL device according to an embodiment of the present invention will be described in detail with reference to FIGS. 6A to 6K.

도 6a 내지 도 6k는 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다. 6A to 6K are cross-sectional views illustrating an array substrate for each step in the fabrication of an array substrate for an organic EL device according to an embodiment of the present invention.

먼저, 도 6a에 도시한 바와 같이, 절연기판(110) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(112)을 형성한다. 버퍼층(112)은, 이후 공정에서 비정질 실리콘층을 다결정 실리콘층으로 결정화할 때, 레이저 조사 또는 열처리 시에 발생하는 열로 인해, 기판(110) 내부에 존재하는 알칼리 이온, 예를 들면, 칼륨 이온(K+)이나 나트륨 이온(Na+)이 다결정 실리콘층으로 유입됨으로써 막 특성이 저하되는 것을 방지하기 위한 것이다. 여기서, 상기 버퍼층(112)은 기판(110)의 재질에 따라 생략할 수도 있다.First, as shown in FIG. 6A, silicon nitride (SiNx) or silicon oxide (SiO 2 ), which is an inorganic insulating material, is deposited on an insulating substrate 110 to form a buffer layer 112. When the amorphous silicon layer is crystallized into the polycrystalline silicon layer in a subsequent process, the buffer layer 112 is formed of alkali ions existing in the substrate 110, for example, potassium ions K +) or sodium ions (Na +) into the polycrystalline silicon layer. Here, the buffer layer 112 may be omitted depending on the material of the substrate 110.

이어, 버퍼층(112) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(도시하지 않음)을 전면에 형성하고, 결정화 공정을 진행하여 비정질 실리콘층을 결정화함으로써 다결정 실리콘층(도시하지 않음)을 형성한다. Next, amorphous silicon is deposited on the buffer layer 112 to form an amorphous silicon layer (not shown) on the entire surface, and a crystallization process is performed to crystallize the amorphous silicon layer to form a polycrystalline silicon layer (not shown).

이때, 결정화 공정은 고상 결정화(solid phase crystallization: SPC) 공정 또는 레이저를 이용한 결정화 공정일 수 있다. At this time, the crystallization process may be a solid phase crystallization (SPC) process or a laser crystallization process.

여기서, 고상 결정화(SPC) 공정은 일례로 섭씨 600도 내지 800도의 분위기에서 열처리를 통한 열적 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 섭씨 600도 내지 700도의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법이나 SLS(Sequential lateral Solidification)법인 것이 바람직하다. Here, the solid phase crystallization (SPC) process may be performed by, for example, thermal crystallization through heat treatment in an atmosphere of 600 to 800 degrees Celsius, alternating crystallization in a temperature atmosphere of 600 to 700 degrees Celsius using an alternating magnetic field crystallization apparatus Magnetic Field Crystallization) process. Preferably, the crystallization using a laser is an excimer laser annealing (ELA) method using an excimer laser or a sequential lateral solidification (SLS) method.

다음, 포토레지스트의 도포와, 광마스크를 이용한 노광, 노광된 포토레지스트의 현상, 박막의 식각 및 포토레지스트의 스트립 등의 단계를 포함하는 마스크 공정을 진행하여 다결정 실리콘층을 패터닝함으로써, 버퍼층(112) 상부에 제1 반도체패턴(120a)과 제2 반도체패턴(120b)을 형성한다. Next, a mask process including a step of application of a photoresist, a step of exposure using a photomask, development of an exposed photoresist, etching of a thin film, and stripping of a photoresist is carried out to pattern the polycrystalline silicon layer, The first semiconductor pattern 120a and the second semiconductor pattern 120b are formed.

다음, 도 6b에 도시한 바와 같이, 제1 반도체패턴(120a)과 제2 반도체패턴(도 6a의 120b) 위로 전면에 무기절연물질, 예를 들면, 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(130)을 형성하고, 마스크 공정을 통해 포토레지스트를 도포하고 노광 및 현상하여, 게이트 절연막(130) 상부에 제1 반도체패턴(120a)을 덮는 포토레지스트 패턴(192)을 형성한다. 이어, 도핑 공정을 실시하여 제2 반도체패턴(도 6a의 120b)에 고농도의 불순물을 주입함으로써, 제1 커패시터 전극(124)을 형성한다. Next, as shown in Figure 6b, the first semiconductor pattern (120a) and the second semiconductor patterns (Fig. 120b of 6a) over the inorganic insulating material over the entire surface, for example, silicon nitride (SiNx) or silicon oxide (SiO 2 A photoresist pattern 192 is formed on the gate insulating layer 130 to cover the first semiconductor pattern 120a so as to cover the gate insulating layer 130. [ . Subsequently, the first capacitor electrode 124 is formed by doping a high concentration impurity into the second semiconductor pattern (120b in FIG. 6A) by performing a doping process.

이후, 포토레지스트 패턴(192)을 제거한다.Thereafter, the photoresist pattern 192 is removed.

다음, 도 6c에 도시한 바와 같이, 게이트 절연막(130) 상에 비교적 낮은 비저항을 가지는 금속 물질을 증착하고 마스크 공정을 통해 패터닝하여 게이트 전극(132)과 제2 커패시터 전극(134)을 형성한다. 게이트 전극(132)은 제1 반도체패턴(도 6b의 120a)의 중앙에 대응하여 위치한다. 제2 커패시터 전극(134)은 제1 커패시터 전극(124) 상부에 위치한다. 여기서, 금속 물질은 알루미늄(Al), 알루미늄-네오듐과 같은 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 형성될 수 있다. Next, as shown in FIG. 6C, a metal material having a relatively low resistivity is deposited on the gate insulating film 130 and patterned through a mask process to form the gate electrode 132 and the second capacitor electrode 134. The gate electrode 132 is located corresponding to the center of the first semiconductor pattern (120a in FIG. 6B). The second capacitor electrode 134 is located above the first capacitor electrode 124. Here, the metal material may be at least one selected from the group consisting of aluminum (Al), an aluminum alloy such as aluminum-neodymium (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum .

한편, 도면에 나타나지 않았지만, 게이트 전극(132)과 연결되고 일 방향으로 연장되는 게이트 배선도 게이트 절연막(130) 상에 형성된다.On the other hand, although not shown in the drawing, a gate wiring connected to the gate electrode 132 and extending in one direction is also formed on the gate insulating film 130.

이어, 게이트 전극(132)과 제2 커패시터 전극(134)을 도핑 마스크로 하여 도핑 공정을 실시함으로써, 게이트 전극(132)으로 덮이지 않은 제1 반도체패턴(도 6b의 120a)의 양측에 고농도의 불순물을 주입하여 반도체층(122)을 형성한다. 따라서, 반도체층(122)은 중앙의 불순물이 도핑되지 않은 액티브영역(122a)과 액티브영역(122a) 양측의 불순물이 도핑된 소스 및 드레인 영역(122b, 122c)을 포함한다. 여기서, 불순물은 붕소(B)나 인듐(In), 갈륨(Ga)의 p형 불순물 또는 인(P)이나 비소(As), 안티몬(Sb)의 n형 불순물일 수 있다. Subsequently, a doping process is performed using the gate electrode 132 and the second capacitor electrode 134 as a doping mask to form a first semiconductor pattern (120a in FIG. 6B) which is not covered with the gate electrode 132, Impurities are implanted to form the semiconductor layer 122. The semiconductor layer 122 includes an active region 122a in which a central impurity is not doped and source and drain regions 122b and 122c doped with impurities on both sides of the active region 122a. Here, the impurity may be a p-type impurity of boron (B), indium (In), gallium (Ga) or an n-type impurity of phosphorus (P), arsenic (As) or antimony (Sb).

한편, 반도체층(122)의 액티브 영역(122a)과 소스 영역(122b) 및 액티브 영역(122a)과 드레인 영역(122c) 사이에는 오프 전류(off-current)를 줄이기 위해 저농도의 불순물이 도핑된 영역(lightly-doped drain: LDD)이 더 형성될 수 있다. On the other hand, between the active region 122a and the source region 122b of the semiconductor layer 122 and between the active region 122a and the drain region 122c, an impurity-doped region having a low concentration to reduce off- lightly-doped drain (LDD) may be further formed.

다음, 도 6d에 도시한 바와 같이, 게이트 전극(132)과 제2 커패시터 전극(134) 상부에 산화실리콘(SiO2)이나 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 층간절연막(140)을 형성하고, 마스크 공정을 통해 패터닝하여 제1 및 제2 콘택홀(140a, 140b)을 형성한다. 이때, 제1 및 제2 콘택홀(140a, 140b)은 게이트 절연막(130) 내에까지 형성되어 하부의 소스 및 드레인 영역(122b, 122c)을 각각 노출한다. 6D, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the gate electrode 132 and the second capacitor electrode 134 to form an interlayer insulating film 140. Then, And the first and second contact holes 140a and 140b are formed by patterning through a mask process. At this time, the first and second contact holes 140a and 140b are formed in the gate insulating layer 130 to expose the lower source and drain regions 122b and 122c, respectively.

다음, 도 6e에 도시한 바와 같이, 층간절연막(140) 상부에 비교적 작은 비저항을 갖는 금속물질, 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 티타늄(Ti), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착하고 마스크 공정을 통해 패터닝하여 소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146)을 형성한다. 소스 및 드레인 전극(142, 144)은 제1 및 제2 콘택홀(140a, 140b)을 통해 소스 및 드레인 영역(122b, 122c)과 각각 접촉하며, 제3 커패시터 전극(146)은 제2 커패시터 전극(134) 상부에 위치한다. Next, as shown in FIG. 6E, a metal material having a relatively small specific resistance, such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, titanium ), Molybdenum (Mo), and molybdenum (MoTi) are deposited and patterned through a mask process to form source and drain electrodes 142 and 144 and a third capacitor electrode 146. The source and drain electrodes 142 and 144 are respectively in contact with the source and drain regions 122b and 122c through the first and second contact holes 140a and 140b while the third capacitor electrode 146 is in contact with the source and drain regions 122b and 122c, (134).

제1커패시터 전극(124)과 제2커패시터 전극(134) 및 제3커패시터 전극(147)은 사이의 게이트 절연막(130) 및 층간절연막(140)을 유전체로 하여 스토리지 커패시터(storage capacitor)를 형성한다. A storage capacitor is formed by using the gate insulating film 130 and the interlayer insulating film 140 as a dielectric between the first capacitor electrode 124 and the second capacitor electrode 134 and the third capacitor electrode 147 .

한편, 도시하지 않았지만, 소스 전극(142)과 연결되고 일 방향으로 연장되어 게이트 배선(도시하지 않음)과 교차하여 화소 영역을 정의하는 데이터 배선도 층간절연막(140) 상에 형성된다. Although not shown, a data line extending from the source electrode 142 and extending in one direction and intersecting the gate wiring (not shown) to define the pixel region is also formed on the interlayer insulating film 140.

다음, 도 6f에 도시한 바와 같이, 소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146) 상부에 산화실리콘(SiO2)이나 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제1 보호층(150)을 형성하고, 마스크 공정을 통해 패터닝하여 드레인 전극(144)을 노출하는 제1 드레인 콘택홀(150a)을 형성한다. Next, as shown in FIG. 6F, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the source and drain electrodes 142 and 144 and the third capacitor electrode 146, 1 protective layer 150 is formed and patterned through a mask process to form a first drain contact hole 150a exposing the drain electrode 144. [

이어, 도 6g에 도시한 바와 같이, 제1 보호층(150) 상부에 포토아크릴(photo acryl) 또는 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질을 도포하여 평탄한 표면을 가지는 제2 보호층(160)을 형성하고, 마스크 공정을 통해 패터닝하여 제2 드레인 콘택홀(160a)을 형성한다. 제2 드레인 콘택홀(160a)은 제1 드레인 콘택홀(도 6f의 150a)과 함께 드레인 전극(144)을 노출한다. 6G, an organic insulating material such as photo acryl or benzocyclobutene is coated on the first passivation layer 150 to form a second passivation layer 160 having a flat surface And a second drain contact hole 160a is formed by patterning through a mask process. The second drain contact hole 160a exposes the drain electrode 144 together with the first drain contact hole (150a in FIG. 6F).

본 발명에서는, 2회의 마스크 공정을 통해 제1 보호층(150)과 제2 보호층(160)에 각각 제1 및 제2 드레인 콘택홀(150a, 160a)을 형성한 경우에 대해 설명하였으나, 제1 및 제2 보호층(150, 160)을 순차적으로 증착하고, 제1 및 제2 보호층(150, 160)을 1회의 마스크 공정을 통해 패터닝함으로써, 드레인 전극(144)을 노출하는 드레인 콘택홀을 형성할 수도 있다. In the present invention, the first and second drain contact holes 150a and 160a are formed in the first passivation layer 150 and the second passivation layer 160 through two mask processes, respectively. However, 1 and the second passivation layers 150 and 160 are sequentially deposited and the first and second passivation layers 150 and 160 are patterned through a single mask process to form a drain contact hole May be formed.

한편, 여기서는 제1 및 제2 보호층(150, 160)을 형성한 경우에 대하여 설명하였으나, 제1 및 제2 보호층(150, 160) 중의 어느 하나는 생략될 수도 있다. Here, the case where the first and second protective layers 150 and 160 are formed has been described. However, any one of the first and second protective layers 150 and 160 may be omitted.

다음, 도 6h에 도시한 바와 같이, 제2 보호층(150) 상부에 제1 투명도전성물질과 제2 투명도전성물질을 차례로 증착하고 마스크 공정을 통해 패터닝하여 하부의 제1층(162a)과 상부의 제2층(162b)을 포함하는 제1 전극(162)을 각 화소 영역에 형성한다. 제1 전극(162)은 제2 및 제1 드레인 콘택홀(160a, 도 6f의 150a)를 통해 드레인 전극(144)과 접촉한다. Next, as shown in FIG. 6H, the first transparent conductive material and the second transparent conductive material are sequentially deposited on the second passivation layer 150 and patterned through a mask process to form a first lower layer 162a, The first electrode 162 including the second layer 162b of the first electrode 162 is formed in each pixel region. The first electrode 162 contacts the drain electrode 144 through the second and first drain contact holes 160a (150a in FIG. 6F).

여기서, 제1 투명도전성물질은 비교적 작은 면저항을 가지는 물질로, 예를 들면 인듐-틴-옥사이드(indium tin oxide: ITO)일 수 있으며, 제2 투명도전성물질은 비교적 큰 일함수를 가지는 물질로, 예를 들면 인듐-틴-징크-옥사이드(indium tin zinc oxide: ITZO) 또는 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO)일 수 있다. Here, the first transparent conductive material may be a material having a relatively small sheet resistance, for example, indium tin oxide (ITO), and the second transparent conductive material may be a material having a relatively large work function, For example, indium tin zinc oxide (ITZO) or indium gallium zinc oxide (IGZO).

제1층(162a)은 제1 전극(162)의 면저항를 일정 수준으로 확보하기 위하여 약 500Å의 두께를 가지는 것이 바람직하며, 제2층(162b)은 제1 전극(162)의 일함수를 일정 수준으로 확보하기 위해 약 300Å 내지 약 1500Å의 두께를 가지는 것이 바람직하다.The first layer 162a preferably has a thickness of about 500 angstroms to secure a certain level of sheet resistance of the first electrode 162 and the second layer 162b preferably has a certain work function of the first electrode 162 To about < RTI ID = 0.0 > 1500A. ≪ / RTI >

다음, 도 6i에 도시한 바와 같이, 제1 전극(162)이 형성된 기판(110)을 플라즈마(plasma)에 노출시켜 제1 전극(162)의 표면, 보다 상세하게는, 제2층(162b)의 표면을 플라즈마 처리한다. 이때, 헬륨 플라즈마(He plasma)가 이용될 수 있다. 이러한 플라즈마 처리를 통해 제2층(162b)의 일함수 및 면저항 특성을 더욱 증가시킬 수 있다.Next, as shown in FIG. 6I, the surface of the first electrode 162, more specifically, the second layer 162b is exposed by plasma exposure to the substrate 110 having the first electrode 162 formed thereon, Is subjected to plasma treatment. At this time, helium plasma (He plasma) may be used. The work function and sheet resistance characteristics of the second layer 162b can be further increased through such plasma treatment.

다음, 도 6j에 도시한 바와 같이, 제1 전극(162) 상부에 절연물질을 형성하고 마스크 공정을 통해 패터닝하여 제1 전극(162)을 노출하는 개구부(172a)를 가지는 뱅크층(172)을 형성한다. 뱅크층(172)은 감광성 유기절연물질로 이루어질 수 있다.6J, an insulating material is formed on the first electrode 162 and patterned through a mask process to form a bank layer 172 having an opening 172a exposing the first electrode 162, . The bank layer 172 may be made of a photosensitive organic insulating material.

이어, 뱅크층(172)이 형성된 기판(110)을 섭씨 약 230도의 온도에서 약 한 시간 동안 열처리를 실시한다. 이때, 제1 전극(162)도 함께 열처리되므로, 별도의 열처리 공정 없이 제2층(162b)의 일함수 및 면저항 특성을 더욱 향상시킬 수 있다.Next, the substrate 110 on which the bank layer 172 is formed is subjected to heat treatment at a temperature of about 230 degrees Celsius for about one hour. At this time, since the first electrode 162 is also heat-treated, the work function and the sheet resistance characteristic of the second layer 162b can be further improved without a separate heat treatment process.

한편, 도시하지 않았지만, 뱅크층(172) 상부에는 스페이서가 더 형성될 수도 있다.Although not shown, a spacer may be further formed on the bank layer 172.

다음, 도 6k에 도시한 바와 같이, 뱅크층(172)을 포함하는 기판(110) 상부의 화소 영역에 발광물질층(182)을 형성한다. 발광물질층(182)은 개구부(172a)를 통해 노출되는 제1 전극(162)과 접촉한다. 이어, 발광물질층(182)을 포함하는 기판(110) 전면에 제2 전극(184)을 형성한다. 제2 전극(184)은 제1 전극(162)보다 낮은 일함수를 가지는 금속 물질로 이루어진다. Next, as shown in FIG. 6K, a light emitting material layer 182 is formed in the pixel region above the substrate 110 including the bank layer 172. Next, as shown in FIG. The luminescent material layer 182 is in contact with the first electrode 162 exposed through the opening 172a. Next, a second electrode 184 is formed on the entire surface of the substrate 110 including the light emitting material layer 182. The second electrode 184 is made of a metal material having a lower work function than the first electrode 162.

제1 전극(162)과 발광물질층(182) 및 제2 전극(184)은 발광다이오드를 형성하며, 제1 전극(162)은 발광다이오드의 애노드 전극의 역할을 하고, 제2 전극(184)은 발광다이오드의 캐소드 전극의 역할을 한다. The first electrode 162, the light emitting material layer 182 and the second electrode 184 form a light emitting diode. The first electrode 162 serves as an anode electrode of the light emitting diode. The second electrode 184, Serves as a cathode electrode of the light emitting diode.

도시하지 않았지만, 발광물질층(182)과 제2 전극(184) 사이에는 전자를 효율적으로 주입하기 위해, 전자수송층과 전자주입층이 순차적으로 형성된다. 또한, 제1 전극(162)과 발광물질층(182) 사이에는 정공주입층과 정공수송층이 생략되며, 필요에 따라 정공수송층만이 더 형성될 수도 있다. Although not shown, an electron transport layer and an electron injection layer are sequentially formed between the light emitting material layer 182 and the second electrode 184 in order to efficiently inject electrons. The hole injecting layer and the hole transporting layer may be omitted between the first electrode 162 and the light emitting material layer 182, and only the hole transporting layer may be formed if necessary.

이와 같이, 본 발명에서는 애노드 전극의 역할을 하는 제1 전극(162)을 ITO와 ITZO 또는 ITO와 IGZO의 이중층으로 형성한 후 플라즈마 처리를 하고, 뱅크층(172)을 형성한 후 열처리를 실시하여, 제1 전극(162)의 면저항을 일정 수준으로 유지하면서 일함수를 증가시킬 수 있다. 따라서, 정공주입층과 정공수송층을 생략하여 소자 구조를 단순화할 수 있으며, 정공 주입 효율을 개선하여 소자의 효율을 증가시키고, 구동 전압을 감소하여 소비 전력을 줄일 수 있다. As described above, in the present invention, the first electrode 162 serving as the anode electrode is formed as a double layer of ITO, ITZO, or ITO and IGZO, and then subjected to a plasma treatment to form a bank layer 172, followed by heat treatment , The work function can be increased while maintaining the sheet resistance of the first electrode 162 at a constant level. Therefore, the device structure can be simplified by omitting the hole injection layer and the hole transport layer, the efficiency of the device can be improved, and the driving voltage can be reduced to reduce the power consumption.

한편, 플라즈마 처리는 생략할 수도 있다. 즉, 제1 전극(162)을 형성하고, 제1 전극(162) 상부에 뱅크층(172)을 형성한 후 열처리를 실시함으로써, 플라즈마 처리 없이 열처리만으로 제1 전극(162)의 일함수를 증가시킬 수도 있다. On the other hand, the plasma treatment may be omitted. That is, by forming the first electrode 162 and forming the bank layer 172 on the first electrode 162 and then performing the heat treatment, the work function of the first electrode 162 is increased only by the heat treatment without the plasma treatment .

박막트랜지스터 및 어레이 기판의 구조는 상기한 실시예에 제한되지 않는다.
The structure of the thin film transistor and the array substrate is not limited to the above embodiment.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above-described embodiments, and various changes and modifications may be made without departing from the spirit of the present invention.

110: 애노드 전극 112: 제1층
114: 제2층 132: 발광물질층
134: 전자수송층 136: 전자주입층
120: 캐소드 전극110: anode electrode 112: first layer
114: second layer 132: light emitting material layer
134: electron transport layer 136: electron injection layer
120: cathode electrode

Claims (15)

투명도전성물질의 제1층과 제2층을 포함하는 제1 전극과;
상기 제1 전극 상부의 발광물질층과;
상기 발광물질층 상부의 제2전극
을 포함하고,
상기 제2층은 상기 제1층과 상기 발광물질층 사이에 위치하며, 상기 제1전극은 열처리되어 상기 제1층은 상기 제2층보다 작은 면저항을 가지며, 상기 제2층은 상기 제1층보다 큰 일함수를 가지는 것을 특징으로 하는 유기전기발광소자.
A first electrode comprising a first layer and a second layer of a transparent conductive material;
A light emitting material layer on the first electrode;
And a second electrode
/ RTI >
Wherein the second layer is positioned between the first layer and the light emitting material layer and the first electrode is heat treated such that the first layer has a smaller sheet resistance than the second layer, Lt; RTI ID = 0.0 > 1, < / RTI >
제1항에 있어서,
상기 제1전극은 상기 열처리 전 플라즈마 처리되는 것을 특징으로 하는 유기전기발광소자.
The method according to claim 1,
Wherein the first electrode is subjected to plasma treatment before the heat treatment.
제2항에 있어서,
상기 제1층은 500Å의 두께를 가지며, 상기 제2층은 300Å 내지 1500Å의 두께를 가지는 것을 특징으로 하는 유기전기발광소자.
3. The method of claim 2,
Wherein the first layer has a thickness of 500 ANGSTROM and the second layer has a thickness of 300 ANGSTROM to 1500 ANGSTROM.
제1항 내지 제3항의 어느 한 항에 있어서,
상기 제1층은 인듐-틴-옥사이드만으로 이루어지고, 상기 제2층은 인듐-틴-징크-옥사이드나 인듐-갈륨-징크-옥사이드만으로 이루어지는 것을 특징으로 하는 유기전기발광소자.
4. The method according to any one of claims 1 to 3,
Wherein the first layer comprises only indium-tin-oxide, and the second layer comprises only indium-tin-zinc-oxide or indium-gallium-zinc-oxide.
제1항에 있어서,
상기 발광물질층과 상기 제2전극 사이에 전자수송층과 전자주입층을 더 포함하는 것을 특징으로 하는 유기전기발광소자.
The method according to claim 1,
And an electron transport layer and an electron injection layer between the light emitting material layer and the second electrode.
제5항에 있어서,
상기 제1전극과 상기 발광물질층 사이에 정공수송층을 더 포함하는 것을 특징으로 하는 유기전기발광소자.
6. The method of claim 5,
And a hole transporting layer between the first electrode and the light emitting material layer.
기판 상에 박막 트랜지스터를 형성하는 단계와;
상기 박막 트랜지스터를 덮는 보호층을 형성하는 단계와;
상기 보호층 상부에 제1 투명도전성물질과 제2투명도전성물질을 순차적으로 증착하고 패터닝하여 상기 박막 트랜지스터의 드레인 전극과 연결되고, 하부의 제1층과 상부의 제2층을 포함하는 제1 전극을 형성하는 단계와;
상기 제1 전극 상부에 발광물질층을 형성하는 단계와;
상기 발광물질층 상부에 제2 전극을 형성하는 단계
를 포함하며,
상기 제1 전극을 형성하는 단계 후에 상기 제1 전극을 열처리하는 단계를 더 포함하고,
상기 제1층은 상기 제2층보다 작은 면저항을 가지며, 상기 제2층은 상기 제1층보다 큰 일함수를 가지는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
Forming a thin film transistor on a substrate;
Forming a protective layer covering the thin film transistor;
A first transparent conductive material and a second transparent conductive material are sequentially deposited on the protective layer and patterned to be connected to a drain electrode of the thin film transistor. A first electrode including a lower first layer and a second upper layer, ; ≪ / RTI >
Forming a light emitting material layer on the first electrode;
Forming a second electrode on the light emitting material layer
/ RTI >
Further comprising the step of heat treating the first electrode after forming the first electrode,
Wherein the first layer has a smaller sheet resistance than the second layer and the second layer has a work function larger than that of the first layer.
제7항에 있어서,
상기 제1 전극을 형성하는 단계와 상기 발광물질층을 형성하는 단계 사이에, 상기 제1 전극을 노출하는 개구부를 가지는 뱅크층을 형성하는 단계를 더 포함하고,
상기 제1 전극을 열처리하는 단계는 상기 뱅크층을 포함하는 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
8. The method of claim 7,
Forming a bank layer having an opening exposing the first electrode between the step of forming the first electrode and the step of forming the light emitting material layer,
Wherein the step of heat-treating the first electrode includes a step of heat-treating the substrate including the bank layer.
제8항에 있어서,
상기 열처리는 섭씨 230도에서 1시간 동안 수행되는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
9. The method of claim 8,
Wherein the heat treatment is performed at 230 DEG C for 1 hour.
제7항 내지 제9항 중 어느 한 항에 있어서,
상기 제1 전극을 형성하는 단계 후에 상기 제1 전극을 헬륨 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
10. The method according to any one of claims 7 to 9,
And helium plasma processing the first electrode after forming the first electrode. ≪ RTI ID = 0.0 > 11. < / RTI >
제10항에 있어서,
상기 제1 투명도전성물질은 인듐-틴-옥사이드이고, 상기 제2 투명도전성물질은 인듐-틴-징크-옥사이드나 인듐-갈륨-징크-옥사이드인 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
11. The method of claim 10,
Wherein the first transparent conductive material is indium-tin-oxide and the second transparent conductive material is indium-tin-zinc-oxide or indium-gallium-zinc-oxide. Way.
제7항에 있어서,
상기 발광물질층을 형성하는 단계와 상기 제2 전극을 형성하는 단계 사이에 전자수송층을 형성하는 단계와 전자주입층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
8. The method of claim 7,
Forming an electron transport layer between the step of forming the light emitting material layer and the step of forming the second electrode, and the step of forming an electron injection layer. Way.
제12항에 있어서,
상기 제1 전극을 형성하는 단계와 상기 발광물질층을 형성하는 단계 사이에 정공수송층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.13. The method of claim 12,
Further comprising forming a hole transport layer between the step of forming the first electrode and the step of forming the light emitting material layer. 제11항에 있어서,
상기 제1 전극의 일함수는 5.5~5.8eV인 유기전기발광소자용 어레이 기판의 제조 방법.
12. The method of claim 11,
Wherein the work function of the first electrode is 5.5 to 5.8 eV.
제4항에 있어서,
상기 제1 전극의 일함수는 5.5~5.8eV인 유기전기발광소자.5. The method of claim 4,
And the work function of the first electrode is 5.5 to 5.8 eV.
KR1020120091819A 2012-08-22 2012-08-22 organic electro luminescent device and method of fabricating array substrate for the same KR101920225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120091819A KR101920225B1 (en) 2012-08-22 2012-08-22 organic electro luminescent device and method of fabricating array substrate for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091819A KR101920225B1 (en) 2012-08-22 2012-08-22 organic electro luminescent device and method of fabricating array substrate for the same

Publications (2)

Publication Number Publication Date
KR20140025750A KR20140025750A (en) 2014-03-05
KR101920225B1 true KR101920225B1 (en) 2018-11-20

Family

ID=50640675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091819A KR101920225B1 (en) 2012-08-22 2012-08-22 organic electro luminescent device and method of fabricating array substrate for the same

Country Status (1)

Country Link
KR (1) KR101920225B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516132B2 (en) 2017-08-24 2019-12-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Inverted quantum dot light-emitting diode and manufacturing method thereof
CN107565065A (en) * 2017-08-24 2018-01-09 深圳市华星光电半导体显示技术有限公司 Inversion type light emitting diode with quantum dots and preparation method thereof
CN113437236B (en) * 2021-06-23 2023-09-01 合肥鑫晟光电科技有限公司 Display panel and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311418A (en) * 2003-03-25 2004-11-04 Semiconductor Energy Lab Co Ltd Display device and its manufacturing method
JP2006120739A (en) * 2004-10-19 2006-05-11 Sekisui Chem Co Ltd Method of treating surface of substrate with transparent electrode formed thereon and display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311418A (en) * 2003-03-25 2004-11-04 Semiconductor Energy Lab Co Ltd Display device and its manufacturing method
JP2006120739A (en) * 2004-10-19 2006-05-11 Sekisui Chem Co Ltd Method of treating surface of substrate with transparent electrode formed thereon and display device

Also Published As

Publication number Publication date
KR20140025750A (en) 2014-03-05

Similar Documents

Publication Publication Date Title
KR101776044B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
EP2996147B1 (en) Thin-film transistor array substrate, method of manufacturing the same, and display device
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
US8748897B2 (en) Array substrate for organic electroluminescent display device
US7701132B2 (en) Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
KR101799034B1 (en) Substrate for organic electro luminescent device and method of fabricating the same
KR102028025B1 (en) Organic light emitting display apparatus and method of manufacturing the same
KR101084273B1 (en) Organic light emitting diode display and method for manufacturing the same
US8742425B2 (en) Thin film transistor array substrate, organic light-emitting display device comprising the same, and method of manufacturing the same
US10347705B2 (en) Organic light emitting diode display and manufacturing method thereof
KR102116493B1 (en) Organinc light emitting display device and manufacturing method for the same
KR20120063747A (en) Organinc light emitting display device and manufacturing method for the same
KR101786801B1 (en) Substrate for organic electro luminescent device and method of fabricating the same
KR20060114459A (en) Organic electroluminescence device and fabricating method of the same
KR20130007310A (en) Organic light emitting display device, organic light emitting display appratus and manufacturing method of the same
KR102567716B1 (en) Organic light emitting diode display and method for manufacturing the same
TW201301500A (en) Organic light-emitting display device and method of manufacturing the same
JP3748827B2 (en) Organic EL display device manufacturing method
KR101939768B1 (en) array substrate for organic electroluminescent display device and method of fabricating the same
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
KR101920225B1 (en) organic electro luminescent device and method of fabricating array substrate for the same
KR20170000064A (en) Manufacturing method of thin film transistor substrate
KR101731970B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
KR101397125B1 (en) array substrate for organic electro luminescent device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant