KR20120063965A - 발광소자 및 그의 제조방법 - Google Patents

발광소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20120063965A
KR20120063965A KR1020100125161A KR20100125161A KR20120063965A KR 20120063965 A KR20120063965 A KR 20120063965A KR 1020100125161 A KR1020100125161 A KR 1020100125161A KR 20100125161 A KR20100125161 A KR 20100125161A KR 20120063965 A KR20120063965 A KR 20120063965A
Authority
KR
South Korea
Prior art keywords
substrate
layer
semiconductor layer
light emitting
emitting device
Prior art date
Application number
KR1020100125161A
Other languages
English (en)
Other versions
KR101756660B1 (ko
Inventor
손수형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100125161A priority Critical patent/KR101756660B1/ko
Publication of KR20120063965A publication Critical patent/KR20120063965A/ko
Application granted granted Critical
Publication of KR101756660B1 publication Critical patent/KR101756660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 광추출효율이 향상될 수 있는 발광소자 및 그의 제조방법을 제공하기 위한 것으로, 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부로 패턴되는 상면을 포함하는 기판; 상기 기판의 상면에 순차적으로 적층되는 버퍼층, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 광전층; 상기 제2 반도체층 상에 형성되는 오믹접촉층; 상기 오믹접촉층, 상기 활성층 및 상기 제2 반도체층의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및 상기 오믹접촉층 상에 형성되는 제2 전극을 포함하는 발광소자를 제공한다.

Description

발광소자 및 그의 제조방법{LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 발광소자 및 그 제조방법에 관한 것으로, 광추출효율이 향상될 수 있는 발광소자 및 그를 용이하게 제조하는 방법에 관한 것이다.
발광소자는 p-n 접합된 복수의 반도체층으로 이루어진 광전층을 포함하는 광전소자의 일종으로써, 전기에너지를 광에너지로 변환하여 광을 방출하는 소자이다.
구체적으로, 발광소자(Light Emitting Device: LED)는 p-형 반도체층과 활성층과 n-형 반도체층을 포함하는 복수의 반도체층으로 형성되는 광전층, n-형 반도체층에 전자를 주입하는 제1 전극 및 p-형 반도체층에 정공을 주입하는 제2 전극을 포함하여 이루어진다. 이러한 발광소자는, 제1 전극과 제2 전극 사이에 순방향전압이 인가되면, 광전층에서 제1 전극과 제2 전극 각각을 통해 주입된 전자와 정공이 만나 재결합하여, 여기자(exciton)를 발생시키고, 이때 여기자가 여기상태에서 기저상태로 되면서 생성되는 광에너지를 방출한다.
이러한 발광소자는, 광을 방출하는 다른 장치에 비해, 저전압으로 고휘도의 광을 방출할 수 있어 높은 에너지효율을 갖는다.
특히, 광전층이 질화갈륨(GaN)계 질화물반도체로 형성되는 발광소자는, 적외선 내지 적외선을 포함하는 광범위한 파장영역의 광을 방출할 수 있다. 이에 따라, 발광소자는 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품 등의 각종 자동화 기기에 다양하게 응용될 수 있고, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하지 않으므로, 차세대 광원으로 각광받고 있다.
한편, 광전층을 형성하는 복수의 반도체층은 기판 상에 성장되는 반도체물질로 이루어진다. 그런데, 반도체물질은 외부(공기)보다 밀한매질이므로, 활성층에서 생성된 광은 특정임계각보다 낮은 입사각(여기서, "입사각"은 소자와 외부 사이의 계면에 광이 입사되는 각도를 의미함)을 가져야만 외부로 방출될 수 있다. 이때, 반도체물질이 질화갈륨계인 경우, 특정임계각은 약 23°정도인 것으로 알려져있다.
즉, 특정임계각 이상의 입사각을 갖는 광은 소자 내로 반사되어, 소자에서 생성된 광이 외부로 방출되는 비율(이하, "광추출효율"로 지칭함)이 향상되기 어려운 문제점이 있다. 그리고, 낮은 광추출효율에 의해 소자 내에 속박되는 많은 양의 광이 열로 변환되면, 열화에 의한 소자의 수명 감소 및 신뢰도 저하를 초래하는 문제점이 있다.
본 발명은 광추출효율이 향상될 수 있는 발광소자 및 그의 제조방법을 제공하기 위한 것이다.
이와 같은 과제를 해결하기 위하여, 본 발명은 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부로 패턴되는 상면을 포함하는 기판; 상기 기판의 상면에 순차적으로 적층되는 버퍼층, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 광전층; 상기 제2 반도체층 상에 형성되는 오믹접촉층; 상기 오믹접촉층, 상기 활성층 및 상기 제2 반도체층의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및 상기 오믹접촉층 상에 형성되는 제2 전극을 포함하는 발광소자를 제공한다.
그리고 본 발명은 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부로 패턴되는 상면을 포함하는 기판을 마련하는 단계; 상기 기판의 상면에 버퍼층, 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 적층하는 단계; 상기 제2 반도체층 상에 오믹접촉층을 형성하는 단계; 및 상기 오믹접촉층, 상기 제2 반도체층 및 상기 활성층의 일부영역을 제거하여 노출되는 제1 반도체층의 일부영역 상에 제1 전극을 형성하고, 상기 오믹접촉층 상에 제2 전극을 형성하는 단계를 포함하는 발광소자의 제조방법을 제공한다.
이상과 같이, 본 발명에 따른 발광소자는 연속하는 복수의 요철부로 패턴되는 상면을 포함하는 기판을 포함한다. 이에 따라, 활성층에서 생성된 광이 기판의 상면에서 불규칙하게 굴절 또는 반사되어, 불규칙한 입사각을 가질 수 있다. 그러므로, 임계각 미만의 입사각을 갖는 광이 증가될 수 있어, 광추출효율이 향상될 수 있다.
그리고, 기판의 상면에서 복수의 요철부 중 이웃한 요철부는 서로 접하도록 인접하게 배치된다. 즉, 기판의 상면에 배치되는 복수의 요철부의 밀도는 최대가 된다. 이에 따라, 이웃한 요철부가 접하는 영역을 제외하고 기판의 상면은 평평한 영역을 포함하지 않게 된다. 그러므로, 기판 상면의 평평한 영역으로 인해 유발되는 결정결함이 최소화될 수 있어, 소자의 신뢰도가 향상될 수 있고, 그로 인해 수율이 향상될 수 있다. 또한, 기판의 상면 중 광을 불규칙하게 굴절 또는 반사하는 영역이 증가함에 따라, 광추출효율이 더욱 향상될 수 있다.
도 1a 및 도 1b는 본 발명의 제1 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2a 및 도 2b는 제1 비교군과 제2 비교군의 광도를 나타낸 것이고, 도 2c 및 도 2d는 제1 비교군과 제2 비교군의 출력전력을 나타낸 것이다.
도 3은 도 1a에 도시된 기판의 상면 중 일부를 나타낸 사시도이다.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 따른 기판의 상면 중 일부를 위에서 바라본 평면도이다.
도 5는 본 발명의 제1 실시예에 따른 발광소자의 제조방법을 나타낸 순서도이다.
도 6a 내지 도 6e는 도 5에 도시된 발광소자의 제조방법을 나타낸 공정도이다.
도 7은 본 발명의 제2 실시예에 따른 발광소자를 나타낸 단면도이다.
도 8은 본 발명의 제2 실시예에 따른 발광소자의 제조방법을 나타낸 순서도이다.
도 9는 도 8에 도시된 기판의 상면에 경사지는 측면을 복수의 반도체층 중 기판에 인접한 일부영역에 형성하는 단계를 나타낸 공정도이다.
이하, 본 발명의 실시예에 따른 발광소자 및 그 제조방법에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
도 1a 및 도 1b에 도시된 바와 같이, 본 발명의 실시예에 따른 발광소자(100)는 연속하는 복수의 요철부(111)로 패턴되는 상면을 포함하는 기판(110), 기판(110) 상에 순차적으로 적층되는 복수의 반도체층(121~124)으로 이루어진 광전층(120), 광전층(120)의 p-형 반도체층(124) 상에 투명도전성물질로 형성되는 오믹접촉층(130), n-형 반도체층(122) 중 노출되는 일부영역 상에 형성되는 제1 전극(140) 및 오믹접촉층(130) 상에 형성되는 제2 전극(150)을 포함하여 이루어진다.
여기서, 광전층(120)은 기판(110) 상에 순차적으로 적층되는 버퍼층(121), n-형 반도체층(122), 활성층(123) 및 p-형 반도체층(124)을 포함한다.
기판(110)은 GaN과 동종물질인 GaN계, 및 GaN과 유사한 결정구조를 가진 Al2O3(Sapphire: 사파이어), SiC 및 AlN 중에서 선택될 수 있다. 여기서, 기판(110)은 질화물반도체와 동종으로 선택될 수 있으나, GaN계열 기판은 대면적으로 마련되기 어렵고, 열적으로 불안정하며, 고가인 단점이 있어, 주로 이용될 수 없다. 특히, 기판(110)은 알칼리 또는 산에 의한 변형율이 낮고 열에 의한 변형율이 낮으면서도 저가인 장점이 있어 대량생산에 적합한 사파이어(Al2O3)기판으로 선택될 수 있다.
기판(110)의 상면은 연속하는 복수의 요철부(111)로 패턴된다. 즉, 기판(110)의 상면에서 복수의 요철부(111) 중 이웃한 요철부들은 적어도 하나의 접점 또는 적어도 하나의 접선으로 서로 접한다. 다시 설명하면, 복수의 요철부(111) 각각은 적어도 하나의 접점 또는 적어도 하나의 접선에서 이웃한 다른 요철부와 접하도록 배치됨으로써, 복수의 요철부(111)는 기판(110)의 상면에서 연속하게 된다.
바람직하게는 이웃하여 접하는 요철부(111)들의 중심을 연결하였을 때 메쉬 형태를 이룬다.
이와 같이 기판(110)의 상면은 연속하는 복수의 요철부(111) 형태로 패턴되어, 울퉁불퉁한 표면으로 형성되므로, 입사되는 광을 불규칙하게 굴절 또는 반사시킨다. 그러므로, 기판(110)의 상면에 의해 광의 입사각(여기서, "입사각"은 발광소자(100)와 외부 사이의 계면에 광이 입사되는 각도를 의미함)이 불규칙적으로 변동하게 되어, 임계각 미만으로 될 수 있는 확률이 높아짐에 따라, 소자의 광추출효율이 향상될 수 있다.
이때, 복수의 요철부(111)가 기판(110)의 상면에 배치되는 정도(이하, "요철부의 밀도"로 지칭함)가 높을수록, 기판(110)의 상면에서 광을 규칙적으로 굴절 또는 반사하는 평평한 영역이 감소하게 되어, 광추출효율이 극대화될 수 있다.
그리고, 광전층(120)은 기판(110)의 상면에 성장되는 반도체물질로 형성된다. 이때, 기판(110)이 반도체물질과 동종의 재료로 선택되지 않는 경우, 기판(110)과 반도체물질 간의 격자상수 차이로 인해 기판(110) 상에 성장된 반도체물질에 결정결함이 발생할 수 있다. 이러한 결정결함으로 인해 광전층(120) 내의 전류흐름이 특정 영역에 밀집되는 현상(이하, "전류밀집현상"으로 지칭함)이 발생되어, 소자의 출력전력(Output Power)이 감소된다.
이때, 기판(110)의 상면 중 울퉁불퉁한 영역과 달리, 평평한 영역은 기판(110)과 반도체물질 사이의 격자상수 차이를 계속 유지시키므로, 결정결함의 발생 확률을 높힌다.
이에 따라, 복수의 요철부(111)가 기판(110)의 상면에 배치되는 면적의 비율(이하, "요철부밀도"로 지칭함)이 높을수록, 기판(110)의 상면에서 평평한 영역이 감소되어 결정결함이 감소될 수 있으므로, 소자의 출력전력(Output Power)이 향상될 수 있다.
이상과 같이, 요철부밀도가 높을수록, 발광소자의 광추출효율 및 출력전력이 향상될 수 있어, 발광소자의 효율(여기서, "효율"은 외부에서 주입된 전자와 정공이 광으로 변환되는 비율)이 향상될 수 있다. 이는 도 2a 내지 도 2d에 도시된 제1 비교군과 제2 비교군의 특성 비교로부터 예측될 수 있다.
제1 비교군은 복수의 요철부가 2.0㎛의 지름을 갖는 볼록한 렌즈형이고 1.0㎛의 간격으로 이격되는 경우에 해당한다. 그리고, 제2 비교군은 복수의 요철부가 2.5㎛의 지름을 갖는 볼록한 렌즈형이고 1.5㎛의 간격으로 이격되는 경우에 해당한다.
즉, 제1 비교군에 따른 복수의 요철부는 제2 비교군보다 작은 지름을 갖고 제2 비교군보다 작은 간격으로 이격되어 배치됨으로써, 제1 비교군의 요철부밀도는 제2 비교군보다 높다.
도 2a와 도 2b를 비교해보면, 도 2a에 도시된 제1 비교군의 광도는 도 2b에 도시된 제2 비교군의 광도보다 많은 적색영역을 포함하고 있다. 이때, 도 2a 및 도 2b에서 적색영역은 높은 광도를 나타낸다. 이로부터, 요철부밀도가 높을수록 광추출효율이 향상되는 것을 알 수 있다.
그리고, 도 2c와 도 2d를 비교해보면, 하나의 웨이퍼(wafer) 이내 칩(chip)들의 대부분에 있어서, 도 2c에 도시된 제1 비교군의 출력전력은 도 2d에 도시된 제2 비교군의 출력전력보다 높게 나타난다. 이때, 도 2c 및 도 2d에서 가로축은 하나의 웨이퍼(wafer) 이내 칩(chip)을 나타내고, 세로축은 출력전력을 나타낸다. 이로부터, 요철부밀도가 높을수록 출력전력이 향상되는 것을 알 수 있다.
이상과 같이, 제1 비교군과 제2 비교군의 비교로부터, 요철부밀도가 높을수록 광추출효율 및 출력전력이 향상되는 것을 알 수 있다.
이에 따라, 본 발명의 제1 실시예에 따르면, 기판(110)의 상면이 최대한의 요철부밀도를 가질 수 있도록, 복수의 요철부(111)는 기판(110)의 상면에서 연속하게 배치된다.
그리고, 복수의 요철부(111) 각각은 도 1a에 도시된 바와 같이, 기판(110)과 광전층(120) 사이의 계면에서 광전층(120) 측으로 볼록하게 형성될 수 있다.
즉, 도 3에 도시된 바와 같이, 복수의 요철부(111) 각각은 기판(110)의 상면에서 볼록한 렌즈형태로 이루어진다. 그리고 복수의 요철부(111) 각각에 있어서, 기판(110)의 상면에서의 단면은 사방으로 이웃한 다른 요철부들의 단면과 접한다. 이때, 이웃한 두 개의 요철부(111)는 적어도 하나의 접점을 갖는다. 이에 따라, 요철부밀도가 최대로 되어, 기판(110)의 상면에서 복수의 요철부(111)가 배치되지 않는 평평한 영역이 최소화될 수 있다.
또는, 도 1b에 도시된 바와 같이, 기판(110)과 광전층(120) 사이의 계면에서 기판(110) 측으로 오목하게 형성될 수도 있다.
또한, 복수의 요철부(111)는 기판(110)의 상면에 평행한 외곽면을 포함하는 기둥형 및 뿔대형 중 어느 하나이거나, 또는 렌즈형 및 뿔형 중 어느 하나인 것일 수 있다. 그리고, 기판(110)의 상면에 평행한 면에서 원형 또는 다각형의 단면을 갖는다.
즉, 복수의 요철부(111)는 기판(110)의 상면에 평행한 면에서 원형의 단면을 갖는 렌즈형, 원기둥형, 원뿔형 및 원뿔대형 중 어느 하나인 것일 수 있다. 또는, 복수의 요철부(111)는 기판(110)의 상면에 평행한 면에서 다각형의 단면을 갖는 다각기둥형, 다각뿔형 및 다각뿔대형 중 어느 하나인 것일 수 있다.
예를 들어, 도 4a에 도시된 바와 같이, 기판(110)의 상면에 대한 복수의 요철부(111)의 단면은, 이웃하는 것끼리 적어도 하나의 접점에서 접하도록 배치되는 복수의 원형 형태일 수 있다. 이때, 일 요철부(111)를 중심으로 이웃하여 접하는 요철부(111)들의 중심을 연결하였을 때 육각형을 이루도록 일 요철부(111)는 이웃하는 6개의 요철부(111)들과 접하도록 배치될 수 있다.
또는, 도 4b에 도시된 바와 같이, 기판(110)의 상면에 대한 복수의 요철부(111)의 단면은 복수의 삼각형 형태일 수 있다. 이때, 복수의 삼각형 형태에 있어서, 복수의 삼각형 각각의 세 꼭지점은 다른 이웃한 삼각형의 꼭지점과 접한다.
또는, 도 4c에 도시된 바와 같이, 기판(110)의 상면에 대한 복수의 요철부(111)의 단면은 사방으로 이웃하는 것끼리 적어도 하나의 접선에서 접하도록 배치되는 복수의 팔각형 형태일 수 있다.
이상과 같이, 본 발명의 제1 실시예에 따른 발광소자는 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부(111)로 패턴되는 상면을 갖는 기판(110)을 포함한다. 이때 복수의 요철부(111)는 기판(110)의 상면에서 이웃하는 것끼리 서로 접하도록 배치되는 연속성을 가지므로, 기판(110)의 상면은 최대한의 요철부밀도를 갖는다. 이에 따라, 소자의 광추출효율 및 출력전력이 더욱 향상될 수 있어, 소자의 효율이 향상될 수 있고, 그로 인해 소자의 신뢰도 및 수율이 향상될 수 있다.
다음, 본 발명의 제1 실시예에 따른 발광소자(100)의 제조방법에 대해 설명한다.
도 5에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 발광소자(100)의 제조방법은 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부(111)로 패턴되는 상면을 포함하는 기판(110)을 마련하는 단계(S100)를 포함한다. 이어서, 기판(110)의 상면에 복수의 반도체층(121~124)을 적층하여 광전층(120)을 형성하는 단계(S110), p-형 반도체층(124) 상에 오믹접촉층(130)을 형성하는 단계(S120) 및 제1 전극(140)과 제2 전극(150)을 형성하는 단계(S130)를 포함한다.
먼저, 도 6a에 도시된 바와 같이, 복수의 요철부로 패턴되는 상면을 포함하는 기판(110)을 마련한다. (S100) 이때, 기판(110)을 마련하는 단계(S100)는, 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부(111)에 대응하는 복수의 개구영역을 포함하는 식각마스크를 기판(110)의 평평한 상면에 형성하는 단계와, 식각마스크를 이용하여 기판(110)의 상면을 패턴하는 단계를 포함한다.
여기서, 식각마스크는 포토레지스트, 폴리머, SiOx, SiNx 및 금속박막 중 어느 하나로 선택될 수 있고, 특히 노광공정을 통해 복수의 개구영역을 포함하도록 용이하게 형성될 수 있는 포토레지스트로 선택될 수 있다.
기판(110)의 상면을 패턴하는 단계는 식각마스크를 이용한 건식식각 공정과 습식식각 공정 중 적어도 하나로 실시될 수 있다. 즉, 복수의 요철부(111)의 형태에 따라, 기판(110)의 상면을 패턴하는 단계는 건식식각 공정만으로 실시될 수도 있고, 또는 건식식각 공정과 습식식각 공정을 혼용하여 실시될 수 있다. 이때, 건식식각 공정과 습식식각 공정의 순서는 복수의 요철부(111)의 형태에 따라 결정된다.
건식식각 공정은 Cl2, BCl3, HCl, CCl4, SiCl4 및 HBr 중 적어도 하나를 포함하는 식각가스를 이용하여 실시된다. 그리고 습식식각 공정은 HF, HI, H2SO4, HNO3, H3PO4 및 KOH 중 어느 하나를 포함하는 식각액을 이용하여 실시된다.
복수의 요철부(111)는 기판(110)의 상면에 평행한 면에서 원형의 단면을 갖는 렌즈형일 수 있다. 도시되지는 않았으나, 복수의 요철부(111)는 원기둥형, 원뿔형, 원뿔대형, 다각형의 단면을 갖는 다각기둥형, 다각뿔형 및 다각뿔대형 중 어느 하나일 수 있다.
이어서, 도 6b에 도시된 바와 같이, 식각마스크를 모두 제거한 기판(110)의 상면에 반도체물질을 성장시켜서, 버퍼층(121), n-형 반도체층(122), 활성층(123) 및 p-형 반도체층(124)을 포함하는 광전층(120)을 형성한다. (S110)
도 6c에 도시된 바와 같이, p-형 반도체층(124)의 상면에 투명도전성물질을 적층하여 오믹접촉층(130)을 형성한다. (S120)
이후, 복수의 반도체층(121~124)에 연결되는 제1 전극(140)과 제2 전극(150)을 형성하는 단계(S130)에 있어서, 도 6d에 도시된 바와 같이, 오믹접촉층(130), p-형 반도체층(124) 및 활성층(123)의 일부영역을 제거하여 n-형 반도체층의 일부영역을 노출하고, 도 6e에 도시된 바와 같이, 노출된 n-형 반도체층의 일부영역 상에 제1 전극(140)을 형성하고, 오믹접촉층(130) 상에 제2 전극(150)을 형성한다.
다음, 본 발명의 제2 실시예에 따른 발광소자 및 그의 제조방법에 대해 설명한다.
도 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 발광소자(100')는 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부(111)로 패턴되는 상면을 포함하는 기판(110), 기판(110) 상에 순차적으로 적층되는 복수의 반도체층(121', 122', 123, 124)으로 이루어진 광전층(120'), 광전층(120)의 p-형 반도체층(124) 상에 투명도전성물질로 형성되는 오믹접촉층(130), n-형 반도체층(122') 중 노출되는 일부영역 상에 형성되는 제1 전극(140) 및 오믹접촉층(130) 상에 형성되는 제2 전극(150)을 포함하여 이루어진다.
여기서, 광전층(120')은 기판(110) 상에 순차적으로 적층되는 버퍼층(121'), n-형 반도체층(122'), 활성층(123) 및 p-형 반도체층(124)을 포함한다. 그리고, 기판(110)에 인접한 광전층(120')의 일부영역은 기판(110)의 상면에 경사지는 측면(이하, "경사측면"으로 지칭함)을 포함하여, 기판(110) 상면의 복수의 요철부(111) 중 적어도 일부를 노출시킨다.
즉, n-형 반도체층(122')의 일부영역과 버퍼층(121')은 경사측면을 포함하여, 기판(110)의 상면에 평행한 면에서 기판(110)에 인접할수록 점차 넓어지는 단면을 갖는다. 다시 설명하면, n-형 반도체층(122')의 일부영역과 버퍼층(121')은 경사측면을 포함함으로써, 전체적으로 역메사(reverse mesa)형태를 띈다.
이러한 제2 실시예에 따른 발광소자(100')는 경사측면을 포함하는 n-형 반도체층(122')의 일부영역과 버퍼층(121')을 제외하고는, 앞서 설명한 제1 실시예의 발광소자(100)와 동일하므로, 이하에서 중복되는 설명은 생략한다.
이상과 같이, 제2 실시예에 따르면, n-형 반도체층(122')의 일부영역과 버퍼층(121')은 경사측면을 포함한다. 이러한 경사측면에 의해, 광이 불규칙하게 굴절 또는 반사되어 불규칙하게 변동하는 입사각을 가질 수 있으므로, 소자의 측면에서 방출되는 광이 증가됨에 따라, 소자의 광추출효율이 향상될 수 있다.
이때, 경사측면과 기판(110) 사이의 각도는 10도 내지 90도에서 선택될 수 있다. 만일 경사측면과 기판(110) 사이의 각도가 10도 미만이면 경사측면이 매우 완만하여 경사측면에 의한 광추출효율 향상을 기대하기 어렵고, 반대로 경사측면과 기판(110) 사이의 각도가 90도 초과이면 n-형 반도체층(122')의 일부영역과 버퍼층(121')이 전체적으로 역메사(reverse mesa)형태를 띌 수 없게 된다.
한편, 시뮬레이션 결과, 경사측면을 포함하는 제2 실시예에 따른 광추출효율은 경사측면을 포함하지 않는 제1 실시예에 대비하여 약 2.9%정도 향상되는 것을 확인하였다.
도 8에 도시된 바와 같이, 제2 실시예에 따른 발광소자(100')의 제조방법은 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부(111)로 패턴되는 상면을 포함하는 기판(110)을 마련하는 단계(S100)를 포함한다. 이어서, 기판(110)의 상면에 복수의 반도체층(121', 122', 123, 124)을 적층하여 광전층(120')을 형성하는 단계(S110), p-형 반도체층(124) 상에 오믹접촉층(130)을 형성하는 단계(S120)를 포함한다. 그리고, 기판(110)의 상면에 경사지는 측면을 복수의 반도체층(121', 122', 123, 124) 중 기판(110)에 인접한 일부영역에 형성하는 단계(S140) 및 제1 전극(140)과 제2 전극(150)을 형성하는 단계(S130)를 포함한다.
즉, 제2 실시예에 따른 발광소자(100')의 제조방법은 오믹접촉층(130)을 형성하는 단계(S120) 이후에 기판(110)의 상면에 경사지는 측면을 복수의 반도체층(121', 122', 123, 124) 중 기판(110)에 인접한 일부영역(121', 122')에 형성하는 단계(S140)를 더 포함하는 것을 제외하고, 도 5 및 도 6a 내지 도 6e에 도시된 제1 실시예에 따른 발광소자(100)의 제조방법과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
도 9에 도시된 바와 같이, p-형 반도체층(124) 상에 오믹접촉층(130)을 형성한 다음, 기판(110)에 인접한 버퍼층(121') 및 n-형 반도체층(122')의 일부영역 각각에서 측면의 반도체물질을 일부 제거하여, 기판(110)의 상면을 노출시키는 경사측면을 형성한다. (S140) 이때, 경사측면을 형성하는 과정은 플라즈마를 이용한 건식식각으로 실시될 수 있다.
그리고, 별도로 도시하고 있지 않으나, 경사측면을 형성하는 단계(S140) 이전에, 광전층(120)의 반도체물질을 식각으로부터 보호하기 위하여, 광전층(120)을 둘러싸는 보호막을 형성하는 단계를 더 포함할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.
100, 100': 발광소자
110: 기판 111: 복수의 요철부
120, 120': 광전층 121, 121': 버퍼층
122, 122': n-형 반도체층
123: 발광층 124: p-형 반도체층
130: 오믹접촉층 140: 제1 전극
150: 제2 전극

Claims (13)

  1. 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부로 패턴되는 상면을 포함하는 기판;
    상기 기판의 상면에 순차적으로 적층되는 버퍼층, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 광전층;
    상기 제2 반도체층 상에 형성되는 오믹접촉층;
    상기 오믹접촉층, 상기 활성층 및 상기 제2 반도체층의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및
    상기 오믹접촉층 상에 형성되는 제2 전극을 포함하는 발광소자.
  2. 제1항에 있어서, 상기 기판의 상면에서 상기 복수의 요철부 중 이웃한 요철부들은 서로 접하여, 적어도 하나의 접점 또는 적어도 하나의 접선을 갖는 발광소자.
  3. 제1항에 있어서, 상기 복수의 요철부는 렌즈형, 원기둥형, 원뿔형 및 원뿔대형 중 어느 하나이고, 상기 기판의 상면에 평행한 면에서 원형의 단면을 갖거나,
    상기 복수의 요철부는 상기 복수의 요철부는 다각기둥형, 다각뿔형 및 다각뿔대형 중 어느 하나이고, 상기 기판의 상면에 평행한 면에서 다각형의 단면을 갖는 발광소자.
  4. 제1항에 있어서, 상기 복수의 요철부 각각은 상기 기판과 상기 광전층 사이의 계면에서 상기 광전층 측으로 볼록하게 형성되는 발광소자.
  5. 제1항에 있어서, 상기 복수의 요철부 각각은 상기 기판과 상기 광전층 사이의 계면에서 상기 기판 측으로 오목하게 형성되는 발광소자.
  6. 제1항에 있어서, 상기 복수의 요철부 중 적어도 일부가 노출되도록, 상기 제1 반도체층의 적어도 일부영역과 상기 버퍼층은 상기 기판의 상면에 경사지는 측면을 포함하고,
    상기 제1 반도체층의 적어도 일부영역과 상기 버퍼층은 상기 기판의 상면에 평행한 면에서 상기 기판에 인접할수록 넓어지는 단면을 갖는 발광소자.
  7. 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부로 패턴되는 상면을 포함하는 기판을 마련하는 단계;
    상기 기판의 상면에 버퍼층, 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 적층하는 단계;
    상기 제2 반도체층 상에 오믹접촉층을 형성하는 단계; 및
    상기 오믹접촉층, 상기 제2 반도체층 및 상기 활성층의 일부영역을 제거하여 노출되는 제1 반도체층의 일부영역 상에 제1 전극을 형성하고, 상기 오믹접촉층 상에 제2 전극을 형성하는 단계를 포함하는 발광소자의 제조방법.
  8. 제7항에 있어서, 상기 제2 반도체층 상에 오믹접촉층을 형성하는 단계 이후에, 상기 복수의 요철부 중 적어도 일부가 노출되도록, 상기 기판의 상면에 경사지는 측면을 상기 제1 반도체층의 적어도 일부와 상기 버퍼층에 형성하는 단계를 더 포함하고,
    상기 기판의 상면에 경사지는 측면을 포함하는 상기 제1 반도체층의 적어도 일부와 상기 버퍼층은 상기 기판의 상면에 평행한 면에서 상기 기판에 인접할수록 넓어지는 단면을 갖는 발광소자의 제조방법.
  9. 제7항에 있어서, 상기 중심을 연결하였을 때 메쉬 형태를 이루도록 이웃하여 접하는 복수의 요철부로 패턴되는 상면을 포함하는 기판을 마련하는 단계에서, 상기 복수의 요철부 중 이웃한 요철부는 상기 기판의 상면에서 서로 접하여, 적어도 하나의 접점 또는 적어도 하나의 접면을 형성하는 발광소자의 제조방법.
  10. 제7항에 있어서, 상기 복수의 요철부는 상기 기판의 상면과 상기 버퍼층 사이의 계면에서 상기 버퍼층 측으로 볼록한 복수의 볼록부로 이루어지는 발광소자의 제조방법.
  11. 제7항에 있어서, 상기 복수의 요철부는 상기 기판의 상면과 상기 버퍼층 사이의 계면에서 상기 기판 측으로 오목한 복수의 오목부로 이루어지는 발광소자의 제조방법.
  12. 제7항에 있어서, 상기 연속하는 복수의 요철부로 패턴되는 상면을 포함하는 기판을 마련하는 단계는,
    상기 연속하는 복수의 요철부에 대응하는 복수의 개구영역을 포함하는 식각마스크를 상기 기판의 상면에 형성하는 단계;
    상기 식각마스크를 이용하여 상기 기판의 상면을 패턴하는 단계를 포함하는 발광소자의 제조방법.
  13. 제12항에 있어서, 상기 기판의 상면을 패턴하는 단계는 Cl2, BCl3, HCl, CCl4, SiCl4 및 HBr 중 적어도 하나를 포함하는 식각가스를 이용한 건식식각 또는 HF, HI, H2SO4, HNO3, H3PO4 및 KOH 중 어느 하나를 포함하는 식각액을 이용한 습식식각으로 실시되는 발광소자의 제조방법.
KR1020100125161A 2010-12-08 2010-12-08 발광소자 및 그의 제조방법 KR101756660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125161A KR101756660B1 (ko) 2010-12-08 2010-12-08 발광소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125161A KR101756660B1 (ko) 2010-12-08 2010-12-08 발광소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20120063965A true KR20120063965A (ko) 2012-06-18
KR101756660B1 KR101756660B1 (ko) 2017-07-11

Family

ID=46684262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125161A KR101756660B1 (ko) 2010-12-08 2010-12-08 발광소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101756660B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006527A (ko) * 2012-07-06 2014-01-16 엘지이노텍 주식회사 발광 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394873B (zh) * 2009-04-27 2013-05-01 Aurotek Corp 具有週期結構之藍寶石基板之製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006527A (ko) * 2012-07-06 2014-01-16 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR101756660B1 (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
US8466479B2 (en) Light emitting diodes (LEDs) with improved light extraction by roughening
JP4927042B2 (ja) 光子結晶発光素子及びその製造方法
TWI593136B (zh) Light-emitting element and method of manufacturing the same, method of manufacturing light-emitting device, lighting device, backlight, display device and diode
KR101259483B1 (ko) 반도체 발광 소자 및 그 제조 방법
US20090230407A1 (en) Led device and method for fabricating the same
US8704227B2 (en) Light emitting diode and fabrication method thereof
JP5646503B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
KR100780175B1 (ko) 발광 다이오드의 제조방법
KR101916274B1 (ko) 반도체 발광소자 및 그 제조방법
US20130214246A1 (en) Light emitting diode and fabrication method thereof
JP5632034B2 (ja) 発光ダイオードチップ及びその製造方法
JP5989318B2 (ja) 半導体発光素子及びその製造方法
JP2013110426A (ja) 半導体装置の製造方法
WO2012045222A1 (zh) 发光装置及其制造方法
WO2012040978A1 (zh) 发光装置及其制造方法
KR101756660B1 (ko) 발광소자 및 그의 제조방법
CN102130249B (zh) 超亮度发光二极管及其制作方法
US20170170362A1 (en) Patterned Wafer
KR101102998B1 (ko) 발광다이오드 칩
KR20110115795A (ko) 반도체 발광소자 및 그 제조방법
TWI398968B (zh) 發光二極體結構以及其製作方法
KR20130129555A (ko) 반도체 발광소자 및 그 제조 방법
KR101707116B1 (ko) 발광 소자, 및 그 제조 방법
KR100601144B1 (ko) 질화갈륨계 반도체 발광소자
KR101462464B1 (ko) 도넛 모양의 홀 배열을 갖는 발광다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant