KR101707116B1 - 발광 소자, 및 그 제조 방법 - Google Patents

발광 소자, 및 그 제조 방법 Download PDF

Info

Publication number
KR101707116B1
KR101707116B1 KR1020100073970A KR20100073970A KR101707116B1 KR 101707116 B1 KR101707116 B1 KR 101707116B1 KR 1020100073970 A KR1020100073970 A KR 1020100073970A KR 20100073970 A KR20100073970 A KR 20100073970A KR 101707116 B1 KR101707116 B1 KR 101707116B1
Authority
KR
South Korea
Prior art keywords
convex pattern
concavo
semiconductor layer
grooves
conductive
Prior art date
Application number
KR1020100073970A
Other languages
English (en)
Other versions
KR20120012074A (ko
Inventor
최운경
김태근
안호명
Original Assignee
엘지이노텍 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 고려대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020100073970A priority Critical patent/KR101707116B1/ko
Publication of KR20120012074A publication Critical patent/KR20120012074A/ko
Application granted granted Critical
Publication of KR101707116B1 publication Critical patent/KR101707116B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

발광 소자 제조 방법은 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 순차로 적층된 발광 구조체를 형성하는 단계, 상기 제2 도전형 반도체층 표면에 서로 이격하는 홈들을 포함하는 제1 요철 패턴을 형성하는 단계, 상기 홈들 각각의 내부에 적어도 하나의 나노 입자를 채우는 단계, 상기 홈들 내부에 채워진 나노 입자들을 식각하여 크기를 줄이는 단계, 상기 크기가 준 나노 입자들을 마스크로 이용하여 상기 홈들이 형성된 제2 도전형 반도체층을 식각하여 상기 홈들 내부에 제2 요철 패턴을 형성하는 단계, 상기 제2 요철 패턴 형성 후 잔류하는 나노 입자들을 제거하는 단계, 및 상기 제1 요철 패턴 및 제2 요철 패턴이 형성된 제2 도전형 반도체층 상에 전도층을 형성하는 단계를 포함한다.

Description

발광 소자, 및 그 제조 방법{A light emitting Device, and a method of fabricating the light emitting device}
본 발명은 발광 소자, 그 제조 방법 및 발광 소자 패키지에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.
이러한 LED은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광추출 효율을 높이는게 중요하다. 광 추출 효율을 높이기 위하여 플립칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(patterned sapphire substrate: PSS), 광결정 (photonic crystal) 기술, 및 반사 방지막 (anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
실시예는 외부 광추출 효율 및 제조 효율을 향상시킬 수 있는 발광 소자, 그 제조 방법 및 발광 소자 패키지를 제공하는데 있다.
실시예에 따른 발광 소자는 기판, 상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조체, 및 상기 발광 구조체 상에 전극을 포함하며, 상기 기판 및 상기 제2 도전형 반도체층 중 적어도 하나는 서로 다른 주기를 갖는 2 이상의 요철 패턴들을 포함하는 광추출 구조를 포함하고, 상기 광추출 구조는 제1 주기를 갖는 제1 요철 패턴 및 제2 주기를 갖는 제2 요철 패턴을 포함하며, 상기 제2 요철 패턴은 상기 제1 요철 패턴의 오목부 영역에 배치된다.
실시예에 따른 발광 소자 제조 방법은 기판 표면에 서로 이격하는 홈들을 포함하는 제1 요철 패턴을 형성하는 단계, 상기 홈들 각각의 내부에 적어도 하나의 나노(nano) 입자를 채우는 단계, 상기 홈들 내부에 채워진 나노 입자들을 식각하여 크기를 줄이는 단계, 상기 크기가 준 나노 입자들을 마스크로 이용하여 상기 홈들이 형성된 기판을 식각하여 상기 홈들 내부에 제2 요철 패턴을 형성하는 단계, 상기 제2 요철 패턴 형성 후 잔류하는 나노 입자들을 제거하는 단계, 및 상기 제1 요철 패턴 및 제2 요철 패턴이 형성된 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 순차로 적층된 발광 구조체를 형성하는 단계를 포함한다.
다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 순차로 적층된 발광 구조체를 형성하는 단계, 상기 제2 도전형 반도체층 표면에 서로 이격하는 홈들을 포함하는 제1 요철 패턴을 형성하는 단계, 상기 홈들 각각의 내부에 적어도 하나의 나노 입자를 채우는 단계, 상기 홈들 내부에 채워진 나노 입자들을 식각하여 크기를 줄이는 단계, 상기 크기가 준 나노 입자들을 마스크로 이용하여 상기 홈들이 형성된 제2 도전형 반도체층을 식각하여 상기 홈들 내부에 제2 요철 패턴을 형성하는 단계, 상기 제2 요철 패턴 형성 후 잔류하는 나노 입자들을 제거하는 단계, 및 상기 제1 요철 패턴 및 제2 요철 패턴이 형성된 제2 도전형 반도체층 상에 전도층을 형성하는 단계를 포함한다.
실시 예는 외부 광추출 효율 및 제조 효율을 향상시킬 수 있다.
도 1은 실시예에 따른 발광 소자를 나타낸다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다.
도 3은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 4a 내지 도 4k는 실시예에 따른 발광 소자 제조 방법을 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법 및 발광 소자 패키지를 설명한다.
도 1은 실시예에 따른 발광 소자를 나타낸다. 도 1을 참조하면, 발광 소자는 기판(110), 발광 구조체(120), 및 제1 전극(130)을 포함한다.
기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다. 또한 기판(110)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W 또는 Al 등의 금속 물질로 이루어진 금속 기판일 수 있다.
기판(110) 표면에는 광추출 효율을 높이기 위한 광추출 구조가 형성된다. 광추출 구조는 서로 다른 적어도 2 이상의 주기들을 갖는 요철 패턴들을 포함한다.
광추출 구조는 서로 다른 주기를 갖는 제1 요철 패턴(140) 및 제2 요철 패턴(150)을 포함하는 2중 패턴 구조이며, 제2 요철 패턴(150)은 제1 요철 패턴(140)의 오목부 영역에 배치된다.
제1 요철 패턴(140)은 제1 주기(A)를 가지며, 제2 요철 패턴(150)은 제1 주기(A)보다 작은 제2 주기(B)를 가질 수 있다. 예컨대, 제1 주기는 10um ~ 100um일 수 있으며, 제2 주기는 500 ~ 600nm일 수 있다. 또한 제1 요철 패턴(140)의 높이(C)는 제2 요철 패턴(150)의 높이(D)와 서로 다르다. 예컨대, 제1 요철 패턴(140)의 볼록부의 높이(C)가 제2 요철 패턴(150)의 볼록부의 높이보다 클 수 있다.
발광 구조체(120)는 광추출 구조가 형성된 기판 상에 형성된다. 발광 구조체(120)는 다층의 반도체층들이 적층된 구조이며, 빛을 발생시킨다.
발광 구조체(120)는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 순차적으로 적층된 구조일 수 있다. 이때 제1 도전형은 P형 또는 N형이고, 제2 도전형은 이와 반대로 N형 또는 P형일 수 있다.
수직형 발광 소자의 경우에는 제1 도전형은 P형이고, 제2 도전형은 N형일 수 있다. 그리고 수평형 발광 소자의 경우에는 제1 도전형은 N형이고, 제2 도전형은 P형이며, 도시되지는 않았지만 제1 도전형 반도체층(122)의 일부가 노출되도록 발광 구조체(120)가 식각되고, 식각된 영역에 제2 전극(미도시)이 형성될 수 있다.
제1 도전형 반도체층(122)은 광추출 구조가 형성된 기판(110) 상에 형성되며, 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택된 질화물계 반도체층일 수 있다.
활성층(124)은 제1 도전형 반도체층(122) 상에 위치하며, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 정공 및 전자의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생할 수 있다.
활성층(124)은 GaN 또는 InGaN 등의 GaN계 물질, 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 상에 위치하며, 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있다.
제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)이 P형 반도체층일 경우에는 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑되고, N형 반도체층일 경우에는 Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
제1 전극(130)은 발광 구조체(120) 상에 형성된다. 제1 전극(130)은 제2 도전형 반도체층(126) 상에 위치하는 전도층(미도시) 및 전도층 상에 위치하는 전극 패드(미도시)를 포함할 수 있다.
도 1의 실시예에서는 수직형 칩 구조를 중심으로 설명하고 있으나 이에 한정되는 것은 아니며, 수평형, 플립칩 구조, 비아홀 구조 등의 칩에도 적용될 수 있다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다. 도 2를 참조하면, 발광 소자는 기판(210), 발광 구조체(220), 및 제1 전극(250)을 포함한다.
기판(210)은 도 1에서 설명한 바와 같은 재료로 이루어질 수 있다. 발광 구조체(220)는 제1 도전형 반도체층(222), 활성층(224), 및 제2 도전형 반도체층(226)이 순차적으로 적층된 구조일 수 있다. 이때 제1 도전형은 P형 또는 N형이고, 제2 도전형은 이와 반대로 N형 또는 P형일 수 있다.
제2 도전형 반도체층(226)은 표면에 광추출 구조가 형성된다. 제2 도전형 바노체층(226)에 형성되는 광추출 구조는 도 1에서 설명한 기판 표면에 형성되는 광추출 구조와 동일한 형태를 갖는다. 이하 중복을 피하기 위하여 설명을 생략한다.
제1 전극(250)은 제2 도전형 반도체층(226) 상에 위치하는 전도층(230) 및 전도층(230) 상에 위치하는 전극 패드(240)를 포함할 수 있다.
전도층(235)은 광추출 구조가 형성된 제2 도전형 반도체층(226) 상에 형성된다. 전도층(235)은 전반사를 감소시킬 뿐만 아니라, 오믹 접촉층(Ohmic contact layer)의 역할을 한다. 예컨대, 전도층(235)은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 중 적어도 어느 하나의 물질로 이루어질 수 있다.
전도층(235)은 제2 도전형 반도체층(226)에 형성되는 광추출 구조와 동일한 프로파일(profile)을 갖는 광추출 구조를 갖도록 형성될 수 있다. 예컨대, 전도층(235)은 동일한 프로파일을 갖되, 제2 요철 패턴(150)에 상응하는 전도층(235)의 제2 요철 패턴의 오목부는 제2 요철 패턴(150)의 볼록부보다 높고, 제1 요철 패턴(140)의 볼록부보다 낮게 형성될 수 있다.
도 2에서는 전극 패드(240) 하부의 전도층(235)이 패턴을 포함하는 것을 예시적으로 도시하고 있으나, 이에 한정되는 것은 아니며, 전극 패드(240) 하부의 영역에 대응하는 전도층(235)의 상면은 패턴을 포함하지 않을 수도 있다.
도 4a 내지 도 4k는 실시예에 따른 발광 소자 제조 방법을 나타낸다. 여기서 도 4g 및 도 4k는 도 4f에 도시된 AA' 방향의 단면도를 나타낸다.
먼저 도 4a에 도시된 바와 같이, 표면에 광추출 구조를 형성하기 위한 발광 소자의 대상물(410)을 준비한다.
이때 대상물(410)은 발광 소자의 기판 또는 발광 구조체일 수 있다. 예컨대, 대상물(410)은 도 1에서 설명한 기판(110)이거나 도 2에서 설명한 발광 구조체(220)일 수 있다. 또한 대상물은 템플레이트(template), 광 분할(beam splitter), 광학 필터(optical filter), 및 광결정(photonic crystal) 등의 광학 소자에 포함되는 광추출 표면일 수 있다.
만약 대상물이 발광 구조체(220)일 경우에는 도 4b에 도시된 공정을 수행하기 이전에 기판 상에 제1 도전형 반도체층(미도시), 활성층(미도시), 및 제2 도전형 반도체층(미도시)이 순차로 적층된 발광 구조체를 형성한다.
이때 제1 도전형은 N형 또는 P형일 수 있으며, 제2 도전형은 제1 도전형과 반대되는 도전형일 수 있으며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 도 1 및 도 2에서 설명한 바와 동일할 수 있다.
다음으로 도 4b에 도시된 바와 같이, 대상물(410) 상에 포토레지스트(photoresist, 420)를 도포한다. 도포된 포토레지스트(420)에 대하여 포토리쏘그라피(photolithography) 공정을 수행하여 다음으로 도 4c에 도시된 바와 같이 포토레지스트 패턴(photoresist pattern, 425)을 형성한다.
이때 형성되는 포토레지스트 패턴(425)은 대상물의 일부 영역들을 노출시키는 제1 크기를 갖는 홈들(427)이 형성된다. 예컨대, 홈들(427) 각각은 가로 및 세로의 길이가 수십 마이크로미터인 사각 구조일 수 있다.
다음으로 도 4d에 도시된 바와 같이, 포토레지스트 패턴(425)을 마스크로 이용하여 노출된 대상물의 일부 영역들을 식각한다. 이때 식각 공정으로 RIE(Reactive Ion Etching), 또는 ICP(Inductively Coupled Plasma) 식각이 이용될 수 있다.
다음으로 도 4e에 도시된 바와 같이, 세정 공정을 수행하여 포토레지스트 패턴을 제거한다. 포토레지스트 패턴을 제거하면, 대상물(410) 표면에는 도 4e의 식각에 의하여 서로 일정 간격 이격하는 홈들(429)이 형성되며, 이러한 홈들(429)이 형성됨에 따라 대상물(410) 표면에는 제1 주기를 갖는 제1 요철 패턴(430)이 형성될 수 있다. 이때 제1 주기는 10um ~ 100um일 수 있다.
다음으로 도 4f에 도시된 바와 같이, 대상물(410) 표면에 형성된 홈들(429) 내부에 적어도 하나의 나노(nano) 입자(435)를 채운다.
예컨대, 홈들(429) 각각의 내부에 채워지는 나노 입자들(435)은 균일하게 채워질 수 있다. 도 4f에서는 홈들(429) 내부에서 채워지는 나노 입자들(440)은 서로 인접하여 배열되는 단일층 형태이나, 이에 한정되는 것은 아니다. 예컨대, 나노 입자들(440)은 홈들(429) 내부에서 서로 이격하여 배열될 수 있으며, 2 이상의 층이 적층된 형태로 채워질 수 있다.
여기서 나노 입자들(435)은 금속 클러스터(metal cluster), 실리카 나노파티클(silica nanoparticle), 또는 폴리스티렌 비드(polystyrene bead)일 수 있다.
스핀 코팅(spin coating) 또는 졸-겔(sol-gel) 방법을 이용하여 나노 입자들(435)을 홈들(429) 내부에 채울 수 있다.
다음으로 도 4g 및 4h에 도시된 바와 같이, 홈들(429) 내부에 채워진 나노 입자들(440)를 식각하여 크기를 줄인다. 예컨대, O2 반응성 이온 식각(Reactive Ion Etching)을 이용하여 홈들(429) 내부에 채워진 나노 입자들(440)의 크기를 줄일 수 있다.
다음으로 도 4i에 도시된 바와 같이, 홈들(429) 내부에 채워진 크기가 준 나노 입자들(445)을 마스크로 이용하여 홈들(429)이 형성된 대상물(410)을 식각한다. 이때 크기가 준 나노 입자들(445) 하부에 위치하는 대상물(410)의 영역은 식각되지 않는다. 즉 대상물(410)은 크기가 준 나노 입자들(445) 하부에 위치하는 영역만을 제외하고 식각된다.
결국 크기가 준 나노 입자들(445) 하부에 위치하는 식각되지 않는 대상물(410)의 영역에 의하여 홈들(429) 내부에 제2 주기를 갖는 제2 요철 패턴(455)이 형성될 수 있다. 이때 형성되는 제2 요철 패턴(455)은 제1 요철 패턴(430)의 오목부 영역인 홈들(429) 내에 형성될 수 있다. 예컨대, 제2 주기는 500 ~ 600nm일 수 있다.
다음으로 도 4j에 도시된 바와 같이, 식각 후 잔류하는 나노 입자들(445)을 대상물(410)로부터 제거하고, 나노 입자가 제거된 대상물을 세정액(예컨대, Deionized water)으로 세정한다.
식각 후 잔류하는 나노 입자들(445)을 제거하면, 대상물(410) 표면에는 제1 포토레지스트 패턴(425)을 마스크로 이용하는 식각 공정에 기초하여 형성되는 제1 요철 패턴(450)과 나노 입자들(445)을 마스크로 이용하는 식각 공정에 기초하여 형성되는 제2 요철 패턴(455)을 포함하는 2중 패턴 구조의 광추출 구조가 형성된다.
이때 제2 요철 패턴(455)의 볼록부의 높이는 제1 요철 패턴(450)의 볼록부의 높이보다 작다. 그리고 제1 요철 패턴(450) 및 제2 요철 패턴(455) 각각의 오목부는 동일 평면일 수 있다.
다음으로 도 4k에 도시된 바와 같이, 광추출 구조가 형성된 대상물(410) 상에 반도체층 또는 전도층을 형성한다.
예컨대, 도 1에서 설명한 바에 따르면, 광추출 구조가 형성된 기판(110) 상에 발광 구조체(120)의 제1 도전형 반도체층(122)을 형성할 수 있다.
또한 도 2에서 설명한 바에 따르면, 광추출 구조가 형성된 제2 도전형 반도체층(230) 상에 전도층(235)을 형성할 수 있다. 이때에는 도 4k에 도시된 바와 달리, 전도층(235)은 제2 도전형 반도체층(230)에 형성되는 광추출 구조와 동일한 프로파일(profile)을 갖는 광추출 구조를 갖도록 형성될 수 있다.
도 4a 내지 도 4k에서 설명한 방법에 따라 도 1에 도시된 발광 소자의 기판(110)의 표면 또는 도 2에 도시된 발광 소자의 발광 구조체(220)의 표면에 2중 패턴 구조를 갖는 광추출 구조를 형성함으로써, 발광 소자의 광추출 효율을 향상시킬 수 있다.
일반적으로 포토리쏘그라피 공정 자체만으로는 나노 사이즈의 패턴 형성이 어렵고, 공정상 나노 입자를 대면적으로 자기 정렬하는 것이 쉽지 않다.
그러나 실시예는 2단계의 패터닝 공정을 통하여 나노 사이즈의 패턴을 포함하는 광추출 구조를 형성한다.
제1 단계로 포토리쏘그라피 공정을 통하여 마이크로 사이즈의 홈들을 포함하는 제1 요철 패턴을 대상물 표면에 형성한다. 그리고 제2 단계로 나노 입자들을 마이크로 사이즈의 홈들에 채운 후에 나노 입자들을 마스크로 이용하여 제1 요철이 형성된 대상물을 식각하여 나노 사이즈의 제2 요철 패턴을 형성한다.
이러한 2단계의 패턴 공정을 통하기 때문에 일반적인 나노 사이즈의 광추출 구조 형성을 위한 공정상의 어려움을 해결할 수 있으며, 또한 이로 인하여 발광 소자의 제조 효율을 높일 수 있다.
도 3은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 3을 참조하면, 발광 소자 패키지는 패키지 몸체(310), 제1 금속층(312), 제2 금속층(314), 발광 소자(320), 반사판(325), 와이어(330), 및 봉지층(340)을 포함한다.
패키지 몸체(310)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(310)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(312) 및 제2 금속층(314)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(310)의 표면(310)에 배치된다. 발광 소자(320)는 와이어(wire, 330)를 통하여 제1 금속층(312) 및 제2 금속층(314)과 전기적으로 연결된다. 도 3에서는 하나의 와이어만을 도시하였지만, 이에 한정되는 것은 아니다.
반사판(325)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(310)의 캐버티 측벽에 형성된다. 반사판(325)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(340)은 패키지 몸체(310)의 캐버티 내에 위치하는 발광 소자(320)를 포위하여 발광 소자(320)를 외부 환경으로부터 보호한다. 봉지층(340)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(340)은 발광 소자(320)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 도 1 및 도 2에서 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110,210: 기판, 120,220: 발광 구조체, 130: 및 제1 전극, 235: 전도층
310: 패키지 몸체, 312: 제1 금속층, 314: 제2 금속층, 320: 발광 소자,
325: 반사판, 330: 와이어, 340: 봉지층, 420: 포토레지스트, 410: 대상물,
425: 포토레지스트 패턴, 429:홈들, 435: 나노 입자들,
445: 크기가 준 나노 입자들.

Claims (14)

  1. 기판;
    상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조체; 및
    상기 제2 도전형 반도체층 상에 배치되는 전도층 및 상기 전도층 상에 배치되는 전극 패드를 포함하는 전극을 포함하며,
    상기 제2 도전형 반도체층의 표면에는 제1 주기를 갖는 제1 요철 패턴 및 상기 제1 주기와 다른 제2 주기를 갖는 제2 요철 패턴을 포함하는 제1 광추출 구조가 마련되고,
    상기 제2 요철 패턴은 상기 제1 요철 패턴의 오목부 영역에 배치되고,
    상기 전도층은 상기 제1 광추출 구조와 동일한 프로파일(profile)을 갖는 제2 광추출 구조를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 요철 패턴의 오목부와 상기 제2 요철 패턴의 오목부는 동일 평면 상에 위치하는 발광 소자.
  3. 제1항에 있어서,
    상기 제1 요철 패턴의 볼록부의 높이는 상기 제2 요철 패턴의 볼록부의 높이보다 큰 발광 소자.
  4. 제1항에 있어서,
    상기 제1 주기는 10um ~ 100um이고, 상기 제2 주기는 500nm ~ 600nm인 발광 소자.
  5. 제1항에 있어서,
    상기 기판 표면에는 서로 다른 주기를 갖는 제3 요철 패턴 및 제4 요철 패턴이 마련되고, 상기 제4 요철 패턴은 상기 제3 요철 패턴의 오목부 영역에 배치되는 발광 소자.
  6. 제1항에 있어서,
    상기 전도층의 제2 광추출 구조의 오목부는 상기 제1 광추출 구조의 제2 요철 패턴의 볼록부보다 높게 위치하는 발광 소자.
  7. 제1항에 있어서,
    상기 전극 패드는 상기 전도층의 제2 광추출 구조 상에 배치되는 발광 소자.
  8. 기판 표면에 서로 이격하는 홈들을 포함하는 제1 요철 패턴을 형성하는 단계;
    상기 홈들 각각의 내부에 적어도 하나의 나노(nano) 입자를 채우는 단계;
    상기 홈들 내부에 채워진 나노 입자들을 식각하여 크기를 줄이는 단계;
    상기 크기가 준 나노 입자들을 마스크로 이용하여 상기 홈들이 형성된 기판을 식각하여 상기 홈들 내부에 제2 요철 패턴을 형성하는 단계;
    상기 제2 요철 패턴 형성 후 잔류하는 나노 입자들을 제거하는 단계; 및
    상기 제1 요철 패턴 및 제2 요철 패턴이 형성된 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 순차로 적층된 발광 구조체를 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  9. 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 순차로 적층된 발광 구조체를 형성하는 단계;
    상기 제2 도전형 반도체층 표면에 서로 이격하는 홈들을 포함하는 제1 요철 패턴을 형성하는 단계;
    상기 홈들 각각의 내부에 적어도 하나의 나노 입자를 채우는 단계;
    상기 홈들 내부에 채워진 나노 입자들을 식각하여 크기를 줄이는 단계;
    상기 크기가 준 나노 입자들을 마스크로 이용하여 상기 홈들이 형성된 제2 도전형 반도체층을 식각하여 상기 홈들 내부에 제2 요철 패턴을 형성하는 단계;
    상기 제2 요철 패턴 형성 후 잔류하는 나노 입자들을 제거하는 단계; 및
    상기 제1 요철 패턴 및 제2 요철 패턴이 형성된 제2 도전형 반도체층 상에 전도층을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 제1 요철 패턴을 형성하는 단계는,
    포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 상기 제1 요철 패턴을 형성하는 발광 소자의 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 적어도 하나의 나노 입자들은 금속 클러스터(metal cluster), 실리카 나노파티클(silica nanoparticle), 또는 폴리스티렌 비드(polystyrene bead)인 발광 소자의 제조 방법.
  12. 제8항 또는 제9항에 있어서, 상기 적어도 하나의 나노 입자를 채우는 단계는,
    스핀 코팅(spin coating) 또는 졸-겔(sol-gel) 방법을 이용하여 나노 입자들을 홈들 내부에 채우는 발광 소자의 제조 방법.
  13. 제9항에 있어서, 상기 전도층을 형성하는 단계는,
    상기 제1 요철 패턴 및 제2 요철 패턴이 형성된 제2 도전형 반도체층의 표면과 동일한 프로파일을 갖도록 상기 전도층을 형성하는 발광 소자의 제조 방법.
  14. 제8항 또는 제9항에 있어서, 상기 홈들 각각의 내부에 적어도 하나의 나노 입자를 채우는 단계는,
    상기 홈들 각각의 내부에 적어도 하나의 나노 입자를 단일층으로 채우는 발광 소자의 제조 방법.
KR1020100073970A 2010-07-30 2010-07-30 발광 소자, 및 그 제조 방법 KR101707116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100073970A KR101707116B1 (ko) 2010-07-30 2010-07-30 발광 소자, 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100073970A KR101707116B1 (ko) 2010-07-30 2010-07-30 발광 소자, 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120012074A KR20120012074A (ko) 2012-02-09
KR101707116B1 true KR101707116B1 (ko) 2017-02-15

Family

ID=45836087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100073970A KR101707116B1 (ko) 2010-07-30 2010-07-30 발광 소자, 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101707116B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811637B2 (en) 2017-11-24 2020-10-20 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080015192A (ko) * 2006-08-14 2008-02-19 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR20080093558A (ko) * 2007-04-17 2008-10-22 엘지전자 주식회사 질화물계 발광 소자
JP2008270689A (ja) * 2007-04-25 2008-11-06 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子及びその製造方法
KR20080110340A (ko) * 2007-06-15 2008-12-18 삼성전기주식회사 반도체 발광소자 및 그의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780233B1 (ko) * 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080015192A (ko) * 2006-08-14 2008-02-19 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR20080093558A (ko) * 2007-04-17 2008-10-22 엘지전자 주식회사 질화물계 발광 소자
JP2008270689A (ja) * 2007-04-25 2008-11-06 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子及びその製造方法
KR20080110340A (ko) * 2007-06-15 2008-12-18 삼성전기주식회사 반도체 발광소자 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811637B2 (en) 2017-11-24 2020-10-20 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11605800B2 (en) 2017-11-24 2023-03-14 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20120012074A (ko) 2012-02-09

Similar Documents

Publication Publication Date Title
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
CN101826582B (zh) 半导体发光器件
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
US8816353B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
US20130193406A1 (en) Light emitting diode and fabrication method thereof
WO2011030789A1 (ja) 発光装置
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
EP2495773A1 (en) Light-emitting diode and method for manufacturing same
TWI462328B (zh) 半導體發光裝置及其製造方法
KR20130066308A (ko) 발광소자
KR101203138B1 (ko) 발광소자와 그 제조방법
KR101246733B1 (ko) 분할된 전극구조를 갖는 발광다이오드
KR20130005961A (ko) 발광 소자 및 그 제조방법
KR101707116B1 (ko) 발광 소자, 및 그 제조 방법
KR20120044719A (ko) 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
KR101803570B1 (ko) 발광 소자 및 그 제조방법
KR101102998B1 (ko) 발광다이오드 칩
KR101166132B1 (ko) 희생층을 구비한 발광다이오드 및 그 제조방법
KR101115538B1 (ko) 발광소자와 그 제조방법
KR20110117856A (ko) 발광다이오드 소자 및 그 제조 방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR102075574B1 (ko) 발광소자, 그 제조방법 및 조명시스템
KR101337613B1 (ko) 발광소자와 그 제조방법
KR101646665B1 (ko) 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4