KR20120063359A - Method of forming micro crystalline silicon layer and method of fabricating array substrate including the same - Google Patents

Method of forming micro crystalline silicon layer and method of fabricating array substrate including the same Download PDF

Info

Publication number
KR20120063359A
KR20120063359A KR1020100124489A KR20100124489A KR20120063359A KR 20120063359 A KR20120063359 A KR 20120063359A KR 1020100124489 A KR1020100124489 A KR 1020100124489A KR 20100124489 A KR20100124489 A KR 20100124489A KR 20120063359 A KR20120063359 A KR 20120063359A
Authority
KR
South Korea
Prior art keywords
layer
forming
silicon layer
amorphous silicon
conversion layer
Prior art date
Application number
KR1020100124489A
Other languages
Korean (ko)
Other versions
KR101749228B1 (en
Inventor
배준현
김성기
이홍구
김기태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100124489A priority Critical patent/KR101749228B1/en
Publication of KR20120063359A publication Critical patent/KR20120063359A/en
Application granted granted Critical
Publication of KR101749228B1 publication Critical patent/KR101749228B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

PURPOSE: A method for forming a micro crystalline silicon layer and a method for manufacturing an array substrate are provided to make a micro crystalline silicon layer to have uniform features. CONSTITUTION: A method for manufacturing an array substrate comprises the following steps. A gate electrode is formed on a gate(100). A first insulating layer is formed on the gate electrode. An amorphous silicon layer(102a) is formed on the first insulating layer. A heat converting layer(106) is made of silicon-germanium. The heat converting layer is formed on the amorphous silicon layer. The amorphous silicon layer is crystallized by irradiating the heat converting layer by an infrared laser to form a micro crystalline silicon layer. The heat converting layer is eliminated from the micro crystalline silicon layer. An active layer is formed by patterning the micro crystalline silicon layer. An ohmic contact layer is formed on the active layer.

Description

미세 결정 실리콘층의 형성 방법 및 이를 포함하는 어레이 기판의 제조 방법{method of forming micro crystalline silicon layer and method of fabricating array substrate including the same}Method of forming micro crystalline silicon layer and method of fabricating array substrate including the same

본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히, 미세 결정 실리콘층의 형성 방법 및 이를 포함하는 어레이 기판의 제조 방법에 관한 것이다.
The present invention relates to a crystallization method of silicon, and more particularly, to a method of forming a microcrystalline silicon layer and a method of manufacturing an array substrate including the same.

정보화 사회의 발전에 따라 다양한 형태의 표시장치가 요구되고 있으며, 액정표시장치(liquid crystal display device), 유기전기발광 표시장치(organic electroluminescent display device), 플라즈마 표시장치(plasma display panel device), 전계방출 표시장치(field emission display device) 등과 같은 평판표시장치(flat panel display)가 널리 개발되고 있다. 이러한 평판표시장치는, 다수의 화소를 매트릭스 형태로 배열하고 각 화소마다 스위칭 소자인 박막 트랜지스터를 포함하여 개별 구동하는 능동행렬(active matrix) 형태가 주로 이용된다.With the development of the information society, various types of display devices are required, liquid crystal display devices, organic electroluminescent display devices, plasma display panel devices, and field emission. Flat panel displays such as field emission display devices have been widely developed. In such a flat panel display, an active matrix form in which a plurality of pixels are arranged in a matrix form and individually driven, including a thin film transistor as a switching element, is mainly used.

박막 트랜지스터는 실리콘과 같은 반도체로 이루어진 액티브층을 포함하는데, 비정질 실리콘(amorphous silicon; a-Si:H)이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성할 수 있으며, 공정이 간단하여 널리 이용되고 있다. The thin film transistor includes an active layer made of a semiconductor such as silicon, and amorphous silicon (a-Si: H) can be formed on a large substrate such as a low-cost glass substrate at low temperature, and the process is simple and widely It is used.

그러나, 비정질 실리콘을 이용한 박막 트랜지스터는, 낮은 전계효과 이동도(field effect mobility)를 가지고 있어 응답 속도가 느리며, 특히, 대면적 표시장치에서의 고속 구동에 어려움이 있다. However, a thin film transistor using amorphous silicon has a low field effect mobility and thus has a slow response speed, and in particular, there is a difficulty in high speed driving in a large area display device.

이에 따라, 다결정 실리콘(polycrystalline silicon)을 이용한 박막 트랜지스터를 채용하는 표시장치가 널리 연구 및 개발되고 있다. 다결정 실리콘을 이용한 표시장치에서는 화소 영역의 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 화소 영역의 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.Accordingly, display devices employing thin film transistors using polycrystalline silicon have been widely researched and developed. In a display device using polycrystalline silicon, the thin film transistor and the driving circuit of the pixel region can be formed on the same substrate, and the process is simplified because the process of connecting the thin film transistor and the driving circuit of the pixel region is unnecessary. In addition, since polycrystalline silicon has a field effect mobility of about 100 to 200 times larger than amorphous silicon, the response speed is fast and the stability of temperature and light is excellent.

도 1은 종래의 다결정 실리콘층을 포함하는 박막 트랜지스터의 단면도이다. 1 is a cross-sectional view of a thin film transistor including a conventional polycrystalline silicon layer.

도 1에 도시한 바와 같이, 기판(10) 위에 버퍼층(buffer layer)(12)이 형성되어 있고 그 위에 아일랜드(island) 형태를 가지는 다결정 실리콘층(14)이 형성되어 있다. 다결정 실리콘층(14)은 불순물이 도핑되지 않은 액티브층(14a)과 불순물이 도핑된 소스 및 드레인 영역(14b, 14c)으로 나누어진다.As shown in FIG. 1, a buffer layer 12 is formed on a substrate 10, and a polycrystalline silicon layer 14 having an island shape is formed thereon. The polycrystalline silicon layer 14 is divided into an active layer 14a not doped with impurities and source and drain regions 14b and 14c doped with impurities.

이어, 다결정 실리콘층(14) 상부에는 게이트 절연막(16)이 형성되어 있으며, 액티브층(14a) 상부의 게이트 절연막(16) 위에는 게이트 전극(18)이 형성되어 있다.Subsequently, a gate insulating film 16 is formed on the polycrystalline silicon layer 14, and a gate electrode 18 is formed on the gate insulating film 16 on the active layer 14a.

다음, 게이트 전극(18) 위에는 층간 절연막(20)이 형성되어 게이트 전극(18)을 덮고 있고, 층간 절연막(20)은 게이트 절연막(16)과 함께 소스 및 드레인 영역(14b, 14c)의 일부를 각각 드러내는 제 1 및 제 2 콘택홀(20a, 20b)을 가진다. Next, an interlayer insulating film 20 is formed on the gate electrode 18 to cover the gate electrode 18, and the interlayer insulating film 20 together with the gate insulating film 16 partially removes the source and drain regions 14b and 14c. Respectively, the first and second contact holes 20a and 20b are exposed.

다음, 층간 절연막(20) 상부에는 금속과 같은 도전 물질로 소스 전극(22) 및 드레인 전극(24)이 형성되어 있다. 소스 및 드레인 전극(22, 24)은 제 1 및 제 2 콘택홀(20a, 20b)을 통해 소스 및 드레인 영역(14b, 14c)과 각각 연결된다.Next, the source electrode 22 and the drain electrode 24 are formed of a conductive material such as metal on the interlayer insulating layer 20. The source and drain electrodes 22 and 24 are connected to the source and drain regions 14b and 14c through the first and second contact holes 20a and 20b, respectively.

이러한 다결정 실리콘층은, 비정질 실리콘층을 형성하고 이를 결정화하는 과정을 통해 형성되는데, 통상적으로, 엑시머 레이저(Excimer laser)를 이용한 레이저 어닐링(laser annealing) 공정을 통해 비정질 실리콘을 열처리함으로써 형성될 수 있다. 그러나, 이러한 레이저 어닐링 공정은, 협소한 레이저 빔이 여러 샷(shot)을 통해 기판 표면을 가로질러 점진적으로 스캐닝되기 때문에, 비교적 느리고, 레이저 빔의 샷이 균일하지 못하여 형성된 다결정 실리콘층이 위치에 따라 균일하지 않다는 단점이 있다.The polycrystalline silicon layer is formed through a process of forming an amorphous silicon layer and crystallizing it, and typically, may be formed by heat-treating the amorphous silicon through a laser annealing process using an excimer laser. . However, this laser annealing process is relatively slow because the narrow laser beam is progressively scanned across the substrate surface through several shots, and the shot of the laser beam is not uniform, depending on the position of the polycrystalline silicon layer formed. The disadvantage is that it is not uniform.

최근, 간접 열 결정화(indirect thermal crystallization: ITC) 기술을 이용하여 비정질 실리콘을 미세 결정 실리콘(microcrystalline silicon: μc-Si)으로 결정화하는 기술이 대두되고 있다. ITC 기술은, 적외선(infrared ray: IR) 다이오드 레이저를 이용하여 광을 조사하고, 조사된 레이저의 에너지를 열변환층에서 열로 변환한 후, 이때 발생된 순간적인 고온의 열을 이용하여 비정질 실리콘을 결정화함으로써, 미세 결정 실리콘(μc-Si)을 형성하는 기술이다. 적외선 레이저는 약 308nm의 파장을 갖는 기존의 자외선 엑시머 레이저 대비 안정적이며, 보다 균일하게 결정화가 가능하여, 균일한 소자 특성을 얻을 수 있다. Recently, a technique for crystallizing amorphous silicon into microcrystalline silicon (μc-Si) using indirect thermal crystallization (ITC) technology has emerged. ITC technology irradiates light using an infrared ray (IR) diode laser, converts the energy of the irradiated laser into heat in the thermal conversion layer, and then uses the instantaneous high temperature heat generated to recover amorphous silicon. By crystallization, it is a technique of forming fine crystalline silicon (μc-Si). Infrared lasers are more stable than conventional ultraviolet excimer lasers having a wavelength of about 308 nm, and can be crystallized more uniformly, thereby obtaining uniform device characteristics.

그런데, 적외선 레이저를 이용한 결정화 방법에서는, 적외선 레이저의 에너지를 열로 변환하여 비정질 실리콘에 전달하기 위한 열변환층이 반드시 필요하며, 열변환층은 몰리브덴(molybdenum: Mo)과 같은 금속 물질로 이루어진다. However, in the crystallization method using an infrared laser, a thermal conversion layer for converting the energy of the infrared laser into heat and delivering it to amorphous silicon is necessary, and the thermal conversion layer is made of a metal material such as molybdenum (Mo).

일반적으로, 비정질 실리콘은 화학기상증착(chemical vapor deposition: CVD)법으로 형성되고, 몰리브덴 등의 금속물질층은 스퍼터링(sputtering)과 같은 물리기상증착(physical vapor deposition: PVD)법으로 형성된다. 따라서, 비정질 실리콘을 CVD법으로 증착 후, 열변환층을 형성하기 위해, 스퍼터(sputter)로 이송하는 과정이 필요하며, 이는 공정 시간이 증가되는 단점이 있다. Generally, amorphous silicon is formed by chemical vapor deposition (CVD), and a metal material layer such as molybdenum is formed by physical vapor deposition (PVD), such as sputtering. Therefore, in order to form a thermal conversion layer after deposition of amorphous silicon by CVD, a process of transferring to a sputter is required, which has a disadvantage in that the process time is increased.

또한, 스퍼터링법에 의해 형성되는 박막은 CVD법에 의해 형성되는 박막보다 낮은 균일도를 가진다.
Further, the thin film formed by the sputtering method has a lower uniformity than the thin film formed by the CVD method.

상기한 종래의 문제점을 해결하기 위해, 본 발명의 목적은 균일한 특성을 가지는 미세 결정 실리콘층의 형성 방법을 제공하는 것이다.In order to solve the above problems, it is an object of the present invention to provide a method for forming a microcrystalline silicon layer having uniform properties.

본 발명의 다른 목적은 균일도가 높으며 공정 시간을 줄일 수 있는 미세 결정 실리콘을 이용한 박막 트랜지스터를 포함하는 어레이 기판의 제조 방법을 제공하는 것이다.
Another object of the present invention is to provide a method of manufacturing an array substrate including a thin film transistor using microcrystalline silicon having high uniformity and reducing processing time.

상기 목적을 달성하기 위한 본 발명에 따른 어레이 기판의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상부에 제1절연층을 형성하는 단계, 상기 제1절연층 상부에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상부에 실리콘-게르마늄으로 이루어진 열변환층을 형성하는 단계, 상기 열변환층에 적외선 레이저를 조사함으로써, 상기 비정질 실리콘층을 결정화하여 미세 결정 실리콘층을 형성하는 단계, 상기 미세 결정 실리콘층 상부의 열변환층을 제거하는 단계, 상기 미세 결정 실리콘층을 패터닝하여 액티브층을 형성하는 단계, 상기 액티브층 상부에 오믹 콘택층을 형성하는 단계, 상기 오믹 콘택층 상부에 소스 및 드레인 전극을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing an array substrate, the method including forming a gate electrode on a substrate, forming a first insulating layer on the gate electrode, and forming amorphous silicon on the first insulating layer. Forming a layer, forming a heat conversion layer made of silicon-germanium on the amorphous silicon layer, and irradiating an infrared laser to the heat conversion layer to crystallize the amorphous silicon layer to form a microcrystalline silicon layer Removing a heat conversion layer on the microcrystalline silicon layer; patterning the microcrystalline silicon layer to form an active layer; forming an ohmic contact layer on the active layer; and on the ohmic contact layer Forming source and drain electrodes.

상기 열변환층은 1.40 eV 내지 1.45 eV의 밴드 갭 에너지를 가진다.The thermal conversion layer has a band gap energy of 1.40 eV to 1.45 eV.

상기 열변환층은 상기 게르마늄의 함량이 증가할수록 밴드 갭 에너지가 작아진다.The band gap energy of the thermal conversion layer increases as the germanium content increases.

상기 적외선 레이저는 808nm의 파장을 가진다.The infrared laser has a wavelength of 808 nm.

상기 비정질 실리콘층을 형성하는 단계 및 상기 열변환층을 형성하는 단계는 화학기상증착법을 이용한다.The forming of the amorphous silicon layer and the forming of the thermal conversion layer use chemical vapor deposition.

상기 액티브층을 형성하는 단계와 상기 오믹 콘택층을 형성하는 단계 그리고 상기 소스 및 드레인 전극을 형성하는 단계는 동일 사진식각공정에서 수행된다.The forming of the active layer, the forming of the ohmic contact layer, and the forming of the source and drain electrodes are performed in the same photolithography process.

본 발명의 어레이 기판 제조 방법은, 상기 비정질 실리콘층을 형성하는 단계와 상기 열변환층을 형성하는 단계 사이에 제2절연층을 형성하는 단계; 그리고 상기 열변환층을 제거하는 단계와 상기 액티브층을 형성하는 단계 사이에 상기 제2절연층을 패터닝하여 에치 스토퍼층을 형성하는 단계를 더 포함한다.An array substrate manufacturing method of the present invention comprises the steps of: forming a second insulating layer between forming the amorphous silicon layer and forming the thermal conversion layer; And forming an etch stopper layer by patterning the second insulating layer between removing the thermal conversion layer and forming the active layer.

본 발명에 따른 미세 결정 실리콘층의 형성 방법은 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층 상부에 실리콘-게르마늄으로 이루어진 열변환층을 형성하는 단계, 상기 열변환층에 적외선 레이저를 조사함으로써, 상기 비정질 실리콘층을 결정화하여 미세 결정 실리콘층을 형성하는 단계를 포함한다. 여기서, 상기 열변환층은 상기 게르마늄의 함량이 증가할수록 밴드 갭 에너지가 낮아지며, 상기 비정질 실리콘층을 형성하는 단계 및 상기 열변환층을 형성하는 단계는 화학기상증착법을 이용한다.
The method of forming a microcrystalline silicon layer according to the present invention comprises the steps of forming an amorphous silicon layer on a substrate, forming a heat conversion layer made of silicon-germanium on the amorphous silicon layer, the infrared laser on the heat conversion layer Irradiating the crystals, thereby crystallizing the amorphous silicon layer to form a fine crystalline silicon layer. Here, the band gap energy is lowered as the content of the germanium increases, and the forming of the amorphous silicon layer and the forming of the heat conversion layer use chemical vapor deposition.

본 발명에 따른 미세 결정 실리콘층의 형성 방법 및 이를 포함하는 어레이 기판의 제조 방법에서는, 적외선 레이저로 비정질 실리콘층을 결정화할 때, 적외선 레이저의 에너지 보다 작은 밴드 갭 에너지를 갖는 무기막으로 열변환층을 형성한다. 따라서, 열변환층을 화학기상증착법으로 형성할 수 있으므로, 공정 시간을 줄일 수 있으며, 보다 균일한 열변환층을 형성할 수 있어, 소자 특성의 균일도를 높일 수 있다.
In the method for forming a microcrystalline silicon layer and the method for manufacturing an array substrate including the same according to the present invention, when the amorphous silicon layer is crystallized by an infrared laser, the thermal conversion layer is an inorganic film having a band gap energy smaller than that of the infrared laser. To form. Therefore, since the heat conversion layer can be formed by chemical vapor deposition, process time can be reduced, a more uniform heat conversion layer can be formed, and the uniformity of device characteristics can be improved.

도 1은 종래의 다결정 실리콘층을 포함하는 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 실시예에 따른 실리콘층의 결정화 공정을 도시한 도면이다.
도 3은 본 발명에 따른 Si-Ge의 열변환층을 이용하여 비정질 실리콘층을 결정화한 결과를 적외선 레이저의 에너지 세기에 따라 도시한 현미경 사진이다.
도 4는 본 발명의 실시예에 따른 실리콘의 결정화 방법을 이용하여 제조된 어레이 기판을 부분적으로 도시한 단면도이다.
도 5a 내지 도 5g는 본 발명에 따른 어레이 기판의 제조 방법을 도시한 단면도이다. 1 is a cross-sectional view of a thin film transistor including a conventional polycrystalline silicon layer.
2 is a view illustrating a crystallization process of a silicon layer according to an embodiment of the present invention.
3 is a micrograph showing the result of crystallizing an amorphous silicon layer using a thermal conversion layer of Si-Ge according to the present invention according to the energy intensity of an infrared laser.
4 is a cross-sectional view partially illustrating an array substrate manufactured using a method of crystallizing silicon according to an embodiment of the present invention.
5A to 5G are cross-sectional views illustrating a method of manufacturing an array substrate according to the present invention.

이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대해 보다 상세히 설명한다.Hereinafter, with reference to the drawings will be described in detail a preferred embodiment according to the present invention.

도 2는 본 발명의 실시예에 따른 실리콘층의 결정화 공정을 도시한 도면이다. 2 is a view illustrating a crystallization process of a silicon layer according to an embodiment of the present invention.

도 2에 도시한 바와 같이, 기판(100) 상에 비정질 실리콘층(102a), 배리어(barrier)층(104) 및 열변환층(heat transition layer)(106)을 순차적으로 형성하고, 적외선 레이저(108)를 열변환층(106)에 조사하여, 비정질 실리콘층(102a)을 결정화한다. 이에 따라, 열변환층(106)이 적외선 레이저(108)의 에너지를 흡수하여 발생하는 열에 의해 비정질 실리콘층(102a)이 결정화되어 미세 결정 실리콘층(102b)이 형성된다.As shown in FIG. 2, an amorphous silicon layer 102a, a barrier layer 104, and a heat transition layer 106 are sequentially formed on the substrate 100, and an infrared laser ( 108 is irradiated to the heat conversion layer 106 to crystallize the amorphous silicon layer 102a. As a result, the amorphous silicon layer 102a is crystallized by the heat generated by the heat conversion layer 106 absorbing the energy of the infrared laser 108 to form the fine crystalline silicon layer 102b.

배리어층(104)은 실리콘 산화물(SiO2)로 이루어지고, 열변환층(106)은 실리콘-게르마늄(Si-Ge)으로 이루어진다. 이때, 적외선 레이저(108)는 약 1.5eV 내지 1.6eV의 에너지를 가지며, 열변환층(106)은 이보다 작은 약 1.40eV 내지 1.45eV의 밴드 갭(band gap) 에너지를 가진다. The barrier layer 104 is made of silicon oxide (SiO 2 ), and the heat conversion layer 106 is made of silicon germanium (Si-Ge). In this case, the infrared laser 108 has an energy of about 1.5 eV to 1.6 eV, and the thermal conversion layer 106 has a band gap energy of about 1.40 eV to 1.45 eV which is smaller than this.

이러한 열변환층(106)은 실란 또는 사일렌(silane: SiH4)과 게르만 또는 저메인(germane: GeH4) 및 수소(H2)를 소스 가스로 하여 플라즈마나 열을 이용한 화학기상증착(chemical vapor deposition: CVD)법으로 형성할 수 있다. The heat conversion layer 106 is silane or silane (silane: SiH 4 ), germane or germane (germane: GeH 4 ) and hydrogen (H 2 ) as a source gas chemical vapor deposition (chemical vapor deposition using a plasma or heat (heat) deposition: CVD).

따라서, 본 발명에서는 비정질 실리콘층(102a)과 배리어층(104) 및 열변환층(106)을 모두 화학기상증착법으로 형성할 수 있으며, 소스 가스만을 변경하여 하나의 챔버 내에서 형성할 수 있으므로, 공정 시간을 줄일 수 있다. Therefore, in the present invention, both the amorphous silicon layer 102a, the barrier layer 104, and the thermal conversion layer 106 can be formed by chemical vapor deposition, and can be formed in one chamber by changing only the source gas. Process time can be reduced.

또한, 이러한 화학기상증착법은 스퍼터링(sputtering)에 의한 물리기상증착 법보다 균일한 막을 형성할 수 있으므로, 보다 균일한 열변환층(106)을 형성할 수 있으며, 소자 특성의 균일도를 확보할 수 있다.In addition, since the chemical vapor deposition method can form a uniform film than the physical vapor deposition method by sputtering, a more uniform thermal conversion layer 106 can be formed, and the uniformity of device characteristics can be ensured. .

여기서, 배리어층(104)은 생략될 수도 있으며, 기판(100)과 비정질 실리콘층(102a) 사이에는 실리콘 산화물의 버퍼층(도시하지 않음)이 더 형성되어, 결정화 공정에서 기판(100)의 불순물이 비정질 실리콘층(102a)이나 미세 결정 실리콘층(102b)으로 유입되는 것을 방지할 수도 있다.Here, the barrier layer 104 may be omitted, and a buffer layer (not shown) of silicon oxide is further formed between the substrate 100 and the amorphous silicon layer 102a, so that impurities of the substrate 100 may be removed in the crystallization process. Inflow into the amorphous silicon layer 102a or the microcrystalline silicon layer 102b may be prevented.

도 3은 본 발명에 따른 Si-Ge의 열변환층을 이용하여 비정질 실리콘층을 결정화한 결과를 적외선 레이저의 에너지 세기에 따라 도시한 현미경 사진이다. 3 is a micrograph showing the result of crystallizing an amorphous silicon layer using a thermal conversion layer of Si-Ge according to the present invention according to the energy intensity of an infrared laser.

도 3에 도시한 바와 같이, Si-Ge막을 열변환층으로 이용하고, 적외선 레이저의 에너지 세기를 29.5W에서 33.5W까지 0.5W 단위로 변경하며 결정화하였다. 이때, 적외선 레이저는 808nm의 파장을 가진다. As shown in FIG. 3, the Si-Ge film was used as a heat conversion layer and crystallized by changing the energy intensity of the infrared laser in units of 0.5W from 29.5W to 33.5W. At this time, the infrared laser has a wavelength of 808nm.

적외선 레이저가 조사된 영역의 비정질 실리콘층은 사각형의 단자(pad)를 중심으로 결정화되는데, 적외선 레이저의 에너지 세기가 32.0W 이하에서는 실리콘층이 탈수소화되어 결정화가 덜된 붉은 영역이 나타난다. 한편, 적외선 레이저의 에너지 세기가 33.5W일 때 적외선 레이저가 조사된 영역이 모두 결정화되어, 최적의 조건을 나타냄을 알 수 있으며, 적외선 레이저의 에너지 세기가 33.5W를 초과할 경우, Si-Ge의 열변환층은 열에 의해 변하게 된다. The amorphous silicon layer in the region irradiated with the infrared laser is crystallized around a rectangular pad, and when the energy intensity of the infrared laser is 32.0W or less, the silicon layer is dehydrogenated and a red region is less crystallized. On the other hand, when the energy intensity of the infrared laser is 33.5W, all the areas irradiated with the infrared laser are crystallized, indicating an optimal condition. When the energy intensity of the infrared laser exceeds 33.5W, the Si-Ge The heat conversion layer is changed by heat.

본 발명에 따른 열변환층은 실리콘과 게르마늄의 구성비에 따라 밴드 갭 에너지가 달라질 수 있다. 상술한 바와 같이, SiH4와 GeH4 및 H2를 소스 가스로 하여 화학기상증착법으로 열변환층을 형성할 수 있는데, 이때, GeH4의 농도를 조절하여 열변환층의 게르마늄 함량을 변화시킴으로써 밴드 갭을 조절할 수 있다.In the thermal conversion layer according to the present invention, the band gap energy may vary according to the composition ratio of silicon and germanium. As described above, a heat conversion layer may be formed by chemical vapor deposition using SiH 4 , GeH 4, and H 2 as source gases. At this time, by adjusting the concentration of GeH 4 , the germanium content of the heat conversion layer is changed to form a band. The gap can be adjusted.

일례로, 다른 증착 조건을 동일하게 하고, SiH4를 75sccm, H2를 5000sccm, GeH4를 188sccm으로 하여 열변환층을 형성할 경우, 밴드 갭 에너지는 1.45eV의 값을 가지며, SiH4를 75sccm, H2를 5000sccm, GeH4를 132sccm으로 하여 열변환층을 형성할 경우, 밴드 갭 에너지는 1.52eV의 값을 가진다. 즉, GeH4의 농도가 증가할 경우, 밴드 갭 에너지는 작아진다. 따라서, 게르마늄의 함량이 증가할수록 밴드 갭 에너지는 작아지는 것을 알 수 있다. For example, when the heat conversion layer is formed using the same deposition conditions, Sisc 4 is 75sccm, H 2 is 5000sccm, GeH 4 is 188sccm, the band gap energy is 1.45eV, and SiH 4 is 75sccm. When the heat conversion layer is formed using H 2 as 5000 sccm and GeH 4 as 132 sccm, the band gap energy has a value of 1.52 eV. In other words, when the concentration of GeH 4 increases, the band gap energy decreases. Therefore, it can be seen that the band gap energy decreases as the content of germanium increases.

이러한 Si-Ge 열변환층에 808nm의 파장을 갖는 적외선 레이저를 조사할 경우, 1.45eV의 밴드 갭 에너지를 갖는 열변환층이 최적의 흡수율을 나타낸다. 이러한 적외선 레이저의 에너지에 대한 흡수율은 열변환층의 두께와 상관 없이 나타난다. When the Si-Ge thermal conversion layer is irradiated with an infrared laser having a wavelength of 808 nm, the thermal conversion layer having a band gap energy of 1.45 eV exhibits an optimum absorption rate. The absorption rate of energy of the infrared laser is shown regardless of the thickness of the heat conversion layer.

이와 같이, 본 발명에서는 Si-Ge으로 열변환층을 형성하여 비정질 실리콘층을 적외선 레이저로 결정화함으로써, 비정질 실리콘층과 열변환층을 모두 화학기상증착법으로 형성하여 공정 시간을 줄일 수 있으며, 균일도를 향상시킬 수 있다. As described above, in the present invention, by forming a thermal conversion layer of Si-Ge and crystallizing the amorphous silicon layer with an infrared laser, the amorphous silicon layer and the thermal conversion layer can be formed by chemical vapor deposition to reduce the process time, and improve the uniformity. Can be improved.

도 4는 본 발명의 실시예에 따른 실리콘의 결정화 방법을 이용하여 제조된 어레이 기판을 부분적으로 도시한 단면도이다.4 is a cross-sectional view partially illustrating an array substrate manufactured using a method of crystallizing silicon according to an embodiment of the present invention.

도 4에 도시한 바와 같이, 절연 기판(110) 상부에 금속과 같은 도전 물질로 게이트 전극(112)이 형성된다. 기판(110)은 투명 또는 불투명할 수 있으며, 유리나 플라스틱과 같은 물질로 이루어질 수 있다. 게이트 전극(112)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있으며, 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. As shown in FIG. 4, the gate electrode 112 is formed of a conductive material such as a metal on the insulating substrate 110. The substrate 110 may be transparent or opaque, and may be made of a material such as glass or plastic. The gate electrode 112 may be made of a single material such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof, and the first layer of copper or aluminum having a relatively low resistance and a second material of another metal material or alloy thereof. It may be formed in a double layer structure including a layer.

게이트 전극(112) 상부에는 게이트 절연막(114)이 형성된다. 게이트 절연막(114)은 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있다.The gate insulating layer 114 is formed on the gate electrode 112. The gate insulating layer 114 may be formed of a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof.

게이트 절연막(114) 상부에는 게이트 전극(112)에 대응하여 액티브층(116)이 형성된다. 여기서, 액티브층(116)은 적외선 레이저를 이용하여 비정질 실리콘을 결정화함으로써 형성된 미세 결정 실리콘으로 이루어진다. The active layer 116 is formed on the gate insulating layer 114 to correspond to the gate electrode 112. Here, the active layer 116 is made of fine crystalline silicon formed by crystallizing amorphous silicon using an infrared laser.

액티브층(116) 상부에는 에치 스토퍼(etch stopper)층(118)이 형성된다. 에치 스토퍼층(118)은 실리콘 산화물(SiO2)로 이루어질 수 있으며, 박막 트랜지스터의 채널에 대응하는 액티브층(116)이 식각되는 것을 방지한다.An etch stopper layer 118 is formed on the active layer 116. The etch stopper layer 118 may be formed of silicon oxide (SiO 2), and prevents the active layer 116 corresponding to the channel of the thin film transistor from being etched.

에치 스토퍼층(118) 상부에는 오믹 콘택층(120)이 형성된다. 오믹 콘택층(120)은 불순물이 도핑된 실리콘으로 이루어질 수 있다. An ohmic contact layer 120 is formed on the etch stopper layer 118. The ohmic contact layer 120 may be made of silicon doped with impurities.

오믹 콘택층(120) 상부에는 금속과 같은 도전 물질로 소스 및 드레인 전극(122, 124)이 형성된다. 소스 및 드레인 전극(122, 124)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있으며, 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. 소스 및 드레인 전극(122, 124)은 오믹 콘택층(120)과 동일한 모양, 즉, 동일한 단면 구조를 가지며, 그 가장자리들이 일치한다. 또한, 소스 및 드레인 전극(122, 124)은 액티브층(116)과 그 가장자리가 일치할 수 있다. Source and drain electrodes 122 and 124 are formed on the ohmic contact layer 120 using a conductive material such as metal. The source and drain electrodes 122 and 124 may be made of a single material, such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof, and may be made of a relatively low-resistance copper or aluminum and other metallic materials or their It can also be formed in a double layer structure containing a second layer of alloy. The source and drain electrodes 122 and 124 have the same shape as the ohmic contact layer 120, that is, the same cross-sectional structure, and the edges thereof coincide. In addition, the source and drain electrodes 122 and 124 may coincide with the active layer 116.

게이트 전극(112)과 액티브층(116), 소스 및 드레인 전극(122, 124)은 박막 트랜지스터를 이룬다. The gate electrode 112, the active layer 116, and the source and drain electrodes 122 and 124 form a thin film transistor.

소스 및 드레인 전극(122, 124) 상부에는 보호막(126)이 형성되고, 보호막(126)은 드레인 전극(124)을 드러내는 콘택홀(126a)을 가진다. 보호막(126)은 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있으며, 비교적 저유전율을 갖는 벤조사이클로부텐(benzocyclobutene)이나 아크릴 수지(acrylic resin)로 형성될 수도 있다. 보호막(126)은 박막 트랜지스터에 의한 기판(110) 상의 단차를 없앨 수 있을 정도의 두께를 가지며, 표면이 평탄한 것이 바람직하다. A passivation layer 126 is formed on the source and drain electrodes 122 and 124, and the passivation layer 126 has a contact hole 126a exposing the drain electrode 124. The protective layer 126 may be formed of a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof, and may be a benzocyclobutene or acrylic resin having a relatively low dielectric constant. It may be formed as. The passivation layer 126 has a thickness enough to eliminate the step difference on the substrate 110 by the thin film transistor, and preferably has a flat surface.

보호막(126) 상부에는 화소 전극(128)이 형성되고, 화소 전극(128)은 콘택홀(126a)을 통해 드레인 전극(124)과 접촉한다. 화소 전극(128)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 이루어지거나, 알루미늄이나 크롬과 같은 불투명도전물질로 이루어질 수 있다. The pixel electrode 128 is formed on the passivation layer 126, and the pixel electrode 128 contacts the drain electrode 124 through the contact hole 126a. The pixel electrode 128 may be made of a transparent conductive material such as indium tin oxide or indium zinc oxide, or an opaque conductive material such as aluminum or chromium.

본 발명에 따른 어레이 기판에서는, 적외선 레이저를 조사에 의해 형성된 미세 결정 실리콘을 이용하여 박막 트랜지스터의 액티브층(116)을 형성하므로, 고속 구동이 가능하며 균일한 특성을 갖는 표시장치를 제조할 수 있다. In the array substrate according to the present invention, since the active layer 116 of the thin film transistor is formed using fine crystal silicon formed by irradiating an infrared laser, it is possible to manufacture a display device capable of high-speed driving and having uniform characteristics. .

이러한 본 발명에 따른 어레이 기판의 제조 방법에 대하여, 도 5a 내지 도 5g를 참조하여 설명한다. Such a method of manufacturing the array substrate according to the present invention will be described with reference to FIGS. 5A to 5G.

도 5a 내지 도 5g는 본 발명에 따른 어레이 기판의 제조 방법을 도시한 단면도이다. 5A to 5G are cross-sectional views illustrating a method of manufacturing an array substrate according to the present invention.

도 5a에 도시한 바와 같이, 절연 기판(110) 상부에 금속과 같은 도전 물질을 사진식각공정을 통해 패터닝하여 게이트 전극(112)을 형성한다. 여기서, 기판(110)은 투명 또는 불투명할 수 있으며, 유리나 플라스틱과 같은 물질로 이루어질 수 있다. 게이트 전극(112)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있다. 또는, 게이트 전극(112)은 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. As shown in FIG. 5A, the gate electrode 112 is formed by patterning a conductive material such as metal on the insulating substrate 110 through a photolithography process. Here, the substrate 110 may be transparent or opaque, and may be made of a material such as glass or plastic. The gate electrode 112 may be made of a single material such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof. Alternatively, the gate electrode 112 may be formed in a double layer structure including a first layer of copper or aluminum having a relatively low resistance and a second layer of another metal material or an alloy thereof.

한편, 도시하지 않았지만, 게이트 전극(112)과 연결되고 제1방향을 따라 연장된 게이트 배선 및 게이트 배선의 일단에 위치하는 게이트 패드도 함께 형성된다. Although not shown, a gate line connected to the gate electrode 112 and extending along the first direction and positioned at one end of the gate line are also formed.

이어, 도 5b에 도시하나 바와 같이, 게이트 전극(112) 상부에는 제1절연막(114)과 비정질 실리콘층(116a), 제2절연막(118a) 그리고 열변환층(119)을 순차적으로 형성한다. 제1절연막(114)과 비정질 실리콘층(116a), 제2절연막(118a) 그리고 열변환층(119)은 각각 소스 가스를 달리하여 화학기상증착법으로 형성될 수 있다. Subsequently, as shown in FIG. 5B, the first insulating layer 114, the amorphous silicon layer 116a, the second insulating layer 118a, and the heat conversion layer 119 are sequentially formed on the gate electrode 112. The first insulating layer 114, the amorphous silicon layer 116a, the second insulating layer 118a, and the heat conversion layer 119 may be formed by chemical vapor deposition with different source gases.

제1절연막(114)은 게이트 절연막의 역할을 하는 것으로, 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있다. 제2절연막(118a)은 박막 트랜지스터의 채널 부분이 손상되는 것을 방지하기 위한 에치 스토퍼(etch stopper)의 역할을 하는 것으로, 실리콘 산화물(SiO2)로 이루어질 수 있으며, 100 Å 내지 500 Å 의 두께로 형성될 수 있다.The first insulating layer 114 serves as a gate insulating layer, and may be formed as a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof. The second insulating layer 118a serves as an etch stopper to prevent the channel portion of the thin film transistor from being damaged. The second insulating layer 118a may be formed of silicon oxide (SiO 2 ), and may have a thickness of about 100 μs to 500 μs. Can be formed.

열변환층(119)은 Si-Ge로 이루어지며, 열변환층은 SiH4와 GeH4 및 H2를 소스 가스로 하여 형성될 수 있다. The heat conversion layer 119 is made of Si-Ge, and the heat conversion layer may be formed using SiH 4 , GeH 4, and H 2 as source gases.

다음, 도 5c에 도시한 바와 같이, 적외선 레이저(200)를 조사하여 비정질 실리콘층(116a)을 결정화한다. 이때, 적외선 레이저(200)는 일방향을 따라 스캔하며 조사되는데, 일례로, 도면 상의 우측에서 좌측으로 스캔하며 조사된다. 적외선 레이저(200)가 조사된 열변환층(119)은 적외선 레이저의 에너지를 흡수하고, 이로 인해 발생되는 열에 의해 비정질 실리콘층(116a)이 결정화되어 미세 결정 실리콘층(116b)이 형성된다. Next, as shown in FIG. 5C, the infrared laser 200 is irradiated to crystallize the amorphous silicon layer 116a. In this case, the infrared laser 200 is irradiated by scanning along one direction. For example, the infrared laser 200 is radiated by scanning from right to left on the drawing. The thermal conversion layer 119 irradiated with the infrared laser 200 absorbs the energy of the infrared laser, and the amorphous silicon layer 116a is crystallized by the heat generated thereby to form the microcrystalline silicon layer 116b.

여기서, 적외선 레이저(200)는 808nm의 파장을 가질 수 있으며, 열변환층(119)은 약 1.40 eV 내지 1.45 eV의 밴드 갭 에너지, 보다 바람직하게는 1.45 eV의 밴드 갭 에너지를 가질 수 있다. Herein, the infrared laser 200 may have a wavelength of 808 nm, and the thermal conversion layer 119 may have a band gap energy of about 1.40 eV to 1.45 eV, and more preferably, a band gap energy of 1.45 eV.

다음, 도 5d에 도시한 바와 같이, 미세 결정 실리콘층(116b)을 형성한 후, 열변환층(도 5c의 119)를 제거하고 제2절연막(118a)을 사진식각공정을 통해 패터닝하여 게이트 전극(112)에 대응하는 에치 스토퍼층(118)을 형성한다. Next, as shown in FIG. 5D, after forming the microcrystalline silicon layer 116b, the heat conversion layer (119 of FIG. 5C) is removed, and the second insulating layer 118a is patterned through a photolithography process to form a gate electrode. An etch stopper layer 118 corresponding to 112 is formed.

이어, 도 5e에 도시한 바와 같이, 에치 스토퍼층(118) 상부에 불순물이 도핑된 실리콘을 증착하여 불순물 반도체층을 형성하고, 그 위에 금속과 같은 도전 물질을 증착하여 도전물질층을 형성한 후, 사진식각공정을 통해 도전물질층과 불순물 반도체층 및 미세 결정 실리콘층(도 5d의 116b)을 순차적으로 패터닝하여, 오믹 콘택층(120)과 소스 및 드레인 전극(124), 그리고 액티브층(1164)을 형성한다. Subsequently, as illustrated in FIG. 5E, an impurity doped semiconductor layer is deposited on the etch stopper layer 118 to form an impurity semiconductor layer, and a conductive material such as a metal is deposited thereon to form a conductive material layer. Then, the conductive material layer, the impurity semiconductor layer, and the microcrystalline silicon layer (116b of FIG. 5D) are sequentially patterned through a photolithography process to form an ohmic contact layer 120, a source and drain electrode 124, and an active layer 1164. ).

따라서, 소스 및 드레인 전극(122, 124)은 오믹 콘택층(120)과 동일한 모양, 즉, 동일한 단면 구조를 가지며, 그 가장자리들이 일치한다. 또한, 소스 및 드레인 전극(122, 124)은 액티브층(116)과 그 가장자리가 일치할 수 있다. Thus, the source and drain electrodes 122 and 124 have the same shape as the ohmic contact layer 120, that is, the same cross-sectional structure, and the edges thereof coincide. In addition, the source and drain electrodes 122 and 124 may coincide with the active layer 116.

여기서, 액티브층(116)은 소스 및 드레인 전극(122, 124)과 동일 사진식각공정에서 형성되나, 액티브층(116)은 소스 및 드레인 전극(122, 124)과 다른 사진식각공정에서 형성될 수 있으며, 에치 스토퍼층(118)과 동일 사진식각공정에서 형성될 수도 있다.The active layer 116 may be formed in the same photolithography process as the source and drain electrodes 122 and 124, but the active layer 116 may be formed in a photolithography process different from the source and drain electrodes 122 and 124. It may be formed in the same photolithography process as the etch stopper layer 118.

소스 및 드레인 전극(122, 124)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있으며, 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. The source and drain electrodes 122 and 124 may be made of a single material, such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof, and may be made of a relatively low-resistance copper or aluminum and other metallic materials or their It can also be formed in a double layer structure containing a second layer of alloy.

한편, 도시하지 않았지만, 소스 전극(122)에 연결되고 제2방향을 따라 연장되는 데이터 배선 및 데이터 배선의 일단에 위치하는 데이터 패드도 함께 형성된다. 데이터 배선은 게이트 배선과 교차하여 화소 영역을 정의한다. Although not shown, a data line connected to the source electrode 122 and extending in the second direction and a data pad positioned at one end of the data line are also formed. The data line crosses the gate line to define the pixel region.

게이트 전극(112)과 액티브층(116), 소스 및 드레인 전극(122, 124)은 박막 트랜지스터를 이룬다. The gate electrode 112, the active layer 116, and the source and drain electrodes 122 and 124 form a thin film transistor.

다음, 도 5f에 도시한 바와 같이, 소스 및 드레인 전극(122, 124) 상부에는 보호막(126)이 형성되어, 소스 및 드레인 전극(122, 124)을 덮는다. 보호막(126)은 사진식각공정을 통해 패터닝되어 드레인 전극(124)을 부분적으로 드러내는 콘택홀(126a)이 형성된다. 보호막(126)은 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있으며, 비교적 저유전율을 갖는 벤조사이클로부텐(benzocyclobutene)이나 아크릴 수지(acrylic resin)로 형성될 수도 있다. 보호막(126)은 박막 트랜지스터에 의한 기판(110) 상의 단차를 없앨 수 있을 정도의 두께를 가지며, 표면이 평탄한 것이 바람직하다. Next, as shown in FIG. 5F, a passivation layer 126 is formed on the source and drain electrodes 122 and 124 to cover the source and drain electrodes 122 and 124. The passivation layer 126 is patterned through a photolithography process to form a contact hole 126a partially exposing the drain electrode 124. The protective layer 126 may be formed of a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof, and may be a benzocyclobutene or acrylic resin having a relatively low dielectric constant. It may be formed as. The passivation layer 126 has a thickness enough to eliminate the step difference on the substrate 110 by the thin film transistor, and preferably has a flat surface.

이어, 도 5g에 도시한 바와 같이, 보호막(126) 상부에는 도전물질을 증착하고 패터닝하여 화소 전극(128)을 형성한다. 화소 전극(128)은 게이트 배선(도시하지 않음)과 데이터 배선(도시하지 않음)에 의해 정의되는 화소 영역에 위치하며, 콘택홀(126a)을 통해 노출된 드레인 전극(124)과 접촉한다. 화소 전극(128)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 이루어지거나, 알루미늄이나 크롬과 같은 불투명도전물질로 이루어질 수 있다.
Subsequently, as illustrated in FIG. 5G, a conductive material is deposited and patterned on the passivation layer 126 to form the pixel electrode 128. The pixel electrode 128 is positioned in the pixel area defined by the gate line (not shown) and the data line (not shown), and contacts the drain electrode 124 exposed through the contact hole 126a. The pixel electrode 128 may be made of a transparent conductive material such as indium tin oxide or indium zinc oxide, or an opaque conductive material such as aluminum or chromium.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

100 : 기판 102a : 비정질 실리콘층
102b : 미세 결정 실리콘층 104 : 배리어층
106 : 열변환층 108 : 적외선 레이저100 substrate 102a amorphous silicon layer
102b microcrystalline silicon layer 104 barrier layer
106: heat conversion layer 108: infrared laser

Claims (10)

기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상부에 제1절연층을 형성하는 단계;
상기 제1절연층 상부에 비정질 실리콘층을 형성하는 단계;
상기 비정질 실리콘층 상부에 실리콘-게르마늄으로 이루어진 열변환층을 형성하는 단계;
상기 열변환층에 적외선 레이저를 조사함으로써, 상기 비정질 실리콘층을 결정화하여 미세 결정 실리콘층을 형성하는 단계;
상기 미세 결정 실리콘층 상부의 열변환층을 제거하는 단계;
상기 미세 결정 실리콘층을 패터닝하여 액티브층을 형성하는 단계;
상기 액티브층 상부에 오믹 콘택층을 형성하는 단계;
상기 오믹 콘택층 상부에 소스 및 드레인 전극을 형성하는 단계
를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
Forming a gate electrode on the substrate;
Forming a first insulating layer on the gate electrode;
Forming an amorphous silicon layer on the first insulating layer;
Forming a heat conversion layer made of silicon-germanium on the amorphous silicon layer;
Irradiating the thermal conversion layer with an infrared laser to crystallize the amorphous silicon layer to form a fine crystalline silicon layer;
Removing the heat conversion layer on the microcrystalline silicon layer;
Patterning the microcrystalline silicon layer to form an active layer;
Forming an ohmic contact layer on the active layer;
Forming a source and a drain electrode on the ohmic contact layer
Method of manufacturing an array substrate comprising a.
청구항 1에 있어서,
상기 열변환층은 1.40 eV 내지 1.45 eV의 밴드 갭 에너지를 갖는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to claim 1,
The thermal conversion layer has a band gap energy of 1.40 eV to 1.45 eV method of manufacturing an array substrate.
청구항 2에 있어서,
상기 열변환층은 상기 게르마늄의 함량이 증가할수록 밴드 갭 에너지가 작아지는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to claim 2,
The thermal conversion layer is a method of manufacturing an array substrate, characterized in that the band gap energy is reduced as the germanium content increases.
청구항 2에 있어서,
상기 적외선 레이저는 808nm의 파장을 가지는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to claim 2,
And said infrared laser has a wavelength of 808 nm.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 비정질 실리콘층을 형성하는 단계 및 상기 열변환층을 형성하는 단계는 화학기상증착법을 이용하는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to any one of claims 1 to 4,
The forming of the amorphous silicon layer and the forming of the thermal conversion layer are chemical vapor deposition method using a method of manufacturing an array substrate.
청구항 1에 있어서,
상기 액티브층을 형성하는 단계와 상기 오믹 콘택층을 형성하는 단계 그리고 상기 소스 및 드레인 전극을 형성하는 단계는 동일 사진식각공정에서 수행되는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to claim 1,
The forming of the active layer, the forming of the ohmic contact layer, and the forming of the source and drain electrodes are performed in the same photolithography process.
청구항 1에 있어서,
상기 비정질 실리콘층을 형성하는 단계와 상기 열변환층을 형성하는 단계 사이에 제2절연층을 형성하는 단계; 그리고
상기 열변환층을 제거하는 단계와 상기 액티브층을 형성하는 단계 사이에 상기 제2절연층을 패터닝하여 에치 스토퍼층을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to claim 1,
Forming a second insulating layer between the forming of the amorphous silicon layer and the forming of the heat conversion layer; And
Forming an etch stopper layer by patterning the second insulating layer between removing the thermal conversion layer and forming the active layer
Method for producing an array substrate further comprises.
기판 상에 비정질 실리콘층을 형성하는 단계;
상기 비정질 실리콘층 상부에 실리콘-게르마늄으로 이루어진 열변환층을 형성하는 단계;
상기 열변환층에 적외선 레이저를 조사함으로써, 상기 비정질 실리콘층을 결정화하여 미세 결정 실리콘층을 형성하는 단계
를 포함하는 미세 결정 실리콘층의 형성 방법.
Forming an amorphous silicon layer on the substrate;
Forming a heat conversion layer made of silicon-germanium on the amorphous silicon layer;
Irradiating the thermal conversion layer with an infrared laser to crystallize the amorphous silicon layer to form a microcrystalline silicon layer
Method of forming a microcrystalline silicon layer comprising a.
청구항 8에 있어서,
상기 열변환층은 상기 게르마늄의 함량이 증가할수록 밴드 갭 에너지가 낮아지는 것을 특징으로 하는 미세 결정 실리콘층의 형성 방법.
The method according to claim 8,
The thermal conversion layer is a method of forming a microcrystalline silicon layer, characterized in that the band gap energy is lower as the content of the germanium increases.
청구항 8에 있어서,
상기 비정질 실리콘층을 형성하는 단계 및 상기 열변환층을 형성하는 단계는 화학기상증착법을 이용하는 것을 특징으로 하는 미세 결정 실리콘층의 형성 방법.The method according to claim 8,
The forming of the amorphous silicon layer and the forming of the thermal conversion layer is a method of forming a microcrystalline silicon layer, characterized in that using the chemical vapor deposition method.
KR1020100124489A 2010-12-07 2010-12-07 method of forming micro crystalline silicon layer and method of fabricating array substrate including the same KR101749228B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124489A KR101749228B1 (en) 2010-12-07 2010-12-07 method of forming micro crystalline silicon layer and method of fabricating array substrate including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124489A KR101749228B1 (en) 2010-12-07 2010-12-07 method of forming micro crystalline silicon layer and method of fabricating array substrate including the same

Publications (2)

Publication Number Publication Date
KR20120063359A true KR20120063359A (en) 2012-06-15
KR101749228B1 KR101749228B1 (en) 2017-06-20

Family

ID=46683880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124489A KR101749228B1 (en) 2010-12-07 2010-12-07 method of forming micro crystalline silicon layer and method of fabricating array substrate including the same

Country Status (1)

Country Link
KR (1) KR101749228B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577114B2 (en) * 2005-06-23 2010-11-10 ソニー株式会社 Thin film transistor manufacturing method and display device manufacturing method
KR100749010B1 (en) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 POLY CRYSTALLINE Si THIN FILM FABRICATION METHOD AND APPARATUS USING TRANSPARENT SUBSTRATE

Also Published As

Publication number Publication date
KR101749228B1 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
JP5090253B2 (en) Method for manufacturing polycrystalline silicon layer, thin film transistor formed using the same, method for manufacturing the same, and organic light emitting display device including the same
US7999261B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
WO2015123903A1 (en) Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor
US8796692B2 (en) Thin-film semiconductor device and method for fabricating thin-film semiconductor device
JP2007005508A (en) Method for manufacturing thin film transistor and for display device
JP2009049419A (en) Thin film transistor, organic electroluminescent display device having same, and fabricating methods thereof
JP2009010391A (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same, and method of fabricating the same
US7943447B2 (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
US9236254B2 (en) Substrate having thin film and method of thin film formation
US9515189B2 (en) Semiconductor device and manufacturing method of semiconductor device using metal oxide
JP2013161963A (en) Thin film transistor, manufacturing method of thin film transistor and display device
KR101457705B1 (en) Fabricating method of electric device
KR101749228B1 (en) method of forming micro crystalline silicon layer and method of fabricating array substrate including the same
KR100317636B1 (en) A thin film transister, Semiconduct layer of a thin film transister and fabricating the same
US11562903B2 (en) Method of fabricating thin, crystalline silicon film and thin film transistors
US11791159B2 (en) Method of fabricating thin, crystalline silicon film and thin film transistors
JP4514908B2 (en) Manufacturing method of semiconductor device
JP3859516B2 (en) Manufacturing method of semiconductor device
KR20120068505A (en) Infra red laser apparatus and a method of fabricating an array substrate using the same
KR20140052785A (en) Semiconductor device and manufacturing method of semiconductor device using metal oxide
JP2004214546A (en) Transistor, manufacturing method thereof, semiconductor integrated circuit, and display
JP2009194348A (en) Method of manufacturing semiconductor
KR101043788B1 (en) Fabricating Of A Polycrystalline silicon layer and Fabricating Of A Thin film transistor comprising the same
KR20060089828A (en) Thin film transistor array panel and manufacturing mathod thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right