JP2007005508A - Method for manufacturing thin film transistor and for display device - Google Patents

Method for manufacturing thin film transistor and for display device Download PDF

Info

Publication number
JP2007005508A
JP2007005508A JP2005182835A JP2005182835A JP2007005508A JP 2007005508 A JP2007005508 A JP 2007005508A JP 2005182835 A JP2005182835 A JP 2005182835A JP 2005182835 A JP2005182835 A JP 2005182835A JP 2007005508 A JP2007005508 A JP 2007005508A
Authority
JP
Japan
Prior art keywords
film
forming
light
step
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005182835A
Other languages
Japanese (ja)
Other versions
JP4577114B2 (en
Inventor
Toshiaki Arai
Takao Inagaki
Koichi Tatsuki
Koichi Tsukihara
Nobuhiko Umetsu
浩一 月原
暢彦 梅津
幸一 田附
敬夫 稲垣
俊明 荒井
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2005182835A priority Critical patent/JP4577114B2/en
Publication of JP2007005508A publication Critical patent/JP2007005508A/en
Application granted granted Critical
Publication of JP4577114B2 publication Critical patent/JP4577114B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To improve a channel layer of a thin film transistor showing less characteristics change in a threshold voltage, etc., less scattering in electric characteristics, and sufficient breakdown voltage.
SOLUTION: A method for manufacturing a reverse staggered thin film transistor includes a process of forming the channel layer 18 of the thin film transistor. The process comprises a step 3 of forming an amorphous silicon film 14, a buffer film 31, and a light-heat conversion film 32 on a gate insulating film 13 in increasing order; a step 4 of emitting semiconductor laser light 16 onto the light-heat conversion film 32 to crystallize the amorphous silicon film 14 into a microcrystalline silicon film 15; a step 5 of eliminating the light-heat conversion film 32 and the buffer film 31; and a step 6 of forming an amorphous silicon film 17 on the microcrystalline silicon film 15.
COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、特性変動の小さな薄膜トランジスタの製造方法および長期間安定した表示品質が保てる表示装置の製造方法に関するものである。 The present invention relates to a manufacturing method of a display device capable of maintaining the production and long-term stable display quality of a small thin film transistor characteristic variation.

有機エレクトロルミネッセンス(以下、「エレクトロルミネッセンス」を「EL」と略記する。)ディスプレイの駆動用薄膜トランジスタには、(a)長期に渡って駆動し続けてもしきい値電圧等の特性変動が少ないこと、(b)表示画面にムラがないように電気特性のバラツキが少ないこと、(c)MPE(マルチフォトンエミッション)構造等の多段EL層を高電圧で駆動する場合でも十分な耐圧があること、等の性能が必要である。 Organic electroluminescence (hereinafter, abbreviated as "electroluminescent" and "EL".) The thin film transistor for a display, (a) that long term characteristic variation such as threshold voltage be continuously driven over a small, (b) variation in the electrical characteristics is small so as not unevenness on the display screen, that there is sufficient pressure even when driving a multistage EL layer, such as (c) MPE (multiphoton emission) structure at a high voltage, etc. it is necessary to the performance of the.

既に液晶ディスプレイ用として量産化されている薄膜トランジスタ(以下、「TFT」と略記する。TFTはThin Film Transistorの略。)を大別すると、チャネル層が非晶質シリコンからなるアモルファスシリコンTFTと多結晶シリコンからなる低温ポリシリコンTFT(無アルカリガラス基板)及び高温ポリシリコンTFT(石英ガラス基板)がある。 Already thin film transistor has been mass-produced as a liquid crystal display (hereinafter, .TFT abbreviated as "TFT" stands. Of Thin Film Transistor) are roughly classified into amorphous silicon TFT and a polycrystalline channel layer made of amorphous silicon there are low-temperature polysilicon TFT made of silicon (non-alkali glass substrate) and high-temperature polysilicon TFT (quartz glass substrate).

有機EL駆動用TFTを考えた場合、従来のアモルファスシリコンTFTは、前記(b)と(c)の性能は満足するが前記(a)の性能が不十分である。 Considering the organic EL driving TFT, and the conventional amorphous silicon TFT, the performance of the (b) and (c) performance of the will be satisfied (a) is insufficient. また、ポリシリコンTFTは前記(a)の性能を満足するが、前記(b)と(c)の性能が不十分である。 Further, the polysilicon TFT satisfies the performance of the (a), but is insufficient performance of the (b) and (c). 前記(a)と(b)の性能は有機ELディスプレイ用TFTに限らず、液晶ディスプレイ用TFTにとっても改善されるべき性能であるため、これらを改善する目的で以下に示す様々な提案が出されている。 Performance of the (a) and (b) is not limited to the TFT for organic EL displays, for a performance to be very improved TFT for a liquid crystal display, various proposals shown below in order to improve them is issued ing. しかしながら、これらの手法においても未だ十分な改善がなされてなく、これらを有機EL駆動用のTFTとして使用する場合においても十分な性能は得られていない。 However, without yet significant improvement is made also in these methods, sufficient performance can not be obtained even in the case of using them as TFT for driving the organic EL.

(1)液晶表示装置用として、多結晶Siと非晶質Siの2層チャネルからなる逆スタガー型の薄膜トランジスタを提案している(例えば、特許文献1、2参照。)。 (1) As for a liquid crystal display device, it has proposed a reverse stagger type thin film transistor composed of two layers channel polycrystalline Si and amorphous Si (e.g., see Patent Documents 1 and 2.). この提案では2層チャネル構造のTFTによって前記(a)の性能の特性変動を抑えているが、周辺回路用のTFTとしてのみ使われており、画素回路用のTFTには非晶質Siの積層膜がチャネルとして使われている。 While suppressing variations in characteristics of the performance of the the TFT having a two-layer channel structure in this proposal (a), is only used as a TFT for peripheral circuits, lamination of amorphous Si on the TFT for pixel circuits film is used as a channel. これは2層チャネルのうちの多結晶Siチャネル層を出力安定性の悪いエキシマレーザ照射によって作製しているために特性のバラツキが大きく、上記(b)の性能の点が問題となって画素回路用TFTとして使えないためである。 Polycrystalline Si by output stability poor excimer laser irradiation of the channel layer large variations in characteristics to that prepared above (b) pixel circuit points become a problem in the performance of one of this two-layer channel This is because you can not use as use TFT.

(2)チャネル層を微結晶シリコンあるいは多結晶シリコンと非晶質の水素化シリコンとの2層構造からなる構造体、薄膜トランジスタ、及びその製法が開示されている(例えば、特許文献3参照。)。 (2) structure consisting of two-layer structure of a channel layer of microcrystalline silicon or polycrystalline silicon and amorphous hydrogenated silicon, thin film transistors, and their preparation have been disclosed (e.g., see Patent Document 3.) . そして、微結晶シリコンあるいは多結晶シリコンの作製方法としては非晶質シリコン上への結晶性シリコンのCVD成膜、あるいは非晶質シリコン膜の上面領域を熱アニーリングまたはフラッシュ・アニールすることで結晶性シリコン膜を作製する2層チャネル構造の作製方法が開示されている。 The crystalline CVD deposition of the crystalline silicon as a method for manufacturing a microcrystalline silicon or polycrystalline silicon on the amorphous silicon, or the top surface area of ​​the amorphous silicon film by thermal annealing or flash annealing Preparation process of 2-layer channel structure to produce a silicon film is disclosed. しかしながら上記の手法で微結晶シリコンあるいは多結晶シリコンを作製する場合、非晶質シリコンの上方に結晶性シリコンが作製されるため、この発明にあるスタガー型の薄膜トランジスタの場合はチャネルとなるゲート絶縁膜近傍の半導体層が結晶性シリコンとなって狙いとしている安定性が得られる。 However, when manufacturing a microcrystalline silicon or polycrystalline silicon in the above method, since the crystalline silicon above the amorphous silicon is fabricated, the gate insulating film serving as a channel in the case of staggered thin film transistor in the present invention stability semiconductor layer in the vicinity is aimed to become crystalline silicon is obtained. しかしながら、逆スタガー型の薄膜トランジスタ構造をとる場合はチャネルとなるゲート絶縁膜近傍が非晶質シリコンになってしまうために安定性が低下し、(a)の性能が確保できない。 However, when taking the thin film transistor structure of a reverse stagger-type reduced gate insulating film near to be a channel stability to become amorphous silicon, it can not be ensured the performance of (a).

(3)レーザアニールでポリシリコンチャネル層を作製する低温ポリシリコンTFTにおいて、非晶質あるいは微結晶シリコン膜上に光吸収膜を設け、これに安定した出力の連続発振レーザを照射することでシリコン膜を溶融、再結晶化させて大粒径シリコン層を作製する手法である(例えば、特許文献4、5参照。)。 (3) In the laser annealing in low-temperature polysilicon TFT to produce a polysilicon channel layer, an amorphous or a light absorbing film formed on the microcrystalline silicon film, a silicon by irradiating a continuous wave laser of the stable output to melting the film, which is recrystallized method of making large particle size silicon layer (e.g., see Patent documents 4 and 5.). この手法においては出力の安定した連続発振レーザを用いることで欠陥の少ない大粒径シリコンを作製し、(a)の特性変動と(b)の特性バラツキを低減するものである。 To prepare a little large size silicon defects by using a stable continuous oscillation laser output in this approach, it is to reduce the characteristic variation of (a) characteristic fluctuation of (b). しかしながら、ここで作製した大粒径シリコンや単結晶に近いシリコンをチャネル層に用いてTFTを構成すると、移動度が大きく高いオン電流が得られるという特長がある反面、耐圧性能が低くオフ電流が高いという問題点も現れて、高電圧での駆動が必要な有機EL用TFTにとっては好ましくない。 However, configuring the TFT using silicon close to the large size silicon or single crystal was produced in the channel layer, where, while there is a feature that a large high mobility on-current is obtained withstand pressure off current low It appeared a problem that high point, undesirable for organic EL for TFT need be driven with a high voltage. さらには逆スタガー型トランジスタ構造の場合、レーザアニールするシリコン膜の下方に熱伝導性の高いゲート配線が配置されるため、シリコン再結晶化時の冷却速度が配線パターンに影響されて粒径サイズにバラツキが生じ、TFT特性もばらついてしまう。 Further in the case of inverted staggered transistor structure, since a high thermal conductivity gate wiring under the silicon film a laser annealing is disposed, the cooling rate during the silicon recrystallization is influenced to a wiring pattern in the particle diameter size variations occur, will also vary TFT characteristics. これによって(b)の均一性が悪いものになってしまう。 This uniformity of (b) becomes poor.

(4)この手法においても前記(2)と同様に半導体膜上に光吸収層を設け、連続発振の半導体レーザ光を照射して半導体膜を大粒径シリコン膜に変換する手法が提案されている(例えば、特許文献6参照。)。 (4) a light-absorbing layer is provided in the same manner as the semiconductor film and the In this technique (2), is proposed a technique for converting a semiconductor film with a large grain diameter silicon film by irradiating a semiconductor laser beam of the continuous oscillation are (for example, refer to Patent Document 6.). 光源に出力が安定な半導体レーザを用いることで安定に大粒径ポリシリコン膜が作製でき、高移動度でバラツキの少ないTFTが低コスト、高スループットで実現できている。 Output to the light source can be fabricated stably large grain polysilicon film by using a stable semiconductor lasers, small variation TFT is realized at a low cost, high throughput with a high mobility. しかしながら、この場合も前記(2)と同様にチャネル層に大粒径ポリシリコン膜を使用するため、移動度は高いが耐圧が低く、オフ電流の高いTFTになってしまう。 However, for use as well in the channel layer large grain polysilicon film in this case also the (2), the mobility is high but low breakdown voltage becomes high off current TFT. オフ電流を下げる手法としてマルチゲート構造やオフセット構造、LDD構造などが一般的に用いられ、効果も確認されているが前記(c)の性能の耐圧に関しては大粒径ポリシリコンがチャネル層に存在する限り、TFT構造やプロセス条件を工夫しても大幅な改善は望めない。 Multi-gate structure or offset structure as a method of lowering the off current, etc. LDD structure is generally used, existing in the channel layer is large grain polysilicon with respect to the withstand voltage performance of the effect has also been confirmed the (c) as long as you can not be expected a significant improvement to devise a TFT structure and process conditions. また、前記(3)の後半に示したように逆スタガー型トランジスタ構造の場合は前記(b)の性能の問題も生じる。 Further, when the inverted staggered transistor structure as shown in the latter half of the (3) occurs a problem of performance of the (b).

特許第2814319号公報 Patent No. 2814319 Publication 特許第3121005号公報 Patent No. 3121005 Publication 特開平6-342909号公報 JP-6-342909 discloses 特開2002-50576号公報 JP 2002-50576 JP 特開2003-168646号公報 JP 2003-168646 JP 特開2004-134577号公報 JP 2004-134577 JP

解決しようとする問題点は、長期駆動に対する特性変動がある点、耐圧が低い点を同時に解決することができない点である。 A problem to be solved is, that there is a characteristic variation with respect to long-term driving is that it is impossible withstand voltage resolve low point at the same time.

本発明は、薄膜トランジスタのチャネル層を改善して、長期に渡って駆動し続けてもしきい値電圧等の特性変動が少なく、表示画面にムラがないように電気特性のバラツキが少なく、MPE(マルチフォトンエミッション)構造等の多段EL層を高電圧で駆動する場合でも十分な耐圧を有することを可能にすることを課題とする。 The present invention is to improve channel layer of a thin film transistor, also continue to drive for a long small characteristic variation such as threshold voltage, small variations in the electrical properties as causing no unevenness in the display screen, MPE (Multi it is an object makes it possible to have a sufficient withstand voltage even in the case of driving the multi-EL layer, such as a photon emission) structure at a high voltage.

本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程とを備えた薄膜トランジスタの製造方法において、前記チャネル層を形成する工程は、前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程、前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、前記光−熱変換膜とバッファー膜とを除去する工程と、前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工 Manufacturing method of a thin film transistor of the present invention includes the steps of forming a gate electrode on a substrate, forming a gate insulating film on the substrate so as to cover the gate electrode, the gate insulating film on the gate electrode in step a, the method of manufacturing the thin film transistor and a step of forming a drain electrode on the other side to form a source electrode on one side of the channel layer for forming a channel layer through the step of forming the channel layer an amorphous silicon layer on the gate insulating film, a buffer layer, the light - the step of forming the order of the thermal conversion film, said light - to heat conversion layer is irradiated with a semiconductor laser beam the amorphous silicon film a step of crystallizing the microcrystalline silicon film, the light - and removing the heat conversion film and the buffer film, engineering of forming an amorphous silicon film on the microcrystalline silicon film とを有することを特徴とする。 Characterized in that it has and.

上記薄膜トランジスタの製造方法では、前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程を備えていることから、光−熱変換膜が照射レーザ光の多くを吸収することによって非晶質シリコン膜の膜厚が薄い場合であっても照射光のエネルギーの多くを吸収して有効に熱に変換する。 In the method of manufacturing the thin film transistor, the light - since it has a process of crystallizing the amorphous silicon film in a microcrystalline silicon film by irradiating a semiconductor laser beam to heat conversion layer, the light - heat conversion film even when the film thickness of the amorphous silicon film by absorbing much of the irradiated laser beam is thin to absorb a lot of energy of the irradiated light effectively converted into heat. そして融点に達して溶融した非晶質シリコン膜は照射光が通り過ぎることによって冷却固化して微結晶シリコンに変化する。 The amorphous silicon film which is melted reaches the melting point is changed to a microcrystalline silicon was cooled and solidified by passing the irradiation light. このときに膜厚方向の空間的な距離(非晶質シリコン膜を挟む酸化シリコン膜からなるバッファー膜およびゲート絶縁膜中の酸化シリコン膜間のギャップ)を一定に保つ構造体として働く。 In this case it acts as a structure to maintain the spatial distance in the thickness direction (the gap between the silicon oxide film in the buffer film and the gate insulating film made of silicon oxide film which sandwich the amorphous silicon film) is constant. これによって非晶質シリコンの体積変化が起き難くなり、ラテラル成長によるシリコンの大粒径化を抑制して微結晶シリコンのみの生成が促進される。 This hardly change in volume of the amorphous silicon occurs, the generation of microcrystalline silicon only is promoted by suppressing the large grain size of silicon by lateral growth. また、半導体レーザ光を光源に用いていることから、高出力で安定したレーザ光照射が可能となり、光−熱変換膜の加熱を均一性よく高精度に行うことができるので、粒径の小さな微結晶シリコンを生成することが容易になる。 Further, from the fact that by using a semiconductor laser light source, it is possible to stable laser light irradiation at high power, the light - can be performed in good uniformity accurate heating of the thermal conversion film, it small particle size it is easy to generate fine crystalline silicon.

本発明の表示装置の製造方法は、複数の画素からなる表示パネルの画素を駆動する薄膜トランジスタを備えた表示装置の製造方法において、前記薄膜トランジスタの製造工程は、基板上にゲート電極を形成する工程と、前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程とを備え、前記チャネル層を形成する工程は、前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程と、前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、前記光−熱変換 Method of manufacturing a display device of the present invention is a method of manufacturing a display device having a thin film transistor for driving a pixel of a display panel comprising a plurality of pixels, the manufacturing process of the thin film transistor, forming a gate electrode on a substrate a step of forming a gate insulating film on the substrate so as to cover the gate electrode, and forming a channel layer through the gate insulating film on the gate electrode, the source on one side of the channel layer and forming a drain electrode on the other side so as to form an electrode, the step of forming the channel layer, an amorphous silicon film on the gate insulating film, a buffer layer, light - in the order of the thermal conversion film formed a step of film, the light - a step of the thermal conversion film by irradiating the semiconductor laser beam to crystallize the amorphous silicon film in a microcrystalline silicon film, the light - heat converting とバッファー膜とを除去する工程と、前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程とを有することを特徴とする。 And having the removing the buffer layer, and a step of forming an amorphous silicon film on the microcrystalline silicon film.

上記表示装置の製造方法では、画素を駆動する薄膜トランジスタの製造工程に本発明の薄膜トランジスタの製造方法を採用することで、上記説明したように、粒径の小さな微結晶シリコン膜と非晶質シリコン膜とを有するチャネル層を備えた薄膜トランジスタの製造を可能にする。 In the manufacturing method of the display device, by adopting the method for fabricating the thin film transistor of the present invention to a thin film transistor and the manufacturing process for driving a pixel, as described above, the particle size of the small micro-crystalline silicon film and the amorphous silicon film It allows the production of thin film transistor comprising a channel layer having a and.

本発明の薄膜トランジスタの製造方法は、チャネル層を微結晶シリコン膜と非晶質シリコン膜の2層構造に形成することができるため、特性変動の小さい薄膜トランジスタを製造することができるので、駆動時間が長い表示装置、例えば有機EL表示装置であっても長期間安定した表示品質が保てるという利点がある。 The method of manufacturing a thin film transistor of the present invention, it is possible to form the channel layer a two-layer structure of the microcrystalline silicon film and an amorphous silicon film, it is possible to produce a small thin film transistor characteristic variation, the driving time there is an advantage that a long display device, for example be an organic EL display device keep long-term stable display quality. また特性バラツキの小さい薄膜トランジスタを製造することができるため、表示画面にムラのない表示装置、例えば有機EL表示装置を実現することができるという利点がある。 Further, it is possible to produce a small thin film transistor characteristic variation, irregularity-free display on a display screen, for example, there is an advantage that it is possible to realize an organic EL display device. また従来のアモルファスシリコンTFTに比べて移動度の高いトランジスタを得ることができるため、画素内のトランジスタ数が多い表示装置、例えば有機EL表示装置においても小型・高解像度の表示装置が実現できる。 Also it is possible to obtain a transistor having high mobility compared to conventional amorphous silicon TFT, the number of transistors in the pixel is large display device, for example a display system for a small and high-resolution can be achieved even in the organic EL display device.

本発明の表示装置の製造方法は、本発明の薄膜トランジスタの製造方法により表示装置の駆動トランジスタを形成することができるため、上記薄膜トランジスタの製造方法で得られる作用、効果をえることができるという利点がある。 Method of manufacturing a display device of the present invention, it is possible to form a driving transistor of a display device by the manufacturing method of a thin film transistor of the present invention, effects obtained by the manufacturing method of the thin film transistor, the advantage that it is possible to obtain an effect is there. よって、長期間安定した表示品質が保てて、表示画面にムラのない表示装置を得ることができる。 Therefore, it maintained display quality stably for a long time, it is possible to obtain a display device without unevenness on the display screen.

本発明の薄膜トランジスタの製造方法に係る一実施の形態の第1例を、図1の製造工程を示したフローチャートおよび図2の製造工程断面図によって説明する。 The first example of an embodiment of the method of manufacturing a thin film transistor of the present invention will be described referring to manufacturing step sectional view of FIG flowchart and showing a manufacturing process of FIG 2.

図1に示す工程1〜工程4を行う。 Performing steps 1 to 4 shown in FIG. まず工程1では図2(1)に示すように、基板11を洗浄する。 First, in step 1, as shown in FIG. 2 (1), to clean the substrate 11. 上記基板11には、例えばガラス基板を用いる。 On the substrate 11, for example a glass substrate. 洗浄後、上記基板11上にゲート電極形成膜を成膜する。 After washing, the formation of the gate electrode formation film on the substrate 11. このゲート電極形成膜は、例えば、スパッタリング法によって、モリブデン膜を90nmの厚さに形成する。 The gate electrode forming film, for example, by sputtering, to form a molybdenum film having a thickness of 90 nm. 次いで、フォトリソグラフィー工程、エッチング工程を経て、上記ゲート電極形成膜で所定の形状にパターニングしてゲート電極12を作製する。 Subsequently, through photolithography, an etching process, to produce a gate electrode 12 is patterned into a predetermined shape in the gate electrode formation film.

次に、図1に示す工程2を行う。 Next, a step 2 shown in FIG. 工程2では図2(1)に示すように、上記ゲート電極12を被覆する状態に上記基板11上にゲート絶縁膜13を形成する。 As shown in the step 2 2 (1), a gate insulating film 13 on the substrate 11 in a state to cover the gate electrode 12. このゲート絶縁膜13は、例えば、窒化シリコン膜と酸化シリコン膜の積層膜で形成する。 The gate insulating film 13 is formed, for example, a stacked film of a silicon oxide film and a silicon nitride film. この窒化シリコン膜の膜厚は例えば50nmとし、上記酸化シリコン膜の膜厚は例えば120nmとする。 The thickness of the silicon nitride film is set to 50nm for example, the thickness of the silicon oxide film is set to 120nm, for example. さらに、上記ゲート絶縁膜13上にチャネル層を形成する膜として、例えば非晶質シリコン膜14を、例えば15nmの厚さに形成する。 Further, as a film for forming a channel layer on the gate insulating film 13, for example, an amorphous silicon film 14 is formed in a thickness of, for example, 15 nm. その成膜方法は、例えばプラズマエンハンスメント−化学的気相成長法(PE−CVD法)を用いることができる。 Its film forming method, such as plasma enhancement - can be used chemical vapor deposition (PE-CVD method).

次に、図1に示す工程3を行う。 Then, a step 3 shown in FIG. 工程3では図2(1)に示すように、上記非晶質シリコン膜14上にバッファー膜31を形成する。 As shown in the Step 3 2 (1), forming a buffer layer 31 on the amorphous silicon film 14. このバッファー膜31は、例えば絶縁膜で形成され、例えば酸化シリコン膜を例えば20nmの厚さに成膜して形成する。 The buffer film 31 is formed, for example, an insulating film formed, for example, by forming a silicon oxide film to a thickness of eg 20 nm. 次いで、上記バッファー膜31上に光−熱変換膜32を形成する。 Then, the light on the buffer layer 31 - to form a thermal conversion film 32. この光−熱変換膜32は、例えばモリブデンを例えば100nmの厚さに堆積して形成する。 The light - heat converting layer 32 is formed, for example, by depositing a thickness of the molybdenum example 100 nm. この成膜方法としては、PE−CVD法、スパッタリング法等を用いることができる。 As the film forming method can be used PE-CVD method, a sputtering method, or the like. ここで、酸化シリコンからなる上記バッファー膜31は、レーザ光照射時に高温となる光−熱変換膜32のモリブデン(Mo)が上記非晶質シリコン膜14の膜内に拡散してモリブデンシリサイドが生成されることを防止する役割を果たす。 Here, the buffer film 31 made of silicon oxide, the light becomes a high temperature during the laser beam irradiation - molybdenum silicide generation molybdenum heat conversion layer 32 (Mo) is diffused into the film of the amorphous silicon film 14 It serves to prevent the.

次に、図1に示す工程4を行う。 Next, a step 4 shown in FIG. 工程4では図2(1)に示すように、光−熱変換膜32上にレーザ光16を照射して光−熱変換膜32を加熱し、この熱によって下層にある非晶質シリコン膜14を微結晶シリコン膜15に変化させる。 As shown in the Step 4 2 (1), the light - the light is irradiated with a laser beam 16 on the thermal conversion film 32 - by heating the thermal conversion film 32, the amorphous silicon film in the lower layer by the heat 14 the changing the microcrystalline silicon film 15.

この時のレーザアニール工程を詳しく説明する。 This will be described in detail a laser annealing process when. 使用したレーザ光源は、波長808nmのブロードエリア型高出力半導体レーザ装置で、連続発振にて約4Wの光出力が得られるものである。 A laser light source used was a broad area type high output semiconductor laser device having a wavelength of 808 nm, in which the light output of about 4W in a continuous oscillation can be obtained. マイクロレンズアレイ等を用いた均一照明光学系に上記半導体レーザ装置(図示せず)から射出されたレーザ光16を通し、長軸側の光強度プロファイルが平坦なトップハット型で、短軸側の光強度プロファイルがガウシアン型の矩形ビームに整形する。 Through a micro lens array such as a laser beam 16 emitted from the semiconductor laser device to uniform illumination optical system using a (not shown), a top hat intensity profile is flat in the long axis side, of the short shaft light intensity profile is shaped into a rectangular beam of Gaussian. このビームを約2mW/μm 2の光強度に集光して光−熱変換膜32上に照射し、基板11を約40mm/sの一定速度で移動させる。 The beam was focused on the light intensity of about 2 mW / [mu] m 2 light - irradiated on the thermal conversion film 32, to move the substrate 11 at a constant rate of about 40 mm / s. 高い光強度の半導体レーザ光の照射によってモリブデン膜が高温に加熱され、この熱が熱伝導によって下層の酸化シリコンからなるバッファー膜31、非晶質シリコン膜14に伝わり、非晶質シリコン膜14が融点に達する。 Heated to molybdenum film high temperature by irradiation of a semiconductor laser beam of high light intensity, a buffer layer 31 which the heat is made of silicon oxide of the lower layer by heat conduction, transmitted to the amorphous silicon film 14, an amorphous silicon film 14 it reaches the melting point. 溶融した非晶質シリコン膜14は照射光が通り過ぎることによって冷却固化して微結晶シリコンに変化し、上記微結晶シリコン膜15が形成される。 Amorphous silicon film 14 was melted changes the microcrystalline silicon is cooled and solidified by passing the irradiation light, the microcrystalline silicon film 15 is formed.

この再結晶化プロセスで得られた微結晶シリコンを電子顕微鏡(SEM)によって観察すると、図3に示すように、粒径はおよそ10nm〜50nmであることが観察された。 When a microcrystalline silicon obtained in this recrystallization process is observed by an electron microscope (SEM), as shown in FIG. 3, the particle size was observed to be approximately 10 nm to 50 nm. このSEM写真は微結晶シリコン膜15をセコエッチングした後に観察したものである。 The SEM photographs were observed microcrystalline silicon film 15 after the Secco etching. ここで光−熱変換膜32はシリコンの結晶化プロセスにおいて2つの重要な役割を果たす。 Here the light - heat converting layer 32 is two important role in the crystallization process of the silicon. 1つは光−熱変換膜32が照射レーザ光の多くを吸収することで、これによって非晶質シリコン膜の膜厚が薄い場合であっても照射光のエネルギーの多くを吸収して有効に熱に変換する。 One light - that heat conversion layer 32 absorbs much of the irradiated laser beam, thereby effectively absorbs much of the energy of the a be irradiated light when the film thickness of the amorphous silicon film is thin It is converted to heat. もう1つは溶融した非晶質シリコン膜が結晶化するときに膜厚方向の空間的な距離(非晶質シリコン膜を挟む酸化シリコン膜からなるバッファー膜31およびゲート絶縁膜13中の酸化シリコン膜間のギャップ)を一定に保つ構造体として働くことである。 Spatial distance in the thickness direction when the other one of the amorphous silicon film which is melted crystallizes (silicon oxide in the buffer film 31 and the gate insulating film 13 made of a silicon oxide film which sandwich the amorphous silicon film it is to act as a structure to maintain the gap) between the film constant. この効果によって非晶質シリコンの体積変化が起き難くなり、ラテラル成長によるシリコンの大粒径化を抑制して微結晶シリコンのみの生成を促進する。 The volume change of the amorphous silicon by the effect is less likely to occur, to promote the formation of only the microcrystalline silicon by suppressing large grain size of silicon by lateral growth.

次に、図1に示す工程5を行う。 Then, a step 5 shown in FIG. 工程5では、トランジスタを構成する上で不要となる光−熱変換膜32およびバッファー膜31を除去する。 In step 5, the light becomes unnecessary in constructing a transistor - removing heat conversion film 32 and the buffer layer 31. 光−熱変換膜32を構成するモリブデンはリン硝酢酸溶液中に浸漬することで除去する。 Light - Molybdenum constituting the thermal conversion film 32 is removed by immersing in a phosphoric-nitric-acetic acid solution. また、酸化シリコンからなるバッファー膜31はフッ酸溶液中に浸漬することで除去する。 Moreover, the buffer film 31 made of silicon oxide is removed by immersing in a hydrofluoric acid solution. このエッチングでは、微結晶シリコンはフッ酸溶液にほとんど溶解しないため、図2(2)に示すように、上記微結晶シリコン膜15が露出されるが、この微結晶シリコン膜15は結晶化したままの膜厚で残存する。 It remains in this etching, since the microcrystalline silicon hardly soluble in hydrofluoric acid solution, as shown in FIG. 2 (2), but the microcrystalline silicon film 15 is exposed, the microcrystalline silicon film 15 is crystallized remaining in the film thickness.

次に、図1に示す工程6を行う。 Then, a step 6 shown in FIG. 工程6では、図2(3)に示すように、上記微結晶シリコン膜15上に非晶質シリコン膜17を形成する。 In step 6, as shown in FIG. 2 (3), an amorphous silicon film 17 on the microcrystalline silicon film 15. この非晶質シリコン膜17は、例えば、120nmの厚さに形成する。 The amorphous silicon film 17 is formed, for example, to a thickness of 120 nm. その成膜方法は、例えばPE−CVD法を用いることができる。 Its film-forming method can be used, for example PE-CVD method. このようにして、本発明の特長となる微結晶シリコン膜15と非晶質シリコン膜17とからなる2層チャネル構造のチャネル層18が作製される。 In this way, the channel layer 18 of 2-layer channel structure consisting of microcrystalline silicon film 15 and the amorphous silicon film 17 for the features of the present invention is manufactured.

次に、図1に示す工程7〜工程9を行う。 Then, a step 7 to step 9 shown in FIG. まず工程7では図2(4)に示すように、一般的な非晶質シリコンTFTの製造プロセスと同様な工程を行う。 First, in step 7, as shown in FIG. 2 (4), the general manufacturing process of the amorphous silicon TFT and similar processes. 上記非晶質シリコン膜17上にチャネル保護膜を形成する。 Forming a channel protective film on the amorphous silicon film 17. このチャネル保護膜は、例えば窒化シリコン膜で形成する。 The channel protective film, for example, a silicon nitride film. その成膜方法は、例えば化学的気相成長法を用いることができる。 Its film-forming method can be used, for example, a chemical vapor deposition method. その後、通常のフォトリソグラフィー工程およびエッチング工程により上記チャネル層18の上部に上記チャネル保護膜を用いてストッパー層19を形成する。 Then, by a conventional photolithography and etching steps to form the stopper layer 19 by using the channel protective film on the channel layer 18.

次に、図1に示す工程8を行う。 Then, a step 8 shown in Figure 1. 工程8では図2(4)に示すように、上記非晶質シリコン膜17上のソース・ドレインが形成される領域に、n型不純物として、例えばリンをドープした非晶質シリコン層(以下、n + a−Si層と記す。)20を形成する。 As shown in the step 8 2 (4), the region where the source-drain on the amorphous silicon film 17 is formed, as an n-type impurity, for example, an amorphous silicon layer doped with phosphorus (hereinafter, referred to as n + a-Si layer.) to form a 20. このn + a−Si層20は、例えば化学的気相成長法によって成膜することができる。 The n + a-Si layer 20 may be deposited for example by chemical vapor deposition. その後、フォトリソグラフィー工程とドライエッチング工程によってアイランド構造を作製する。 Thereafter, to prepare an island structure by photolithography and dry etching processes. このドライエッチング工程では、例えば反応性イオンエッチング装置を用いることができる。 In this dry etching process, it can be used, for example a reactive ion etching apparatus.

次に、図1に示す工程9を行う。 Next, a step 9 shown in FIG. 工程9では図2(4)に示すように、上記n + a−Si層20を被覆するように、ソース電極およびドレイン電極を形成するための電極膜を形成する。 In step 9, as shown in FIG. 2 (4), so as to cover the n + a-Si layer 20, to form an electrode film for forming a source electrode and a drain electrode. この電極膜は、例えばスパッタリングにより形成することができる。 The electrode film may be formed for example by sputtering. そして、フォトリソグラフィー工程とドライエッチング工程によって、上記電極膜をパターニングしてソース電極21およびドレイン電極22を形成する。 Then, by photolithography and dry etching processes to form a source electrode 21 and drain electrode 22 by patterning the electrode film. このドライエッチング工程では、例えば反応性イオンエッチング装置を用いることができる。 In this dry etching process, it can be used, for example a reactive ion etching apparatus. 本実施例では、上記電極膜として、チタン(Ti)/アルミニウム(Al)/チタン(Ti)の3層構造を用いた。 In this embodiment, as the electrode film, using a three-layer structure of titanium (Ti) / aluminum (Al) / titanium (Ti). 以上の工程によりチャネル層18が微結晶シリコン膜15および非晶質シリコン膜17の2層構造からなる逆スタガー型の薄膜トランジスタ1が形成された。 The thin film transistor 1 of the inverted staggered composed of two-layer structure of the channel layer 18 is a microcrystalline silicon film 15 and the amorphous silicon film 17 is formed by the above steps.

本実施例によるTFTのトランジスタ特性を評価し、従来品TFTのトランジスタ特性と比較した。 Evaluate the transistor characteristics of the TFT according to this example was compared with the transistor characteristics of the conventional TFT. 有機ELディスプレイ用のTFTにとって非常に重要な特性の1つが電流値の特性バラツキである。 One very important property for TFT for the organic EL display is a variation in characteristics of the current value. このバラツキが大きいと画質のムラとなって表示品質を悪くするため、小さい値が要求される。 To deteriorate the display quality becomes the variation is large, the image quality of the unevenness, a small value is required. 隣接する16個のトランジスタのオン電流Ionバラツキ(Ionのσ/平均値)を基板内の複数箇所で測定し、その平均値を表1に示す。 Adjacent 16 transistors ON current Ion variation of (sigma / mean value of Ion) measured at a plurality of locations in the substrate, indicating the average value in Table 1.

表1に示すように、本実施の形態例によるTFTの電流値バラツキは2.0%と小さく、液晶表示装置に通常用いられている非晶質(アモルファス)シリコンTFTとほぼ同等のバラツキを示した。 As shown in Table 1, the current value fluctuation of the TFT according to this embodiment is as small as 2.0%, it showed almost the same variation with amorphous silicon TFT that is commonly used for a liquid crystal display device It was. エキシマレーザアニールを用いる低温ポリシリコンTFTのバラツキは5%以上と大きく、有機ELディスプレイの駆動用TFTに用いるとレーザアニールに起因する筋状のムラが表示画面に存在する。 Variations in the low-temperature polysilicon TFT using an excimer laser annealing is as large as 5% or more, streaky unevenness caused by laser annealing With the driving TFT of the organic EL display is present on the display screen. これはエキシマレーザに代表されるパルスレーザはパルスごとのエネルギーバラツキが大きいためであり、通常のエキシマレーザのパルスバラツキはPeak to Peakで5%〜10%ある。 This pulsed laser typified by an excimer laser is for energy variation per pulse is large, the pulse variation of conventional excimer laser is 5% to 10% in Peak-to Peak. また、比較的安定な半導体レーザ励起のYAGレーザであってもPeak to Peakで2%〜3%のパルスバラツキを持っており、本実施の形態例で使用した半導体レーザの出力変動がPeak to Peak で0.5%以下であることと比較すると大きな変動量を持っている。 Moreover, relatively stable semiconductor lasers even YAG laser excitation has a 2% to 3% of the pulse variation in Peak-to Peak, the output fluctuation of the semiconductor laser Peak-to Peak used in this embodiment it has a large variation when compared with that in 0.5% or less. 本実施の形態例によるTFTを用いた有機ELディスプレイでは表示画面にムラがなく、この点で低温ポリシリコンTFTより優る特性を持つことがわかる。 No unevenness on the display screen in the organic EL display using the TFT according to this embodiment, it can be seen that having a characteristic superior to low-temperature polysilicon TFT at this point.

もう1つの重要なトランジスタ特性としてしきい値電圧(Vth)の経時変動がある。 There is temporal change in threshold voltage (Vth) Another important transistor characteristics. 上記表1にこのVthの経時変動を評価した時のデータも併せて示した。 Also it shows the data when evaluating the variation over time of the Vth in Table 1.

トランジスタの駆動方法、条件等によって各種評価方法があるが、ここではゲートに15Vの電圧を印加し、50℃の環境下で連続して約28時間駆動したときのVthの変化量を示した。 The driving method of a transistor, there are various evaluation methods according to conditions such as, but where a voltage of 15V is applied to the gate showed a variation of Vth when driven continuously under 50 ° C. environment about 28 hours. 本実施の形態例によるTFTは0.3Vという小さな値を示し、低温ポリシリコン並みの高信頼性を示した。 TFT according to the present exemplary embodiment shows a small value of 0.3V, it showed a high reliability comparable low-temperature polysilicon. 一方、通常の非晶質シリコンTFTは15Vという大きな変動量を示しており、長時間連続して駆動するとVthの変動量が大きくなりすぎて正常なトランジスタ動作をしなくなることが容易に想像できる。 Meanwhile, the conventional amorphous silicon TFT and shows great variation of 15V, can be easily imagined that the amount of fluctuation of Vth for a long time continuously driven no longer normal transistor operation becomes too large. 有機ELディスプレイは電流を連続的に流すことによって画面表示をするため、トランジスタにはVth変動量の小さなものが要求される。 Since the organic EL display of the screen display by passing current continuously, small a Vth variation is required for the transistor. この点で本実施例によるTFTは非晶質シリコンTFTに比べて大いに優る特性を持っていることがわかる。 TFT according to this embodiment in this respect is seen to have greatly superior properties compared to amorphous silicon TFT.

本発明の大きな特徴はチャネル層18が微結晶シリコン膜15と非晶質シリコン膜17の2層からなることである。 Major feature of the present invention is that the channel layer 18 is composed of two layers of the microcrystalline silicon film 15 and the amorphous silicon film 17. ゲート電極12側に微結晶シリコン膜15を形成することによって電圧印加によるVthの変動を起こり難くすると共に移動度を上げる効果によってトランジスタサイズを小さくできる。 It can be reduced transistor size by the effect of increasing the mobility as well as difficult to occur the variation in Vth caused by the voltage applied by forming a microcrystalline silicon film 15 on the gate electrode 12 side. 本実施例では移動度2cm 2 /V/sが得られており、従来の非晶質シリコンTFTの移動度約0.5cm 2 /V/sの4倍の特性が得られている。 And mobility 2cm 2 / V / s was obtained in the present embodiment, four times the characteristic mobility of about 0.5cm 2 / V / s in the conventional amorphous silicon TFT is obtained.

さらに、微結晶シリコン膜15上に積層する非晶質シリコン膜17はソースとドレイン間に均一な高抵抗層を導入した効果があり、オフ電流を下げると共に高い耐圧特性を示す。 Further, the amorphous silicon film 17 to be stacked over the microcrystalline silicon film 15 has the effect of introducing a uniform high-resistance layer between the source and the drain, exhibits high withstand voltage characteristics with lowering the off current.

次に、本発明の薄膜トランジスタの製造方法に係る一実施の形態の第2例を説明する。 Next, a second example of the embodiment of the method of manufacturing a thin film transistor of the present invention.

この第2例では前記第1例とほぼ同様なプロセスを用いて微結晶シリコン膜15と非晶質シリコン膜17とからなる2層チャネル構造の薄膜トランジスタ1を作製した。 In the second example was a thin film transistor 1 having a two-layer channel structure consisting of microcrystalline silicon film 15 and the amorphous silicon film 17. Using substantially the same process as the first example. 前記第1例と異なる点は前記図1の工程3において、図4に示すように、光−熱変換膜32上に反射低減膜33を形成した点である。 The first example differs from the step 3 of FIG. 1, as shown in FIG. 4, the light - is that the formation of the reflection reducing film 33 on the thermal conversion film 32. この反射低減膜33は、例えば、厚さが120nmの酸化シリコン(SiO 2 )膜で形成することができる。 The reflection reducing film 33 may be, for example, thickness is formed of silicon oxide (SiO 2) film of 120 nm. この反射低減膜33によってレーザ光を効率よくモリブデン膜からなる光−熱変換膜32の温度上昇に利用することができる。 Light becomes the laser beam efficiently from the molybdenum film by the reflection reducing film 33 - can be used for the temperature rise of the thermal conversion film 32. このため、前記第1例と同様に、非晶質シリコン膜14を結晶化する際のビーム走査速度を120mm/sまで高速化することができた。 Therefore, as in the first example, it was possible to speed up the beam scanning speed when crystallizing an amorphous silicon film 14 to 120 mm / s. その後は、前記図1の工程5で反射低減膜を剥離するプロセスを追加するのみで、その他は、前記第1例と同一のプロセスで行うことができる。 Thereafter, only by adding a process for separating the reflection reducing film in the step 5 of FIG. 1 and others, it can be performed in the same process as the first example. このようにして得られたTFTの諸特性は、前記第1例のTFTとほぼ同等のものが得られた。 Characteristics of the thus obtained TFT is of a substantially equivalent to the first example of the TFT was obtained.

光−熱変換膜32として用いたモリブデン膜は、波長808nmのレーザ光に対して約56%の反射率を持っており、膜に吸収されてアニールに寄与するエネルギー量は44%である。 Light - molybdenum film used as heat conversion layer 32 has a reflectance of about 56% with respect to laser light having a wavelength of 808 nm, the amount of energy contributing to annealing is absorbed by the film is 44%. 上記反射低減膜33を用いることによってこの反射率を約30%に低減することができる。 It is possible to reduce the reflectivity to approximately 30% by using the reflection reducing film 33. つまりは入射光量の70%を光−熱変換膜32の加熱に利用することができる。 That is, 70% of the incident light intensity light - can be utilized for heating the thermal conversion film 32. 出力が4Wのレーザ光を用いた場合、反射低減膜33のない場合は1.76Wのエネルギーをアニールに使うが、上記反射低減膜33を形成することで2.8Wと、およそ1.6倍のエネルギーを利用することができる。 If the output using a laser beam of 4W, but the absence of the reflection reducing film 33 uses the energy of 1.76W to anneal, and 2.8W by forming the anti-reflection film 33, approximately 1.6 times it is possible to use the energy.

大型のガラス基板を用いてディスプレイ用のTFT基板を量産する場合、このレーザアニールプロセスの基板処理速度が生産量を決める重要なファクターとなる。 If mass production of TFT substrate for a display using a large glass substrate, the substrate processing speed of the laser annealing process is an important factor that determines the production. 上記第2例でわかるように、反射低減膜を用いることによってビームの走査速度を大幅に上げることができるため、装置1台あたりの生産量も大幅に増やすことができる。 As seen in the second example, since the scanning speed of the beam by using a reflection reducing film can be increased significantly, it is possible to increase production per one device is also significantly.

上記第2例では、反射低減膜33として酸化シリコン膜を用いたが、その他にも屈折率が1.5から2.5程度の透光性高融点膜であれば同様な効果が得られる。 In the second example, but silicon oxide film was used as the reflection reducing film 33, Other similar effect as long as the translucent refractory film of about 2.5 refractive index from 1.5 also can be obtained. 例えば、厚さが90nmの窒化シリコン(SiN)膜をモリブデン膜上に成膜することで、反射率は約15%まで低減することができ、酸化シリコン膜の場合よりさらにエネルギー利用効率を高めることができる。 For example, when thickness is deposited silicon nitride (SiN) film 90nm on the molybdenum film, the reflectance can be reduced to about 15%, to further increase the energy utilization efficiency than the silicon oxide film can. また、反射低減膜33として、酸化シリコン膜と窒化シリコン膜との積層膜を用いることもできる。 Further, as the reflection reducing film 33 may be a stacked film of a silicon oxide film and a silicon nitride film.

次に、本発明の薄膜トランジスタの製造方法に係る一実施の形態の第3例を説明する。 Next, a third example of the embodiment of the method of manufacturing a thin film transistor of the present invention.

この第3例では前記第1例とほぼ同様なプロセスを用いて微結晶シリコン膜15と非晶質シリコン膜17とからなる2層チャネル構造の薄膜トランジスタ1を作製した。 In the third example to prepare a thin film transistor 1 having a two-layer channel structure consisting of microcrystalline silicon film 15 and the amorphous silicon film 17. Using substantially the same process as the first example. 前記第1例と異なる点は前記図1の工程2で成膜する非晶質シリコン膜14の膜厚を43nmと厚くしたこと、前記図1の工程3で成膜する光−熱変換膜32の厚さを50nmとしたこと、前記図1の工程4において、アニールに使用する半導体レーザ光を、波長が808nmの赤外線半導体レーザ光ではなく、波長が405nmの窒化ガリウム(GaN)系青色半導体レーザ光を用いた点である。 The first example is different from that which is as thick as 43nm film thickness of the amorphous silicon film 14 is deposited in step 2 FIG. 1, light is deposited in the step 3 of the Figure 1 - heat conversion layer 32 it has a thickness of 50nm, and in the step 4 of FIG. 1, a semiconductor laser light used for annealing, the wavelength is not the infrared semiconductor laser beam of 808 nm, a blue semiconductor laser wavelength is based 405nm gallium nitride (GaN) is that using the light.

この第3例で用いたアニール装置は、前記第1例で使用したアニール装置の光源部と照明光学系部を波長が405nmの半導体レーザ光およびこれに対応した均一照明光学系に変更したものである。 Annealing apparatus used in the third example, a modification to the uniform illumination optical system for the wavelength of the light source unit and illumination optical system of the annealing apparatus used in the first example is corresponding thereto and 405nm semiconductor laser beam is there. 照射する光エネルギー強度と走査速度を調整し、好適な微結晶シリコン膜15が得られる照射条件にて結晶化プロセスを行なった。 Light energy intensity to be irradiated and to adjust the scanning speed, suitable microcrystalline silicon film 15 is subjected to crystallization process in irradiation conditions to be obtained. 前記図1の工程5以降は前記第1例と同様なプロセスを用いてTFTデバイスを製作し、電気特性を評価を行った。 Step 5 subsequent FIG. 1 is fabricated TFT device using the same process as the first example, it was evaluated the electrical characteristics.

その結果、電気特性は、前記第1例の結果と大きく変わらず、移動度が第1例の1.3倍、オン電流の隣接トランジスタ間バラツキが平均値で3%となり、有機EL用TFTとして十分な性能が得られた。 As a result, the electric characteristics, the first example results unchanged large, 1.3 times the mobility of the first example, becomes 3% adjacent transistors variation between the average value of on-state current, as for organic EL TFT sufficient performance is obtained. このデバイスにおける微結晶シリコン膜15の粒径サイズを観察した写真を図5に示した。 The photograph showing the particle size size of the microcrystalline silicon film 15 in the device shown in FIG. 粒径は、10nm〜80nmであり、非晶質シリコン膜14の膜厚が43nmと厚くなった分、第1例に比べてやや大きいが、ラテラル成長は見られなかった。 Particle size is 10 nm to 80 nm, amount that the film thickness of the amorphous silicon film 14 is as thick as 43 nm, is slightly larger than the first example, the lateral growth was observed. このように、微結晶シリコンができていることによってオン電流のバラツキが小さく抑えられているといえる。 Thus, it can be said that the variation of the ON current by microcrystalline silicon is made is suppressed.

次に、比較例として、バッファー膜31および光−熱変換膜32を形成しない薄膜トランジスタの製造方法を説明する。 Next, as a comparative example, the buffer layer 31 and light - describing a method of manufacturing a thin film transistor which does not form a thermal conversion film 32.

比較例では、前記第3例において、バッファー膜31、光−熱変換膜32を形成することなしに、405nm半導体レーザ光で非晶質シリコン膜14をアニールした。 In the comparative example, in the third example, a buffer layer 31, the light - without forming a thermal conversion film 32, were annealed amorphous silicon film 14 at 405nm semiconductor laser beam. その他のプロセスは、前記第3例とほぼ同様である。 Other processes are substantially the same as the third example.

この比較例では、非晶質シリコン膜14はアニールの結果、図6の電子顕微鏡(TEM)写真に示すように、粒径が100nmから1μm程度と大きく成長したポリシリコン膜となった。 In this comparative example, an amorphous silicon film 14 as a result of the annealing, as shown in an electron microscope (TEM) photograph of FIG. 6, it has become a polysilicon film having a particle size grew large as 1μm order of 100 nm. このポリシリコン膜を用いて前記図1の工程6以降を、前記第1例と同様のプロセスを行ってTFTデバイスを作製した。 The process 6+ FIG. 1 with the polysilicon film, to produce a TFT device by performing the same process as the first example. このデバイスの特性を評価したところ、移動度は第3例の約10倍と非常に高い値を示したが、オン電流の隣接バラツキも約8%と高くなった。 Evaluation of the characteristics of this device, the mobility showed a very high value of about 10 times the third example, adjacent the variation of on-current was also as high as about 8%. このバラツキの値はテレビ等のディスプレイ用途に使用すると画質のムラを生じるレベルである。 The value of this variation is the level which results in unevenness of image quality when used in display applications such as television. 従来技術の課題の部分に記述したように、チャネル層に大粒径シリコンができると耐圧が低下したり、ゲート配線パターンの影響を受けて粒径のバラツキが大きくなり、従って特性バラツキの増大が生じる。 As described in the portion of the prior art problems, or reduces the breakdown voltage when it is large grain silicon channel layer, variation in particle size is increased under the influence of the gate wiring pattern, thus increasing the variations in characteristics occur.

第1例、第3例および比較例における特性バラツキと結晶粒径とを比較して、表2に示した。 First example, by comparing the grain size and the characteristic dispersion in the third example and the comparative example are shown in Table 2.

表2に示すように、結晶粒径が100nm以上まで成長してしまうプロセスでは特性バラツキ、特に電流値バラツキ(Ionのσ/平均値)が6.8%と大きくなることがわかる。 As shown in Table 2, the crystal grain size characteristic variations in process will grow to more than 100 nm, in particular current variation (sigma / mean value of the Ion) it can be seen that as large as 6.8%. また、前記第1例では結晶粒径が30nm±20nmであり、電流値バラツキ(Ionのσ/平均値)は1.3%、前記第3例では結晶粒径が50nm±40nmであり、電流値バラツキ(Ionのσ/平均値)は2.8%であった。 Further, in the first example is 30 nm ± 20 nm grain size, the current value variation (sigma / mean value of Ion) is 1.3%, in the third example is 50 nm ± 40 nm grain size, current value variation (sigma / mean value of Ion) was 2.8%. このように、結晶粒径が100nm以上になると、電流値バラツキが大きくなりすぎ、例えば有機EL表示装置の駆動トランジスタとしてこの薄膜トランジスタを用いることが困難になることがわかる。 Thus, the grain size is more than 100 nm, too large current variations, it can be seen that the use of the thin film transistor becomes difficult, for example, as a driving transistor for an organic EL display device. 一方、本発明の製造方法により製造された薄膜トランジスタでは、結晶粒径が90nm以下であり、電流値バラツキ(Ionのσ/平均値)が2.8%以下であることから、例えば有機EL表示装置の駆動トランジスタに採用することが可能であることが判る。 On the other hand, in the thin film transistor manufactured by the manufacturing method of the present invention, the crystal grain size is not more than 90 nm, since the current value variation (sigma / mean value of the Ion) is not more than 2.8%, for example, an organic EL display device it can be seen that it is possible to employ a drive transistor.

次に、図7のオン電流と電流値バラツキとの関係を説明する。 Next, the relationship between the ON current and the current value variation of FIG. 図7では、黒塗りの菱形が第1例のデータであり、黒塗りの四角形が第3例のデータであり、白抜きの三角形が比較例のデータである。 In Figure 7, black diamond is the data of the first example, square black is a data of the third example, the white triangles are data of the comparative example.

図7に示すように、結晶粒径の大きい比較例では、最大15.5%の電流値バラツキがあることがわかる。 As shown in FIG. 7, the larger the comparative example of the crystal grain size, it can be seen that there is a maximum 15.5% of the current value variation. 一方、第3例のように結晶粒径が10nm〜90nmでは、電流値バラツキの最大値は4.8%であり、さらに第1例のように結晶粒径が10nm〜50nmでは、電流値バラツキの最大値は3.0%であり、結晶粒径が小さくなるほど電流値バラツキの最大値も小さくなることが判る。 On the other hand, the crystal grain size as in the third embodiment is 10Nm~90nm, the maximum value of the current variation is 4.8%, the more the crystal grain size as in the first embodiment is 10 nm to 50 nm, the current value variation the maximum value of is 3.0%, it can be seen that also decreases the maximum value of as the current value variation grain size decreases. このことからも、本発明の薄膜トランジスタを例えば有機EL表示装置の駆動トランジスタとして用いる場合には、でき得る限り結晶粒径の小さな、例えば10nmに近い結晶粒径の微結晶シリコン膜15を形成することが有効であることが判る。 This also, in the case of using a thin film transistor of the present invention as a driving transistor for example, an organic EL display device, a small crystal grain size as long as it can be, for example, possible to form a microcrystalline silicon film 15 of the crystal grain size near 10nm it can be seen that it is effective.

次に、上記各実施の形態例の変形例について説明する。 Next, a description will be given of modifications of embodiments of the above embodiments.

光源となる半導体レーザ装置は、発振波長が350nm〜1000nm程度の連続発振の半導体レーザ装置であり、上記実施の形態例ではAlGaAs系の化合物半導体を活性層に用いた半導体レーザ装置を使用したが、GaN、InGaN、GaAs、AlGaAs、InGaAs、InGaAsP、InGaAlP、ZnSe、ZnS、SiC等の化合物半導体を活性層に用いた半導体レーザ装置を用いることが可能である。 The semiconductor laser device as a light source, an oscillation wavelength semiconductor laser device a continuous oscillation about 350Nm~1000nm, in the embodiment of the embodiment was used a semiconductor laser device using a compound semiconductor of an AlGaAs active layer, GaN, it is possible InGaN, GaAs, AlGaAs, InGaAs, InGaAsP, InGaAlP, ZnSe, ZnS, be a semiconductor laser device using a compound semiconductor such as SiC active layer. 特には、GaAsやAlGaAsを用いた半導体レーザ装置は高出力で長寿命のものが安価に市販されており、プロセス装置用の光源として非常に適している。 In particular, the semiconductor laser device using a GaAs or AlGaAs are inexpensively commercially available in long life at high power, is very suitable as a light source for process equipment.

上記バッファー膜31は、図8のバッファー膜と薄膜トランジスタの移動度との関係図に示すように、上記実施の形態例では、10nm以上160nm以下の膜厚があれば良好な移動度を有する薄膜トランジスタを製造することができる。 The buffer film 31, as shown in the graph showing the relationship between the buffer layer and the mobility of the thin film transistor of FIG. 8, in the embodiment of the embodiment, a thin film transistor having a good mobility if the film thickness of more than 160nm or less 10nm it can be produced. 例えば、バッファー膜31が酸化シリコン膜で形成され、その膜厚が10nm〜160nmでは移動度が1.70cm 2 /V/s〜1.77cm 2 /V/sであった。 For example, the buffer layer 31 is formed of a silicon oxide film, a film thickness of mobility in 10nm~160nm was 1.70cm 2 /V/s~1.77cm 2 / V / s .

光−熱変換膜32は、上記実施の形態例では、酸化シリコン膜とモリブデン膜とを用いたが、その他にもシリコンの融点(1410℃)より高い温度での耐熱性を持つものを使用することができる。 Light - heat conversion layer 32, in the form the examples, and using a silicon oxide film and a molybdenum film is used which has a heat resistance at a temperature higher than the melting point (1410 ° C.) of silicon to other be able to. モリブデン(融点2623℃)以外の高融点金属として、チタン(Ti)(融点1666℃)、バナジウム(V)(融点1917℃)、クロム(Cr)(融点1857℃)、ジルコニウム(Zr)(融点1852℃)、ニオブ(Nb)(融点2470℃)、ハフニウム(Hf)(融点2230℃)、タンタル(Ta)(融点2985℃)、タングステン(W)(融点3407℃)等の高融点金属、また、融点の高い金属化合物として、上記高融点金属の酸化物、窒化物、炭化物、酸窒化物等の高融点金属化合物、窒化アルミニウム(AlN)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、炭化シリコン(SiC)、酸化炭化シリコン(SiOC)、酸化アルミニウム(Al 23 )等を挙げることができる。 As the refractory metal other than molybdenum (melting point 2623 ° C.), titanium (Ti) (mp 1666 ° C.), vanadium (V) (mp 1917 ° C.), chromium (Cr) (mp 1857 ° C.), zirconium (Zr) (melting point 1852 ° C.), niobium (Nb) (mp 2470 ° C.), hafnium (Hf) (mp 2230 ° C.), tantalum (Ta) (mp 2985 ° C.), tungsten (W) (mp 3407 ° C.) a refractory metal such as addition, as higher metal compound melting point, the refractory metal oxide, nitride, carbide, refractory metal compound such as oxynitride, aluminum nitride (AlN), silicon nitride (SiN), silicon oxynitride (SiON), carbide silicon (SiC), silicon oxycarbide (SiOC), aluminum oxide (Al 2 O 3), and the like. もしくは、上記金属膜の積層膜、上記金属化合物膜の積層膜、上記金属膜と上記金属化合物膜との積層膜を用いることができる。 Or it may be used a laminated film of the metal film, the metal compound film laminated film of the laminated film between the metal film and the metal compound film.

また、本発明の薄膜トランジスタ(第1例の薄膜トランジスタ)と従来型のアモルファスシリコンTFTについて、駆動時間によるしきい値電圧の変化量を調べた。 Further, a thin film transistor (a first example of the thin-film transistor) and the conventional amorphous silicon TFT of the present invention, was examined the amount of change in the threshold voltage due to driving time. その結果を図9に示す。 The results are shown in Figure 9. 図9では、縦軸にしきい値電圧の変化量ΔVth(V)を示し、横軸に駆動時間(s)を示す。 In Figure 9, the vertical axis represents the threshold voltage change amount [Delta] Vth (V), showing a horizontal axis driving time (s).

図9に示すように、薄膜トランジスタの駆動時間の経過とともにしきい値電圧が上昇していくが、本発明の薄膜トランジスタは、10万秒駆動してもしきい値電圧は0.07Vであったが従来型のアモルファスシリコンTFTでは、10秒の時点で0.122Vあり、10万秒の駆動時間では15.69Vとなった。 As shown in FIG. 9, although the threshold voltage with the passage of driving time of the TFT rises, the thin film transistor of the present invention, 100,000 seconds threshold voltage be driven conventionally but was 0.07V in type amorphous silicon TFT, there 0.122V at 10 seconds became 15.69V at 100,000 seconds driving time. このように、本発明の薄膜トランジスタでは、駆動時間が長くなっても、しきい値電圧がほとんど変化しないことが判る。 Thus, in the thin film transistor of the present invention, even when a long driving time, it can be seen that the threshold voltage hardly changes. このように、本発明の製造方法により形成された薄膜トランジスタは、長期間安定した表示品質が保てるという特徴を有する。 Thus, a thin film transistor formed by the manufacturing method of the present invention is characterized in that a long period of time maintained a stable display quality. このため、表示装置、とりわけ、有機EL表示装置の駆動トランジスタとして用いることにより、有機EL表示装置を長期間、安定した画質で表示することが可能になる。 Therefore, the display device, among other things, by using as a driving transistor for an organic EL display device, an organic EL display device long time, it is possible to display a stable image quality.

上記説明した本発明の薄膜トランジスタは、複数の画素を有する表示パネルの画素を駆動する駆動トランジスタとして用いることができる。 The thin film transistor of the present invention described above can be used as a driving transistor for driving the pixel of a display panel having a plurality of pixels. したがって、表示装置の製造方法において、薄膜トランジスタを形成する工程では、前記説明した本発明の薄膜トランジスタの製造方法を採用することができる。 Accordingly, in the manufacturing method of the display device, in the step of forming a thin film transistor, it is possible to employ a method of manufacturing a thin film transistor of the present invention described above described.

したがって、特性変動の小さい薄膜トランジスタを製造することができるため、駆動時間が長い表示装置であっても長期間安定した表示品質が保てるという利点がある。 Therefore, it is possible to produce a small thin film transistor characteristic variations, even long display device driving time is advantageous in that keep long-term stable display quality. この利点は、有機EL表示装置のような薄膜トランジスタの駆動時間が長い表示装置に、特に有効である。 This advantage is the longer display device driving time of the thin film transistor such as an organic EL display device is particularly effective. また、特性バラツキの小さい薄膜トランジスタを製造することができるため、表示画面にムラのない表示装置が実現できる。 Further, it is possible to produce a small thin film transistor characteristic variation, no display device can be realized unevenness on the display screen. この利点も、有機EL表示装置のような薄膜トランジスタの駆動時間が長い表示装置に有効である。 This advantage, the thin film transistor of the drive time, such as organic EL display device is effective for long display device. また、従来のアモルファスシリコンTFTに比べて移動度の高いトランジスタが得られるため、画素内のトランジスタ数が多い表示装置、例えば有機EL表示装置においては、小型・高解像度の表示装置を実現することができる。 Further, since the transistor having high mobility compared to conventional amorphous silicon TFT can be obtained, the number of transistors in the pixel is large display device, for example, in an organic EL display device, is possible to realize a display device of small size and high-resolution it can. さらに、プロセス装置に使用する光源が小型、高出力、安価、長寿命な半導体レーザ装置であるため、プロセス装置自体が安価で高信頼性なものとなり、量産設備の初期投資、メンテナンスコストを低く抑えることができることによって、表示装置の生産コストを低減することが可能となる。 Further, the light source used in the process equipment is compact, high output, low cost, since a semiconductor laser device long service life, process equipment itself becomes inexpensive and reliable, reducing initial investment in production facilities, the maintenance costs low the ability, it is possible to reduce the production cost of the display device.

本発明の薄膜トランジスタの製造方法に係る一実施の形態の第1例を示した製造工程のフローチャートである。 It is a flow chart of the manufacturing process showing the first example of an embodiment of the method of manufacturing a thin film transistor of the present invention. 本発明の薄膜トランジスタの製造方法に係る一実施の形態の第1例を示した製造工程断面図である。 Is a manufacturing step sectional view showing the first example of an embodiment of the method of manufacturing a thin film transistor of the present invention. 第1例における再結晶化プロセスで得られた微結晶シリコン膜の電子顕微鏡(SEM)写真である。 It is an electron micrograph (SEM) of a microcrystalline silicon film obtained in the recrystallization process in the first example. 本発明の薄膜トランジスタの製造方法に係る一実施の形態の第2例を示した製造工程断面図である。 It is a manufacturing step sectional view showing a second example of the embodiment of the method of manufacturing a thin film transistor of the present invention. 第3例における再結晶化プロセスで得られた微結晶シリコン膜の電子顕微鏡(SEM)写真である。 It is an electron micrograph (SEM) of a microcrystalline silicon film obtained in the recrystallization process in the third example. 比較例における再結晶化プロセスで得られたシリコン結晶の電子顕微鏡(SEM)写真である。 It is an electron microscope (SEM) photograph of the obtained silicon crystal by recrystallization process in the comparative example. オン電流と電流値バラツキとの関係図である。 Is a graph showing the relationship between the ON current and the current value variation. バッファー膜と薄膜トランジスタの移動度との関係図である。 Is a graph showing the relationship between the mobility of the buffer layer and the thin film transistor. しきい値電圧の変化量と薄膜トランジスタの駆動時間との関係図である。 Is a graph showing the relationship between the amount of change in the threshold voltage and the thin film transistor of the driving time.

符号の説明 DESCRIPTION OF SYMBOLS

1…薄膜トランジスタ、11…基板、12…ゲート電極、13…ゲート絶縁膜、14…非晶質シリコン膜、15…微結晶シリコン膜、16…半導体レーザ光、17…非晶質シリコン膜、31…バッファー膜、32…光−熱変換膜 1 ... TFT, 11 ... substrate, 12 ... gate electrode, 13 ... gate insulating film, 14 ... amorphous silicon film, 15 ... microcrystalline silicon film, 16 ... semiconductor laser beam, 17 ... amorphous silicon film, 31 ... buffer layer, 32 ... light - heat converting layer

Claims (4)

  1. 基板上にゲート電極を形成する工程と、 Forming a gate electrode on a substrate,
    前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、 Forming a gate insulating layer on the substrate so as to cover the gate electrode,
    前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、 Forming a channel layer through the gate insulating film on the gate electrode,
    前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程と を備えた薄膜トランジスタの製造方法において、 In the method for manufacturing a thin film transistor and forming a drain electrode on the other side to form a source electrode on one side of the channel layer,
    前記チャネル層を形成する工程は、 The step of forming the channel layer,
    前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程、 Amorphous silicon film on the gate insulating film, a buffer layer, the light - the step of forming the order of the thermal conversion film,
    前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、 A step of crystallizing the amorphous silicon film in a microcrystalline silicon film on the thermal conversion film by irradiating the semiconductor laser beam, - the light
    前記光−熱変換膜とバッファー膜とを除去する工程と、 Removing the heat conversion film and the buffer layer, - the light
    前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程と を有することを特徴とする薄膜トランジスタの製造方法。 Manufacturing method of a thin film transistor which is characterized in that a step of forming an amorphous silicon film on the microcrystalline silicon film.
  2. 前記微結晶シリコン膜の結晶粒径は100nm以下である ことを特徴とする請求項1記載の薄膜トランジスタの製造方法。 The method for fabricating the thin film transistor according to claim 1, wherein the crystal grain size of the microcrystalline silicon film is 100nm or less.
  3. 前記光−熱変換膜を形成した後で前記半導体レーザ光を照射する前に、前記光−熱変換膜上に反射低減膜を形成し、 The light - before irradiating the semiconductor laser beam after forming the heat conversion layer, the light - reflecting reducing film is formed on the heat conversion layer,
    前記反射低減膜は前記光−熱変換膜及び前記バッファー膜を除去する際に除去する ことを特徴とする請求項1記載の薄膜トランジスタの製造方法。 The method for producing a thin film transistor according to claim 1, wherein the removing in removing heat conversion layer and the buffer layer - the reflection reducing film the light.
  4. 複数の画素からなる表示パネルの画素を駆動する薄膜トランジスタを備えた表示装置の製造方法において、 The method of manufacturing a display device having a thin film transistor for driving a pixel of a display panel including a plurality of pixels,
    前記薄膜トランジスタの製造工程は、 Manufacturing process of the thin film transistor,
    基板上にゲート電極を形成する工程と、 Forming a gate electrode on a substrate,
    前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、 Forming a gate insulating layer on the substrate so as to cover the gate electrode,
    前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、 Forming a channel layer through the gate insulating film on the gate electrode,
    前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程とを備え、 And forming a drain electrode on the other side to form a source electrode on one side of the channel layer,
    前記チャネル層を形成する工程は、 The step of forming the channel layer,
    前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程と、 Amorphous silicon film on the gate insulating film, a buffer layer, light - a step of forming the order of the thermal conversion film,
    前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、 A step of crystallizing the amorphous silicon film in a microcrystalline silicon film on the thermal conversion film by irradiating the semiconductor laser beam, - the light
    前記光−熱変換膜とバッファー膜とを除去する工程と、 Removing the heat conversion film and the buffer layer, - the light
    前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程と を有することを特徴とする表示装置の製造方法。 Method of manufacturing a display device characterized by having a step of forming an amorphous silicon film on the microcrystalline silicon film.
JP2005182835A 2005-06-23 2005-06-23 The method for producing a thin film transistor manufacturing method, and a display device Expired - Fee Related JP4577114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005182835A JP4577114B2 (en) 2005-06-23 2005-06-23 The method for producing a thin film transistor manufacturing method, and a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005182835A JP4577114B2 (en) 2005-06-23 2005-06-23 The method for producing a thin film transistor manufacturing method, and a display device

Publications (2)

Publication Number Publication Date
JP2007005508A true JP2007005508A (en) 2007-01-11
JP4577114B2 JP4577114B2 (en) 2010-11-10

Family

ID=37690837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182835A Expired - Fee Related JP4577114B2 (en) 2005-06-23 2005-06-23 The method for producing a thin film transistor manufacturing method, and a display device

Country Status (1)

Country Link
JP (1) JP4577114B2 (en)

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235875A (en) * 2007-02-23 2008-10-02 Semiconductor Energy Lab Co Ltd Method for preparing semiconductor device
WO2009020168A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
JP2009049143A (en) * 2007-08-17 2009-03-05 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device, semiconductor device, and electronic device
JP2009049384A (en) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd Light emitting device
JP2009055013A (en) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009064819A (en) * 2007-09-04 2009-03-26 Hitachi Displays Ltd Liquid crystal display device
JP2009135482A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same
JP2009212219A (en) * 2008-03-03 2009-09-17 Casio Comput Co Ltd El display panel and transistor array panel
WO2010024278A1 (en) * 2008-08-29 2010-03-04 株式会社アルバック Method for manufacturing thin film transistor and thin film transistor
JP2010129859A (en) * 2008-11-28 2010-06-10 Hitachi Displays Ltd Display
JP2010147303A (en) * 2008-12-19 2010-07-01 Mitsubishi Electric Corp Thin-film transistor, method of manufacturing the same, thin-film transistor array substrate, and display device
US7842586B2 (en) 2007-08-17 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7923725B2 (en) 2008-05-28 2011-04-12 Mitsubishi Electric Corporation Semiconductor device and a method of manufacturing the same
US7940345B2 (en) 2007-07-20 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7968879B2 (en) 2007-12-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including the same
US8017946B2 (en) 2007-08-17 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having microcrystalline semiconductor layer and amorphous semiconductor layer
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8120030B2 (en) 2008-12-11 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8227278B2 (en) 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
US8330887B2 (en) 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8343857B2 (en) 2010-04-27 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline semiconductor film and manufacturing method of semiconductor device
US8344380B2 (en) 2008-12-11 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8349671B2 (en) 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
WO2013021426A1 (en) * 2011-08-10 2013-02-14 パナソニック株式会社 Thin film transistor device and method for manufacturing thin film device
EP2073255A3 (en) * 2007-12-21 2013-02-20 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising diode
JP2013510443A (en) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク The system and method of the partial dissolution membrane treatment with non-periodic pulse
US8420462B2 (en) 2007-09-07 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101283696B1 (en) 2007-12-14 2013-07-05 현대자동차주식회사 USB jack for vehicle and operating method thereof
US8704217B2 (en) 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
US8766260B2 (en) 2011-06-17 2014-07-01 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US8822997B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Electrophoretic display device and method for manufacturing thereof
US8889569B2 (en) 2009-11-24 2014-11-18 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral soldification
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8945962B2 (en) 2007-10-05 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015111278A (en) * 2008-03-31 2015-06-18 株式会社半導体エネルギー研究所 Display device
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
JP2015144310A (en) * 2007-07-27 2015-08-06 株式会社半導体エネルギー研究所 Method for manufacturing display device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
KR101749228B1 (en) * 2010-12-07 2017-06-20 엘지디스플레이 주식회사 method of forming micro crystalline silicon layer and method of fabricating array substrate including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62201951U (en) * 1986-06-12 1987-12-23
JPH06342909A (en) * 1990-08-29 1994-12-13 Internatl Business Mach Corp <Ibm> Thin-film transistor and manufacture therefor
JP2004134577A (en) * 2002-10-10 2004-04-30 Seiko Epson Corp Manufacturing method of semiconductor thin film, tft, semiconductor device, thin film solar cell and composite semiconductor device, photoelectric device and electronic device
WO2005001921A1 (en) * 2003-06-27 2005-01-06 Nec Corporation Thin film transistor, thin film transistor substrate, electronic apparatus and process for producing polycrystalline semiconductor thin film
JP2005123571A (en) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd Transistor substrate, display device, and their manufacturing methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62201951U (en) * 1986-06-12 1987-12-23
JPH06342909A (en) * 1990-08-29 1994-12-13 Internatl Business Mach Corp <Ibm> Thin-film transistor and manufacture therefor
JP2004134577A (en) * 2002-10-10 2004-04-30 Seiko Epson Corp Manufacturing method of semiconductor thin film, tft, semiconductor device, thin film solar cell and composite semiconductor device, photoelectric device and electronic device
WO2005001921A1 (en) * 2003-06-27 2005-01-06 Nec Corporation Thin film transistor, thin film transistor substrate, electronic apparatus and process for producing polycrystalline semiconductor thin film
JP2005123571A (en) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd Transistor substrate, display device, and their manufacturing methods

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235875A (en) * 2007-02-23 2008-10-02 Semiconductor Energy Lab Co Ltd Method for preparing semiconductor device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (en) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd Light emitting device
US7940345B2 (en) 2007-07-20 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8896778B2 (en) 2007-07-20 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9142632B2 (en) 2007-07-20 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2015144310A (en) * 2007-07-27 2015-08-06 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP2009055013A (en) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US8330887B2 (en) 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101399608B1 (en) 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8633485B2 (en) 2007-08-07 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8013338B2 (en) 2007-08-07 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
JP2009060095A (en) * 2007-08-07 2009-03-19 Semiconductor Energy Lab Co Ltd Display device and electronic device having display device
US8222640B2 (en) 2007-08-07 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
WO2009020168A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8395158B2 (en) 2007-08-17 2013-03-12 Semiconductor Energy Labortory Co., Ltd. Thin film transistor having microcrystalline semiconductor layer
US7842586B2 (en) 2007-08-17 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor
US8017946B2 (en) 2007-08-17 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having microcrystalline semiconductor layer and amorphous semiconductor layer
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8368075B2 (en) 2007-08-17 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus
JP2009049143A (en) * 2007-08-17 2009-03-05 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device, semiconductor device, and electronic device
US8309406B2 (en) 2007-08-17 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8349671B2 (en) 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US8501554B2 (en) 2007-09-03 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US8703560B2 (en) 2007-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor
JP2009064819A (en) * 2007-09-04 2009-03-26 Hitachi Displays Ltd Liquid crystal display device
US8420462B2 (en) 2007-09-07 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8822997B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Electrophoretic display device and method for manufacturing thereof
US8945962B2 (en) 2007-10-05 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009135482A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same
US8343821B2 (en) 2007-12-03 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
KR101283696B1 (en) 2007-12-14 2013-07-05 현대자동차주식회사 USB jack for vehicle and operating method thereof
US8951849B2 (en) 2007-12-18 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including layer containing yttria-stabilized zirconia
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2073255A3 (en) * 2007-12-21 2013-02-20 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising diode
US8860030B2 (en) 2007-12-28 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including the same
US7968879B2 (en) 2007-12-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including the same
US8704217B2 (en) 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
JP2009212219A (en) * 2008-03-03 2009-09-17 Casio Comput Co Ltd El display panel and transistor array panel
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP2015111278A (en) * 2008-03-31 2015-06-18 株式会社半導体エネルギー研究所 Display device
US7923725B2 (en) 2008-05-28 2011-04-12 Mitsubishi Electric Corporation Semiconductor device and a method of manufacturing the same
WO2010024278A1 (en) * 2008-08-29 2010-03-04 株式会社アルバック Method for manufacturing thin film transistor and thin film transistor
US8227278B2 (en) 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP2010129859A (en) * 2008-11-28 2010-06-10 Hitachi Displays Ltd Display
US8120030B2 (en) 2008-12-11 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8344380B2 (en) 2008-12-11 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP2010147303A (en) * 2008-12-19 2010-07-01 Mitsubishi Electric Corp Thin-film transistor, method of manufacturing the same, thin-film transistor array substrate, and display device
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
JP2013510443A (en) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク The system and method of the partial dissolution membrane treatment with non-periodic pulse
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8889569B2 (en) 2009-11-24 2014-11-18 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral soldification
US8343857B2 (en) 2010-04-27 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline semiconductor film and manufacturing method of semiconductor device
KR101749228B1 (en) * 2010-12-07 2017-06-20 엘지디스플레이 주식회사 method of forming micro crystalline silicon layer and method of fabricating array substrate including the same
US8766260B2 (en) 2011-06-17 2014-07-01 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
WO2013021426A1 (en) * 2011-08-10 2013-02-14 パナソニック株式会社 Thin film transistor device and method for manufacturing thin film device

Also Published As

Publication number Publication date
JP4577114B2 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
US5981974A (en) Semiconductor device and method for fabricating the same
US6077758A (en) Method of crystallizing thin films when manufacturing semiconductor devices
US7408192B2 (en) Organic light emitting display device and method of fabricating the same
Hara et al. High performance low temperature polycrystalline silicon thin film transistors on non-alkaline glass produced using diode pumped solid state continuous wave laser lateral crystallization
JP4026182B2 (en) Method of manufacturing a semiconductor device, and manufacturing method of an electronic device
US7098085B2 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
US20100085081A1 (en) Inverter manufacturing method and inverter
EP1463105A2 (en) Semiconductor device and method of manufacturing the same by a transfer technique
US20040188685A1 (en) Thin film transistor and fabrication method thereof
JP5913390B2 (en) Semiconductor device
Carey et al. Polysilicon thin film transistors fabricated on low temperature plastic substrates
CN1050221C (en) Method for forming polycrystalline thin-film and method for fabricating thin-film transistor
JP5891273B2 (en) A method for manufacturing a semiconductor device
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
KR100507553B1 (en) Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
CN100541744C (en) Method for producing film transistor, film transistor and display unit
JP2002231628A (en) Method of forming semiconductor thin film, method of manufacturing semiconductor device, device used for carrying out the same, and electro-optical device
JP2008300831A (en) Polycrystalline silicon layer manufacturing method, thin film transistor formed using the polycrystalline silicon layer, manufacturing method therefor, and organic electroluminescent display device containing the thin film transistor
KR100686946B1 (en) Semiconductor device having first, second and third noncrystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing same
US20100123132A1 (en) Thin film device and manufacturing method of the same
JPH07249779A (en) Fabrication of semiconductor device
CN1319178C (en) Thin film transistor and manufacturing method thereof
JP4137460B2 (en) A method for manufacturing a semiconductor device
CN1353448A (en) Method for crystallizing silicon layer
JP2007035964A (en) Thin film transistor and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080616

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Written amendment

Effective date: 20091026

Free format text: JAPANESE INTERMEDIATE CODE: A821

RD04 Notification of resignation of power of attorney

Effective date: 20091109

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Effective date: 20100720

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130903

LAPS Cancellation because of no payment of annual fees