KR20120058098A - 워드라인 구동회로 - Google Patents

워드라인 구동회로 Download PDF

Info

Publication number
KR20120058098A
KR20120058098A KR1020100119726A KR20100119726A KR20120058098A KR 20120058098 A KR20120058098 A KR 20120058098A KR 1020100119726 A KR1020100119726 A KR 1020100119726A KR 20100119726 A KR20100119726 A KR 20100119726A KR 20120058098 A KR20120058098 A KR 20120058098A
Authority
KR
South Korea
Prior art keywords
signal
delay
word line
mat
test mode
Prior art date
Application number
KR1020100119726A
Other languages
English (en)
Inventor
황선영
박상일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100119726A priority Critical patent/KR20120058098A/ko
Publication of KR20120058098A publication Critical patent/KR20120058098A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Abstract

워드라인 구동회로는 로우어드레스 인에이블신호에 응답하여 로우어드레스를 디코딩하여 매트선택신호를 생성하는 어드레스 디코더, 테스트모드신호에 응답하여 상기 로우어드레스 인에이블신호를 소정구간 반전 지연하여 지연신호로 출력하는 지연부 및 매트선택신호에 응답하여 구동되고, 상기 지연신호 또는 뱅크선택신호가 인에이블되는 시점에 워드라인을 고전압 레벨로 구동하기 위한 로우경로 인에이블신호를 생성하는 매트를 포함한다.

Description

워드라인 구동회로{WORDLINE DRIVING CIRCUIT}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 누설전류를 감소시킬 수 있도록 한 워드라인 구동회로에 관한 것이다.
도 1은 종래기술에 따른 서브워드라인 구동회로의 회로도이다.
도 1에 도시된 바와 같이, 종래기술의 서브워드라인 구동회로는 메인워드라인신호(MWLb)에 응답하여 서브워드라인신호(SWL)를 워드라인구동신호(FX)로 풀업구동하는 PMOS 트랜지스터(P1)와, 메인워드라인신호(MWLb)에 응답하여 서브워드라인신호(SWL)를 접지전압(Vss)으로 풀다운 구동하는 NMOS 트랜지스터(N1) 및 워드라인구동신호의 반전신호(FxB)에 응답하여 서브워드라인신호(SWL)를 접지전압(Vss)으로 풀다운 구동하는 NMOS 트랜지스터(N2)로 포함한다.
이와 같이 구성된 서브워드라인 구동회로는 로우경로 인에이블신호(미도시)가 인에이블되면 워드라인구동신호(FX)가 고전압(VPP)으로 구동되고, 워드라인구동신호(FX)가 고전압(VPP)으로 구동되는 상태에서 메인워드라인신호(MWLb)가 선택되어 로우레벨로 인에이블되는 경우 서브워드라인신호(SWL)를 고전압(VPP)레벨로 구동한다.
그런데, 종래기술의 서브워드라인 구동회로에서 메인워드라인신호(MWLb)가 선택되지 않은 상태에서 로우경로 인에이블신호(미도시)가 인에이블되어 워드라인구동신호(FX)가 고전압(VPP)으로 구동되고, 메인워드라인신호(MWLb)도 마찬가지로 고전압(VPP)레벨로 구동된다. 이때, 워드라인구동신호(FX)가 메인워드라인신호(MWLb)보다 빨리 고전압(VPP)레벨로 상승하는 경우 워드라인구동신호(FX)와 메인워드라인신호(MWLb)의 레벨차가 PMOS 트랜지스터(P1)의 문턱전압 이상인 경우가 발생할 수 있다. 이와 같은 경우 NMOS(N1)와 PMOS 트랜지스터(P1)이 동시에 턴온되어 워드라인구동신호(FX)에서 접지전압(Vss)으로 직접적인 누설전류(direct current)가 발생할 수 있어 이를 극복하고자 각 매트에 로우경로 인에이블신호(미도시)를 지연하는 지연부를 각각 구비하여 메인워드라인신호(MWLb)가 고전압(VPP)레벨로 구동된 이후에 워드라인구동신호(FX)가 고전압(VPP)레벨로 구동되게 사용하고 있다.
하지만 각 매트에 로우경로 인에이블신호(미도시)를 지연하는 지연부가 구비되면 레이아웃 면적이 증가하게 된다. 또한 PVT(Process Voltage Temperature)특성에 의해 각 매트의 지연부의 지연량이 차이가 나게 되고, 만약 지연량이 부족한 경우, 앞서 설명한 바와 같이 NMOS(N1)와 PMOS 트랜지스터(P1)가 동시에 턴온되어 워드라인구동신호(FX)에서 접지전압(Vss)으로 직접적인 누설전류(direct current)가 발생할 수 있다.
따라서, 본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 하나의 지연부로 모든 매트의 워드라인을 고전압 레벨로 구동하는 시간을 동시에 조절하여 누설전류가 발생하지 않는 워드라인 구동회로를 개시한다.
이를 위해, 본 발명은 로우어드레스 인에이블신호에 응답하여 로우어드레스를 디코딩하여 매트선택신호를 생성하는 어드레스 디코더, 테스트모드신호에 응답하여 상기 로우어드레스 인에이블신호를 소정구간 반전 지연하여 지연신호로 출력하는 지연부 및 매트선택신호에 응답하여 구동되고, 상기 지연신호 또는 뱅크선택신호가 인에이블되는 시점에 고전압 레벨로 워드라인을 구동하기 위한 로우경로 인에이블신호를 생성하는 매트를 포함하는 워드라인 구동회로를 제공한다.
또한, 본 발명은 로우어드레스 인에이블신호에 응답하여 로우어드레스를 디코딩하여 매트선택신호를 생성하는 어드레스 디코더, 테스트모드신호에 응답하여 선택신호의 로직레벨에 따라 상기 로우어드레스 인에이블신호의 지연시간을 조절하여 지연신호로 출력하는 지연부 및 매트선택신호에 응답하여 구동되고, 상기 지연신호 또는 뱅크선택신호가 인에이블되는 시점에 고전압 레벨로 워드라인을 구동하기 위한 로우경로 인에이블신호를 생성하는 매트를 포함하는 워드라인 구동회로를 제공한다.
도 1 은 종래기술에 따른 서브워드라인 구동회로의 회로도이다.
도 2 는 본 발명의 일 실시예에 따른 워드라인 구동회로의 블럭도이다.
도 3 은 본 발명의 또 다른 실시예에 따른 워드라인 구동회로의 블럭도이다.
도 4 는 도 3에 도시된 지연부의 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2 은 본 발명의 일 실시예에 따른 워드라인 구동회로의 블럭도이다.
워드라인 구동회로는, 도 2에 도시된 바와 같이, 어드레스 디코더(10), 지연부(20) 및 제1 내지 제32 매트(MAT1~MAT32)를 포함한다.
어드레스 디코더(10)는 로우어드레스 인에이블신호(XAE)가 로직로우레벨에서 로직하이레벨로 인에이블되면 로우어드레스(AX<9:13>)를 디코딩하여 로우어드레스 인에이블신호(XAE)가 로직하이레벨로 천이되는 시점에 로직하이레벨로 천이되는 매트선택신호(LAX<1:32>)를 생성한다. 여기서, 로우어드레스(AX<9:13>)를 디코딩하여 생성되는 매트선택신호(LAX<1:32>)는 실시예에 따라 다양하게 생성될 수 있다.
지연부(20)는 테스트모드신호(TM)가 로직하이레벨로 인에이블되면 로우어드레스 인에이블신호(XAE)가 로직하이레벨로 인에이블되는 시점을 소정구간 지연하여 로직하이레벨에서 로직로우레벨로 천이하는 지연신호(VPPCD)를 생성한다. 여기서, 테스트모드신호(TM)는 메인워드라인신호(MWLb)가 선택되지 않은 상태에서 워드라인구동신호(FX)가 선택되어 메인워드라인신호(MWLb) 및 워드라인구동신호(FX)가 고전압(VPP)레벨로 구동되면 로직하이레벨로 인에이블되는 신호이다.
제1 매트(MAT1)는 제1 뱅크선택신호 생성부(BK1) 및 제1 스위치부(SW1)를 포함한다.
제1 뱅크선택신호 생성부(BK1)는 제1 매트선택신호(LAX<1>)를 반전 버퍼링하여 제1 매트선택신호(LAX<1>)가 로직하이레벨로 천이하는 시점에 로직로우레벨로 천이하는 제1 뱅크선택신호(BSb<1>)를 생성한다.
제1 스위치부(SW1)는 테스트모드신호(TM)가 로직하이레벨로 인에이블되는 경우 제1 스위치(T1)는 턴오프되고, 제2 스위치(T2)가 턴온되어 지연신호(VPPCD)를 로우경로 인에이블신호(XDECEN)로 출력하고, 테스트모드신호(TM)가 로직로우레벨로 디스에이블되는 경우 제1 스위치(T1)가 턴온되고 제2 스위치(T2)가 턴오프되어 제1 뱅크선택신호(BSb<1>)를 로우경로 인에이블신호(XDECEN)로 출력한다.
제2 내지 제32 매트(MAT2~MAT32)는 제2 내지 제32 매트선택신호(LAX<2:32>)가 인에이블되는 경우 제1 매트(MAT1)와 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
이상 설명한 워드라인 구동회로의 동작을 로우어드레스 인에이블신호(XAE)가 로직로우레벨에서 로직하이레벨로 인에이블되어 로우어드레스(AX<9:13>)에 따라 제1 매트(MAT1)가 선택되고, 메인워드라인신호(MWLb) 및 워드라인구동신호(FX)가 고전압(VPP)레벨로 구동되어 테스트모드신호(TM)가 로직하이레벨로 인에이블되는 경우를 예를 들어 설명하면 다음과 같다.
어드레스 디코더(10)는 로우어드레스 인에이블신호(XAE)가 로직로우레벨에서 로직하이레벨로 인에이블되어 입력되면 로우어드레스(AX<9:13>)를 디코딩하여 로우어드레스 인에이블신호(XAE)가 로직하이레벨로 천이되는 시점에 제1 매트선택신호(LAX<1>)를 로직하이레벨로 인에이블시키고, 제2 내지 제32 매트선택신호(LAX<2:32>)는 로직로우레벨로 디스에이블시킨다.
지연부(20)는 테스트모드신호(TM)가 로직하이레벨로 입력되면 로우어드레스 인에이블신호(XAE)가 로직하이레벨로 천이되는 시점을 소정구간 반전 지연한 지연신호(VPPCD)를 출력한다.
제1 매트(MAT1)의 제1 뱅크선택신호 생성부(BK1)는 제1 매트선택신호(LAX<1>)를 반전 버퍼링하여 제1 매트선택신호(LAX<1>)가 로직하이레벨로 천이하는 시점에 로직로우레벨로 천이하는 제1 뱅크선택신호(BSb<1>)를 생성하고, 제1 스위치부(SW1)는 테스트모드신호(TM)의 로직하이레벨에 응답하여 제1 스위치(T1)는 턴오프되고, 제2 스위치(T2)가 턴온되어 지연신호(VPPCD)를 로우경로 인에이블신호(XDECEN)로 출력한다.
이와 같이 본 발명의 워드라인 구동회로는 메인워드라인신호(MWLb) 및 워드라인구동신호(FX)가 고전압(VPP)레벨로 구동되면 테스트모드로 진입하여 하나의 지연부를 통하여 각 매트의 워드라인구동신호(FX)를 소정구간 지연된 시점에 고전압(VPP)레벨로 생성하기 때문에 누설전류(direct current)의 발생이 없어 전력소모가 작다. 또한 각 매트의 지연부를 하나의 지연부로 통합하여 레이아웃 면적이 줄어든다.
도 3 은 본 발명의 또 다른 실시예에 따른 워드라인 구동회로의 블럭도이다.
워드라인 구동회로는, 도 3에 도시된 바와 같이, 어드레스 디코더(10), 지연부(20) 및 제1 내지 제32 매트(MAT1~MAT32)를 포함한다.
어드레스 디코더(10)는 로우어드레스 인에이블신호(XAE)가 로직로우레벨에서 로직하이레벨로 인에이블되면 로우어드레스(AX<9:13>)를 디코딩하여 로우어드레스 인에이블신호(XAE)가 로직하이레벨로 천이되는 시점에 로직하이레벨로 천이되는 매트선택신호(LAX<1:32>)를 생성한다. 여기서, 로우어드레스(AX<9:13>)를 디코딩하여 생성되는 매트선택신호(LAX<1:32>)는 실시예에 따라 다양하게 생성될 수 있다.
지연부(20)는, 도 4에 도시된 바와 같이, 논리부(21), 지연시간 조절부(22) 및 멀티플렉서(23)를 포함한다.
논리부(21)는 테스트모드신호(TM)가 로직하이레벨로 인에이블되면 로우어드레스 인에이블신호(XAE)를 반전 버퍼링하여 딜레이신호(Delay)로 출력하고, 테스트모드신호(TM)가 로직로우레벨로 디스에이블되면 딜레이신호(Delay)를 로직하이레벨로 디스에이블 시킨다. 여기서, 테스트모드신호(TM)는 메인워드라인신호(MWLb)가 선택되지 않은 상태에서 워드라인구동신호(FX)가 선택되어 메인워드라인신호(MWLb) 및 워드라인구동신호(FX)가 고전압(VPP)레벨로 구동되면 로직하이레벨로 인에이블되는 신호이다.
지연시간 조절부(22)는 딜레이신호(Delay)를 제1 딜레이신호(D1)로 생성하고, 제1 딜레이신호(D1)를 지연하여 제2 딜레이신호(D2)를 생성하는 제1 지연부(220), 제2 딜레이신호(D2)를 지연하여 제3 딜레이신호(D3)를 생성하는 제2 지연부(221), 제3 딜레이신호(D3)를 지연하여 제4 딜레이신호(D4)를 생성하는 제3 지연부(222), 제4 딜레이신호(D4)를 지연하여 제5 딜레이신호(D5)를 생성하는 제4 지연부(223) 및 제5 딜레이신호(D5)를 지연하여 제6 딜레이신호(D6)를 생성하는 제5 지연부(224)를 포함한다. 여기서 제1 내지 제6 딜레이신호(D1~D6)는 제1 딜레이신호(D1)를 기준으로 순차적으로 지연량이 증가하여 생성된다.
멀티플렉서(23)는 선택적으로 인에이블되는 제1 내지 제6 선택신호(SEL<1:6>)의 로직레벨에 따라 제1 내지 제6 딜레이신호(D1~D6)를 선택하여 지연신호(VPPCD)로 출력한다. 여기서 제1 내지 제6 선택신호(SEL<1:6>)는 지연량을 테스트하여 적절한 지연시간을 갖는 지연신호(VPPCD)를 생성하기 위해 입력되는 신호이다.
제1 매트(MAT1)는 제1 뱅크선택신호 생성부(BK1) 및 제1 스위치부(SW1)를 포함한다.
제1 뱅크선택신호 생성부(BK1)는 제1 매트선택신호(LAX<1>)를 반전 버퍼링하여 제1 매트선택신호(LAX<1>)가 로직하이레벨로 천이하는 시점에 로직로우레벨로 천이하는 제1 뱅크선택신호(BSb<1>)를 생성한다.
제1 스위치부(SW1)는 테스트모드신호(TM)가 로직하이레벨로 인에이블되는 경우 제1 스위치(T1)는 턴오프되고, 제2 스위치(T2)가 턴온되어 지연신호(VPPCD)를 로우경로 인에이블신호(XDECEN)로 출력하고, 테스트모드신호(TM)가 로직로우레벨로 디스에이블되는 경우 제1 스위치(T1)가 턴온되고 제2 스위치(T2)가 턴오프되어 제1 뱅크선택신호(BSb<1>)를 로우경로 인에이블신호(XDECEN)로 출력한다.
제2 내지 제32 매트(MAT2~MAT32)는 제2 내지 제32 매트선택신호(LAX<2:32>)가 인에이블되는 경우 제1 매트(MAT1)와 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
이상 설명한 워드라인 구동회로의 동작을 로우어드레스 인에이블신호(XAE)가 로직로우레벨에서 로직하이레벨로 인에이블되어 로우어드레스(AX<9:13>)에 따라 제1 매트(MAT1)가 선택되고, 메인워드라인신호(MWLb) 및 워드라인구동신호(FX)가 고전압(VPP)레벨로 구동되어 테스트모드신호(TM)가 로직하이레벨로 인에이블되고 제2 선택신호(SEL<2>)가 인에이블되는 경우를 예를 들어 설명하면 다음과 같다.
어드레스 디코더(10)는 로우어드레스 인에이블신호(XAE)가 로직로우레벨에서 로직하이레벨로 인에이블되어 입력되면 로우어드레스(AX<9:13>)를 디코딩하여 로우어드레스 인에이블신호(XAE)가 로직하이레벨로 천이되는 시점에 제1 매트선택신호(LAX<1>)는 로직하이레벨로 인에이블시키고, 제2 내지 제32 매트선택신호(LAX<2:32>)는 로직로우레벨로 디스에이블시킨다.
지연부(20)의 논리부(21)는 테스트모드신호(TM)가 로직하이레벨로 인에이블되면 로우어드레스 인에이블신호(XAE)를 반전 버퍼링하여 로직하이레벨에서 로직로우레벨로 천이하는 딜레이신호(Delay)를 출력한다.
지연시간 조절부(22)는 딜레이신호(Delay)를 제1 딜레이신호(D1)를 기준으로 로직로우레벨로 천이하는 지연량이 증가하는 제1 내지 제6 딜레이신호(D1~D6)를 생성한다.
멀티플렉서(230)는 제2 선택신호(SEL<2>)의 로직하이레벨에 응답하여 제2 딜레이신호(D2)를 지연신호(VPPCD)로 출력한다.
제1 매트(MAT1)의 제1 뱅크선택신호 생성부(BK1)는 제1 매트선택신호(LAX<1>)를 반전 버퍼링하여 제1 매트선택신호(LAX<1>)가 로직하이레벨로 천이하는 시점에 로직로우레벨로 천이하는 제1 뱅크선택신호(BSb<1>)를 생성하고, 제1 스위치부(SW1)는 테스트모드신호(TM)의 로직하이레벨에 응답하여 제1 스위치(T1)는 턴오프되고, 제2 스위치(T2)가 턴온되어 지연신호(VPPCD)를 로우경로 인에이블신호(XDECEN)로 출력한다.
이와 같이 본 발명의 워드라인 구동회로는 메인워드라인신호(MWLb)가 선택되지 않은 상태에서 워드라인구동신호(FX)가 선택될 때 제1 내지 제6 선택신호(SEL<1:6>)의 로직레벨에 따라 각 매트의 고전압(VPP)레벨로 생성되는 워드라인구동신호(FX)의 지연량을 조절하기 때문에 적절한 지연량을 갖는 워드라인 구동신호를 생성하여 누설전류(direct current)의 발생이 없어 전력소모가 작다.
10. 어드레스 디코더 20. 지연부
21. 논리부 22. 지연시간 조절부
23. 멀티플렉서
MAT1 ~ MAR32: 제1 내지 제32 매트
BK1 ~ BK32 : 제1 내지 제32 뱅크선택신호 생성부
SW1 ~ SW32: 제1 내지 제32 스위치부

Claims (10)

  1. 로우어드레스 인에이블신호에 응답하여 로우어드레스를 디코딩하여 매트선택신호를 생성하는 어드레스 디코더;
    테스트모드신호에 응답하여 상기 로우어드레스 인에이블신호를 소정구간 반전 지연하여 지연신호로 출력하는 지연부; 및
    매트선택신호에 응답하여 구동되고, 상기 지연신호 또는 뱅크선택신호가 인에이블되는 시점에 워드라인을 고전압 레벨로 구동하기 위한 로우경로 인에이블신호를 생성하는 매트를 포함하는 워드라인 구동회로.
  2. 제 1 항에 있어서, 상기 테스트모드신호가 인에이블되는 경우 상기 지연신호가 인에이블되는 시점에 상기 워드라인을 상기 고전압 레벨로 구동하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 뱅크선택신호가 인에이블되는 시점에 상기 워드라인을 상기 고전압 레벨로 구동하는 워드라인 구동회로.
  3. 제 1 항에 있어서, 상기 매트는
    상기 매트선택신호를 반전 버퍼링하여 상기 뱅크선택신호로 출력하는 뱅크선택신호 생성부; 및
    상기 테스트모드신호에 응답하여 상기 뱅크선택신호 또는 상기 지연신호를 로우경로 인에이블신호로 출력하는 스위치부를 포함하는 워드라인 구동회로.
  4. 제 3 항에 있어서, 상기 스위치부는
    상기 테스트모드신호가 디스에이블되면 상기 뱅크선택신호를 상기 로우경로 인에이블신호로 출력하는 제1 스위치; 및
    상기 테스트모드신호가 인에이블되면 소정구간 지연된 상기 지연신호를 상기 로우경로 인에이블신호로 출력하는 제2 스위치를 포함하는 워드라인 구동회로.
  5. 로우어드레스 인에이블신호에 응답하여 로우어드레스를 디코딩하여 매트선택신호를 생성하는 어드레스 디코더;
    테스트모드신호에 응답하여 선택신호의 로직레벨에 따라 상기 로우어드레스 인에이블신호의 지연량을 조절하여 지연신호로 출력하는 지연부; 및
    매트선택신호에 응답하여 구동되고, 상기 지연신호 또는 뱅크선택신호가 인에이블되는 시점에 워드라인을 고전압 레벨로 구동하기 위한 로우경로 인에이블신호를 생성하는 매트를 포함하는 워드라인 구동회로.
  6. 제 5 항에 있어서, 상기 테스트모드신호가 인에이블되는 경우 상기 지연신호가 인에이블되는 시점에 상기 워드라인을 상기 고전압 레벨로 구동하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 뱅크선택신호가 인에이블되는 시점에 상기 워드라인을 상기 고전압 레벨로 구동하는 워드라인 구동회로.
  7. 제 5 항에 있어서, 상기 지연부는
    상기 테스트모드신호에 응답하여 상기 로우어드레스 인에이블신호를 버퍼링하여 딜레이신호로 출력하는 논리부;
    상기 딜레이신호를 서로 다른 지연량을 갖는 제1 내지 제6 딜레이신호로 생성하는 지연시간 조절부; 및
    선택적으로 인에이블되는 상기 선택신호의 로직레벨에 따라 상기 제1 내지 제6 딜레이신호를 상기 지연신호로 출력하는 멀티플렉서를 포함하는 워드라인 구동회로.
  8. 제 7 항에 있어서, 상기 제1 내지 제6 딜레이신호는 제1 딜레이신호를 기준으로 순차적으로 지연량이 증가하는 워드라인 구동회로.
  9. 제 5 항에 있어서, 상기 매트는
    상기 매트선택신호를 버퍼링하여 뱅크선택신호로 출력하는 뱅크선택신호 생성부; 및
    상기 테스트모드신호에 응답하여 상기 뱅크선택신호 또는 상기 지연신호를 로우경로 인에이블신호로 출력하는 스위치부;
  10. 제 3 항에 있어서, 상기 스위치부는
    상기 테스트모드신호가 디스에이블되면 상기 뱅크선택신호를 상기 로우경로 인에이블신호로 출력하는 제1 스위치; 및
    상기 테스트모드신호가 인에이블되면 소정구간 지연된 상기 지연신호를 상기 로우경로 인에이블신호로 출력하는 제2 스위치를 포함하는 워드라인 구동회로.
KR1020100119726A 2010-11-29 2010-11-29 워드라인 구동회로 KR20120058098A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100119726A KR20120058098A (ko) 2010-11-29 2010-11-29 워드라인 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100119726A KR20120058098A (ko) 2010-11-29 2010-11-29 워드라인 구동회로

Publications (1)

Publication Number Publication Date
KR20120058098A true KR20120058098A (ko) 2012-06-07

Family

ID=46609781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100119726A KR20120058098A (ko) 2010-11-29 2010-11-29 워드라인 구동회로

Country Status (1)

Country Link
KR (1) KR20120058098A (ko)

Similar Documents

Publication Publication Date Title
US9330750B2 (en) Integrated circuit using method for setting level of reference voltage
US9373378B1 (en) Semiconductor device for driving sub word lines
KR100920843B1 (ko) 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
US20150155023A1 (en) Semiconductor memory device
US9142325B2 (en) Semiconductor memory device for performing repair operation
KR20120087626A (ko) 반도체 메모리 장치
JP4164846B2 (ja) 複数のアドレスバッファとカラムプリデコーダとの間で共通アドレスバスラインを利用する半導体メモリ素子
US8437205B2 (en) Semiconductor memory apparatus
JP2008165956A (ja) 選択的にネガティブワード線を駆動する半導体メモリ装置。
KR101020297B1 (ko) 워드라인 구동회로
US7596051B2 (en) Semiconductor memory integrated circuit
KR20120058098A (ko) 워드라인 구동회로
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR20190070158A (ko) 어드레스 디코더 및 이를 포함하는 반도체 메모리 장치
US8885436B2 (en) Semiconductor memory device and method of driving the same
KR100997430B1 (ko) 반도체 메모리의 데이터 입력장치 및 그 제어방법
KR101013443B1 (ko) 테스트 회로를 포함하는 반도체 메모리 장치
KR100968155B1 (ko) 반도체 메모리 장치
KR102471413B1 (ko) 반도체 장치
KR20100038003A (ko) 반도체 메모리 장치
KR20080040218A (ko) 반도체 메모리 장치의 프리차지 시간 제어 장치
US10147476B2 (en) Semiconductor device, semiconductor system with the semiconductor device and method of driving the semiconductor system capable of performing refresh operations in units of groups of semiconductor devices
KR100956777B1 (ko) 어드레스 래치 회로 및 이를 이용한 반도체 메모리 장치
KR20100076808A (ko) 반도체 메모리장치의 뱅크제어회로
KR20100001833A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination