KR20120051912A - 불평형 전원을 보정하기 위한 장치 및 그 방법 - Google Patents

불평형 전원을 보정하기 위한 장치 및 그 방법 Download PDF

Info

Publication number
KR20120051912A
KR20120051912A KR1020100113281A KR20100113281A KR20120051912A KR 20120051912 A KR20120051912 A KR 20120051912A KR 1020100113281 A KR1020100113281 A KR 1020100113281A KR 20100113281 A KR20100113281 A KR 20100113281A KR 20120051912 A KR20120051912 A KR 20120051912A
Authority
KR
South Korea
Prior art keywords
signal
phase
component
balanced
normal
Prior art date
Application number
KR1020100113281A
Other languages
English (en)
Other versions
KR101174396B1 (ko
Inventor
조창희
권순만
김종율
전진홍
최홍관
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020100113281A priority Critical patent/KR101174396B1/ko
Publication of KR20120051912A publication Critical patent/KR20120051912A/ko
Application granted granted Critical
Publication of KR101174396B1 publication Critical patent/KR101174396B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks

Abstract

본 발명에 의한 불평형 전원을 보정하기 위한 장치 및 그 방법이 개시된다.
본 발명에 따른 계통연계 인버터 내에서의 불평형 전원을 보정하기 위한 장치는 3상 전류 신호로부터 가상의 평형 3상 신호를 생성하는 제1 신호처리부; 상기 제1 신호처리부에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전류 신호로 출력하는 제1 3상/2상 변환부; 3상 전압 신호로부터 가상의 평형 3상 신호를 생성하는 제2 신호처리부; 및 상기 제2 신호처리부에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전압 신호로 출력하는 제2 3상/2상 변환부를 포함하는 것을 특징으로 한다.
본 발명은 각 성분을 개별적으로 제어하는 것이 가능할 뿐 아니라, 시스템의 동적 특성을 악화시키지 않아 제어 성능의 안정성과 응답성을 향상 시킬 수 있다.

Description

불평형 전원을 보정하기 위한 장치 및 그 방법{Apparatus for compensating asymmetric power signals and method thereof}
본 발명은 불평형 전원의 보정 방안에 관한 것으로, 대칭 좌표법을 이용하여 불평형 전원 신호를 정상분 신호, 역상분 신호, 영상분 신호의 세가지로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 생성함으로써, 제어 성능의 악화나 특성 열화를 개선할 수 있는 불평형 전원을 보정하기 위한 장치 및 그 방법에 관한 것이다.
현재 산업용 3상 교류 전동기를 제어하기 위한 전력변환 장치나 태양광, 풍력, 및 연료전지 등 신재생 에너지 전원을 전력 계통에 연계하기 위한 계통연계 인버터는 계측된 3상의 전원 신호를 고정 좌표계에서 일정 주파수로 회전하는 동기 좌표계로 변환하여 전동기의 속도나 인버터의 출력을 순시 제어하는 일명 벡터 제어 방식을 적용하는 것이 일반적이다. 이 경우 3상의 고정 좌표계를 2상의 동기 좌표계로 변환하는 과정에서 입력 3상 신호의 평형 상태를 가정하여 변환을 수행하는데 입력 신호에 불평형이 존재하는 경우 변환된 신호가 일정치 못하고 진동하며 이로 인하여 본래의 제어 목표를 달성하는데 어려움이 존재한다.
이를 해결하기 위하여, 좌표 변환된 신호에 저역 통과 필터를 적용하여 불필요한 신호의 변동을 줄이는 방식이 대부분이지만 저역 통과 필터로 인해서 정상 상태 오차나 제어 응답이 늦어지는 등 또 다른 문제를 갖고 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 대칭 좌표법을 이용하여 불평형 전원 신호를 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 생성함으로써, 제어 성능의 악화나 특성 열화를 향상시킬 수 있는 불평형 전원을 보정하기 위한 장치 및 그 방법을 제공하는데 있다.
이를 위하여, 본 발명의 다른 한 관점에 따른 계통연계 인버터 내에서의 불평형 전원을 보정하기 위한 장치는 3상 전류 신호로부터 가상의 평형 3상 신호를 생성하는 제1 신호처리부; 상기 제1 신호처리부에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전류 신호로 출력하는 제1 3상/2상 변환부; 3상 전압 신호로부터 가상의 평형 3상 신호를 생성하는 제2 신호처리부; 및 상기 제2 신호처리부에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전압 신호로 출력하는 제2 3상/2상 변환부를 포함하는 것을 특징으로 한다.
바람직하게, 상기 제1 신호처리부는 대칭 좌표법을 이용하여 3상 전류 신호를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 것을 특징으로 한다.
바람직하게, 상기 제1 신호처리부는 디지털 변환된 3상 전류 신호를 대칭 좌표법을 이용하여 정상성분 신호, 역상성분 신호, 영상성분 신호로 분리하는 대칭좌표 변환부; 상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성부; 상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성부; 및 상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성부를 포함하는 것을 특징으로 한다.
필요에 따라, 상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 각각은 다음의 수학식
Figure pat00001
에 의해 구하고, 여기서 상기 α는 페이서 연사자로서 벡터 신호를 120도(2π/3) 회전시키는 역할을 하는 것을 특징으로 한다.
필요에 따라, 상기 평형 3상 신호는 다음의 수학식
Figure pat00002
에 의해 구하고, 여기서 상기 V는 상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 중 어느 하나인 것을 특징으로 한다.
바람직하게, 상기 제2 신호처리부는 대칭 좌표법을 이용하여 3상 전압 신호를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 것을 특징으로 한다.
바람직하게, 상기 제2 신호처리부는 디지털 변환된 3상 전압 신호를 대칭 좌표법을 이용하여 정상성분 신호, 역상성분 신호, 영상성분 신호로 분리하는 대칭좌표 변환부; 상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성부; 상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성부; 및 상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성부를 포함하는 것을 특징으로 한다.
본 발명의 다른 한 관점에 따른 계통연계 인버터 내에서의 불평형 전원을 보정하기 위한 방법은 (a)3상 전류 신호로부터 가상의 평형 3상 신호를 생성하는 제1 신호처리 단계; (b)상기 제1 신호처리 단계에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전류 신호로 출력하는 제1 3상/2상 변환 단계; (c)3상 전압 신호로부터 가상의 평형 3상 신호를 생성하는 제2 신호처리 단계; 및 (d)상기 제2 신호처리 단계에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전압 신호로 출력하는 제2 3상/2상 변환 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 (a) 단계는 (a-1)디지털 변환된 3상 전류 신호를 대칭 좌표법을 이용하여 3상 전류 신호를 세 가지의 정상성분 신호, 역상성분 신호, 영상성분 신호로 분리하는 단계; 및 (a-2)각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 (a-2) 단계는 (a-21)상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성 단계; (a-22)상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성 단계; 및 (a-23)상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성 단계를 포함하는 것을 특징으로 한다.
필요에 따라, 상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 각각은 다음의 수학식
Figure pat00003
에 의해 구하고, 여기서 상기 α는 페이서 연사자로서 벡터 신호를 120도(2π/3) 회전시키는 역할을 하는 것을 특징으로 한다.
필요에 따라, 상기 평형 3상 신호는 다음의 수학식
Figure pat00004
에 의해 구하고, 여기서 상기 V는 상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 중 어느 하나인 것을 특징으로 한다.
바람직하게, 상기 (c) 단계는 (c-1)디지털 변환된 3상 전압 신호를 대칭 좌표법을 이용하여 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리하는 단계; 및 (c-2)각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 (c-2) 단계는 (c-21)상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성 단계; (c-2)상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성 단계; 및 (c-3)상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성 단계를 포함하는 것을 특징으로 한다.
이를 통해, 본 발명은 대칭 좌표법을 이용하여 불평형 전원 신호를 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 생성함으로써, 각 성분을 개별적으로 제어하는 것이 가능할 수 있는 효과가 있다.
또한, 본 발명은 대칭 좌표법을 이용하여 불평형 전원 신호를 정상분 신호, 역상분 신호, 영상분 신호의 세가지로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 생성함으로써, 시스템의 동적 특성을 악화시키지 않고 제어 성능의 안정성과 응답성을 향상 시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 개략적인 시스템을 나타내는 예시도이다.
도 2는 도 1에 도시된 제1 신호 처리부(220a)의 상세한 구성을 나타내는 예시도이다.
도 3은 본 발명의 실시예에 따른 크기 불평형이 존재하는 경우의 신호처리 방식을 설명하기 위한 예시도이다.
도 4는 본 발명의 실시예에 따른 크기 불평형이 존재하는 경우의 시뮬레이션 결과를 나타내는 예시도이다.
도 5는 본 발명의 실시예에 따른 위상 불평형이 존재하는 경우의 신호처리 방식을 설명하기 위한 예시도이다.
도 6은 본 발명의 실시예에 따른 위상 불평형이 존재하는 경우의 시뮬레이션 결과를 나타내는 예시도이다.
이하에서는, 본 발명의 실시예에 따른 불평형 전원을 보정하기 위한 장치 및 그 방법을 첨부된 도 1 내지 도 6을 참조하여 상세히 설명한다. 이러한 본 발명의 실시 형태는 당업자가 본 발명을 용이하게 이해할 수 있도록 제공되는 것이며 본 발명의 실시 범위가 기재된 실시 형태에 한정되는 것은 아니다.
본 발명은 대칭 좌표법을 이용하여 불평형 전원 신호를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 생성함으로써 불평형 전원을 보정할 수 있다.
도 1은 본 발명의 실시예에 따른 개략적인 시스템을 나타내는 예시도이다.
도 1에 도시한 바와 같이, 본 발명에 따른 시스템은 신재생 에너지인 풍력 발전 또는 태양광 발전 시스템으로서, DC 전원부(100), 계통연계 인버터(200), 및 스위치(300) 등을 포함하여 구성될 수 있다. 이렇게 구성된 본 발명에 따른 시스템 예컨대, 태양광 발전 시스템은 태양 전지 패널에서 생성된 직류 전력을 DC 전원부(100), 계통연계 인버터(200), 및 스위치(300)를 통해 부하/계통으로 공급하게 된다.
DC 전원부(100)는 생성된 직류 전력을 전압, 및 전류 조건을 맞춰 변환시킬 수 있는데, 예컨대, DC/DC 컨버터를 사용하는 것이 바람직하다.
계통연계 인버터(200)는 직류전력을 교류전력으로 변환하고, 그 변환된 교류전력을 상용 전력 계통과 연계하여 공급할 수 있는데, 3상 인버터(210), 제1 신호처리부(220a), 제2 신호처리부(220b), 제1 3상/2상 변환부(230a), 제2 3상/2상 변환부(230b), 출력 계산부(240), 출력 제어기(250), 전류 제어기(260), 2상/3상 변환부(270), 및 PWM 발생부(280) 등으로 이루어질 수 있다.
3상 인버터(210)는 IGBT(Insulated Gate Bipolar Transistor) 풀 브리지로 구성되는데, 직류 전력을 인가받아 3상 전류 신호 Iabc, 및 3상 전압 신호 Vabc를 출력할 수 있다.
제1 신호처리부(220a)는 3상 전류 신호 Iabc로부터 가상의 평형 3상 신호를 생성할 수 있다. 그리고 제1 3상/2상 변환부(230a)는 생성된 3상 고정 좌표계의 평형 3상 신호를 2상 동기 좌표계의 전류 신호 Idq로 출력할 수 있다. 특히, 제1 신호처리부(220a)는 대칭 좌표법을 이용하여 3상 전류 신호Iabc를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성할 수 있다.
제2 신호처리부(220b)는 3상 전압 신호 Vabc로부터 가상의 평형 3상 신호를 생성할 수 있다. 그리고 제2 3상/2상 변환부(230b)는 생성된 3상 고정 좌표계의 평형 3상 신호를 2상 동기 좌표계의 전압 신호 Vdq로 출력할 수 있다. 특히, 제2 신호처리부(220b)는 대칭 좌표법을 이용하여 3상 전압 신호 Vabc를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성할 수 있다.
이때, 3상/2상 변환은 3상 고정 좌표계의 입력 신호가 D축과 Q축으로 구성된 2상 동기 좌표계의 출력 신호로 변환되기 때문에 DQ 변환으로 불리기도 한다.
출력 계산부(240)는 2상 동기 좌표계의 전류 신호 Idq, 및 전압 신호 Vdq를 근거로 유효 전력 값과 무효 전력 값을 계산할 수 있다.
출력 제어기(250)는 계산된 유효 전력 값과 무효 전력 값을 근거로 현재의 태양광 조건에서의 최대 출력을 내도록 설정되는 최대 출력점(Maximum Power Point Tracking; MPPT)의 출력오차를 줄이도록 제어하기 위한 제어신호 Idq*를 출력할 수 있다.
전류 제어기(260)는 제어신호 Idq*와 실제 전류 신호 Idq를 비교하여 그 비교한 결과에 따라 전류 제어를 수행하기 위한 제어 신호를 출력할 수 있다.
2상/3상 변환부(270)는 2상 동기 좌표계의 제어 신호를 3상 고정 좌표계의 전압 신호 Vabc*로 출력할 수 있다. PWM 발생부(280)는 전압 신호 Vabc*를 근거로 3상 인버터의 게이트를 구동하기 위한 구동 신호를 생성하여 출력할 수 있다.
도 2는 도 1에 도시된 제1 신호 처리부(220a)의 상세한 구성을 나타내는 예시도이다.
도 2에 도시한 바와 같이, 본 발명에 따른 제1 신호 처리부(220a)는 안티 알라이싱 필터부(anti aliasing filter)(221), A/D 변환부(222), 위상 검출부(223), 대칭좌표 변환부(224), 정상성분 합성부(225), 역상성분 합성부(226), 및 영상성분 합성부(227) 등을 포함하여 구성될 수 있다.
이때, 제2 신호 처리부(220b)도 제1 신호 처리부(220a)의 구성과 동일하다.
안티 알라이싱 필터부(anti aliasing filter)(221)는 알리아싱 현상을 없애기 위하여 입력되는 3상 전압 신호 Va, Vb, Vc를 필터링하고 A/D 변환부(222)는 이를 디지털 신호로 변환할 수 있다.
위상 검출부(223)는 디지털 변환된 3상 전압 신호 중 하나의 상을 선택하고 위상 동기 회로(Phase Locked Loop; PLL)을 이용하여 선택된 상의 위상을 검출할 수 있다.
대칭좌표 변환부(224)는 디지털 변환된 3상 전압 신호를 대칭 좌표법을 이용하여 정상성분 신호 V1, 역상성분 신호 V2, 영상성분 신호 V3로 분리할 수 있는데, 이들을 다음의 [수학식 1] 내지 [수학식 3]과 같이 나타낼 수 있다.
[수학식 1]
Figure pat00005
[수학식 2]
Figure pat00006
[수학식 3]
Figure pat00007
여기서, α는 페이서 연사자로서, 벡터 신호를 120도(2π/3) 회전시키는 역할을 한다. 이러한 α = 1∠120˚=
Figure pat00008
로 나타낼 수 있다.
정상성분 합성부(225)는 정상성분 신호 V1에 페이서 연산자 a를 적용함으로써, 다음의 [수학식 4]와 같이 새로운 평형 3상 신호
Figure pat00009
를 합성할 수 있다.
[수학식 4]
Figure pat00010
동일한 방법으로, 역상성분 합성부(226)는 정상성분 신호 V2에 페이서 연산자 a를 적용함으로써, 다음의 [수학식 5]와 같이 새로운 평형 3상 신호를 합성할 수 있다.
[수학식 5]
Figure pat00011
영상성분 합성부(227)는 정상성분 신호 V3에 페이서 연산자 a를 적용함으로써, 다음의 [수학식 6]과 같이 새로운 평형 3상 신호를 합성할 수 있다.
[수학식 6]
Figure pat00012
이렇게 합성된 정상성분 신호, 역상성분 신호, 및 영상성분 신호를 근거로 도 1에 도시된 본 발명은 출력 계산부(240), 출력 제어기(250), 전류 제어기(260) 등을 각각의 성분별로 구성할 수 있다. 그래서 정상성분의 제어는 최대 출력점 제어를 목표로 하고, 역상성분, 및 영상성분의 제어는 출려되지 않도록 제어하는 전원 불평형을 보상할 수 있는 계통연계 인버터의 구성이 가능하다.
이처럼, 본 발명은 신호 처리된 평형 3상 신호들 중에서 전원의 불평형으로 인한 역상성분과 영상성분을 배제하고 정상성분만으로 최대 출력점 제어를 수행하여 전원의 불평형으로 인한 출력 변동 영향을 최소화할 수 있다.
도 3은 본 발명의 실시예에 따른 크기 불평형이 존재하는 경우의 신호처리 방식을 설명하기 위한 예시도이다.
도 3에 도시한 바와 같이, 그림 (a)에서 특정 상 Vc이 다른 두 상 Va, Vb에 비해서 크기가 작은 불평형이 존재하는 경우 공간 벡터에 의한 정상성분은 V1과 동일하다. 정상성분 V1을 앞의 [수학식 4]를 이용하여 가상의 평형 정상성분 신호로 합성한 신호는 그림 (b)에서와 같으며 합성된 신호를 분석해 보면 위상은 원 신호와 동일하며 전체적으로 크기가 약간 줄어든 3상 평형 신호인 것을 알 수 있다.
도 4는 본 발명의 실시예에 따른 크기 불평형이 존재하는 경우의 시뮬레이션 결과를 나타내는 예시도이다.
도 4에 도시한 바와 같이, 크기 불평형이 존재한 경우의 본 발명의 신호처리를 적용하지 않은 경우와 적용한 경우의 3상/2상 변환(DQ변환) 결과를 디지털 시뮬레이션 방식으로 비교한 그림이다.
그림 (a)에서 3상 평형의 신호가 0.05초의 순간(416)에 하나의 상에 크기 불평형이 발생한 경우를 볼 수 있다. 그리고 그림 (b)에서 본 발명의 신호처리를 통해 만들어진 가상 평형신호로 원 신호가 불평형인 경우에도 평형을 유지함을 알 수 있다.
또한, 그림 (c)에서 원 신호의 DQ 변환한 결과로 신호의 크기와 위상에 불평형으로 인한 진동이 있음을 볼 수 있다. 그리고 그림 (d)에서 본 발명의 신호처리를 거쳐서 DQ 변환한 결과로 신호의 크기와 위상이 일정함을 볼 수 있다.
도 5는 본 발명의 실시예에 따른 위상 불평형이 존재하는 경우의 신호처리 방식을 설명하기 위한 예시도이다.
도 5에 도시한 바와 같이, 그림 (a)에서 특정 상 Vc이 다른 두 상 Va, Vb에 비해서 120도 보다 더 뒤진 위상 불평형이 존재하는 경우 공간 벡터에 의한 정상 성분은 V1과 동일하다. 정상성분 V1을 앞의 [수학식 4]를 이용하여 가상의 평형 정상성분 신호로 합성한 신호는 그림 (b)에서와 같으며 합성된 신호는 원 신호와 크기가 동일하며 전체적으로 위상이 약간 지연된 3상 평형신호 임을 알 수 있다.
도 6은 본 발명의 실시예에 따른 위상 불평형이 존재하는 경우의 시뮬레이션 결과를 나타내는 예시도이다.
도 6에 도시한 바와 같이, 위상 불평형이 존재한 경우의 본 발명의 신호처리를 적용하지 않은 경우와 적용한 경우의 3상/2상 변환(DQ변환) 결과를 디지털 시뮬레이션 방식으로 비교한 그림이다.
그림 (a)에서 3상 평형의 신호가 0.05초의 순간(516)에 하나의 상에 위상 불평형이 발생한 경우를 볼 수 있다. 그림 (b)에서 본 발명의 신호처리를 통해 만들어진 가상 평형신호로 원 신호가 불평형인 경우에도 평형을 유지함을 알 수 있다.
또한, 그림 (c)에서 원 신호의 DQ 변환한 결과로 신호의 크기와 위상에서 불평형으로 인한 진동이 있음을 볼 수 있다. 그리고 그림 (d)에서 본 발명의 신호처리를 거쳐서 DQ 변환한 결과로 신호의 크기와 위상이 일정함을 볼 수 있다.
이처럼, 본 발명은 대칭 좌표법을 이용하여 불평형 전원 신호를 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 생성함으로써, 각 성분을 개별적으로 제어하는 것이 가능할 뿐 아니라, 시스템의 동적 특성을 악화시키지 않아 제어 성능의 안정성과 응답성을 향상 시킬 수 있다.
본 발명에 의한, 불평형 전원을 보정하기 위한 장치 및 그 방법은 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 변형, 응용 가능하며 상기 실시예에 한정되지 않는다. 또한, 상기 실시 예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적은 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형, 및 변경이 가능하므로 상기 실시 예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하여 판단되어야 한다.
100: DC 전원부
200: 계통연계 인버터
300: 스위치
210: 3상 인버터
220a: 제1 신호처리부
220b: 제2 신호처리부
221: 안티 알라이싱 필터부
222: A/D 변환부
223: 위상 검출부
224: 대칭좌표 변환부
225: 정상성분 합성부
226: 역상성분 합성부
227: 영상성분 합성부
230a: 제1 3상/2상 변환부
230b: 제2 3상/2상 변환부
240: 출력 계산부
250: 출력 제어기
260: 전류 제어기
270: 2상/3상 변환부
280: PWM 발생부

Claims (14)

  1. 계통연계 인버터 내에서의 불평형 전원을 보정하기 위한 장치에 있어서,
    3상 전류 신호로부터 가상의 평형 3상 신호를 생성하는 제1 신호처리부;
    상기 제1 신호처리부에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전류 신호로 출력하는 제1 3상/2상 변환부;
    3상 전압 신호로부터 가상의 평형 3상 신호를 생성하는 제2 신호처리부; 및
    상기 제2 신호처리부에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전압 신호로 출력하는 제2 3상/2상 변환부
    를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  2. 제1 항에 있어서,
    상기 제1 신호처리부는,
    대칭 좌표법을 이용하여 3상 전류 신호를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  3. 제2 항에 있어서,
    상기 제1 신호처리부는,
    디지털 변환된 3상 전류 신호를 대칭 좌표법을 이용하여 정상성분 신호, 역상성분 신호, 영상성분 신호로 분리하는 대칭좌표 변환부;
    상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성부;
    상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성부; 및
    상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성부를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  4. 제3 항에 있어서,
    상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 각각은,
    다음의 수학식
    Figure pat00013
    에 의해 구하고, 여기서 상기 α는 페이서 연사자로서 벡터 신호를 120도(2π/3) 회전시키는 역할을 하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  5. 제4 항에 있어서,
    상기 평형 3상 신호는,
    다음의 수학식
    Figure pat00014
    에 의해 구하고, 여기서 상기 V는 상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 중 어느 하나인 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  6. 제1 항에 있어서,
    상기 제2 신호처리부는,
    대칭 좌표법을 이용하여 3상 전압 신호를 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리한 후 각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  7. 제6 항에 있어서,
    상기 제2 신호처리부는,
    디지털 변환된 3상 전압 신호를 대칭 좌표법을 이용하여 정상성분 신호, 역상성분 신호, 영상성분 신호로 분리하는 대칭좌표 변환부;
    상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성부;
    상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성부; 및
    상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성부를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 장치.
  8. 계통연계 인버터 내에서의 불평형 전원을 보정하기 위한 방법에 있어서,
    (a)3상 전류 신호로부터 가상의 평형 3상 신호를 생성하는 제1 신호처리 단계;
    (b)상기 제1 신호처리 단계에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전류 신호로 출력하는 제1 3상/2상 변환 단계;
    (c)3상 전압 신호로부터 가상의 평형 3상 신호를 생성하는 제2 신호처리 단계; 및
    (d)상기 제2 신호처리 단계에서 생성된 3상 고정 좌표계의 상기 평형 3상 신호를 2상 동기 좌표계의 전압 신호로 출력하는 제2 3상/2상 변환 단계
    를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
  9. 제8 항에 있어서,
    상기 (a) 단계는,
    (a-1)디지털 변환된 3상 전류 신호를 대칭 좌표법을 이용하여 3상 전류 신호를 세 가지의 정상성분 신호, 역상성분 신호, 영상성분 신호로 분리하는 단계; 및
    (a-2)각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 단계를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
  10. 제9 항에 있어서,
    상기 (a-2) 단계는,
    (a-21)상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성 단계;
    (a-22)상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성 단계; 및
    (a-23)상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성 단계를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
  11. 제10 항에 있어서,
    상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 각각은,
    다음의 수학식
    Figure pat00015
    에 의해 구하고, 여기서 상기 α는 페이서 연사자로서 벡터 신호를 120도(2π/3) 회전시키는 역할을 하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
  12. 제11 항에 있어서,
    상기 평형 3상 신호는,
    다음의 수학식
    Figure pat00016
    에 의해 구하고, 여기서 상기 V는 상기 정상성분 신호, 상기 역상성분 신호, 및 상기 영상성분 신호 중 어느 하나인 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
  13. 제8 항에 있어서,
    상기 (c) 단계는,
    (c-1)디지털 변환된 3상 전압 신호를 대칭 좌표법을 이용하여 세 가지의 정상분 신호, 역상분 신호, 영상분 신호로 분리하는 단계; 및
    (c-2)각 신호의 위상과 크기를 이용하여 가상의 평형 3상 신호를 각각 생성하는 단계를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
  14. 제13 항에 있어서,
    상기 (c-2) 단계는,
    (c-21)상기 정상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 정상성분 합성 단계;
    (c-2)상기 역상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 역상성분 합성 단계; 및
    (c-3)상기 영상성분 신호에 페이서 연산자를 적용하여 새로운 평형 3상 신호를 합성하는 영상성분 합성 단계를 포함하는 것을 특징으로 하는 불평형 전원을 보정하기 위한 방법.
KR1020100113281A 2010-11-15 2010-11-15 불평형 전원을 보정하기 위한 장치 및 그 방법 KR101174396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113281A KR101174396B1 (ko) 2010-11-15 2010-11-15 불평형 전원을 보정하기 위한 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113281A KR101174396B1 (ko) 2010-11-15 2010-11-15 불평형 전원을 보정하기 위한 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20120051912A true KR20120051912A (ko) 2012-05-23
KR101174396B1 KR101174396B1 (ko) 2012-08-16

Family

ID=46268781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113281A KR101174396B1 (ko) 2010-11-15 2010-11-15 불평형 전원을 보정하기 위한 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101174396B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075453A (ko) * 2013-12-26 2015-07-06 주식회사 포스코 무효전력보상장치
KR101892123B1 (ko) * 2017-06-02 2018-08-30 서울과학기술대학교 산학협력단 불평형 계통에 연결 가능한 하이브리드 무정전 전원장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441763B1 (ko) * 2012-12-31 2014-09-17 주식회사 포스코아이씨티 영상분 전류 제어장치
KR101441762B1 (ko) * 2012-12-31 2014-09-17 주식회사 포스코아이씨티 영상분 전류 제어장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435503B1 (ko) * 1999-07-07 2004-06-10 주식회사 포스코 불평형 전원보상 및 순간 저전압보상 제어방법
JP2004159416A (ja) * 2002-11-06 2004-06-03 Fuji Electric Systems Co Ltd ３相−２相変換装置用不平衡補償装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075453A (ko) * 2013-12-26 2015-07-06 주식회사 포스코 무효전력보상장치
KR101892123B1 (ko) * 2017-06-02 2018-08-30 서울과학기술대학교 산학협력단 불평형 계통에 연결 가능한 하이브리드 무정전 전원장치

Also Published As

Publication number Publication date
KR101174396B1 (ko) 2012-08-16

Similar Documents

Publication Publication Date Title
Suul et al. Synchronous reference frame hysteresis current control for grid converter applications
Xiong et al. A novel PLL for grid synchronization of power electronic converters in unbalanced and variable-frequency environment
JP5226540B2 (ja) インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム
JP6615012B2 (ja) 無効電力補償装置
JP2009044897A (ja) 信号抽出回路及びそれを含む系統連系インバータ装置
Abdelrahem et al. Implementation and experimental investigation of a sensorless field-oriented control scheme for permanent-magnet synchronous generators
JP6300254B2 (ja) 電力変換装置用の制御装置、電力変換装置、およびそれらを用いた電動機駆動システム、圧縮機駆動システム、ガスタービン発電システム
KR101174396B1 (ko) 불평형 전원을 보정하기 위한 장치 및 그 방법
JP4867307B2 (ja) インバータのデッドタイム補償装置
Abbasi et al. IRFOC of induction motor drives under open-phase fault using balanced and unbalanced transformation matrices
Benchagra et al. Nonlinear control of DC-bus voltage and power for Voltage Source Inverter
JP5498100B2 (ja) インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム
Liu et al. Advanced sensorless power control strategy of renewable microgrids for reliability enhancement
KR101732028B1 (ko) 풍력 발전기 및 그의 계통연계점 불평형 전압 보상 제어 방법
Ni et al. Overview on fault-tolerant four-switch three-phase voltage source converters
Chabani et al. Implementation of direct stator voltage control of stand-alone DFIG-based wind energy conversion system
Abosh et al. Current control of permanent magnet synchronous machine with asymmetric phases
Zhang et al. Predictive encoderless control of back-to-back converter PMSG wind turbine systems with Extended Kalman Filter
Hemdani et al. FPGA-based sliding mode direct power control of three-phase PWM boost rectifier
Chibani et al. Five-Level NPC VSI: Different ways to balance input DC link voltages
Ghaffarpour et al. Implementation of drirect torque control method on brushless doubly fed induction machines in unbalenced situations
Li et al. Modulated Model Predictive Torque Control for Fault-Tolerant Inverter-Fed Induction Motor Drives With Single DC-Link Voltage Sensor
Campos et al. Control of a PMSG based wind power system using abc-frame under distorted and asymmetrical voltage conditions
EP3836331B1 (en) Power conversion device
JP6342354B2 (ja) 単独運転検出装置、単独運転検出装置の制御方法および系統連系インバータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee