KR101441762B1 - 영상분 전류 제어장치 - Google Patents

영상분 전류 제어장치 Download PDF

Info

Publication number
KR101441762B1
KR101441762B1 KR1020120158728A KR20120158728A KR101441762B1 KR 101441762 B1 KR101441762 B1 KR 101441762B1 KR 1020120158728 A KR1020120158728 A KR 1020120158728A KR 20120158728 A KR20120158728 A KR 20120158728A KR 101441762 B1 KR101441762 B1 KR 101441762B1
Authority
KR
South Korea
Prior art keywords
value
current
image minute
minute current
image
Prior art date
Application number
KR1020120158728A
Other languages
English (en)
Other versions
KR20140087919A (ko
Inventor
김태형
권병기
김윤현
Original Assignee
주식회사 포스코아이씨티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코아이씨티 filed Critical 주식회사 포스코아이씨티
Priority to KR1020120158728A priority Critical patent/KR101441762B1/ko
Publication of KR20140087919A publication Critical patent/KR20140087919A/ko
Application granted granted Critical
Publication of KR101441762B1 publication Critical patent/KR101441762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/24—Arrangements for preventing or reducing oscillations of power in networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/26—Arrangements for eliminating or reducing asymmetry in polyphase networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 영상분 전류 제어장치는 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 영상분 전류 기준값 생성부; 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 영상분 전류 측정값 검출부; 상기 제1 영상분 전류 측정값을 미리 설정된 필터를 통과시켜 가상전류로 변환하는 영상분 전류 변환부; 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및 동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값이 일치하도록 조절하여 영상분 전류의 과도상태가 안정화되도록 제어하는 과도 전류 제어부를 포함하고,
본 발명에 따르면 과도 상태에 있어 오버슈트 및 진동을 감소시켜 시스템의 신뢰성을 향상시키는 효과가 있다.

Description

영상분 전류 제어장치 {Apparatus for controlling zero-sequence current}
본 발명은 동기좌표 상에서 영상분 전류를 제어하는 영상분 전류 제어장치에 관한 것이다.
멀티레벨 인버터는, 각 상(Phase)마다 복수개의 단상 인버터(이하, '셀 인버터'라 함)를 직렬로 연결하고 각 셀 인버터 내에 저전압 전력용 반도체를 사용하여 고전압을 얻을 수 있는 고전압 대용량 인버터이다. 계통의 전력품질을 개선하고, 공급전압을 일정하기 유지하기 위해, 멀티레벨 인버터는 계통에 병렬 연결되어 계통의 무효전력을 보상할 수 있다.
계통에는 정상분 무효성분 전류, 역상분 무효성분 전류, 저주파 유효성분 전류, 고조파 전류 등이 발생된다. 그 중 역상분 무효성분 전력을 보상하는 경우 셀 인버터의 커패시터 양단 전압의 변동이 발생하는데, 이를 영상분 전류 제어를 통해 보상할 수 있다.
하지만, 종래기술에 따르면 영상분 전류를 제어할 때 과도 상태에서 오버슈트 또는 진동이 발생하게 되고, 이에 따라, 커패시터 양단 전압이 불규칙하게 변동되거나 지나치게 상승하는 문제가 있다.
이때, 과도상태의 안정성 향상을 위해 커패시터의 용량을 증가시킬 수 있는데, 종래기술에 따른 커패시터 용량의 증가는 전체 시스템의 부피 및 비용의 증가를 야기하여 문제된다. 따라서, 커패시터 용량을 증가시키는 방법 외에 우수한 과도 상태 특성이 구현된 영상분 전류 제어장치의 개발이 요구된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, APF(All Pass Filter)를 사용하여 생성된 가상전류를 이용하여 우수한 과도 상태 특성을 구현하는 동기좌표 상의 영상분 전류 제어장치 및 그 제어방법을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 영상분 전류 기준값을 사용하여 생성된 가상전류를 이용하여 우수한 과도 상태 특성을 구현하는 동기좌표 상의 영상분 전류 제어장치 및 그 제어방법을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 영상분 전류 기준값을 변형시켜 생성된 가상전류를 이용하여 우수한 과도 상태 특성을 구현하는 동기좌표 상의 영상분 전류 제어장치 및 그 제어방법을 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 영상분 전류 제어장치는, 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 제1 정지좌표 변환부; 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 제2 정지좌표 변환부; 상기 제2 영상분 전류 측정값을 미리 설정된 필터를 통과시켜 가상전류로 변환하는 가상전류 생성부; 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및 동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값을 조절하여 영상분 전류의 과도상태를 제어하는 영상분 전류 제어부를 포함한다.
또한, 상술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 영상분 전류 제어장치는, 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 제1 정지좌표 변환부; 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 제2 정지좌표 변환부; 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 제2 영상분 전류 기준값 및 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및 동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값을 조절하여 영상분 전류의 과도상태를 제어하는 영상분 전류 제어부를 포함한다.
또한, 상술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 영상분 전류 제어장치는 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 영상분 전류 기준값 생성부; 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 영상분 전류 측정값 검출부; 상기 제1 영상분 전류 측정값을 미리 설정된 필터를 통과시켜 가상전류로 변환하는 영상분 전류 변환부; 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및 동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값이 일치하도록 조절하여 영상분 전류의 과도상태가 안정화되도록 제어하는 과도 전류 제어부를 포함한다.
본 발명에 따르면 과도 상태에 있어 오버슈트 및 진동을 감소시켜 시스템의 신뢰성을 향상시키는 효과가 있다.
또한, 본 발명에 따르면 커패시터의 용량을 증가시키지 않고도 우수한 과도 상태 특성을 확보할 수 있어 전체 시스템 구현시 비용과 공간을 절약할 수 있는 효과가 있다.
도 1은 본 발명에 따른 영상분 전류 제어장치의 일 실시예를 나타내는 블록도이다.
도 2는 본 발명에 따른 영상분 전류 제어장치의 도 1에 따른 실시예에 있어서, 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 3은 본 발명에 따른 영상분 전류 제어장치의 도 1에 따른 실시예에 있어서, 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
도 4는 본 발명에 따른 영상분 전류 제어장치의 다른 실시예를 나타내는 블록도이다.
도 5는 본 발명에 따른 영상분 전류 제어장치의 도 4에 따른 실시예에 있어서, 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 6은 본 발명에 따른 영상분 전류 제어장치의 도 4에 따른 실시예에 있어서, 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
도 7은 본 발명에 따른 영상분 전류 제어장치의 다른 실시예를 나타내는 블록도이다.
도 8은 본 발명에 따른 영상분 전류 제어장치의 가상 전류 생성부의 일 실시예를 나타내는 도면이다.
도 9는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 10은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
도 11은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제1 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 12는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제1 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
도 13은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제2 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 14는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제2 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
도 15는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 대역폭 오차에 대한 제3 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 16은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 대역폭 오차에 대한 제3 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
도 17은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제4 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 18은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제4 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명에 따른 영상분 전류 제어장치는 멀티레벨 인버터에 있어서 영상분 전류를 제어하며, 멀티레벨 인버터는 각 상을 연결하는 리엑터를 포함한다.
<제1 실시예>
도 1은 본 발명에 따른 영상분 전류 제어장치의 일 실시예를 나타내는 블록도이다.
도 1에서 알 수 있듯이, 본 발명에 따른 영상분 전류 제어장치(100)는 제1 정지좌표 변환부(110), 제2 정지좌표 변환부(120), 가상 전류 생성부(130), 동기좌표 변환부(140), 및 영상분 전류 제어부(150)를 포함한다.
제1 정지좌표 변환부(110)는 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환한다.
멀티레벨 인버터를 제어하는 시스템 제어부는 계통에 출력하고자 하는 목표 전류값을 갖는다. 목표 전류값은 크기(Iz _ Mag) 및 위상(θе+φ)을 포함하는데, 제1 정지좌표 변환부(110)는 상기 목표 전류값의 크기(Iz _ Mag) 및 위상(θе+φ)을 입력받아 정지좌표 상의 제2 영상분 전류 기준값으로 변환한다.
일 실시예에 있어서 제2 영상분 전류 기준값은 이하 수학식 1과 같이 a상 및 b상의 정지좌표로 표현될 수 있다.
[수학식 1]
I* cza = -Iz _ Mag sin(θе+φ)
I* czb = Iz _ Mag cos(θе+φ)
제2 정지좌표 변환부(120)는 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환한다.
일 실시예에 있어서, 제2 정지좌표 변환부(120)는 멀티레벨 인버터의 출력이 계통에 연결되는 지점에 설치된 3상 출력 전류 센서를 통해 제1 영상분 전류 측정값을 센싱할 수 있다.
제1 영상분 전류 측정값은 정지좌표 상에서 교류로 표현되는 a상 및 b상의 제2 영상분 전류 측정값으로 변환된다.
가상 전류 생성부(130)는 상기 제2 영상분 전류 측정값을 미리 설정된 필터를 통과시켜 가상전류로 변환한다.
일 실시예에 있어서 상기 필터는 전역 통과 필터(All Pass Filter; APF)일 수 있다. 제2 영상분 전류 측정값은 전역 통과 필터를 통과하여 90도 위상 차를 갖는 가상전류로 변환될 수 있다. 이때, 전역 통과 필터의 차단 주파수(Wn)는 377rad/s(60Hz)를 사용할 수 있다.
동기좌표 변환부(140)는 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환한다.
동기좌표 변환부(140)는 일 실시예에 있어서, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값을 동기좌표 상의 직류값인 상기 제3 영상분 전류 기준값으로 변환하는 제1 동기좌표 변환부(142) 및 정지좌표 상의 교류값인 상기 가상전류를 동기좌표 상의 직류값인 상기 피드백 전류값으로 변환하는 제2 동기좌표 변환부(144)를 포함할 수 있다.
제1 동기좌표 변환부(142)는 일 실시예에 있어서, 정지좌표 상에서 교류값으로 표현되는 제2 영상분 전류 기준값(I* cza = -Iz _ Mag sin(θе+φ), I* czb = Iz _ Mag cos(θе+φ))을 동기좌표 상에서 직류값으로 표현되는 제3 영상분 전류 기준값(I* czd, I* czq)으로 변환한다.
제3 영상분 전류 기준값은 일 실시예에 있어서 수학식 2와 같이 d상 및 q상의 동기좌표로 표현될 수 있다.
[수학식 2]
I* czd = 0
I* czq = I* z_ mag
제2 동기좌표 변환부(144)는 일 실시예에 있어서, 가상전류를 정지좌표 상의 a상(Icza)으로 입력받고, 제2 영상분 전류 측정값을 정지좌표 상의 b상(Iczb)으로 입력받아, 가상전류 및 제2 영상분 전류 측정값을 동기좌표 상의 직류값인 피드백 전류값(Iczd, Iczq)으로 변환한다.
영상분 전류 제어부(150)는 상기 제3 영상분 전류 기준값 및 피드백 전류값을 이용하여 동기좌표 상에서 영상분 전류의 과도상태를 제어한다.
영상분 전류 제어부(150)는 일 실시예에 있어서, 제3 영상분 전류 기준값의 I* czd 및 피드백 전류값의 Iczd를 이용하여, 제3 영상분 전류 기준값의 I* czq 및 피드백 전류값의 Iczq가 일치하도록 상기 영상분 전류 제어부(150)의 제어 출력값을 조절하여 영상분 전류의 과도상태를 제어한다.
도 2는 본 발명에 따른 영상분 전류 제어장치의 도 1에 따른 실시예에 있어서, 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이고, 도 3은 본 발명에 따른 영상분 전류 제어장치의 도 1의 실시예에 있어서, 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
본 발명에 따른 영상분 전류 제어장치(100)에 의해 제어된 멀티레벨 인버터의 출력전류는 도 2와 같은 형태로 나타나고, 과도상태의 특성은 도 3과 같은 형태로 나타날 수 있다. 도 3에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 실제 영상분 전류 측정값을 이용하여 상기 제2 정지좌표 변환부(120)에서 변환되어 출력되는 정지좌표 상의 제2 영상분 전류 측정값을 전역 통과 필터링한 가상전류를 이용하기 때문에 필터링 과정에서 발생하는 지연에 의하여 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 소정의 오버슈트 및 진동이 발생함을 알 수 있다.
<제2 실시예>
도 4는 본 발명에 따른 영상분 전류 제어장치의 다른 실시예를 나타내는 블록도이다.
도 4에서 알 수 있듯이, 본 발명에 따른 영상분 전류 제어장치(200)는 제1 정지좌표 변환부(210), 제2 정지좌표 변환부(220), 동기좌표 변환부(240), 및 영상분 전류 제어부(250)를 포함한다.
제1 정지좌표 변환부(210)는 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환한다.
멀티레벨 인버터를 제어하는 시스템 제어부는 계통에 출력하고자 하는 목표 전류값을 갖는다. 목표 전류값은 크기(Iz _ Mag) 및 위상(θе+φ)을 포함하는데, 제1 정지좌표 변환부(210)는 상기 목표 전류값의 크기(Iz _ Mag) 및 위상(θе+φ)을 입력받아 정지좌표 상의 제2 영상분 전류 기준값으로 변환한다.
일 실시예에 있어서 제2 영상분 전류 기준값은 이하 수학식 3과 같이 a상 및 b상의 정지좌표로 표현될 수 있다.
[수학식 3]
I* cza = -Iz _ Mag sin(θе+φ)
I* czb = Iz _ Mag cos(θе+φ)
제2 정지좌표 변환부(220)는 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환한다.
일 실시예에 있어서, 제2 정지좌표 변환부(220)는 멀티레벨 인버터의 출력이 계통에 연결되는 지점에 설치된 3상 출력 전류 센서를 통해 제1 영상분 전류 측정값을 센싱할 수 있다.
제1 영상분 전류 측정값은 정지좌표 상에서 교류로 표현되는 a상 및 b상의 제2 영상분 전류 측정값으로 변환된다.
동기좌표 변환부(240)는 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 제2 영상분 전류 기준값 및 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환한다.
동기좌표 변환부(240)는 일 실시예에 있어서, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값을 동기좌표 상의 직류값인 상기 제3 영상분 전류 기준값으로 변환하는 제1 동기좌표 변환부(242) 및 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값의 α상과 상기 제2 영상분 전류 측정값을 동기좌표 상의 직류값인 상기 피드백 전류값으로 변환하는 제2 동기좌표 변환부(244)를 포함할 수 있다.
제1 동기좌표 변환부(242)는 일 실시예에 있어서, 정지좌표 상에서 교류값으로 표현되는 제2 영상분 전류 기준값(I* cza = -Iz _ Mag sin(θе+φ), I* czb = Iz _ Mag cos(θе+φ))을 동기좌표 상에서 직류값으로 표현되는 제3 영상분 전류 기준값(I* czd, I* czq)으로 변환한다.
제3 영상분 전류 기준값은 일 실시예에 있어서 수학식 4와 같이 d상 및 q상의 동기좌표로 표현될 수 있다.
[수학식 4]
I* czd = 0
I* czq = I* z_ mag
제2 동기좌표 변환부(244)는 일 실시예에 있어서, 제2 영상분 전류 기준값의 α상을 정지좌표 상의 a상(Icza)으로 입력받고, 제2 영상분 전류 측정값을 정지좌표 상의 b상(Iczb)으로 입력받아, 제2 영상분 전류 기준값의 α상 및 제2 영상분 전류 측정값을 동기좌표 상의 직류값인 피드백 전류값(Iczd, Iczq)으로 변환한다.
영상분 전류 제어부(250)는 상기 제3 영상분 전류 기준값 및 피드백 전류값을 이용하여 동기좌표 상에서 영상분 전류의 과도상태를 제어한다.
영상분 전류 제어부(250)는 일 실시예에 있어서, 제3 영상분 전류 기준값의 I* czd 및 피드백 전류값의 Iczd를 이용하여, 제3 영상분 전류 기준값의 I* czq 및 피드백 전류값의 Iczq가 일치하도록 상기 영상분 전류 제어부(250)의 제어 출력값을 조절하여 영상분 전류의 과도상태를 제어한다.
도 5는 본 발명에 따른 영상분 전류 제어장치의 도 4에 따른 실시예에 있어서, 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이고, 도 6은 본 발명에 따른 영상분 전류 제어장치의 도 4에 따른 실시예에 있어서, 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
본 발명에 따른 영상분 전류 제어장치(200)에 의해 제어된 멀티레벨 인버터의 출력전류는 도 5와 같은 형태로 나타나고, 과도상태의 특성은 도 6과 같은 형태로 나타날 수 있다. 도 6에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 상기 제1 정지좌표 변환부(210)에서 변환되어 출력되는 정지 좌표 상의 제2 영상분 전류 기준값과 실제 영상분 전류 측정값을 이용하여 상기 제2 정지좌표 변환부(220)에서 변환되어 출력되는 정지좌표 상의 제2 영상분 전류 측정값을 이용하기 때문에 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 진동이 발생함을 알 수 있다.
이를 도 3과 비교하면, 오버슈트는 상당 부분 개선되었으나, 진동값이 크게 나타나고 정상상태에 도달하는 시간이 길어졌음을 알 수 있다.
<제3 실시예>
도 7은 본 발명에 따른 영상분 전류 제어장치의 일 실시예를 나타내는 블록도이다.
도 7에서 알 수 있듯이, 본 발명에 따른 영상분 전류 제어장치(300)는 영상분 전류 기준값 생성부(310), 영상분 전류 측정값 검출부(320), 영상분 전류 변환부(330), 동기좌표 변환부(340), 및 과도 전류 제어부(350)를 포함한다.
영상분 전류 기준값 생성부(310)는 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환한다.
멀티레벨 인버터를 제어하는 시스템 제어부는 계통에 출력하고자 하는 목표 전류값을 갖는다. 목표 전류값은 크기(Iz _ Mag) 및 위상(θе+φ)을 포함하는데, 영상분 전류 기준값 생성부(310)는 상기 목표 전류값의 크기(Iz _ Mag) 및 위상(θе+φ)을 입력받아 정지좌표 상의 제2 영상분 전류 기준값으로 변환한다.
일 실시예에 있어서 제2 영상분 전류 기준값은 이하 수학식 5과 같이 a상 및 b상의 정지좌표로 표현될 수 있다.
[수학식 5]
I* cza = -Iz _ Mag sin(θе+φ)
I* czb = Iz _ Mag cos(θе+φ)
영상분 전류 측정값 검출부(320)는 각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환한다.
일 실시예에 있어서, 영상분 전류 측정값 검출부(320)는 멀티레벨 인버터의 출력이 계통에 연결되는 지점에 설치된 3상 출력 전류 센서를 통해 제1 영상분 전류 측정값을 센싱할 수 있다.
제1 영상분 전류 측정값은 정지좌표 상에서 교류로 표현되는 a상 및 b상의 제2 영상분 전류 측정값으로 변환된다.
영상분 전류 변환부(330)는 상기 제1 영상분 전류 기준값을 미리 설정된 필터를 통과시켜 가상전류로 변환한다.
영상분 전류 변환부(330)에 사용되는 상기 필터는 과도 전류 제어부(350)에 사용된 제어장치의 형태 및 제어장치의 대역폭에 의해 결정될 수 있다.
일 실시예에 있어서 상기 필터는 1차 저역통과필터(Low Pass Filter; LPF)일 수 있다. 이때, 저역 통과 필터의 차단 주파수(Wn)는 과도 전류 제어부(350)에 사용된 제어장치의 동작 주파수와 동일한 값을 사용할 수 있으며, 그 예로서 377rad/s(60Hz)를 사용할 수 있다.
다른 실시예에 있어서, 상기 가상전류는 상기 필터를 통과한 값에 상기 제1 영상분 전류 기준값의 위상 보다 90도 앞서는 위상을 갖는 정현파를 곱하여 형성될 수 있다.
도 8은 본 발명에 따른 영상분 전류 제어장치의 영상분 전류 변환부의 일 실시예를 나타내는 도면이다.
도 8에서 알 수 있듯이, 영상분 전류 변환부(330)는 제1 영상분 전류 기준값 중 목표 전류값의 크기(I* z_ Mag)를 저역통과필터에 통과시켜 필터출력값(I* z_Flt)을 생성하고, 필터출력값에 제1 영상분 전류 기준값의 위상 보다 앞서는 위상을 갖는 정현파를 곱하여 가상 전류를 생성할 수 있다. 일 실시예에 있어서 상기 정현파는 제1 영상분 전류 기준값의 위상 보다 90도 앞서는 위상을 갖는 정현파일 수 있다.
다시 도 7을 참조하면, 동기좌표 변환부(340)는 상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환한다.
동기좌표 변환부(340)는 일 실시예에 있어서, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값을 동기좌표 상의 직류값인 상기 제3 영상분 전류 기준값으로 변환하는 제1 동기좌표 변환부(342) 및 정지좌표 상의 교류값인 상기 가상전류를 동기좌표 상의 직류값인 상기 피드백 전류값으로 변환하는 제2 동기좌표 변환부(344)를 포함할 수 있다.
제1 동기좌표 변환부(342)는 일 실시예에 있어서, 정지좌표 상에서 교류값으로 표현되는 제2 영상분 전류 기준값(I* cza = -Iz _ Mag sin(θе+φ), I* czb = Iz _ Mag cos(θе+φ))을 동기좌표 상에서 직류값으로 표현되는 제3 영상분 전류 기준값(I* czd, I* czq)으로 변환한다.
제3 영상분 전류 기준값은 일 실시예에 있어서 수학식 6과 같이 d상 및 q상의 동기좌표로 표현될 수 있다.
[수학식 6]
I* czd = 0
I* czq = I* z_ mag
제2 동기좌표 변환부(344)는 일 실시예에 있어서, 가상전류를 정지좌표 상의 a상(Icza)으로 입력받고, 제2 영상분 전류 측정값을 정지좌표 상의 b상(Iczb)으로 입력받아, 가상전류 및 제2 영상분 전류 측정값을 동기좌표 상의 직류값인 피드백 전류값(Iczd, Iczq)으로 변환한다.
과도 전류 제어부(350)는 상기 제3 영상분 전류 기준값 및 피드백 전류값을 이용하여 동기좌표 상에서 영상분 전류의 과도상태를 제어한다.
과도 전류 제어부(350)는 일 실시예에 있어서, 제3 영상분 전류 기준값의 I* czd 및 피드백 전류값의 Iczd를 이용하여, 제3 영상분 전류 기준값의 I* czq 및 피드백 전류값의 Iczq가 일치하도록 상기 과도 전류 제어부(350)의 제어 출력값을 조절하여 영상분 전류의 과도상태를 제어한다.
도 9는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이고, 도 10은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
본 발명에 따른 영상분 전류 제어장치(300)에 의해 제어된 멀티레벨 인버터의 출력전류는 도 9와 같은 형태로 나타나고, 과도상태의 특성은 도 10과 같은 형태로 나타날 수 있다. 도 10에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 오버슈트가 상당부분 제거되고 빠르게 안정화되는 것을 알 수 있다.
또한, 제1 실시예 및 제2 실시예의 시뮬레이션 결과 그래프인 도 2, 도 3, 도 5, 및 도 6과 비교하여 제1 영상분 전류 측정값 중 목표 전류값을 저역통과필터에 통과시키고, 제2 영상분 전류 기준값의 위상 보다 앞서는 위상을 갖는 정현파를 이용하여 생성된 가상 전류를 이용하기 때문에 오버슈트가 개선되고 진동이 감소하여 빠르게 정상상태에 도달하므로, 과도응답 상태가 향상된 것을 알 수 있다.
이하, 도 7에 따른 실시예의 과도응답 개선 효과를 보다 명확하게 설명하기 위하여, 멀티레벨 인버터에 연결된 리엑터의 리엑턴스값이 +20% 오차를 갖는 경우 과도응답을 분석한 제1 시뮬레이션, 상기 리엑턴스값이 -20% 오차를 갖는 경우 과도응답을 분석한 제2 시뮬레이션, 저역통과필터의 대역폭이 +20% 오차를 갖는 경우 과도응답을 분석한 제3 시뮬레이션, 및 상기 대역폭이 -20% 오차를 갖는 경우 과도응답을 분석한 제4 시뮬레이션에 대해 설명한다.
도 11은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제1 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이고, 도 12는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제1 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
멀티레벨 인버터에 연결된 리엑터의 리엑턴스값이 +20% 오차를 갖는 경우 본 발명에 따른 영상분 전류 제어장치(300)에 의해 제어된 멀티레벨 인버터의 출력전류는 도 11과 같은 형태로 나타나고, 과도상태의 특성은 도 12과 같은 형태로 나타날 수 있다.
도 12에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 오버슈트가 상당부분 제거되고 빠르게 안정화되는 것을 알 수 있다. 다만, 도 10의 시뮬레이션 결과에 비하면 응답에 진동이 발생하고 있으나, 제1 실시예 및 제2 실시예의 시뮬레이션 결과 그래프인 도 2, 도 3, 도 5, 및 도 6과 비교하여 과도응답 상태가 향상된 것을 알 수 있다.
도 13은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제2 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이고, 도 14는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제2 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
멀티레벨 인버터에 연결된 리엑터의 리엑턴스값이 -20% 오차를 갖는 경우 본 발명에 따른 영상분 전류 제어장치(300)에 의해 제어된 멀티레벨 인버터의 출력전류는 도 13과 같은 형태로 나타나고, 과도상태의 특성은 도 14와 같은 형태로 나타날 수 있다.
도 14에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 오버슈트가 상당부분 제거되고 빠르게 안정화되는 것을 알 수 있다. 다만, 도 10의 시뮬레이션 결과에 비하면 응답에 진동이 발생하고 있으나, 제1 실시예 및 제2 실시예의 시뮬레이션 결과 그래프인 도 2, 도 3, 도 5, 및 도 6과 비교하여 과도응답 상태가 향상된 것을 알 수 있다.
도 15는 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 대역폭 오차에 대한 제3 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이고, 도 16은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 대역폭 오차에 대한 제3 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
저역통과필터의 대역폭이 +20% 오차를 갖는 경우 본 발명에 따른 영상분 전류 제어장치(300)에 의해 제어된 멀티레벨 인버터의 출력전류는 도 15와 같은 형태로 나타나고, 과도상태의 특성은 도 16과 같은 형태로 나타날 수 있다.
도 16에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 오버슈트가 상당부분 제거되고 빠르게 안정화되는 것을 알 수 있다. 다만, 도 10의 시뮬레이션 결과에 비하면 응답에 진동이 발생하고 있으나, 제1 실시예 및 제2 실시예의 시뮬레이션 결과 그래프인 도 2, 도 3, 도 5, 및 도 6과 비교하여 과도응답 상태가 향상된 것을 알 수 있다.
도 17은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제4 시뮬레이션 결과 중 멀티레벨 인버터의 리엑터에 흐르는 전류를 나타내는 그래프이다.
도 18은 본 발명에 따른 영상분 전류 제어장치의 도 7에 따른 실시예에 있어서, 회로 파라미터 오차에 대한 제4 시뮬레이션 결과 중 피드백 전류값 및 제3 영상분 전류 기준값을 나타내는 그래프이다.
저역통과필터의 대역폭이 -20% 오차를 갖는 경우 본 발명에 따른 영상분 전류 제어장치에 의해 제어된 멀티레벨 인버터의 출력전류는 도 17과 같은 형태로 나타나고, 과도상태의 특성은 도 18과 같은 형태로 나타날 수 있다.
도 18에서 알 수 있듯이, 피드백 전류값의 q상(Iczq)은 제3 영상분 전류 기준값의 q상(I* czq)과 비교하여 오버슈트가 상당부분 제거되고 빠르게 안정화되는 것을 알 수 있다. 다만, 도 10의 시뮬레이션 결과에 비하면 응답에 진동이 발생하고 있으나, 제1 실시예 및 제2 실시예의 시뮬레이션 결과 그래프인 도 2, 도 3, 도 5, 및 도 6과 비교하여 과도응답 상태가 향상된 것을 알 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 영상분 전류 제어장치 110 제1 정지좌표 변환부
120 제2 정지좌표 변환부 130 가상 전류 생성부
140 동기좌표 변환부 150 영상분 전류 제어부
200 영상분 전류 제어장치 210 제1 정지좌표 변환부
220 제2 정지좌표 변환부 240 동기좌표 변환부
250 영상분 전류 제어부 300 영상분 전류 제어장치
310 영상분 전류 기준값 생성부 320 영상분 전류 측정값 검출부
330 영상분 전류 변환부 340 동기좌표 변환부
350 과도 전류 제어부

Claims (9)

  1. 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 제1 정지좌표 변환부;
    각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 제2 정지좌표 변환부;
    상기 제2 영상분 전류 측정값을 미리 설정된 필터를 통과시켜 가상전류로 변환하는 가상전류 생성부;
    상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및
    동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값을 조절하여 영상분 전류의 과도상태를 제어하는 영상분 전류 제어부를 포함하고,
    상기 동기좌표 변환부는, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값을 동기좌표 상의 직류값인 상기 제3 영상분 전류 기준값으로 변환하고, 정지좌표 상의 교류값인 상기 가상전류를 동기좌표 상의 직류값인 상기 피드백 전류값으로 변환하는 것을 특징으로 하는 영상분 전류 제어장치.
  2. 제1항에 있어서,
    상기 필터는 전역 통과 필터(All Pass Filter; APF)이고, 상기 전역 통과 필터는 상기 제2 영상분 전류 측정값의 위상을 시프트시키는 것을 특징으로 하는 영상분 전류 제어장치.
  3. 삭제
  4. 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 제1 정지좌표 변환부;
    각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 제2 정지좌표 변환부;
    상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 제2 영상분 전류 기준값 및 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및
    동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값을 조절하여 영상분 전류의 과도상태를 제어하는 영상분 전류 제어부를 포함하고,
    상기 동기좌표 변환부는, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값을 동기좌표 상의 직류값인 상기 제3 영상분 전류 기준값으로 변환하고, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값과 상기 제2 영상분 전류 측정값을 동기좌표 상의 직류값인 상기 피드백 전류값으로 변환하는 것을 특징으로 하는 영상분 전류 제어장치.
  5. 제4항에 있어서,
    상기 동기좌표 변환부는, 상기 제2 영상분 전류 기준값의 α상과 상기 제2 영상분 전류 측정값을 동기좌표 상의 상기 피드백 전류값으로 변환하는 것을 특징으로 하는 영상분 전류 제어장치.
  6. 계통에 출력하고자 하는 목표 전류값인 제1 영상분 전류 기준값을 정지좌표 상의 제2 영상분 전류 기준값으로 변환하는 영상분 전류 기준값 생성부;
    각 상에서 계통에 출력되는 실제 전류값인 제1 영상분 전류 측정값을 센싱하여 정지좌표 상의 제2 영상분 전류 측정값으로 변환하는 영상분 전류 측정값 검출부;
    상기 제1 영상분 전류 기준값을 미리 설정된 필터를 통과시켜 가상전류로 변환하는 영상분 전류 변환부;
    상기 제2 영상분 전류 기준값을 동기좌표 상의 제3 영상분 전류 기준값으로 변환하고, 상기 가상전류 및 상기 제2 영상분 전류 측정값을 동기좌표 상의 피드백 전류값으로 변환하는 동기좌표 변환부; 및
    동기좌표 상에서 상기 제3 영상분 전류 기준값 및 피드백 전류값이 일치하도록 조절하여 영상분 전류의 과도상태가 안정화되도록 제어하는 과도 전류 제어부를 포함하고,
    상기 동기좌표 변환부는, 정지좌표 상의 교류값인 상기 제2 영상분 전류 기준값을 동기좌표 상의 직류값인 상기 제3 영상분 전류 기준값으로 변환하고, 정지좌표 상의 교류값인 상기 가상전류 및 제2 영상분 전류 측정값을 동기좌표 상의 직류값인 상기 피드백 전류값으로 변환하는 것을 특징으로 하는 영상분 전류 제어장치.
  7. 제6항에 있어서,
    상기 영상분 전류 변환부에 있어서, 상기 필터의 종류는 1차 저역통과필터(Low Pass Filter; LPF)이고, 상기 필터의 차단주파수(Wn)는 상기 과도 전류 제어부의 동작 주파수와 같은 것을 특징으로 하는 영상분 전류 제어장치.
  8. 제6항에 있어서,
    상기 영상분 전류 변환부에 있어서, 상기 필터는 1차 저역통과필터(Low Pass Filter; LPF)이고, 상기 가상전류는 상기 필터를 통과한 값에 상기 제1 영상분 전류 기준값의 위상 보다 90도 앞서는 위상을 갖는 정현파를 곱하여 형성되는 것을 특징으로 하는 영상분 전류 제어장치..
  9. 제6항에 있어서,
    상기 동기좌표 변환부는, 상기 가상전류를 정지좌표 상의 a상(Icza)으로 입력받고, 상기 제2 영상분 전류 측정값을 정지좌표 상의 b상(Iczb)으로 입력받아, 상기 가상전류 및 제2 영상분 전류 측정값을 동기좌표 상의 상기 피드백 전류값(Iczd, Iczq)으로 변환하는 것을 특징으로 하는 영상분 전류 제어장치.
KR1020120158728A 2012-12-31 2012-12-31 영상분 전류 제어장치 KR101441762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120158728A KR101441762B1 (ko) 2012-12-31 2012-12-31 영상분 전류 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158728A KR101441762B1 (ko) 2012-12-31 2012-12-31 영상분 전류 제어장치

Publications (2)

Publication Number Publication Date
KR20140087919A KR20140087919A (ko) 2014-07-09
KR101441762B1 true KR101441762B1 (ko) 2014-09-17

Family

ID=51736747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158728A KR101441762B1 (ko) 2012-12-31 2012-12-31 영상분 전류 제어장치

Country Status (1)

Country Link
KR (1) KR101441762B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240047657A (ko) 2022-10-05 2024-04-12 김학섭 보강구조를 갖는 벽돌

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009089A (ko) * 1999-07-07 2001-02-05 이구택 불평형 전원보상 및 순간 저전압보상 제어방법
KR101174396B1 (ko) * 2010-11-15 2012-08-16 한국전기연구원 불평형 전원을 보정하기 위한 장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009089A (ko) * 1999-07-07 2001-02-05 이구택 불평형 전원보상 및 순간 저전압보상 제어방법
KR101174396B1 (ko) * 2010-11-15 2012-08-16 한국전기연구원 불평형 전원을 보정하기 위한 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240047657A (ko) 2022-10-05 2024-04-12 김학섭 보강구조를 갖는 벽돌

Also Published As

Publication number Publication date
KR20140087919A (ko) 2014-07-09

Similar Documents

Publication Publication Date Title
Saitou et al. A control strategy of single-phase active filter using a novel dq transformation
Cha et al. Design and control of Proportional-Resonant controller based Photovoltaic power conditioning system
JP6490249B2 (ja) 電力変換装置および電力変換システム
CN102457204B (zh) 用于控制逆变器电路的逆变器控制电路以及分布式电源系统
Fang et al. A novel frequency-adaptive PLL for single-phase grid-connected converters
Ucar et al. A four-leg unified series–parallel active filter system for periodic and non-periodic disturbance compensation
KR101441763B1 (ko) 영상분 전류 제어장치
JP6431585B2 (ja) グリッド接続システムに用いる位相同期回路の位相同期方法
JP5580377B2 (ja) 静止型無効電力補償装置及び電圧制御方法
Karuppanan et al. A novel SRF based cascaded multilevel active filter for power line conditioners
JP2012231606A (ja) 系統連系電力変換装置
KR101441762B1 (ko) 영상분 전류 제어장치
Zhang et al. Control strategy of low voltage ride-through for grid-connected photovoltaic inverter
Razali et al. Real-time implementation of dq control for grid connected three phase voltage source converter
Jiapei et al. A Control Strategy for Single-phase Grid-Connected Inverter with Power Quality Regulatory Function
Xiao et al. Active power filter design for improving power quality
Sathvik et al. Theoritical modelling of dstatcom for minimizing harmonic distortion
Razali et al. Implementation of dq decoupling and feed-forward current controller for grid connected three phase voltage source converter
Cimbals et al. A static synchronous compensator for displacement power factor correction under distorted mains voltage conditions
WO2014050759A1 (ja) 単相電圧型交直変換装置
Gakis et al. Simple control schemes for grid-connected three-phase voltage-source inverters of DG units
WO2014050935A1 (ja) 単相電圧型交直変換装置
Seong et al. Analysis of phase error effects between virtual two-phase voltages in SRF-PLL based on APF
JP6342354B2 (ja) 単独運転検出装置、単独運転検出装置の制御方法および系統連系インバータ
JP5616412B2 (ja) 単相電圧型交直変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 4