KR20120050502A

KR20120050502A - Ｈａｒｑ 프로토콜의 스루풋을 증가시키는 방법 및 시스템

Info

Publication number: KR20120050502A
Application number: KR1020127008124A
Authority: KR
Inventors: 일론 리에쓰; 아미르 루빈
Original assignee: 인텔 코오퍼레이션
Priority date: 2009-09-16
Filing date: 2010-09-01
Publication date: 2012-05-18
Also published as: TWI434545B; US8429479B2; KR101401132B1; CN102549959A; RU2530319C2; EP2478659A2; WO2011034735A2; TW201125313A; JP2013504975A; WO2011034735A3; RU2012112427A; US20110066912A1

Abstract

무선 네트워크에서 HARQ 프로토콜의 스루풋을 증가시키는 방법 및 시스템이 개시된다. 스테이션이 올바르지 않은 CRC를 갖는 다운링크 HARQ 서브-버스트를 수신하는 때에, 그 버퍼의 오버플로우 이벤트 존재 여부를 판정한다. 그렇다면, 스테이션은 버퍼 내에 저장되는 HARQ 서브-버스트의 사이즈를 줄이고, 리사이징된 HARQ 서브-버스트를 버퍼에 저장한다. 스테이션이 업링크 HARQ 서브-버스트를 송신하는 때에, 이것이 버퍼의 사이즈를 초과한다면, 스테이션이 송신된 HARQ 서브-버스트의 사이즈를 감소시킬 수 있다. 각 심볼의 각 비트의 잡음에 대한 메트릭 감도에 기초하여 HARQ 버스트의 각 심볼의 하나 이상의 비트 각각의 각 LLR 값을 양자화 비트수로 표현함으로써 스테이션에 필요한 버퍼의 량이 더 감소될 수 있다.

Description

ＨＡＲＱ 프로토콜의 스루풋을 증가시키는 방법 및 시스템{METHOD AND SYSTEM TO INCREASE THE THROUGHPUT OF A HYBRID AUTOMATIC REPEAT REQUEST(HARQ) PROTOCOL}

본 발명은 무선 네트워크에 관한 것으로서, 특히, 이에 한하지는 않지만, 무선 네트워크에 사용되는 HARQ(Hybrid Automatic Repeat Request) 프로토콜의 스루풋의 증가에 관한 것이다.

무선 네트워크에 있어서, 무선 네트워크의 높은 신뢰도와 높은 데이터 송신효율을 보장하기 위하여 HARQ(Hybrid Automatic Repeat Request) 프로토콜이 사용된다. HARQ 프로토콜은 FEC(Forward Error Correction) 구조와 ARQ(Automatic Repeat Request) 구조를 조합한 것이다.

도 1a는 종래 기술의 HARQ 버스트(120)의 블록도(100)를 나타낸다. 무선 네트워크에 있어서 송신국으로부터 수신국으로 데이터가 보내지게 되는 경우, MAC(Medium Access Control) PDU(Packet Data Units)(110)의 형태로 데이터가 송신된다. 송신국의 MAC 계층은 PDU들(112, 114, 116, 및 118)을 연결시키고, 송신국의 물리(PHY) 계층은 연결된 PDU들(112, 114, 116, 및 118)에 프리앰블(122)을 더하여 송신용 HARQ 버스트(120)를 생성한다. PDU들(112, 114, 116, 및 118)은 송신국의 PHY 계층에 의해 FEC 블록(124, 126, 및 128)로 분할 또는 구획된다.

스테이션에서 사용되는 HARQ 프로토콜의 다운링크(DL) 스루풋은 HARQ 프로토콜의 스루풋이 스테이션의 버퍼링 성능을 초과하지 않도록 보장하기 위하여 최대 한도로 제한될 수 있다. 도 1b는 종래 기술의 스테이션 내의 버퍼의 메모리 상태의 2개의 시나리오(150)를 나타낸다. 1번째 시나리오는, 메모리(160)의 오버플로우가 없는 경우로, 스테이션 내의 버퍼가 순환중복검사(CRC)를 실패로 하는 HARQ 서브-버스트(170)를 저장하기에 충분히 여유로운 메모리 공간(166)을 가지는 때에 발생한다. HARQ 서브-버스트(170)는 스테이션에 HARQ 서브-버스트(162 및 164)로서 저장되었던 것과 동일한 버스트의 재송신일 수 있다.

스테이션에서 사용되는 HARQ 프로토콜의 스루풋을 증가시키기 위해서 각각의 HARQ 서브-버스트의 사이즈가 증가될 수 있다. 그러나, 각각의 HARQ 서브-버스트의 사이즈의 증가는 스테이션이 그 버퍼내의 메모리 오버플로우를 더 많이 경험할 수도 있으므로 단점을 갖는다. 이는 2번째 시나리오에 나타내어져 있으며, 여기서는 메모리(180)의 오버플로우가 있는 경우로, 스테이션 내의 버퍼가 순환중복검사를 실패로 하는 HARQ 서브-버스트(170)를 저장하기에 충분히 여유로운 메모리 공간(186)을 가지는 때에 발생한다. 그러므로, 스테이션은 HARQ 서브-버스트(170)의 저장을 중단하고, HARQ 서브-버스트(170)를 클리어시킨다.

현재의 HARQ 프로토콜의 구현에 있어서는, HARQ 프로토콜의 스루풋 증가를 허락하지 않으며, 무선 네트워크 내에서의 메모리 오버플로우 이벤트 발생수의 감소를 허락하지 않는다.

본 발명의 실시예의 특징과 장점들은 이하의 주제의 상세한 설명으로부터 분명해질 것이다.
도 1a는 종래 기술의 HARQ 버스트의 블록도를 나타낸다.
도 1b는 종래 기술의 스테이션 내의 버퍼의 메모리 상태의 2가지 시나리오를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 스테이션 내의 버퍼의 메모리 상태의 시나리오를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 리사이징된 HARQ 서브-버스트의 블록도를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 2개의 HARQ 서브-버스트의 체이스(Chase) 조합을 나타낸다.
도 5a는 본 발명의 일 실시예에 따른 본 명세서에 개시된 방법을 구현하기 위한 흐름도를 나타낸다.
도 5b는 본 발명의 일 실시예에 따른 본 명세서에 개시된 방법을 구현하기 위한 흐름도를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 MIMO(Multiple-Input Multiple-Output) 수신기의 블록도를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 본 명세서에 개시된 방법을 구현하기 위한 시스템을 나타낸다.

본 명세서에 개시된 본 발명의 실시예들은 첨부 도면에서 이에 한하지 않는 일례로서 나타내어져 있다. 간략하고 명료한 설명을 위하여, 도면에 나타낸 구성요소들은 반드시 실제 비율로 도시하지는 않았다. 예를 들어, 일부 구성요소들의 치수는 명료성을 위하여 다른 구성요소들에 비하여 과장되어 있을 수도 있다. 또한, 적절히 고려하는 경우, 상응하는 구성요소 또는 유사한 구성요소들을 나타내기 위하여 도면들 사이에서 참조 번호들이 반복되었다. 본 명세서에서 본 발명의 "일 실시예" 또는 "실시예"라고 지칭하는 것은, 실시예와 연계하여 설명하는 특정한 모양, 구조, 또는 특징은 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서에 걸쳐 다양한 곳에서 "일 실시예"라고 하는 어구가 있다면, 이는 모두 반드시 동일한 실시예를 지칭하는 것은 아니다.

본 발명의 실시예들은 무선 네트워크에서 사용되는 HARQ 프로토콜의 스루풋을 증가시키기 위한 방법 및 시스템을 제공한다. 본 발명의 일 실시예에 있어서, 무선 네트워크의 스테이션이 잘못된 순환중복검사(CRC)를 갖는 HARQ 서브-버스트 또는 서브-패킷을 수신하는 경우, 그 버퍼의 메모리 오버플로우 이벤트가 있는지 여부를 판정 또는 검출한다. 메모리 오버플로우 이벤트가 있다면, 스테이션은 수신된 HARQ 서브-버스트의 사이즈를 줄인다. 본 발명의 일 실시예에 있어서, 스테이션은 수신된 HARQ 서브-버스트의 일부를 제거함으로써 수신된 HARQ 서브-버스트의 사이즈를 감소시킨다.

HARQ 서브-버스트의 사이즈를 감소시킨 후에, 스테이션은 버퍼가 본 발명의 일 실시예에서의 리사이징된 HARQ 서브-버스트를 저장하기에 충분한 공간을 가지고 있다면, 버퍼 내에 리사이징된 HARQ 서브-버스트를 저장한다. 버퍼 내에 저장되는 HARQ 서브-버스트의 사이즈를 감소시킴으로써, 본 발명의 일 실시예에서 버퍼 내의 메모리 오버플로우 이벤트의 확률이 감소됨에 따라서, 무선 네트워크 내의 HARQ 프로토콜의 스루풋을 증가시킨다.

스테이션은, 이에 한하지 않지만, 기지국, 이동국, 또는 HARQ 버스트를 수신할 수 있는 기타 임의의 장치를 포함한다. 무선 네트워크는, 이에 한하지 않지만, IEEE 802.11 표준(IEEE 표준 802.11-2007, 2007년 6월 12일자 발행) 및 그 관련 패밀리, IEEE 802.15 표준(IEEE 표준 802.15.1-2005, 2005년 6월 14일자 발행) 및 그 관련 패밀리, IEEE 802.16 표준(IEEE 표준 802.16-2004, 2004년 10월 1일자 발행) 및 그 관련 패밀리, 3GPP LTE(3rd Generation Partnership Project Long Term Evolution) 표준, 등 중 적어도 일부를 준수한다.

도 2는 본 발명의 일 실시예에 있어서 스테이션 내의 버퍼의 메모리 상태의 시나리오를 나타낸다. 본 발명의 일 실시예에 있어서, 스테이션이 HARQ 서브-버스트를 수신하는 경우, HARQ 서브-버스트의 CRC가 올바른지 여부를 체크한다. HARQ 서브-버스트의 CRC가 올바르다면, 스테이션은 HARQ 서브-버스트를 송신한 다른 스테이션에 HARQ ACK(acknowledgement)를 송신한다. HARQ ACK는 다른 스테이션에 대하여 HARQ 서브-버스트가 올바로 수신된 것을 나타낸다.

HARQ 서브-버스트의 CRC가 올바르지 않다면, 스테이션은 HARQ 서브-버스트를 송신한 다른 스테이션에 HARQ NACK(Negative ACK)를 송신한다. HARQ NACK는 다른 스테이션에 대하여 HARQ 서브-버스트가 잘못 수신된 것을 나타내며, 다른 스테이션은 체이스(Chase) 조합을 사용하는 HARQ 프로토콜에 따라서 동일한 HARQ 서브-버스트를 다시 재송신할 수 있다.

본 발명의 일 실시예에 있어서, 스테이션이 특정 HARQ 서브-버스트의 하나 이상의 사본을 미리 저장하고 있었다면, 스테이션은 체이스 조합을 수행하여 특정 HARQ 서브-버스트의 재송신을 특정 HARQ 서브-버스트의 하나 이상의 저장된 사본과 조합시킨다. 스테이션은 조합된 HARQ 서브-버스트의 CRC 체크를 수행하여 HARQ 서브-버스트가 올바로 수신되는지 여부를 판정한다.

본 발명의 일 실시예에 있어서, 스테이션이 버퍼가 수신된 HARQ 서브-버스트를 저장하기에 불충분한 공간을 가지는 것으로 판정하는 경우, 스테이션은 수신된 HARQ 서브-버스트의 사이즈를 감소시켜 리사이징된 HARQ 서브-버스트(210)를 얻는다. 본 발명의 일 실시예에 있어서, 스테이션은 수신된 HARQ 서브-버스트의 슬롯들 중 일부를 폐기함으로써 수신된 HARQ 서브-버스트의 사이즈를 줄인다. 수신된 HARQ 서브-버스트의 사이즈를 줄임으로써, 리사이징된 HARQ 서브-버스트(210)를 저장하기 위한 버퍼의 메모리 공간 요구사항이 줄어들며, 버퍼의 메모리 오버플로우 이벤트 확률 또는 기회가 낮아진다.

본 발명의 또 다른 실시예에 있어서, 스테이션은 또한 그 버퍼 내에 저장된 HARQ 서브-버스트(들)의 사이즈를 감소시켜 자유 메모리 공간량을 증가시킬 수 있다. 도 2에 도시된 시나리오는 메모리(220)의 오버플로우가 없는 경우로서, 스테이션 내의 버퍼가 순환중복검사를 실패로 하는 리사징된 HARQ 서브-버스트(210)를 저장하기에 충분히 여유있는 메모리 공간(226)을 가지는 때에 발생한다. 스테이션은 본 발명의 일 실시예에 있어서의 저장된 리사이징된 HARQ 서브-버스트(222 및 224)의 사이즈를 줄여, 리사이징된 HARQ 서브-버스트(210)를 저장하기 위한 자유 메모리 공간(226)의 량을 증가시킨다. 리사이징된 HARQ 서브-버스트(210, 222 및 224)는 3번 송신한 동일한 특정 HARQ 버스트로부터 기원한 것이다.

도 3은 본 발명의 일 실시예에 따른 리사이징된 HARQ 서브-버스트(210)의 블록도(300)를 나타낸다. 본 발명의 일 실시예에 있어서, HARQ 버스트(120)의 각각의 FEC 블록은 하나 이상의 슬롯으로 분할 또는 구획된다. 각각의 슬롯은 HARQ 버스트(120)의 각각의 FEC 블록의 논리 유닛이다. 본 발명의 일 실시예에 있어서, HARQ 버스트(120)의 각 FEC 블록의 각 슬롯은, 이에 한하지 않지만, TDD(Time Domain Duplex) 분할, FDD(Frequency Domain Duplex) 분할, 등에 기초로 한다. 당업자라면, 송신을 위하여 HARQ 버스트(120)의 각 FEC 블록을 분할하는 다른 방법들을 사용할 수 있을 것이며, 이러한 방법들은 본 발명의 작용에 영향을 미치지 않고서 본 발명에 적용가능하다.

HARQ 버스트(120)는 FEC1 블록(124) 내에 슬롯(s1 내지 s8)(302, 304, 306, 308, 310, 312, 314, 및 316)을 가진다. FEC2 블록(126) 및 FEC3 블록(128)도 마찬가지로 다수의 슬롯들로 구획되지만, 명료성을 위하여 도시되어 있지는 않다. 본 발명의 일 실시예에 있어서, FEC 블록(124, 126, 및 128) 내의 슬롯들의 수는 동일하다. 본 발명의 또 다른 실시예에 있어서, FEC 블록(124, 126, 및 128) 내의 슬롯들의 수는 상이하다. HARQ 버스트(120)는 3개의 FEC 블록(124, 126, 및 128)으로 도시되어 있지만, 이에 한하는 것을 의미하지는 않는다. 본 발명의 또 다른 실시예에 있어서, HARQ 버스트(120)는 3개보다 많은 FEC 블록들을 갖는다. 본 발명의 또 다른 실시예에 있어서, HARQ 버스트(120)는 하나의 FEC 블록만을 갖는다.

스테이션이 HARQ 버스트(120)를 수신하는 때에, 스테이션은 HARQ 버스트(120)가 올바로 수신되는지 여부를 판정한다. HARQ 버스트(120)가 올바르지 않게 수신되면, 스테이션은 본 발명의 일 실시예에 있어서 HARQ 버스트(120)의 각 FEC 블록의 일부만을 저장한다. 이는 3개의 리사이징된 FEC 블록(320, 322, 및 324)을 갖는 리사이징된 HARQ 서브-버스트(210)에 도시되어 있다. 리사이징된 FEC1 블록(320)은 FEC1 블록(124)의 슬롯 s1(302), s2(304), s3(306), s6(312), 및 s7(314)을 갖는다. 슬롯 s4(308), s5(310), 및 s8(316)은 HARQ 버스트(120)로부터 폐기 또는 제거되며, HARQ 버스트(120) 중 나머지 슬롯들은 본 발명의 일 실시예에 있어서 리사이징된 HARQ 서브-버스트(210)로서 저장된다. 마찬가지로, 리사이징된 FEC 블록(322 및 324)은 각각 FEC 블록(126 및 128)로부터 제거되는 적어도 하나의 슬롯을 가지지만, 도 3에는 도시의 명료성을 위하여 도시하지 않았다.

본 발명의 일 실시예에 있어서, HARQ 버스트(120)로부터 폐기 또는 제거되어야 하는 슬롯들의 선택은, 이에 한하지 않지만, 슬롯 폐기를 위한 로직 구현의 용이성, 원하는 다이버시티 이득, 메모리 버퍼량, 메모리 버퍼 비용, 메모리 버퍼의 점유 수준, 등에 적어도 일부 기초로 한다. 본 발명의 일 실시예에 있어서, HARQ 버스트(120)의 각각의 FEC 블록으로부터 폐기되는 슬롯들의 수는 동일하다. 본 발명의 또 다른 실시예에 있어서, HARQ 버스트(120)의 각 FEC 블록으로부터 제거되는 슬롯들의 수는 상이하다.

예를 들어, 본 발명의 일 실시예에 있어서, 스테이션은 FEC1 블록(124)으로부터 3개의 슬롯을 제거하고, FEC1 블록(124)의 잔여 슬롯들을 리사이징된 FEC1 블록(320)으로서 저장하며, FEC2 블록(126)으로부터 2개의 슬롯을 제거하고 FEC2 블록(126)의 잔여 슬롯들을 리사징된 FEC2 블록(322)으로서 저장하며, FEC3 블록(128) 내의 어떠한 슬롯도 제거하지 않고 전체 FEC3 블록(128)을 리사징된 HARQ 서브-버스트(210)에 저장한다.

본 발명의 일 실시예에 있어서, HARQ 버스트(120)의 각 FEC 블록 내의 슬롯들은 인터리브되며, 스테이션은 HARQ 버스트(120)의 각 FEC 블록으로부터 다수의 연속하는 슬롯들을 폐기한다. 예를 들어, 본 발명의 일 실시예에 있어서, 스테이션은 HARQ 버스트(120)의 각 FEC 블록 중 1번째 2개의 연속하는 슬롯들을 폐기한다. 본 발명의 또 다른 실시예에 있어서, 스테이션은 HARQ 버스트(120)의 각 FEC 블록 중 마지막 3개의 연속하는 슬롯들을 폐기한다. 본 발명의 또 다른 실시예에 있어서, 스테이션은 HARQ 버스트(120)의 각 FEC 블록 중 고정된 백분율의 슬롯들을 폐기한다. 예를 들어, 본 발명의 일 실시예에 있어서, 스테이션은 HARQ 버스트(120)의 각 FEC 블록 내의 슬롯들 중 20%를 제거한다. 즉, HARQ 버스트(120)의 각 FEC 블록이 10개의 슬롯을 가지는 경우, 스테이션은 HARQ 버스트(120)의 각 FEC 슬롯 중 8개의 슬롯만을 저장한다.

본 발명의 또 다른 실시예에 있어서, 스테이션은 HARQ 버스트(120) 내의 콘텐츠의 추정 신뢰도 또는 추정 신뢰 수준을 사용하여 HARQ 버스트(120)의 각 FEC 블록 내에서 폐기되는 슬롯의 수를 판정한다. 예를 들어, 본 발명의 일 실시예에 있어서, 스테이션이 HARQ 버스트(120) 내의 콘텐츠의 신뢰도가 높다고 판정하는 경우, 스테이션은 HARQ 버스트(120)를 더 적게 저장하고, HARQ 버스트(120)의 각 FEC 블록 내에서 더 많은 슬롯들을 폐기한다. 마찬가지로, 스테이션이 HARQ 버스트(120) 내의 콘텐츠의 신뢰도가 낮다고 판정하는 경우, 스테이션은 HARQ 버스트(120)를 더 많이 저장하고, HARQ 버스트(120)의 각 FEC 블록 내의 슬롯들을 더 적게 폐기한다. 본 발명의 일 실시예에 있어서, HARQ 버스트(120) 내의 콘텐츠 또는 데이터의 신뢰도는 HARQ 버스트의 각 심볼의 각 비트에 대한 LLR(Log Likelihood Ratio)로부터 추정 또는 판정된다. 본 발명의 또 다른 실시예에 있어서, HARQ 버스트(120) 내의 콘텐츠 또는 데이터의 신뢰도는 스테이션이 수신하는 CQI(Channel Quality Indicator) 정보로부터 추정 또는 판정된다. 당업자라면, 슬롯들의 수, 어느 슬롯이 제거되는지를 판정하는 기타의 방법들이 사용될 수 있으며, 이러한 방법들은 본 발명의 작용에 영향을 미치지 않고서 본 발명에 사용될 수 있다는 것을 이해할 수 있을 것이다.

도 4는 본 발명의 일 실시예에 다른 2개의 HARQ 서브-버스트의 체이스 조합(400)을 나타낸다. 도 4에 있어서, 도시를 목적으로, 스테이션은 그 메모리 버퍼 내에 리사이징된 HARQ 서브-버스트(410)를 저장하고 있으며, 재송신된 HARQ 서브-버스트(430)를 수신한 것으로 가정한다. 리사이징된 HARQ 서브-버스트(410)는 슬롯 a2(414) 및 a5(420)을 가지지 않으며, 재송신된 HARQ 버스트(430)는 M개의 슬롯 b1(432) 내지 bM(448)을 갖는다.

본 발명의 일 실시예에 있어서, 스테이션은 체이스 조합 구조 또는 동일한 데이터 버스트 또는 패킷의 재송신을 사용하는 기타의 임의의 코드 조합 구조를 적어도 일부 사용하여 저장된 리사이징된 HARQ 서브-버스트(410)와 재송신된 HARQ 서브-버스트(430)를 조합한다. 저장된 리사이징된 HARQ 서브-버스트(410)와 재송신된 HARQ 서브-버스트(430)의 각각의 해당 슬롯은 슬롯들의 위치와 순서에 기초하여 조합된다. 예를 들어, 저장된 리사이징된 HARQ 서브-버스트(410)의 1번째 슬롯 a1(412)와 재송신된 HARQ 서브-버스트(430)의 1번째 슬롯 b1(432)이 조합되어, 체이스 조합된 HARQ 버스트(450)의 1번째 슬롯 a1+b1(452)을 형성한다.

저장된 리사이징된 HARQ 서브-버스트(410) 내에 특정 슬롯이 존재하지 않는 경우, 체이스 조합은 수행되지 않는다. 예를 들어, 저장된 리사이징된 HARQ 서브-버스트(410)가 2번째 슬롯 a2(414)을 가지지 않으므로, 체이스 조합된 HARQ 버스트(450)의 2번째 슬롯 b2(454)에 대하여는 체이스 조합이 수행되지 않는다. 체이스 조합된 HARQ 버스트(450)의 2번째 슬롯 b2(454)은 재송신된 HARQ 서브-버스트(430)의 2번째 슬롯 b2(434)를 갖는다. 마찬가지로, 저장된 리사이징된 HARQ 서브-버스트(410)는 5번째 슬롯 a5(420)을 가지지 않으므로, 체이스 조합된 HARQ 버스트(450)의 5번째 슬롯 b5(460)에 대하여는 체이스 조합이 수행되지 않는다. 체이스 조합된 HARQ 버스트(450)의 5번째 슬롯 b5(460)은 재송신된 HARQ 서브-버스트(430)의 5번째 슬롯 b5(440)을 갖는다. 당업자라면, 체이스 조합된 HARQ 버스트(450)의 다른 슬롯들이 어떻게 형성되는지 쉽게 이해할 수 있을 것이며, 본 명세서에서는 더 이상 논의하지 않는다.

저장된 리사이징된 HARQ 서브-버스트(410)와 재송신된 HARQ 서브-버스트(430)와의 체이스 조합이 완료되는 때에, 스테이션은 체이스 조합된 HARQ 버스트(450)의 CRC를 계산하여, 에러 유무를 판정한다. CRC가 올바르지 않다면, 스테이션은 재송신된 HARQ 서브-버스트(430)의 사이즈를 줄이고, 본 발명의 일 실시예에 따라서 리사이징된 HARQ 서브-버스트를 저장한다.

본 발명의 일 실시예에 있어서, 저장된 리사이징된 HARQ 서브-버스트(410)와 재송신된 HARQ 서브-버스트(430) 내의 FEC 블록들의 슬롯들이 인터리브되는 경우, 저장된 리사이징된 HARQ 서브-버스트(410)와 재송신된 HARQ 서브-버스트(430)의 체이스 조합을 수행함으로써, 올바로 디코딩되는지의 FEC 가능성이 증가함에 따라서 스테이션의 처리 이득이 향상된다. CRC를 통과하는 HARQ 서브-버스트의 기회가 증가되며, 일부 슬롯들이 제거되더라도 다이버시티 이득은 동일하게 유지된다. 이는 다이버시티 이득이 무선 네트워크의 채널 조건이 향상되는 때에 실패한 HARQ 서브-버스트의 재송신에만 관련되기 때문이다.

본 발명의 실시예들은, 원하는 HARQ 프로토콜의 스루풋을 유지하는데 소요되는 메모리 버퍼 공간의 량이 감소될 수 있기 때문에, 칩 면적과 전력 소비에 있어서 절약을 가능하게 한다. 이는 스테이션이 칩 면적을 제한하거나 저비용 목표를 충족하여야 하는 경우에 유리하다. 또한, 본 발명의 실시예들은 스테이션이 무선 네트워크에서 사용되는 HARQ 프로토콜의 높은 스루풋에 도달하도록 한다.

도 5a는 본 발명의 일 실시예에 따라서 본 명세서에 개시되는 방법을 구현하기 위한 흐름도(500)를 나타낸다. 단계 505에서, 스테이션은 HARQ 서브-패킷을 수신한다. 단계 510에서, 스테이션은 HARQ 서브-패킷의 CRC를 계산하여, HARQ 서브-패킷과 그 빌딩 블록(들)의 신뢰도를 판정 또는 추정한다. 본 발명의 일 실시예에 있어서, HARQ 서브-패킷의 빌딩 블록(들)은, 이에 한하지는 않지만, 에러정정 코드 블록, FEC 블록, 독립 데이터 유닛, 등을 포함한다. 본 발명의 일 실시예에 있어서, 메모리 버퍼에 하나 이상의 저장된 HARQ 서브-패킷의 사본들이 존재하면, 스테이션은 수신된 HARQ 서브-패킷과 HARQ 서브-패킷의 하나 이상의 저장된 사본들과의 체이스 조합을 수행하여, 조합된 HARQ 패킷을 생성한다. 스테이션은 조합된 HARQ 패킷의 CRC를 계산한다.

단계 515에서, 스테이션은 수신된 HARQ 서브-패킷의 CRC가 올바른지 여부를 체크한다. 올바르다면, 플로우(500)가 종료한다. 그렇지 않다면, 스테이션은 단계 520에서 수신된 HARQ 서브-패킷을 저장하기에 충분한 메모리 버퍼의 공간이 존재하는지를 체크한다. 충분한 메모리 버퍼 공간이 존재하면, 흐름(500)은 종료한다. 불충분한 메모리 버퍼 공간이 존재하면, 단계 525에서 스테이션은 HARQ 서브-패킷과 그 빌딩 블록들의 판정 또는 추정된 신뢰도에 기초하여 각각의 빌딩 블록(들)을 수신된 HARQ 서브-패킷에 저장한다.

단계 530에서 스테이션은 메모리 버퍼에 충분한 공간이 존재하는지를 체크한다. 존재한다면, 흐름(500)은 종료한다. 그렇지 않다면, 단계 535에서, 스테이션은 HARQ 서브-패킷 및 그 빌딩 블록들의 판정 또는 추정된 신뢰도에 기초하여 메모리 버퍼에 이미 저장된 수신된 HARQ 서브-패킷 내의 빌딩 블록(들)을 감소시키고, 흐름이 종료한다. 본 발명의 일 실시예에 있어서, 스테이션은 HARQ 서브-패킷의 각 FEC 블록의 하나 이상의 슬롯들을 제거함으로써 수신된 HARQ 서브-패킷 내의 빌딩 블록(들)을 감소시켜, 리사이징된 HARQ 서브-패킷을 얻는다. 제거되는 HARQ 서브-패킷의 각 FEC 블록의 슬롯들의 수는, 본 발명의 일 실시예에 있어서, HARQ 서브-패킷들 및 그 빌딩 블록(들)의 판정 또는 추정된 신뢰도에 의존한다.

단계 535에서는 스테이션의 메모리 버퍼의 자유 메모리 량을 증가시킨다. 도시된 흐름(500)은 한정적인 의미가 아니며, 흐름(500) 중에 도시된 단계들 중 일부가 순차 수행될 필요는 없고, 병행 수행될 수 있다. 본 발명의 실시예들은 스테이션 내의 메모리 오버플로우 이벤트의 발생을 감소시켜, HARQ 프로토콜의 스루풋을 증가시킨다.

도 5b는 본 발명의 일 실시예에 따라서 본 명세서에 개시되는 방법을 구현하는 흐름도(550)를 나타낸다. 업링크(UL) HARQ 프로토콜에 대한 메모리 버퍼의 사이즈는, 프레임당 최대 송신 블록 사이즈를 결정하며, 따라서, UL HARQ 프로토콜 스루풋을 제한한다. 흐름도(550)는 이동국에서 사용되는 HARQ 프로토콜의 UL 스루풋을 증가 또는 향상시키는 단계들을 나타낸다.

단계 555에서, 이동국은 HARQ 서브-패킷 또는 서브-버스트의 송신 요청을 수신한다. 단계 560에서, 전체 HARQ 서브-패킷이 수신국, 즉, 기지국에 송신된다. 단계 570에서, 이동국은 HARQ 서브-패킷을 저장하기에 충분한 UL 메모리 버퍼가 존재하는지를 체크한다. 본 발명의 다른 실시예에 있어서, 단계 560 및 570은 동시에 또는 실질적으로 병행하여 수행된다.

단계 570에서, 충분한 메모리 버퍼가 존재한다면, 이동국은 단계 590에서 전체 HARQ 서브-패킷을 저장한다. 단계 592에서, 이동국은 송신된 전체 HARQ 서브-패킷이 성공적으로 송신되는지 여부를 체크한다. 예를 들어, 본 발명의 일 실시예에 있어서, 이동국은 기지국으로부터 ACK 또는 NACK가 수신되는지 여부에 기초하여 HARQ 서브-패킷의 송신이 성공적인지 여부를 판정할 수 있다. HARQ 서브-패킷의 송신이 성공적이라면, 즉, ACK가 수신되면, 흐름은 종료한다. HARQ 서브-패킷의 송신이 성공적이지 않다면, 즉, NACK가 수신되면, 단계 594에서 요구된다면, 이동국은 저장된 전체 HARQ 서브-패킷을 재송신하고, 흐름이 단계 592에 복귀한다.

단계 570에서, 메모리 버퍼가 불충분하다면, 단계 580에서 이동국은 HARQ 서브-패킷 중 일부만을 저장한다. 예를 들어, 본 발명의 일 실시예에 있어서, 이동국은 HARQ 서브-패킷의 각 FEC 내의 슬롯들 중 75%만을 저장한다. 나머지 25%의 HARQ 서브-패킷의 각 FEC 내의 슬롯들은 폐기된다. 당업자라면, 본 발명의 작용에 영향을 미치지 않고서, HARQ 서브-패킷의 일부를 저장하는 기타의 방법들이 본 발명에 적용될 수 있다는 것을 쉽게 이해할 수 있을 것이다. HARQ 서브-패킷의 일부만을 저장함으로써, 이동국에 의해 더 큰 HARQ 서브-패킷이 송신되도록 한다. 이는 이동국의 업링크 활용도가 높은 경우에 유용하다.

단계 582에서, 이동국은 송신된 HARQ 서브-패킷이 성공적으로 송신되는지 여부를 체크한다. 성공적으로 송신되었다면, 흐름은 종료한다. 그렇지 않다면, 이동국은 단계 584로 진행하여, 요구된다면, HARQ 서브-패킷의 저장된 일부를 재송신하고, 흐름은 단계 582에 복귀한다. HARQ 서브-패킷 중 일부가 송신되지 않거나 저장되지 않더라도, 기지국은 이동국에 저장되었던 비트들의 LLR(log likelihood ratio)를 강화할 수 있으며, 따라서, HARQ 서브-패킷에 속하는 모든 FEC 블록들에 대하여 전체적으로 FEC 블록을 강화할 수 있다.

도 6은 본 발명의 일 실시예에 따른 스테이션 내의 MIMO(Multiple-Input Multiple-Output) 수신기의 블록도(600)를 나타낸다. 수신기는 HARQ 버스트 수신을 위하여 2개의 안테나(612 및 614)를 갖는다. 본 발명의 일 실시예에 있어서, HARQ 버스트는 QAM(Quadrature Amplitude Modulation)을 사용하여 변조된다. 16-QAM 및 64-QAM에 있어서, 예를 들어, 심볼 내의 각각의 비트는 여유 간격이 심볼 내의 각 비트에 대하여 상이하기 때문에 에러에 대하여 상이한 면역성(immunity)를 갖는다.

본 발명의 일 실시예에 있어서, 수신기가 OFDM(Orthogonal Frequency Division Multiplexing)에 따라서 동작하는 경우, 수신기는 순환 프리픽스(cyclic prefix)를 제거하여, 안테나(612 및 614)에서 수신되는 HARQ 버스트에 대하여 FFT(Fast Fourier Transform)을 수행한다. HARQ 버스트는 공간 디맵퍼 모듈(630)에 보내져서 HARQ 버스트의 QAM 심볼들을 디맵핑(de-map)한다. QAM-소프트 비트 모듈(640)은 디맵핑된 QAM 심볼들을 HARQ 버스트의 정보 비트들로 변환한다. QAM-소프트 비트 모듈(640)은 또한 HARQ 버스트의 각 심볼의 각 비트에 대하여 LLR(Log Likelihood Ratio)를 계산한다. LLR은 수신된 신호에 대하여 송신중인 0 비트와 송신중인 1 비트와의 확률의 비의 대수(logarithm)이다.

HARQ 버스트의 각 심볼의 각 비트에 대한 계산된 LLR은 양자화되어, HARQ 버스트의 추정된 비트들(660)을 생성하도록 FEC 디코더(650)에 보내진다. 본 발명의 일 실시예에 있어서, 수신기는 HARQ 버스트의 각 심볼의 하나 이상의 비트들 각각의 각 LLR 값을 양자화 비트수로서 표현하며, 여기서, 양자화 비트수는 적어도 부분적으로 각 심볼의 각 비트의 잡음에 대한 메트릭 감도(metric sensitivity to noise)에 기초한다. 예를 들어, 본 발명의 일 실시예에 있어서, HARQ 버스트가 I 채널 및 Q 채널 각각에 64-QAM을 사용하여 변조되는 경우, 수신기는 심볼의 MSB(Most Significant Bit)의 LLR 값을 나타내기 위하여 2개의 양자화 비트를 사용하며, 심볼의 LSB(Least Significant Bit)의 LLR 값에 대하여 전체 6개의 비트를 사용한다.

MSB는 0를 횡단(across)하는 경우에만 변화하므로, 가장 견고(robust)하기 때문에, 수신기는 심볼의 MSB의 LLR 값에 대하여 최소 양자화 비트수를 사용한다. LSB는 64-QAM 콘스텔레이션(constellation)에 있어서 가장 빈번하게 변화하므로, 에러에 대하여 가장 민감하기 때문에, 수신기는 심볼의 LSB의 LLR값에 대하여 최대 양자화 비트수를 사용한다. 당업자라면, MSB 및 LSB와는 다른 비트의 LLR이 또한 상이한 양자화 비트수를 가질 수 있음을 쉽게 이해할 수 있을 것이다.

각 심볼의 각 비트의 잡음에 대한 메트릭 감도에 기초하여 LLR에 대하여 상이한 양자화 비트수를 사용함으로써, 본 발명의 일 실시예에 있어서의 스테이션 내의 수신기의 메모리 공간 요구사항과 신호대 잡음비(SNR) 성능과의 사이의 트레이드오프를 가능하게 한다. 당업자라면, LLR에 대한 양자화 비트수를 줄이는 기타의 방법들을 이해할 수 있을 것이며, 이러한 방법이 본 발명에 적용가능하다. 또한, 스테이션은 동일한 기법을 QAM의 다른 차수들에 적용할 수도 있다.

도 7은 본 발명의 일 실시예에 따른 본 명세서에 개시된 방법을 구현하기 위한 시스템(700)을 나타낸다. 시스템(700)은, 이에 한하지 않지만, 데스크톱 컴퓨터, 랩톱 컴퓨터, 넷북, 노트북 컴퓨터, PDA(Personal Digital Assistant), 서버, 워크스테이션, 셀룰러 전화기, 모바일 컴퓨팅 장치, 인터넷 기기, 또는 기타의 다른 종류의 컴퓨팅 장치를 포함한다. 또 다른 실시예에 있어서, 본 명세서에 개시되고 있는 방법들을 구현하기 위해 사용되는 시스템(700)은 SOC(System on a Chip) 시스템일 수도 있다.

프로세서(710)는 시스템(700)의 명령어들을 실행하기 위한 프로세싱 코어(712)를 갖는다. 프로세싱 코어(712)는, 이에 한하지 않지만, 명령어를 패치하기 위한 프리-패치 로직, 명령어를 디코딩하기 위한 디코드 로직, 명령어를 실행하기 위한 실행 로직, 등을 포함한다. 프로세서(710)은 시스템(700)의 명령어 및/또는 데이터들을 캐시하기 위한 캐시 메모리(716)를 갖는다. 본 발명의 또 다른 실시예에 있어서, 캐시 메모리(716)는, 이에 한하지 않지만, 프로세서(710) 내에 레벨 1, 레벨 2, 레벨 3, 캐시 메모리 또는 기타의 임의의 캐시 메모리 구성을 포함한다.

MCH(Memory Control Hub)(714)는 프로세서(710)로 하여금 휘발성 메모리(732) 및/또는 불휘발성 메모리(734)를 포함하는 메모리(730)에 액세스하여 이와 통신할 수 있도록 하는 기능을 수행한다. 휘발성 메모리(732)는, 이에 한하지 않지만, SDRAM(Synchronous Dynamic Random Access Memory), DRAM(Dynamic Random Access Memory), RAMBUS DRAM (RDRAM), 및/또는 기타의 임의의 종류의 랜덤 액세스 메모리 장치를 포함한다. 불휘발성 메모리(734)는, 이에 한하지 않지만, NAND 플래시 메모리, PCM(Phase Change Memory), ROM(Read Only Memory), EEPROM(Electrically Erasable Programmable ROM), 또는 기타의 임의의 종류의 불휘발성 메모리 장치를 포함한다.

메모리(730)는 프로세서(710)에 의해 실행되어야 할 정보 및 명령어를 저장한다. 메모리(730)는 또한 프로세서(710)가 명령어를 실행하고 있는 동안 임시 변수들 또는 기타의 중간 정보를 저장할 수도 있다. 칩셋(720)은 PtP(Point-to-Point) 인터페이스(717 및 722)를 통해 프로세서(710)와 통신한다. 칩셋(720)은 프로세서(710)로 하여금 시스템(700) 내의 다른 모듈들에 연결되도록 한다. 본 발명의 일 실시예에 있어서, 인터페이스(717 및 722)는 Intel® QPI(QuickPath Interconnect) 등의 PtP 통신 프로토콜에 따라서 동작한다. 칩셋(720)은, 이에 한하지 않지만, LCD(Liquid Crystal Display), CRT(Cathode Ray Tube) 디스플레이, 또는 기타의 임의의 유형의 시각 표시 장치를 포함하는 디스플레이 장치(740)에 연결된다.

또한, 칩셋(720)은 각종 모듈들(774, 760, 762, 764, 및 766)을 상호연결하는 하나 이상의 버스들(750 및 755)에 연결된다. 버스들(750 및 755)은 버스 속도 또는 통신 프로토콜에 있어서 불일치가 있다면 버스 브릿지(772)를 통해 서로 연결될 수도 있다. 칩셋(720)은, 이에 한하지 않지만, 불휘발성 메모리(760), 대용량 저장장치(들)(762), 키보드/마우스(764), 및 네트워크 인터페이스(766)와 결합된다. 대용량 저장 장치(762)는, 이에 한하지 않지만, SSD(Solid State Drive), 하드디스크 드라이브, USB 플래시 메모리 드라이브, 또는 기타 임의의 유형의 컴퓨터 데이터 저장 매체를 포함한다. 네트워크 인터페이스(766)는, 이에 한하지 않지만, 이더넷 인터페이스, USB 인터페이스, PCI(Peripheral Component Interconnect) 익스프레스 인터페이스, 무선 인터페이스 및/또는 기타의 임의의 적합한 유형의 인터페이스를 포함하는, 임의의 종류의 공지의 네트워크 인터페이스 표준을 사용하여 구현된다. 무선 인터페이스는, 이에 한하지 않지만, IEEE 802.11 표준과 그 관련 패밀리, HPAV(Home Plug AV), UWB(Ultra Wide Band), 블루투스, WiMax, 또는 임의의 유형의 무선 통신 프로토콜에 따라서 동작한다.

도 7에 나타낸 모듈들은 시스템(700) 내의 별도의 블록들로 도시되어 있지만, 이 블록들 중 일부에 의해 수행되는 기능들은 단일 반도체 회로 내에 집적될 수 있으며, 또는 2개 이상의 별도의 집적 회로를 사용하여 구현될 수도 있다. 예를 들어, 캐시 메모리(716)는 프로세서(710) 내의 별도의 블록으로서 도시되어 있지만, 캐시 메모리(716)는 각각 프로세서 코어(712)에 포함되어 있을 수 있다. 시스템(700)은 본 발명의 또 다른 실시예에 있어서 하나보다 많은 프로세서/프로세싱 코어를 포함할 수 있다.

본 명세서에 개시되는 방법들은 하드웨어, 소프트웨어, 펌웨어, 또는 기타의 임의의 그 조합으로서 구현될 수 있다. 예를 들어, 본 발명의 일 실시예에 있어서, MAC 계층 로직이 본 명세서에 개시되어 있는 방법과 기법들을 수행하는 능력을 갖는다. 개시된 주제의 실시예들을 설명하였지만, 당업자라면 개시된 주제를 구현하는 많은 다른 방법들이 대체하여 사용될 수 있다는 것을 쉽게 이해할 수 있을 것이다. 상기 설명에 있어서, 개시된 주제의 다양한 양태들을 설명하였다. 설명을 위하여, 구체적인 수, 시스템, 및 구성들은 본 주제의 완전한 이해를 제공하기 위하여 명기된 것이다. 그러나, 본 개시물의 이익을 향유하는 당업자에게는 본 주제가 구체적인 세부사항 없이도 실시될 수 있다는 것이 명백할 것이다. 다른 예에 있어서, 공지의 특징, 성분, 또는 모듈들은 개시된 주제를 불명확하게 하지 않도록 생략, 간략화, 조합, 또는 분할되었다.

"작동가능(operable)"이라는 용어는 본 명세서에 있어서 장치, 시스템, 프로토콜, 등이 장치 또는 시스템이 오프-파워 상태에 잇는 경우 그 소망하는 기능을 위하여 동작하도록 구성되거나 동작할 수 있다는 것을 의미한다. 개시된 주제의 다양한 실시예들은 하드웨어, 펌웨어, 소프트웨어, 또는 그 조합에서 구현될 수 있으며, 또한 기계에 의해 액세스되는 경우, 기계가 태스크를 수행하거나, 추상 데이터 타입 또는 저레벨 하드웨어 콘텍스트를 정의하거나, 결과를 생성하게 되는, 명령어, 함수, 절차, 데이터 구조, 로직, 어플리케이션 프로그램, 설계 표현, 또는 시뮬레이션, 에뮬레이션, 설계의 제작을 위한 포맷 등의 프로그램 코드를 참조하여 또는 이와 연계하여 기재될 수 있는 것이다.

도면들에 나타낸 기법들은 범용 컴퓨터 또는 컴퓨팅 장치 등의 하나 이상의 컴퓨팅 장치들 상에서 저장 또는 실행되는 코드 또는 데이터를 사용하여 구현될 수 있다. 이러한 컴퓨팅 장치들은 기계 판독가능 저장매체(예컨대, 자기 디스크, 광학 디스크, RAM, ROM, 플래시 메모리 장치, PCM) 및 기계 판독가능 통신매체(예컨대, 전기, 광학, 음향, 또는 기타 형태의 전파 신호 - 반송파, 적외선 신호, 디지털 신호 등) 등의 기계 판독가능 매체를 사용하여 코드 및 데이터를 저장하고 통신한다(내부적 통신 및 네트워크 상의 다른 컴퓨팅 장치와의 통신).

개시된 주제를 예시적인 실시예들을 참조하여 설명하였지만, 이러한 기재는 한정적 의미로 해석되고자 한 것은 아니다. 개시된 주제에 관한 당업자에게 명백한, 주제의 기타의 실시예들뿐만 아니라 예시적인 실시예들의 다양한 변형예들은 개시된 주제의 범주 내에 있는 것으로 간주된다.

Claims

하나 이상의 FEC(Forward Error Correction) 블록을 갖는 HARQ(Hybrid Automatic Repeat Request) 서브-패킷이 올바르게 수신되는지 여부를 판정하는 단계; 및
상기 HARQ 서브-패킷이 올바르지 않게 수신된다는 판정에 응답하여 상기 HARQ 서브-패킷의 각 FEC 블록의 일부만을 저장하는 단계
를 포함하는 방법.
제1항에 있어서,
각 FEC 블록은 하나 이상의 슬롯을 가지며,
상기 HARQ 서브-패킷의 각 FEC 블록의 일부만을 저장하는 단계는, 각 FEC 블록의 모든 슬롯들보다 적은 수의 슬롯들을 저장하는 단계를 포함하는 방법.
제1항에 있어서,
상기 HARQ 서브-패킷이 올바르게 수신되는지 여부를 판정하는 단계는, 상기 HARQ 서브-패킷의 CRC(Cyclic Redundancy Check)가 올바른지 여부를 판정하는 단계를 포함하는 방법.
제1항에 있어서,
메모리가 상기 HARQ 서브-패킷을 저장하기에 불충분한 공간을 갖는 것으로 판정하는 단계를 더 포함하며,
상기 HARQ 서브-패킷이 올바르지 않게 수신된다는 판정에 응답하여 상기 HARQ 서브-패킷의 각 FEC 블록의 일부만을 저장하는 단계는, 상기 HARQ 서브-패킷이 올바르지 않게 수신된다는 판정 및 상기 메모리가 상기 HARQ 서브-패킷을 저장하기에 불충분한 공간을 갖는다는 판정에 응답하여 상기 HARQ 서브-패킷의 각 FEC 블록의 일부만을 저장하는 단계를 포함하는 방법.
제1항에 있어서,
상기 HARQ 서브-패킷의 하나 이상의 저장된 사본을 갖는 메모리가 상기 HARQ 서브-패킷을 저장하기에 불충분한 공간을 갖는 것으로 판정하는 단계; 및
상기 HARQ 서브-패킷의 상기 하나 이상의 저장된 사본 중 적어도 하나의 모든 슬롯들보다 적은 수의 슬롯들을 폐기하는 단계
를 더 포함하는 방법.
제5항에 있어서,
상기 수신된 HARQ 서브-패킷을 상기 HARQ 서브-패킷의 상기 하나 이상의 저장된 사본 중 적어도 하나와 적어도 일부 체이스(Chase) 조합 알고리즘에 따라 조합하는 단계를 더 포함하는 방법.
제1항에 있어서,
상기 HARQ 서브-패킷은 IEEE(Institute of Electrical and Electronics Engineers) 802.11의 패밀리 표준, IEEE 802.15의 패밀리 표준, IEEE 802.16의 패밀리 표준, 및 3GPP LTE(Third Generation Partnership Project Long Term Evolution) 표준 중 하나를 적어도 일부 준수하는 방법.
HARQ(Hybrid Automatic Repeat Request) 프로토콜의 스루풋을 증가시키는 방법으로서,
HARQ 버스트의 각 심볼의 하나 이상의 비트들 각각의 각 LLR(Log Likelihood Ratio) 값을 양자화 비트수로 표현하는 단계 - 상기 양자화 비트수는 각 심볼의 각 비트의 잡음에 대한 메트릭 감도에 적어도 일부 기초함 -
를 포함하는 방법.
제8항에 있어서,
상기 HARQ 버스트의 각 심볼은 QAM(Quadrature Amplitude Modulation) 심볼인 방법.
제8항에 있어서,
상기 HARQ 버스트의 각 심볼의 상기 하나 이상의 비트들의 MSB(Most Significant Bit)는 최소의 잡음 감도를 가지며,
HARQ 버스트의 각 심볼의 하나 이상의 비트들 각각의 각 LLR 값을 양자화 비트수로 표현하는 단계는, 상기 HARQ 버스트의 각 심볼의 상기 하나 이상의 비트들의 MSB를 최소의 양자화 비트수로 표현하는 단계를 포함하는 방법.
제8항에 있어서,
상기 HARQ 버스트의 각 심볼의 상기 하나 이상의 비트들의 LSB(Least Significant Bit)는 최대의 잡음 감도를 가지며,
HARQ 버스트의 각 심볼의 하나 이상의 비트들 각각의 각 LLR 값을 양자화 비트수로 표현하는 단계는, 상기 HARQ 버스트의 각 심볼의 상기 하나 이상의 비트들의 LSB를 최대의 양자화 비트수로 표현하는 단계를 포함하는 방법.
제8항에 있어서,
상기 HARQ 버스트의 각 심볼의 상기 하나 이상의 비트들 중 적어도 둘은 상이한 양자화 비트수를 가지는 방법.
제8항에 있어서,
상기 HARQ 프로토콜은 IEEE(Institute of Electrical and Electronics Engineers) 802.11의 패밀리 표준, IEEE 802.15의 패밀리 표준, IEEE 802.16의 패밀리 표준, 및 3GPP LTE(Third Generation Partnership Project Long Term Evolution) 표준 중 하나를 적어도 일부 준수하는 방법.
버퍼, 및
상기 버퍼의 오버플로우 이벤트를 판정하고, 상기 판정에 응답하여 상기 버퍼에 저장되어야 할 수신된 HARQ(Hybrid Automatic Repeat Request) 버스트의 일부를 제거하도록 상기 버퍼에 결합되는 로직
을 포함하는 장치.
제14항에 있어서,
상기 HARQ 버스트의 CRC(Cyclic Redundancy Check)는 올바르지 못한 장치.
제14항에 있어서,
상기 로직은 또한 상기 HARQ 버스트의 신뢰도 또는 신뢰 수준을 판정하고,
상기 판정에 응답하여 상기 버퍼에 저장되어야 할 수신된 HARQ 버스트의 일부를 제거하기 위한 로직은, 상기 판정에 응답하여 상기 HARQ 버스트의 상기 판정된 신뢰도 또는 상기 판정된 신뢰 수준에 적어도 일부 기초하여 상기 버퍼에 저장되어야 할 상기 수신된 HARQ 버스트의 일부를 제거하는 장치.
제15항에 있어서,
상기 로직은 또한 상기 제거된 일부가 없는 상기 수신된 HARQ 버스트를 상기 버퍼에 저장하는 장치.
제14항에 있어서,
상기 수신된 HARQ 버스트는 하나 이상의 FEC(Forward Error Correction) 블록을 포함하며,
상기 수신된 HARQ 버스트의 일부를 제거하기 위한 로직은 상기 수신된 HARQ 버스트의 각 FEC 블록의 일부를 제거하는 장치.
제18항에 있어서,
각 FEC 블록은 하나 이상의 슬롯을 포함하며,
상기 수신된 HARQ 버스트의 각 FEC 블록의 일부를 제거하기 위한 로직은, 상기 수신된 HARQ 버스트의 각 FEC 블록의 모든 슬롯들보다 적은 수의 슬롯들을 선택하여, 상기 수신된 HARQ 버스트의 각 FEC 블록의 모든 슬롯들보다 적은 수의 선택된 슬롯들을 폐기하는 장치.
제18항에 있어서,
상기 각 FEC 블록의 하나 이상의 슬롯을 선택하기 위한 로직은, 각 FEC 블록의 선택된 하나 이상의 슬롯을 제거하기 위한 로직의 구현 용이성, 상기 버퍼의 사이즈, 상기 버퍼의 비용, 및 상기 버퍼의 점유 수준 중 하나에 적어도 일부 기초하는 장치.
제14항에 있어서,
상기 버퍼는 상기 수신된 HARQ 버스트의 하나 이상의 사본을 저장하고,
상기 로직은 또한 상기 수신된 HARQ 버스트의 하나 이상의 저장된 사본 중 적어도 하나의 모든 슬롯들보다 적은 수의 슬롯들을 폐기하는 장치.
제21항에 있어서,
상기 로직은 또한 상기 제거된 일부가 없는 상기 수신된 HARQ 버스트를 상기 제거된 일부가 없는 상기 수신된 HARQ 버스트의 적어도 하나의 저장된 사본과 적어도 일부 체이스 조합 알고리즘에 따라 조합하는 장치.
제14항에 있어서,
상기 장치는 IEEE(Institute of Electrical and Electonics Engineerings) 802.11의 패밀리 표준, IEEE 802.15의 패밀리 표준, IEEE 802.16의 패밀리 표준, 및 3GPP LTE(Third Generation Partnership Project Long Term Evolution) 표준 중 하나를 적어도 일부 준수하는 장치.
제14항에 있어서,
상기 HARQ 버스트의 각 심볼의 하나 이상의 비트들 각각의 각 LLR(Log Likelihood Ratio) 값을 양자화 비트수로 표현하기 위한 또 다른 로직을 더 포함하며,
상기 양자화 비트수는 각 심볼의 각 비트의 잡음에 대한 메트릭 감도에 적어도 일부 기초하는 장치.
버퍼가 UL(uplink) HARQ(Hybrid Automatic Repeat Request) 서브-패킷을 저장하기에 불충분한 공간을 갖는 것으로 판정하는 단계 - 상기 UL HARQ 서브-패킷은 하나 이상의 FEC(Forward Error Correction) 블록을 가짐 -; 및
상기 버퍼에 상기 UL HARQ 서브-패킷의 각 FEC 블록의 일부만을 저장하는 단계
를 포함하는 방법.
제25항에 있어서,
각 FEC 블록은 하나 이상의 슬롯을 가지며,
상기 UL HARQ 서브-패킷의 각 FEC 블록의 일부만을 저장하는 단계는 각 FEC 블록의 모든 슬롯들보다 적은 수의 슬롯들을 저장하는 단계를 포함하는 방법.