KR20120047448A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20120047448A
KR20120047448A KR1020100109006A KR20100109006A KR20120047448A KR 20120047448 A KR20120047448 A KR 20120047448A KR 1020100109006 A KR1020100109006 A KR 1020100109006A KR 20100109006 A KR20100109006 A KR 20100109006A KR 20120047448 A KR20120047448 A KR 20120047448A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
conductive semiconductor
emitting device
Prior art date
Application number
KR1020100109006A
Other languages
English (en)
Inventor
정환희
김소정
송준오
최광기
이상열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100109006A priority Critical patent/KR20120047448A/ko
Publication of KR20120047448A publication Critical patent/KR20120047448A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 가장자리 영역이 포함되는 제1 영역 상에 위치하고, Ni, Pt, Ti, W, V, Fe 및 Mo로 구성되는 군으로부터 선택되는 물질로 이루어진 에칭 스톱층; 상기 제1 영역과 중첩되지 않는 상기 발광 구조물의 제2 영역 상에 위치하는 전류 저지층; 및 상기 에칭 스톱층 상에 위치하는 결합층과 도전성 지지기판을 포함하는 발광소자를 제공한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시예는 발광소자 패키지의 제조공정을 간략히 하고, 소자의 안정성을 확보하고자 하는 것이다.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 가장자리 영역이 포함되는 제1 영역 상에 위치하고, Ni, Pt, Ti, W, V, Fe 및 Mo로 구성되는 군으로부터 선택되는 물질로 이루어진 에칭 스톱층; 상기 제1 영역과 중첩되지 않는 상기 발광 구조물의 제2 영역 상에 위치하는 전류 저지층; 및 상기 에칭 스톱층 상에 위치하는 결합층과 도전성 지지기판을 포함하는 발광소자를 제공한다.
여기서, 상기 발광소자는 상기 전류 저지층과 대응하고 상기 제1 도전형 반도체층 상에 위치하는 제1 전극을 더 포함할 수 있다.
그리고, 상기 제2 도전형 반도체층의 제2 방향 상에 오믹층을 더 포함하고, 상기 오믹층은 상기 제1 영역과 제2 영역에서 상기 에칭 스톱층 및 전류 저지층과 접할 수 있다.
그리고, 상기 발광소자는 상기 오믹층의 제2 방향 상에 반사층을 더 포함할 수 있다.
그리고, 상기 에칭 스톱층 미치 상기 전류 저지층 중 적어도 하나는 200~3000 옹스트롱의 두께로 형성될 수 있다.
또한, 상기 전류저지층은 상기 에칭스톱층과 동일한 재료로 이루어질 수 있다.
다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물를 성장시키는 단계; 상기 발광 구조물의 가장자리 영역을 포함하는 제 1영역에　상에 에칭스톱층과 상기 제 1영역과 중첩되지 않는 제2 영역 상에　전류 저지층을　형성하는 단계; 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계; 및 상기 제1 도전형 반도체층 상에 제1 전극을 형성하는 단계를 포함하는 발광소자의 제조방법을 제공한다.
여기서, 상기 에칭 스톱층과 전류 저지층은, 상기 제2 도전형 반도체층 상에 마스크를 씌우고, Ni, Pt, Ti, W, V, Fe 및 Mo로 구성되는 군으로부터 선택되는 물질을 증착하여 형성될 수 있다.
그리고, 상기 제2 전극은 오믹층 또는 반사층을 포함할 수 있다.
그리고, 상기 제1 전극은, 상기 제1 도전형 반도체층 상에 마스크를 씌우고 상기 전류 저지층에 대응되어 형성될 수 있다.
실시예에 따른 발광소자는 제조공정이 간단하고, 소자의 안정성을 확보할 수 있다.
도 1a 내지도 1g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이고,
도 2a 내지도 2f는 발광소자의 제2 실시예를 제조방법을 나타낸 도면이고,
도 3a 내지도 3g는 발광소자의 제3 실시예를 제조방법을 나타낸 도면이고,
도 4는 발광소자 패키지의 제1 실시예의 단면도이다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1a 내지도 1g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이다.
도 1a에 도시된 바와 같이 기판(100)을 준비한다. 상기 기판(100)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
그리고, 상기 기판(100) 상에 제1도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.
이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.
상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
그리고, 상기 제2 도전형 반도체층(126) 상에 마스크(200)를 씌우고 선택적으로 에칭 스톱층(130)을 형성한다. 즉, 마스크를 씌우고 노출된 제2 도전형 반도체층(126) 상에 Ni, Pt, Ti, W, V, Fe 및 Mo로 구성되는 군으로부터 선택되는 물질을 증착하여 에칭 스톱층(130)을 형성하는데 전자빔 증착법, 스퍼터링 등의 방법이 사용될 수 있다. 상기 에칭 스톱층(130)은 산화물 또는 메탈(metal)로 이루어질 수도 있고, 상기 에칭 스톱층(130)은 200~ 3000 옹스트롱의 두께로 증착될 수 있는데, 두께가 너무 얇으면 에칭 스톱층으로서의 기능에 충분하지 않을 수 있고, 두께가 너무 두꺼우면 발광소자 내의 다른 레이어(layer)의 증착 등에 장애가 될 수 있다.
상기 에칭 스톱층(130)은 후술할 각각의 소자로의 다이싱(dicing) 공정에서 발광 구조물이 에칭될 영역, 즉 발광 구조물의 테두리에 증착될 수 있다. 그리고, 발광 구조물의 중앙에 대응되는 영역에도 상기 에칭 스톱층과 동일한 재료가 증착될 수 있다. 여기서, 상기 제2 도전형 반도체층(126)의 중앙에 대응되는 영역에 증착된 물질은 전류 저지층(Current Blocking layer)로 작용할 수 있고, 상기 발광 구조물(120)의 테두리 영역에 증착된 물질은 에칭 스톱층(130)으로 작용할 수 있다.
즉, 각 소자 간의 다이싱 공정에서 상기 발광 구조물(120) 뿐만 아니라 후술하는 오믹층(140)이나 반사층(150)도 식각될 수 있고, 이때 식각되는 오믹층(140)이나 반사층(150)의 도전성 재료가 발광구조물(120)의 측면과 접촉하여 소자의 쇼트(short)를 유발할 수도 있다. 따라서, 상기 에칭 스톱층(130)은 소자 분리시의 다이싱 공정에서 에칭 스톱층으로 작용하여 소자의 쇼트를 방지할 수 있다.
그리고, 발광 구조물(120)의 중앙에 대응하는 영역에 증착된 상술한 물질들은 전류 저지층을 이루어, 발광소자에 전류를 공급할 때 발광 구조물의 가운데 부분으로만 전류가 흐르는 것을 방지할 수 있으며, 제조공정에서 동일한 재료로 1회의 공정으로 형성할 수 있다. 즉, 동일한 재료로 이루어진 층(130)이 제1 영역(상기 발광 구조물의 가장자리영역을 포함하는 영역)과 제2 영역에서 각각 에칭 스톱과 전류 저지의 작용을 하며, 이때 제1 영역과 제2 영역은 중첩되지 않을 수 있다.
그리고, 도 1b에 도시된 바와 같이 에칭 스톱층(130)과 전류 저지층 및 노출된 제2 도전형 반도체층(126) 상에 오믹층(140)을 약 200 옹스트롱의 두께로 적층한다.
상기 오믹층(140)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(140)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 도 1c에 도시된 바와 같이 상기 오믹층(140) 상에 반사층(150)을 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(150)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다. 상기 오믹층(140)과 반사층(150)은 제2 전극으로 작용할 수 있다.
그리고, 도 1d에 도시된 바와 같이 상기 반사층 상에 도전성 지지기판(170)을 형성할 수 있다.
상기 도전성 지지기판(170)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(170)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
여기서, 상기 반사층(150)과 상기 도전성 지지기판(170)과의 결합을 위하여, 상기 반사층(150)이 결합층의 역할을 기능을 수행하거나, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 결합층(160)을 형성할 수 있다.
그리고, 도 1e에 도시된 바와 같이, 상기 기판(100)을 분리한다.
상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.
그리고, 도 1f에 도시된 바와 같이 각각의 발광소자로 다이싱하고 상기 제1 도전형 반도체층(122)의 표면 상에 요철을 형성하고 제1 전극(180)을 형성할 수 있다.
각 소자로의 분리 공정에서, 발광구조물의 테두리에 구비된 에칭 스톱층(130)은 하부의 오믹층(140)이나 반사층(150) 등의 도전성 재료가 식각되지 않게 하여, 소자의 쇼트를 방지하고 안정성을 확보할 수 있다.
상기 제1 도전형 반도체층(122)의 표면의 요철 형상은, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성할 수 있다. 여기서, 식각액(가령, KOH)의 양, UV(자외선)의 세기 및 노출 시간, Gallium-polar, Nitrogen-polar의 식각 속도 차이, GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다.
마스크를 이용한 에칭 공정은, 상기 제1 도전형 반도체층(122) 상에 포토레지스트를 코팅한 다음, 마스크를 사용하여 노광 공정을 진행한다. 그리고, 노광 공정이 진행되면, 이를 현상하여 식각 패턴을 형성한다. 상술한 공정에 따라 상기 제1 도전형 반도체층(122) 상에 식각 패턴이 형성되며, 식각 공정을 진행하여 상기 제1 도전형 반도체층(122) 상에 요철 구조를 형성한다. 상기 요철 구조는 상기 제1 도전형 반도체층(122)의 표면적을 증가시키기 위한 것이므로, 통상적으로 마루와 골의 개수가 많을수록 좋다.
상기 제1 전극(180)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 상기 제1 전극(180)도 상기 제1 도전형 반도체층(122)의 일부 상에 구비되게, 마스크를 이용하여 형성할 수 있다.
여기서, 상기 제1 전극(180)이 상기 제1 도전형 반도체층(122)의 제1 방향(도 1f의 윗 방향)에 구비되어, 상기 제2 도전형 반도체층(126)의 제2 방향(도 1f의 아랫 방향)에 구비된 전류 저지층과 에칭 스톱층(130)과 반대 방향에 구비될 수 있다. 그리고, 상기 제1 방향과 제2 방향은 활성층(124)으로부터 각각 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 방향을 가리키며, 다른 도면에서도 동일하다.
그리고, 도 1g에 도시된 바와 같이 상기 발광구조물(120)의 측면에 패시베이션층(Passivation layer, 190)을 증착할 수 있다. 여기서, 상기 패시베이션층(190)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(200)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 2a 내지도 2f는 발광소자의 제2실시예를 제조방법을 나타낸 도면이다.
본 실시예는 도 1a 내지 도 1g에 도시된 실시예와 유사하나, 반사층(150)이 생략된다. 즉, 도 2c에서 오믹층(140) 상에 결합층(160)과 도전성 지지기판(170)이 직접 구비될 수 있다. 이때, 오믹층(140)이나 도전성 지지기판(170)에 광반사율이 뛰어난 물질을 포함하여 활성층에서 방출된 빛을 반사하여 광추출 효율을 개선할 수 있다.
도 3a 내지도 3g는 발광소자의 제3 시예를 제조방법을 나타낸 도면이다.
본 실시예는 도 1a 내지 도 1g에 도시된 실시예와 유사한, 오믹층(140)이 생략된다. 즉, 상기 제2 도전형 반도체층(126)의 노출된 영역과 에칭 스톱층 및 전류 저지층(130) 상에 반사층(150)이 적층될 수 있다.
상술한 제2 실시예와 제3 실시예에서도, 에칭 스톱층(130)이 소자 분리 공정에서 오믹층(140) 또는 반사층(150)이 식각되어 발광소자물이 쇼트되는 것을 방지할 수 있다.
도 4는 발광소자 패키지의 제1 실시예의 단면도이다.
도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(320)와, 상기 패키지 몸체(320)에 설치된 제1 전극층(311) 및 제2 전극층(312)과, 상기 패키지 몸체(320)에 설치되어 상기 제1 전극층(311) 및 제2 전극층(312)과 전기적으로 연결되는 실시예에 따른 발광 소자(300)와, 상기 발광 소자(300)를 포위하는 충진재(340)를 포함한다.
상기 패키지 몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(300)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
상기 제1 전극층(311) 및 제2 전극층(312)은 서로 전기적으로 분리되며, 상기 발광 소자(300)에 전원을 제공한다. 또한, 상기 제1 전극층(311) 및 제2 전극층(312)은 상기 발광 소자(300)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(300)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(300)는 상기 패키지 몸체(320) 상에 설치되거나 상기 제1 전극층(311) 또는 제2 전극층(312) 상에 설치될 수 있다.
상기 발광 소자(300)는 상기 제1 전극층(311) 및 제2 전극층(312)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 충진재(340)는 상기 발광 소자(300)를 포위하여 보호할 수 있다. 또한, 상기 충진재(340)에는 형광체가 포함되어 상기 발광 소자(300)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판 120 : 발광구조물
122 : 제1 도전형 반도체층 124 : 활성층
126 : 제2 도전형 반도체층 130 : 에칭 스톱층
140 : 오믹층 150 : 반사층
160 : 결합층 170 : 도전성 지지기판
180 : 제1 전극 200 : 마스크
300 : 발광소자 311 : 제1 전극층
312 : 제2 전극층 320 : 패키지 바디
340 : 충진재

Claims (10)

  1. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물의 가장자리 영역이 포함되는 제1 영역 상에 위치하고, Ni, Pt, Ti, W, V, Fe 및 Mo로 구성되는 군으로부터 선택되는 물질로 이루어진 에칭 스톱층;
    상기 제1 영역과 중첩되지 않는 상기 발광 구조물의 제2 영역 상에 위치하는 전류 저지층; 및
    상기 에칭 스톱층 상에 위치하는 결합층과 도전성 지지기판을 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 전류 저지층과 대응하고 상기 제1 도전형 반도체층 상에 위치하는 제1 전극을 더 포함하는 발광소자.
  3. 제 1 항에 있어서,
    상기 제2 도전형 반도체층 상에 오믹층을 더 포함하고, 상기 오믹층은 상기 제1 영역과 제2 영역에서 상기 에칭 스톱층 및 전류 저지층과 접하는 발광소자.
  4. 제 3 항에 있어서,
    상기 오믹층 상에 반사층을 더 포함하는 발광소자.
  5. 제 1 항에 있어서,
    상기 에칭 스톱층 미치 상기 전류 저지층 중 적어도 하나는 200~3000 옹스트롱의 두께로 형성되는 발광소자.
  6. 제 1 항에 있어서,
    상기 전류저지층은 상기 에칭스톱층과 동일한 재료로 이루어지는 발광소자.
  7. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물를 성장시키는 단계;
    상기 발광 구조물의 가장자리 영역을 포함하는 제 1영역에　상에 에칭스톱층과 상기 제 1영역과 중첩되지 않는 제2 영역 상에　전류 저지층을　형성하는 단계;
    상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계; 및
    상기 제1 도전형 반도체층 상에 제1 전극을 형성하는 단계를 포함하는 발광소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 에칭 스톱층과 전류 저지층은, 상기 제2 도전형 반도체층 상에 마스크를 씌우고, Ni, Pt, Ti, W, V, Fe 및 Mo로 구성되는 군으로부터 선택되는 물질을 증착하여 형성되는 발광소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 제2 전극은 오믹층 또는 반사층을 포함하는 발광소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 제1 전극은, 상기 제1 도전형 반도체층 상에 마스크를 씌우고 상기 전류 저지층에 대응되어 형성된 발광소자의 제조방법.
KR1020100109006A 2010-11-04 2010-11-04 발광소자 KR20120047448A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100109006A KR20120047448A (ko) 2010-11-04 2010-11-04 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109006A KR20120047448A (ko) 2010-11-04 2010-11-04 발광소자

Publications (1)

Publication Number Publication Date
KR20120047448A true KR20120047448A (ko) 2012-05-14

Family

ID=46266182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109006A KR20120047448A (ko) 2010-11-04 2010-11-04 발광소자

Country Status (1)

Country Link
KR (1) KR20120047448A (ko)

Similar Documents

Publication Publication Date Title
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101813935B1 (ko) 발광소자
KR101719623B1 (ko) 발광소자
KR20120020436A (ko) 발광 소자
EP2482318B1 (en) Light emitting device
KR101125026B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742617B1 (ko) 발광소자
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120037709A (ko) 발광 소자
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101729269B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120069212A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742616B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120029232A (ko) 발광소자
KR101633814B1 (ko) 발광 소자
KR20120015623A (ko) 발광소자
KR101894348B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120065704A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101103676B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742618B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101874574B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120078049A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742619B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101832305B1 (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination