KR20120045424A - 태양전지 제조방법 - Google Patents
태양전지 제조방법 Download PDFInfo
- Publication number
- KR20120045424A KR20120045424A KR1020100106954A KR20100106954A KR20120045424A KR 20120045424 A KR20120045424 A KR 20120045424A KR 1020100106954 A KR1020100106954 A KR 1020100106954A KR 20100106954 A KR20100106954 A KR 20100106954A KR 20120045424 A KR20120045424 A KR 20120045424A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dopant
- substrate
- forming
- semiconductor regions
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 329
- 239000002019 doping agent Substances 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 89
- 239000004065 semiconductor Substances 0.000 claims description 73
- 230000004888 barrier function Effects 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 230000006798 recombination Effects 0.000 claims description 33
- 238000005215 recombination Methods 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 21
- 239000010949 copper Substances 0.000 description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910001080 W alloy Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002768 anti-recombination Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Photovoltaic Devices (AREA)
Abstract
태양전지 제조방법에서, 기판의 하면에 제1 도펀트층을 형성하고, 상기 기판의 상면에 확산 방지층을 형성한다. 그리고 하면의 일부 영역이 노출되도록 제1 도펀트층을 패터닝한다. 이어서, 노출된 영역에 제2 도펀트층 및 확산 방지층 상에 N형 도펀트를 포함하는 제3 도펀트층을 형성하고, 상기 제1 내지 제3 도펀트층에 존재하는 도펀트들을 기판쪽으로 확산시켜 다수의 반도체 영역들 및 N형 도펀트에 의해 도핑된 재결합 방지층을 형성하도록 기판에 열을 가한다. 그리고 나서, 제1 내지 제3 도펀트층 및 확산 방지층을 제거하고, 재결합 방지층 상에 반사 방지층 및 반도체 영역들 상에 보호층을 형성한다. 이에 따라, 동일한 시간 내에 더 많은 태양전지를 생산할 수 있어 생산성이 향상된다.
Description
본 발명은 태양전지 제조방법에 관한 것으로, 더욱 상세하게는 후면 전극형 태양전지 제조방법에 관한 것이다.
광전 소자는 광 에너지를 전기에너지로 변환하는 소자로, 광전 소자의 하나인 태양 전지는 태양의 광 에너지를 전기에너지로 변환한다. 상기 태양 전지는 P형 반도체층과 N형 반도체층이 접합된 구조로 이루어지거나, P형 반도체층, N형 반도체층 및 상기 P형 반도체층과 상기 N형 반도체층 사이에 개재되는 진성 반도체층이 상호 접합된 구조로 이루어진다. 상기 반도체 층들은 상기 태양광의 에너지를 흡수하고 광전효과를 일으켜 전자 및 정공을 발생시킨다. 상기 태양 전지에 바이어스를 제공하면, 상기 태양 전지는 상기 전자 및 상기 정공에 의해 발생된 전류를 외부로 제공할 수 있다.
상기 태양 전지의 변환 효율은 전력을 생산하는 태양 전지의 능력에 직접 관련되므로 중요한 특성 중 하나이다. 따라서, 태양 전지의 변환 효율을 높이기 위한 구조들이 개발되고 있다. 뿐만 아니라, 고효율의 태양 전지를 낮은 비용으로 생산하기 위한 기술들도 함께 연구되고 있다.
본 발명의 목적은 공정 단계를 감소시킨 후면 전극형 태양전지 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따른 태양전지 제조 방법은 아래와 같다. 우선, 기판의 하면에 제1 도펀트층을 형성하고, 상기 기판의 상면에 확산 방지층을 형성한다. 상기 확산 방지층은 도핑되지 않은 실리콘으로 이루어질 수 있다. 상기 확산 방지층을 형성하기 이전에, 상기 기판의 상면을 피라미드 형태로 텍스처링 할 수도 있다.
그리고 상기 기판의 하면의 일부 영역이 노출되도록 상기 제1 도펀트층을 패터닝한다. 이어서, 상기 기판의 하면의 노출된 영역에 제2 도펀트층을 형성하고, 상기 확산 방지층 상에 N형 도펀트를 포함하는 제3 도펀트층을 형성한다. 상기 제2 및 제3 도펀트층은 동일 공정에서 형성될 수 있다.
그리고, 상기 제1 내지 제3 도펀트층에 존재하는 도펀트들을 상기 기판쪽으로 확산시켜 상기 기판의 하면에 다수의 반도체 영역들을 형성하고, 상기 기판의 상면에 상기 N형 도펀트에 의해 도핑된 재결합 방지층을 형성하도록 상기 기판에 열을 가한다. 이어서, 상기 제1 내지 제3 도펀트층 및 상기 확산 방지층을 제거하고, 상기 재결합 방지층 상에 반사 방지층 및 상기 반도체 영역상에 보호층을 형성한다. 상기 반사 방지층 및 상기 보호층은 동일 물질로 형성될 수 있고, 구체적으로, 실리콘 나이트라이드 막일 수 있다.
본 발명의 태양전지 제조방법은 한번의 확산 공정을 통해 재결합 방지층과 P형 및 N형 반도체 영역들을 동시에 형성하고, 동일 공정에서 반사 방지층 및 보호층을 형성한다. 이에 따라, 공정 단계가 감소되어 동일한 시간 내에 더 많은 태양전지를 생산할 수 있으므로 생산성이 향상된다.
또한, 반사 방지층 및 보호층이 실리콘 나이트라이드 단일막으로 이루어지므로, 생산 단가를 줄일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 후면 전극형 태양전지의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 태양전지 제조방법을 간략하게 도시한 흐름도이다.
도 3a 내지 도 3n은 발명의 제1 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 4은 확산 방지층의 두께에 따른 표면 저항의 차를 나타낸 그래프이다.
도 5a 내지 도 5h는 본 발명의 제2 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 6a 내지 도 6f는 본 발명의 제3 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 7a 내지 도 7c는 본 발명의 제4 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 제1 실시예에 따른 태양전지 제조방법을 간략하게 도시한 흐름도이다.
도 3a 내지 도 3n은 발명의 제1 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 4은 확산 방지층의 두께에 따른 표면 저항의 차를 나타낸 그래프이다.
도 5a 내지 도 5h는 본 발명의 제2 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 6a 내지 도 6f는 본 발명의 제3 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 7a 내지 도 7c는 본 발명의 제4 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 후면 전극형 태양전지(100)의 단면도이다. 도 1을 참조하면, 상기 태양전지(100)는 기판(110), 다수의 반도체 영역들(121, 122), 보호층(150), 금속 전극들(160), 재결합 방지층(130) 및 반사 방지층(140)을 포함한다.
상기 다수의 반도체 영역들(121, 122)은 상기 기판(110)의 하면에 형성된다. 상기 반도체 영역들(121, 122)은 N형 반도체 영역들(121) 및 P형 반도체 영역들 (122)을 포함하고, 상기 N형 반도체 영역들(121) 및 상기 P형 반도체 영역들(122) 은 교번적으로 배열된다. 도면에서는 상기 반도체 영역들(121, 122)의 형상이 직사각형으로 도시되었으나. 이에 한정되는 것은 아니다.
상기 기판(110)은 N형 웨이퍼이다. 상기 기판(110)은 외부로부터 입사된 태양광의 에너지를 흡수하여 상기 기판(110) 내에 전자 및 정공 쌍들을 생성한다(광전 효과). 상기 생성된 전자들은 상기 N형 반도체 영역들(121)로 이동하고, 상기 정공들은 상기 P형 반도체 영역들(122)로 이동하여 상기 N형 반도체 영역(121) 및 상기 P형 반도체 영역(122) 사이에 전압차를 발생시킨다. 상기 기판(110)의 상면은 태양광의 수집 능력을 향상시키기 위해 다양한 크기를 갖는 피라미드 형태로 텍스처링 될 수 있다. 도면에서는 상기 기판(110)의 상면이 피라미드 형태가 동일하게 도시되었으나. 이에 한정되는 것은 아니며, 실제로는 다양한 크기의 피라미드 모양이 상기 기판(110) 곳곳에 무작위로 형성될 수 있다.
상기 보호층(150)은 상기 반도체 영역들(121,122) 상에 형성된다. 상기 보호층(150)은 전자 또는 정공의 이동을 방해하는 댕글링 본드(Dangling Bond)를 제거하고, 누설 전류를 억제한다. 상기 보호층(150)은 실리콘 나이트라이드 단일막으로 이루어진다.
상기 금속 전극들(160)은 상기 반도체 영역들(121, 122) 각각에 전기적으로 연결되어 외부회로와 상기 태양전지(100)를 연결시키고, 상기 반도체 영역들(121, 122)에서 발생된 전류를 외부로 전달한다. 상기 금속 전극들(160)은 상기 반도체 영역들(121, 122) 각각에 직접적으로 연결될 수 있다. 상기 금속 전극들(160) 각각은 제1 금속층(161) 및 제2 금속층(162)으로 이루어진다. 일 예로, 상기 제1 금속층(161)은 알루미늄(Al)/티타늄텅스텐 합금 (TiW)/구리(Cu) 3중층으로 이루어지고, 상기 제2 금속층(162)은 구리(Cu)/주석(Sn) 2중층으로 이루어질 수 있다. 상기 제1 및 제2 금속층들(161, 162)에 대한 자세한 설명은 후술한다.
상기 재결합 방지층(130)은 상기 기판(110)의 상면에 형성된다. 상기 재결합 방지층(130)은 N형 도핑된 실리콘층이다. 상기 재결합 방지층(130)은 광전 효과에 의해 발생된 전자가 상기 기판(110)의 상면쪽으로 이동하여 상기 기판(110) 내에 존재하는 정공과 재결합되는 것을 방지함으로써, 상기 태양전지(100)의 변환 효율을 높인다.
상기 반사 방지층(140)은 상기 재결합 방지층(130) 상에 형성되어 태양광에 대한 상기 기판(110)의 반사율을 낮추고, 상기 태양전지(100)로 입사되는 태양광의 양을 높인다. 상기 반사 방지층(140)은 실리콘 나이트라이드(SiNx)막으로 이루어진다.
도 2는 본 발명의 제1 실시예에 따른 태양전지 제조방법을 간략하게 도시한 흐름도이다.
도 2를 참조하면, 상기 태양전지 제조방법(10)은 우선, 기판의 하면에 제1 도펀트층을 형성하고(S11), 상기 기판의 상면에 확산 방지층을 형성한다(S12). 그리고 나서, 기판의 하면에서 상기 N형 반도체 영역들이 형성될 영역들이 노출되도록 상기 제1 도펀트층을 패터닝한다(S13). 이어서, 상기 노출된 영역에 제2 도펀트층을 형성하고(S14), 상기 확산 방지층 상에 N형 도펀트를 포함하는 제3 도펀트층을 형성한다(S15).
이 다음에, 상기 제1 내지 제3 도펀트층 및 상기 확산 방지층이 형성되도록 기판에 열을 가한다. 이로 인해, 상기 기판의 온도가 올라가 제1 내지 제3 도펀트층에 존재하는 도펀트들이 상기 기판쪽으로 확산되어 상기 기판의 하면에 다수의 반도체 영역들이 형성되고, 상기 기판의 상면에 상기 N형 도펀트에 의해 도핑된 재결합 방지층을 형성된다(S16).
이어서, 상기 제1 내지 제3 도펀트층 및 상기 확산 방지층을 제거한다(S17). 상기 제1 내지 제3 도펀트층 및 상기 확산 방지층이 제거된 기판의 상면에는 재결합 방지층이 존재하고, 기판의 하면에는 반도체 영역들 상에 반사 방지층 및 상기 반도체 영역들 상에 보호층을 형성한다(S18).
이하, 본 발명의 태양전지의 제조 방법에 대해 도 1, 도 3a 내지 3n를 참조하여 구체적으로 설명한다.
도 3a 내지 3n은 본 발명의 제1 실시예에 따른 태양전지의 제조방법을 도시한 단면도들이다.
도 3a를 참조하면, 상기 기판(110)의 하면에 제1 도펀트층(220)을 형성한다. 상기 기판(110)은 N형 실리콘 웨이퍼이다. 상기 제1 도펀트층(220)은 P형 도펀트들을 포함할 수 있다. 일 예로, 상기 제1 도펀트층(220)은 붕소를 포함할 수 있으며, 구체적으로 BSG(Boron silicate glass)층 일 수 있다. 상기 제1 도펀트층(220)은 CVD 공정, 스퍼터링 공정과 같은 반도체 공정에 의해 증착될 수 있다. 그러나 이에 한정되지 않고 잉크젯 프린팅, 스크린 프린팅 등의 프린팅 공정 또는 스핀 코팅 공정에 의해 상기 제1 도펀트층(220)을 형성할 수 있다.
상기 제1 도펀트층(220)은 이후 상기 기판(110)의 상면을 텍스처링하는 공정에서 그 일부가 수산화 나트륨 용액에 의해 손상될 수 있으므로, 상기 제1 도펀트층(220)은 충분히 두껍게 형성되어야 한다.
도 3b를 참조하면, 상기 기판(110)의 상면을 피라미드 형태(110_1)로 텍스처링한다. 상기 기판(110)의 상면은 수산화나트륨 용액 및 아이소프로필 알코올이 혼합된 용액을 이용한 습식 식각 공정에 의해 피라미드 형태(110_1)를 갖는다. 도면에서는 상기 기판(110)의 상면이 피라미드 형태(110_1)가 동일하게 도시되었으나. 이에 한정되는 것은 아니며, 실제로는 다양한 크기의 피라미드 모양이 상기 기판(110) 곳곳에 무작위로 형성될 수 있다.
구체적으로, 상기 제1 도펀트층(220)이 형성된 상기 기판(110)을 수산화나트륨 용액 및 아이소프로필 알코올이 혼합된 용액에 담그면 상기 기판(110)의 상면의 일부가 다른 부분보다 상기 수산화 나트륨 용액에 의해 빠르게 녹는다. 이로 인해, 상기 기판(110)의 상면은 피라미드 형태(110_1)를 갖는다. 상기 아이소프로필 알코올은 웨이퍼의 친수성을 높이는 역할을 한다. 이 때, 상기 기판(110)의 하면은 상기 제1 도펀트층(220)에 의해 보호되므로, 텍스처링되지 않는다.
도 1 및 도 3c를 참조하면, 상기 텍스처링된 기판(110)의 상면에 확산 방지층(230)을 증착한다. 일 예로, 상기 확산 방지층(230)은 도핑되지 않은 실리콘으로 이루어질 수 있다. 상기 확산 방지층(230)은 이후에 확산 공정에서 상기 제3 도펀트층(250)에 포함된 도펀트들이 상기 기판 방향으로 확산되는 것을 방지한다. 일 예로, 상기 확산 방지층(230)은 화학기상증착(CVD) 공정에 의해 상기 기판(110)의 상면에 증착될 수 있다.
도 1 및 도 3d를 참조하면, 상기 제1 도펀트층(220)을 패터닝하여 상기 제1 도펀트층(220)에 개구부(221)를 형성한다. 상기 기판(110)의 후면에 상기 N형 반도체 영역들(121)과 상기 P형 반도체 영역들(122)이 교대로 배열되게 하기 위해, 상기 개구부(221)를 상기 N형 반도체 영역들(122)이 형성될 영역에 대응하여 형성한다.
상기 제1 도펀트층(220)에 상기 개구부(221)를 형성하기 위해, 포토리소그래피 공정 및 식각 공정을 이용할 수 있다. 구체적으로, 상기 제1 도펀트층(220) 상에 포토 레지스트를 도포하고, 마스크를 이용하여 감광한 뒤 현상한다. 그리고 나서, 상기 제1 도펀트층(220)을 식각 함으로써, 상기 개구부들(221)을 형성할 수 있다. 상기 식각 공정은 습식 식각 공정일 수 있다.
도 3d 및 도 3e를 참조하면, 상기 개구부(221)들 상에 상기 제2 도펀트층(240) 및 상기 확산 방지층(230) 상에 상기 제3 도펀트층(250)을 형성한다. 상기 제2 도펀트층(240) 및 상기 제3 도펀트층(250)은 N형 도펀트들을 포함한다. 상기 제2 및 제3 도펀트층(240, 250)은 인을 포함할 수 있으며, 상기 제2 및 제3 도펀트층(240, 250)은 PSG(Phosphorus Silicate Glass, P2O5)층 일 수 있다. 상기 제2 도펀트층(240)은 이후에 확산 공정을 통해 상기 N형 반도체 영역들(121)을 형성하기 위한 소스가 되고, 상기 제3 도펀트층(250)은 확산 공정을 통해 상기 재결합 방지층(130)을 형성하는 소스가 된다.
상기 제2 및 제3 도펀트층(240, 250)은 고온에서 염화 포스포릴(POCl3) 가스를 이용한 화학기상증착(CVD) 공정에 의해 형성될 수 있다. 구체적으로, 고온에서 상기 제1 도펀트층(220) 및 확산 방지층(230)이 형성된 기판(110)을 염화 포스포릴(POCl3)을 포함한 증기에 노출시키면, 상기 확산 방지층(230) 상에 상기 제3 도펀트층(250)이 형성된다. 마찬가지로, 상기 개구부(221) 및 제1 도펀트층(220) 상에는 상기 제2 도펀트층(240)이 형성된다.
상기 증착 공정은 양면의 공정이 함께 진행될 수 있는 노(Thermal-furnace) 장비에 의해 진행된다. 이로 인해, 상기 기판(110)의 상면과 하면에 상기 염화 포스포릴(POCl3)이 동시에 주입될 수 있다. 따라서, 상기 제2 및 제3 도펀트층(240, 250)은 동일 공정에서 형성될 수 있다. 또한 동일한 공정 조건 하에서 형성되므로, 상기 제2 및 제3 도펀트층(240, 250)은 동일한 도핑 농도를 가질 수 있다.
도 3f를 참조하면, 상기 제1 내지 제3 도펀트층(220, 240, 250)의 도펀트들을 확산시켜 상기 반도체 영역들(121, 122) 및 상기 재결합 방지층(130)을 형성하도록 상기 기판(110)에 열을 가한다.
보다 구체적으로, 노(furnace) 장비에 상기 제1 내지 제3 도펀트층(220, 240, 250)이 형성된 기판(110)을 넣고 열을 가하면, 상기 제1 내지 제3 도펀트층(220, 240, 250)의 도펀트들이 상기 기판(110)쪽으로 확산된다. 이로 인해, 상기 제1 도펀트층(220)과 접촉된 부분들에는 상기 P형 반도체 영역(122)들이 형성되고, 상기 제2 도펀트층(240)과 접촉된 부분들에서는 N형 반도체 영역(121)들이 형성된다. 또한, 상기 제3 도펀트층(250)의 도펀트들의 확산에 의해, 상기 확산 방지층(230)의 하부에 N형 도핑된 상기 재결합 방지층(130)이 형성된다.
상기 제1 내지 제3 도펀트층(220, 240, 250)이 형성된 후 확산 공정을 진행하므로, 다수의 층, 예컨대 재결합 방지층(130) 및 다수의 반도체 영역들(121, 122)이 한번의 확산 공정에 의해 형성될 수 있다.
상기 N형 반도체 영역(121)이 형성된 부분은 상기 기판(110)이 상기 제2 도펀트층(240)과 직접적으로 접촉되어 있으므로, 상기 제2 도펀트층(240)의 도펀트들은 상기 기판(110)쪽으로 바로 확산될 수 있다. 이에 비해, 상기 재결합 방지층(130)이 형성될 영역과 상기 제3 도펀트층(250) 사이에는 상기 확산 방지층(230)이 존재한다. 이로 인해, 상기 제3 도펀트층(250)의 도펀트들은 상기 확산 방지층(230)을 경유하여 확산되므로, 상기 제2 도펀트층(240)의 도펀트들과 상기 제3 도펀트층(250)의 도펀트들 간에 확산 속도의 차이가 발생한다. 따라서, 상기 제2 및 제3 도펀트층(240, 250)은 동일한 농도를 갖더라도, 상기 재결합 방지층(130)은 상기 N형 반도체 영역(121)들보다 낮은 도핑 농도를 갖는다. 상기 확산 방지층(230)의 두께를 조절함으로써, 상기 재결합 방지층(130)의 도핑 농도를 조절할 수 있다. 이하, 도 3f 및 도 4를 참조하여 상기 확산 방지층(230)의 두께에 따른 상기 재결합 방지층(130)의 도핑 농도에 대해 설명한다.
도 4은 상기 확산 방지층(230)의 두께에 따른 표면 저항의 차를 나타낸 그래프이다. 도 4의 그래프의 가로축은 상기 확산 방지층(230)의 두께(Å)이고, 세로축은 상기 기판(110) 상면의 표면 저항의 차(Ω/□)이다. 상기 표면 저항의 차(Ω/□)은 확산 단계 전후의 상기 기판(110)의 표면 저항을 측정한 것이다. 표면 저항의 차(Ω/□)이 음수인 경우 확산 공정 후에 상기 재결합 방지층(130)이 형성되었음을 의미하고, 표면 저항의 차((Ω/□))이 양수 또는 0에 가까운 경우 상기 재결합 방지층(130)이 형성되지 않았음을 의미한다. 따라서, 상기 그래프는 상기 확산 방지층(130)의 두께에 따른 상기 재결합 방지층(130)의 도핑 정도를 나타낸다.
도 3f 및 도 4를 참조하면, 상기 확산 방지층(230)의 두께가 200(Å) 및 378(Å)일 때는, 상기 표면 저항의 차는 -200(Ω/□)으로 확산 공정 전에 비해 낮았다. 그러나, 상기 확산 방지층(230)의 두께가 450(Å) 이상인 경우에는 표면 저항의 차가 0에 가까웠다. 따라서, 상기 확산 방지층(230)의 두께가 450(Å) 이상인 경우에는 상기 재결합 방지층(130)이 형성되지 않았다는 것을 알 수 있다. 이 때, 상기 재결합 방지층(130)이 형성되지 않는 상기 확산 방지층(230)의 두께는 공정 조건의 변화에 따라 변할 수 있다.
도 3f 및 도 3g를 참조하면, 상기 제1 내지 제3 도펀트층들(220, 240, 250) 및 상기 확산 방지층(230)을 플루오르화 수소(HF)를 이용하여 제거한다. 상기 제1 내지 제3 도펀트층들(220, 240, 250) 및 상기 확산 방지층(230)이 제거된 기판(110) 상에는 상기 재결합 방지층(130) 및 상기 반도체 영역들(121,122)이 남는다.
도 3h를 참조하면, 상기 재결합 방지층(130) 상에 반사 방지층(140) 및 상기 반도체 영역들(121,122) 상에 보호층(150)을 형성한다. 상기 반사 방지층(140) 및 상기 보호층(150)은 화학기상증착(CVD) 공정에 의해 형성된다.
보다 구체적으로, 도 3g의 기판(110)을 양면 증착이 가능한 고온 노(Thermal/furnace) 설비에 넣고 실란과 암모니아 기체를 이용하여 상기 재결합 방지층(130) 및 상기 반도체 영역들(121,122) 상에 실리콘 나이트라이드(SiNx)층을 증착시킨다. 따라서, 상기 반사 방지층(140) 및 상기 보호층(150)은 동일 공정에서 실리콘 나이트라이드(SiNx)로 이루어질 수 있다.
도 3i 내지 도 3n은 상기 태양전지에 금속 전극들을 형성하는 단계이다.
도 1 및 도 3i를 참조하면, 상기 반도체 영역들(121, 122) 각각에 대응하여 후술할 금속 전극들(160)이 형성될 영역이 노출되도록 상기 보호층(150)에 컨택홀(151)을 형성한다. 상기 컨택홀(151)은 포토리소그래피 공정 및 식각 공정에 의해 형성될 수 있다. 상기 컨택홀(151)을 통해 상기 금속 전극들과 상기 반도체 영역들(121, 122)이 직접적으로 연결될 수 있다.
도 1 및 도 3j를 참조하면, 상기 보호층(150) 상에 제1 금속층(161)을 형성한다.일 예로, 상기 제1 금속층(161)은 알루미늄(Al)/티타늄텅스텐 합금(TiW)/구리(Cu) 3중층을 포함한다. 상기 제1 금속층(161)을 형성하기 위해, 스퍼터링 공정에 의해 상기 알루미늄(Al)층, 티타늄텅스텐 합금(TiW)층 및 구리(Cu)층이 순차적으로 증착된다. 이중 알루미늄(Al)층은 상기 반도체 영역들(121, 122)과의 접착성을 향상시키기 위해 형성되고, 상기 티타늄텅스텐 합금(TiW)층은 상기 알루미늄(Al)층과 상기 구리(Cu) 층간의 반응을 방지하기 위해 형성된다. 상기 구리(Cu)층은 후술할 상기 제2 금속층(162)을 형성할 때 시드(seed)층이 된다.
도 1 및 도 3k을 참조하면, 상기 제1 금속층(161) 상의 각 반도체 영역들(121, 122)의 경계에 대응하는 영역에 상기 제2 금속층(162)의 형성을 방지하기 위해 프린트 방지부(280)를 형성한다. 상기 프린트 방지부(280)은 고분자 화합물로 이루어진다. 상기 프린트 방지부(280)는 화학기상증착(CVD) 공정 및 식각 공정에 의해 형성될 수 있다.
도 3l을 참조하면, 상기 제1 금속층(161) 상의 프린트 방지부(280)이 형성되지 않은 영역에 제2 금속층(162)을 형성한다. 일 예로, 상기 제2 금속층(162)은 구리(Cu)/주석(Sn) 이중층으로 형성될 수 있다. 상기 주석(Sn)층은 후술할 방지막(280) 제거 공정등의 식각 공정에서 구리(Cu)층을 보호하기 위한 마스크층이다.
상기 제2 금속층(162)은 스크린 프린팅 공정에 의해 형성될 수 있다. 상기 프린트 방지부(280)이 형성된 제1 금속층(161) 상에 스크린 마스크를 위치시키고, 페이스트를 스퀴즈로 문질러 기판 표면에 패턴을 형성한다. 이로 인해, 상기 방지막(280)이 형성된 영역을 제외한 영역에 제2 금속층(162)이 형성된다.
도 3m을 참조하면, 상기 프린트 방지부(280)를 식각 공정에 의해 제거한다. 일 예로 상기 식각 공정은 습식 식각 공정일 수 있다. 상기 프린트 방지부(280)가 제거되면, 상기 제2 금속층(162)이 형성된 영역을 제외한 나머지 영역에서 상기 제1 금속층(161)이 노출된다.
도 3n을 참조하면, 상기 노출된 제1 금속층(161)을 식각(Etch back)한다. 도 3m의 공정이 끝나고 나면, 상기 금속 전극들(160)은 상기 제1 금속층(161)에 의해 서로 연결되어 있으므로, 상기 금속 전극들(161) 각각을 개별 전극으로 분리시키기 위해 상기 노출된 제1 금속층(161)을 제거한다. 상기 노출된 제1 금속층(161)은 습식 식각 공정에 의해 제거된다.
상술한 바에 따라, 상기 제1 실시예에서는 상기 제2 및 제3 도펀트층(240, 250)을 한번의 증착 공정을 통해 형성하고, 한번의 확산 공정을 통해 상기 재결합 방지층(130)과 상기 N형 및 P형 반도체 영역들(121, 122)을 형성한다. 그리고, 동일 공정에서 상기 반사 방지층(140) 및 상기 보호층(150)을 형성한다. 이에 따라, 공정 단계가 감소되어 동일한 시간 내에 더 많은 태양전지를 생산할 수 있으므로 생산성이 향상된다. 또한, 상기 반사 방지층(140) 및 상기 보호층(150)이 실리콘 나이트라이드 단일막으로 이루어지므로, 상기 반사 방지층(140) 및 보호층(150)이 기존과 같이 실리콘 산화막/실리콘 나이트라이드 막의 이중막을 포함할 때보다 생산 단가를 줄일 수 있다.
도 5a 내지 도 5i는 본 발명의 제2 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다. 본 발명의 제2 실시예 내지 제4 실시예에서는 중복된 설명을 피하기 위하여 상기 제1 실시예와 다른 점을 위주로 설명한다. 이하 실시예들에서 특별히 설명하지 않은 부분은 상기 제1 실시예에 따른다. 동일한 번호는 동일한 구성요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 5a 및 도 5b를 참조하면, 상기 기판(110)의 하면에 제1 도펀트층(220)을 형성한 후, 상기 제1 도펀트층(220) 상에 마스크층(225)을 형성한다.
상기 마스크층(225)은 도핑되지 않은 실리콘으로 이루어질 수 있다. 일 예로, 상기 마스크층(225)은 화학기상증착(CVD) 공정에 의해 형성될 수 있다. 그러나 상기 마스크층(225)을 형성방법은 이에 한정되는 것은 아니다. 상기 마스크층(225)은 후술할 도 5c의 텍스처링 공정에서 상기 제1 도펀트층(220)이 제거되는 것을 방지한다. 도면에서는 상기 마스크층(225)이 상기 제1 도펀트층(220)보나 얇게 도시되었으나. 이에 한정되는 것은 아니며, 상기 마스크층(225)을 이루는 물질 및 텍스처링 공정에 사용되는 물질에 따라서 그 두께가 결정된다.
도 5c를 참조하면, 상기 텍스처링 공정이 끝난 뒤 상기 기판(110)의 하면의 상기 제1 도펀트층(220) 및 상기 마스크층(225)을 패터닝하여, 상기 제1 도펀트층(220) 및 상기 마스크층(225) 상에 개구부(222)를 형성한다. 상기 개구부(222)를 형성하기 위해, 도 3d에서와 유사한 공정을 이용한다. 구체적으로, 상기 마스크층(225) 상에 포토 레지스트를 이용하여 상기 개구부(222) 패턴을 형성하고, 상기 제1 도펀트층(220) 및 상기 마스크층(225)을 함께 식각하여 상기 개구부(222)를 형성한다.
도 5d를 참조하면, 상기 패터닝 공정에 의해 노출된 상기 기판(110)의 하면에 상기 제2 도펀트층(240)을 형성하고, 상기 확산 방지층(230) 상에 상기 제3 도펀트층(250)을 형성한다. 상기 제2 및 제3 도펀트층(240, 250)은 N형 도펀트들을 포함한다. 상기 제2 및 제3 도펀트층(240, 250)은 제1 실시예와 동일한 공정에 의해 형성될 수 있다.
도 5g는 도 3f와 유사한 공정을 통해 상기 반도체 영역들(121, 122) 및 상기 재결합 방지층(130)을 형성한다
도 5g 및 도 5h를 참조하면, 상기 제1 내지 제3 도펀트층(220, 240, 250), 상기 확산 방지층(230) 및 상기 마스크층(225)을 플루오르화 수소(HF)를 이용하여 제거한다. 상기 제1 내지 제3 도펀트층(220, 240, 250), 상기 확산 방지층(230) 및 상기 마스크층(225)이 제거된 기판(110) 상에는 상기 재결합 방지층(130) 및 상기 반도체 영역들(121,122)이 남는다.
상기 제2 실시예에서, 도 5h 이후의 제조 공정은 도 3h 내지 도 3n에서 설명한 것과 동일하다.
상기 제2 실시예에서는 상기 제1 도펀트층(220) 상에 상기 마스크층(225)을 형성함으로써, 텍스처링 공정에서 상기 제1 도펀트층(220)이 제거되는 것을 방지한다. 또한, 상기 제1 실시예와 마찬가지로 한번의 확산 공정을 통해 상기 재결합 방지층(130)과 상기 N형 및 P형 반도체 영역들(121, 122)을 형성하고, 동일 공정에서 상기 반사 방지층(140) 및 상기 보호층(150)을 형성하므로 공정 단계가 감소되어 생산성이 향상된다. 그리고 상기 반사 방지층(140) 및 상기 보호층(150)은 실리콘 나이트라이드 단일막으로 이루어지므로, 생산 단가를 줄일 수 있다.
도 6a 내지 도 6h는 본 발명의 제3 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 상기 기판(110)의 하면에 제1 도펀트층(420)을 형성한다. 상기 제1 도펀트층(420)은 N형 도펀트들을 포함한다. 일 예로, 상기 제1 도펀트층(420)은 인을 포함할 수 있으며, 구체적으로 상기 제1 도펀트층(420)은 PSG층 일 수 있다. 상기 제1 도펀트층(420)은 상기 기판(110)의 상면을 텍스처링하는 공정에서 그 일부가 제거될 수 있으므로, 상기 제1 도펀트층(320)이 충분히 두껍게 형성되어야 한다. 상기 제1 도펀트층(420)은 화학기상증착 공정, 스퍼터링 공정과 같은 반도체 공정에 의해 증착될 수 있다. 그러나 이에 한정되지 않고 잉크젯 프린팅, 스크린 프린팅 등의 프린팅 공정 또는 스핀 코팅 공정에 의해 제1 도펀트층(420)을 형성할 수 있다.
도 6b를 참조하면, 상기 기판(110)의 상면을 임의의 피라미드 형태(110_1) 로 텍스처링한다. 이 때, 기판의 하면은 상기 제1 도펀트층(420)에 의해 텍스처링되지 않는다.
도 6c를 참조하면, 상기 텍스처링된 기판(110)의 상면에 상기 확산 방지층(230)을 증착한다. 일 예로, 상기 확산 방지층(230)은 도핑되지 않은 실리콘으로 이루어질 수 있다. 상기 확산 방지층(230)은 이후에 확산 공정에서 제3 도펀트층에 포함된 도펀트들이 상기 기판 방향으로 확산되는 것을 방지한다.
도 6d를 참조하면, 상기 제1 도펀트층(420)을 패터닝하여 상기 제1 도펀트층(420)에 개구부(222)를 형성한다. 상기 기판(110)의 후면에 상기 N형 반도체 영역들(121)과 상기 P형 반도체 영역들(122)이 교대로 배열되게 하기 위해, 상기 개구부(222)를 상기 P형 반도체 영역들(122)이 형성될 영역에 대응하여 형성한다.
상기 제1 도펀트층(220)에 상기 개구부(221)를 형성하기 위해, 포토리소그래피 공정 및 식각 공정을 이용할 수 있다. 구체적으로, 상기 제1 도펀트층(220) 상에 포토 레지스트를 도포하고, 마스크를 이용하여 감광한 뒤 현상한다. 그리고 나서, 상기 제1 도펀트층(220)을 식각 함으로써, 상기 개구부들(221)을 형성할 수 있다. 상기 식각 공정은 습식 식각 공정일 수 있다.
도 6e를 참조하면, 상기 패터닝에 의해 노출된 영역에 제2 도펀트층(440)을 형성한다. 상기 제2 도펀트층(440)은 P형 도펀트들을 포함한다. 일 예로, 상기 제2 도펀트층(440)은 붕소를 포함할 수 있으며, 구체적으로 상기 제2 도펀트층(440)은 BSG층 일 수 있다. 상기 제2 도펀트층(440)은 화학기상증착 공정, 스퍼터링 공정과 같은 반도체 공정에 의해 증착될 수 있다. 그러나 이에 한정되지 않고 잉크젯 프린팅, 스크린 프린팅 등의 프린팅 공정 또는 스핀 코팅 공정에 의해 상기 제2 도펀트층(440)을 형성할 수 있다.
도 6f를 참조하면, 확산 방지층(230) 상에 제3 도펀트층(450)을 형성한다. 상기 제3 도펀트층(450)은 제1 도펀트층(420)과 마찬가지로 N형 도펀트들을 포함한다. 본 실시예에서, 상기 제3 도펀트층(450)의 형성공정은 다음과 같다. 우선, 제1 및 제2 도펀트층(420, 450) 및 확산 방지층(230)이 형성된 기판(110)에 고온에서 CVD 공정을 이용하여 염화 포스포릴(POCl3)을 확산시킨다. 상기 염화 포스포릴(POCl3)은 상기 확산 방지층(230)과 반응하여 PSG층을 형성한다.
상기 제3 실시예에서, 도 6f 이후의 제조 공정은 도 3f 내지 도 3n에서 설명한 것과 유사하다.
상기 제3 실시예에서는 상기 제1 실시예와 마찬가지로 한번의 확산 공정을 통해 상기 재결합 방지층(130)과 상기 N형 및 P형 반도체 영역들(121, 122)을 형성한다. 또한, 동일 공정에서 상기 반사 방지층(140) 및 상기 보호층(150)을 형성한다. 이에 따라, 공정 단계가 감소되어 동일한 시간 내에 더 많은 태양전지를 생산할 수 있으므로 생산성이 향상된다.
도 7a 내지 도 7c는 본 발명의 제4 실시예에 따른 태양전지 제조방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 상기 기판(110)을 임의의 피라미드 형태(110_1) 로 텍스처링한다. 구체적으로, 상기 기판(110)의 상면 및 하면은 수산화나트륨 및 아이소프로필 알코올을 포함하는 용액을 이용한 습식 식각 공정에 의해 임의의 피라미드 형태(110_1)를 갖는다.
도 7b를 참조하면, 상기 기판(100)의 상면만 임의의 피라미드 형태(110_1)를 갖도록 상기 기판(110)의 하면을 형탄화한다. 일 예로, 상기 기판(110)의 하면만을 식각액과 접촉시킴으로서, 상기 기판(110)의 하면을 평탄화 할 수 있다.
도 7c를 참조하면, 상기 기판(110)의 하면에 제1 도펀트층(220)을 형성한다. 상기 제1 도펀트층(220)은 P형 도펀트들을 포함할 수 있다. 일 예로, 상기 제1 도펀트층(220)은 붕소를 포함할 수 있으며, 상기 제1 도펀트층(220)은 BSG층 일 수 있다.
상기 제4 실시예에서, 도 7c 이후의 제조 공정은 도 3c 내지 도 3n에서 설명한 것과 동일하다.
상기 제4 실시예는 텍스처링 공정 이후 상기 기판의 하면을 평탄화하는 공정이 추가되지만, 상기 제1 도펀트층(220) 형성 전에 텍스처링 공정을 수행하므로 상기 제1 도펀트층(220)은 손상되지 않는다. 또한, 상기 제1 도펀트층(220)의 형성 이후의 공정은 상기 제1 실시예와 동일하므로, 상기 제4 실시예는 상기 제1 실시예와 마찬가지로 공정 단계를 감소시켜 생산성을 향상시키고, 생산 단가를 줄일 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 기판 130: 재결합 방지층
121: N형 반도체 영역 122: P형 반도체 영역
140: 반사 방지층 150: 보호층
160: 금속 전극 161, 162: 제1, 2 금속층
220: 제1 도펀트층 240: 제2 도펀트층
250: 제3 도펀트층 230: 확산 방지층
121: N형 반도체 영역 122: P형 반도체 영역
140: 반사 방지층 150: 보호층
160: 금속 전극 161, 162: 제1, 2 금속층
220: 제1 도펀트층 240: 제2 도펀트층
250: 제3 도펀트층 230: 확산 방지층
Claims (17)
- 기판의 하면에 제1 도펀트층을 형성하는 단계;
상기 기판의 상면에 확산 방지층을 형성하는 단계;
상기 기판의 하면의 일부가 노출되도록 상기 제1 도펀트층을 패터닝하는 단계;
상기 노출된 기판의 하면 상에 제2 도펀트층을 형성하는 단계;
상기 확산 방지층 상에 제3 도펀트층을 형성하는 단계;
상기 제1 내지 제3 도펀트층에 존재하는 도펀트들을 상기 기판쪽으로 확산시키도록 상기 기판에 열을 가하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조방법. - 제1항에 있어서,
상기 제1 도펀트층은 P형 도펀트들을 포함하고,
상기 제2 도펀트층과 제3 도펀트층은 N형 도펀트들을 포함하는 것을 특징으로 하는 태양전지 제조방법. - 제2항에 있어서,
상기 제2 도펀트층 및 상기 제3 도펀트층을 동일 단계에서 형성하는 것을 특징으로 하는 태양전지 제조방법. - 제2항에 있어서, 상기 확산 방지층을 형성하는 단계 이전에 상기 제3 도펀트층을 마스크층으로 하여 상기 기판의 상면을 텍스처링하는 단계를 더 포함하는 것을 특징으로 하는 태양전지 제조방법.
- 제2항에 있어서, 상기 기판의 하면에 제1 도펀트층을 형성하는 단계는 상기 제1 도펀트층 상에 상기 제1 도펀트층을 보호하는 마스크층을 형성하는 단계를 더 포함하고,
상기 마스크층은 상기 제1 도펀트층과 동일 공정을 통해 패터닝되는 것을 특징으로 하는 태양전지 제조방법. - 제4항에 있어서, 상기 마스크층은 도핑되지 않은 실리콘으로 이루어진 것을 특징으로 하는 태양전지 제조방법.
- 제1항에 있어서,
상기 제1 도펀트층 및 상기 제3 도펀트층은 N형 도펀트들을 포함하고,
상기 제2 도펀트층은 P형 도펀트들을 포함하는 것을 특징으로 하는 태양전지 제조방법. - 제7항에 있어서, 상기 확산 방지층을 형성하는 단계 이전에 상기 제3 도펀트층을 마스크층으로 하여 상기 기판의 상면을 텍스처링하는 단계를 더 포함하는 것을 특징으로 하는 태양전지 제조방법.
- 제1항에 있어서, 상기 제1 도펀트층을 형성하는 단계 이전에 상기 기판의 상면을 텍스처링하는 단계를 더 포함는 것을 특징으로 하는 태양전지 제조방법.
- 제1항에 있어서, 상기 반사 방지층 및 상기 보호층은 동일한 물질로 이루어지는 것을 특징으로 하는 태양전지 제조방법.
- 제10항에 있어서, 상기 반사 방지층 및 상기 보호층은 실리콘 나이트라이드 인 것을 특징으로 하는 태양전지 제조방법.
- 제1항에 있어서, 상기 확산 방지층은 도핑되지 않은 실리콘으로 이루어진 것을 특징으로 하는 태양전지 제조방법.
- 제1항에 있어서, 상기 반도체 영역들은
P형 도펀트에 의해 도핑된 제1 반도체 영역들 및 P형 도펀트에 의해 도핑된 제2 반도체 영역들을 포함하고, 상기 제1 반도체 영역들과 상기 제2 반도체 영역들은 교번적으로 배열되는 것을 특징으로 하는 태양전지 제조방법. - 제13항에 있어서, 상기 재결합 방지층의 도핑 농도가 상기 제2 반도체 영역의 도핑 농도보다 낮은 것을 특징으로 하는 태양전지 제조방법.
- 제1항에 있어서 상기 제1 내지 제3 도펀트층 및 상기 확산 방지층을 제거하는 단계 및 상기 재결합 방지층 상에 반사 방지층 및 상기 반도체 영역상에 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조방법.
- 제15항에 있어서, 상기 반도체 영역들 각각에 전기적으로 연결되는 다수의 금속 전극들을 형성하는 단계를 더 포함하는 태양전지 제조방법.
- 제16항에 있어서, 상기 다수의 금속 전극을 형성하는 단계는
상기 반도체 영역들 각각의 일부를 노출시키기 위해 상기 보호층에 컨택홀을 형성하는 단계;
상기 노출된 반도체 영역들 상에 제1 금속층을 형성하는 단계;
상기 제1 금속층 상의 상기 반도체 영역들의 경계들 각각에 대응하는 영역에 프린팅 방지부를 형성하는 단계;
상기 제1 금속층 상에 제2 금속층들을 형성하는 단계;
상기 프린팅 방지부를 제거하는 단계; 및
상기 프린팅 방지부가 제거된 영역 상에 존재하는 상기 제1 금속층을 제거하는 단계를 포함하는 태양전지 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106954A KR20120045424A (ko) | 2010-10-29 | 2010-10-29 | 태양전지 제조방법 |
| US13/239,197 US20120107997A1 (en) | 2010-10-29 | 2011-09-21 | Method of manufacturing solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106954A KR20120045424A (ko) | 2010-10-29 | 2010-10-29 | 태양전지 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120045424A true KR20120045424A (ko) | 2012-05-09 |
Family
ID=45997208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100106954A KR20120045424A (ko) | 2010-10-29 | 2010-10-29 | 태양전지 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120107997A1 (ko) |
| KR (1) | KR20120045424A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010054370A1 (de) * | 2010-12-13 | 2012-06-14 | Centrotherm Photovoltaics Ag | Verfahren zur Herstellung von Siliziumsolarzellen mit vorderseitiger Textur und glatter Rückseitenoberfläche |
| KR102257824B1 (ko) * | 2016-12-05 | 2021-05-28 | 엘지전자 주식회사 | 태양 전지 제조 방법 |
| US10749052B2 (en) * | 2017-02-14 | 2020-08-18 | Alliance For Sustainable Energy, Llc | Methods of forming interdigitated back contact solar cells |
| US10714652B2 (en) | 2017-06-21 | 2020-07-14 | Alliance For Sustainable Energy, Llc | Methods of forming interdigitated back contact layers |
-
2010
- 2010-10-29 KR KR1020100106954A patent/KR20120045424A/ko not_active Application Discontinuation
-
2011
- 2011-09-21 US US13/239,197 patent/US20120107997A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20120107997A1 (en) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5763159B2 (ja) | 太陽電池 | |
| JP5844797B2 (ja) | 太陽電池の製造方法 | |
| EP2212920B1 (en) | Solar cell, method of manufacturing the same, and solar cell module | |
| JP2012525703A (ja) | 裏面反射体を備える両面型太陽電池 | |
| US20150027522A1 (en) | All-black-contact solar cell and fabrication method | |
| KR101738000B1 (ko) | 태양 전지 및 그 제조 방법 | |
| EP2605285B1 (en) | Photovoltaic device | |
| KR101135584B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR100990108B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20120045424A (ko) | 태양전지 제조방법 | |
| KR101198430B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101198438B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101181625B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101199213B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101199214B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101199649B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| TWI481060B (zh) | 太陽能電池的製作方法 | |
| KR101699315B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101114198B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR20120041340A (ko) | 태양 전지의 제조 방법 | |
| KR101579321B1 (ko) | 태양 전지의 제조 방법 | |
| KR101173399B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101642153B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20130113002A (ko) | 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법 | |
| KR20120031693A (ko) | 태양 전지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |