KR20120041568A - 막 구조물 제조 방법 - Google Patents

막 구조물 제조 방법 Download PDF

Info

Publication number
KR20120041568A
KR20120041568A KR1020100103074A KR20100103074A KR20120041568A KR 20120041568 A KR20120041568 A KR 20120041568A KR 1020100103074 A KR1020100103074 A KR 1020100103074A KR 20100103074 A KR20100103074 A KR 20100103074A KR 20120041568 A KR20120041568 A KR 20120041568A
Authority
KR
South Korea
Prior art keywords
precursor
layer
forming
liquid crystal
irradiating
Prior art date
Application number
KR1020100103074A
Other languages
English (en)
Inventor
장선필
김영민
김보성
정연택
이용수
최태영
이기범
조강문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100103074A priority Critical patent/KR20120041568A/ko
Priority to US13/100,149 priority patent/US20120100649A1/en
Publication of KR20120041568A publication Critical patent/KR20120041568A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

막 구조물 제조 방법을 제공한다. 본 발명의 한 실시예에 따른 막 구조물 제조 방법은 기판 위에 전구체를 형성하는 단계, 상기 전구체를 예열하는 단계 그리고 상기 전구체에 마이크로파(microwave)를 조사하여 막 구조물을 형성하는 단계를 포함한다.

Description

막 구조물 제조 방법{METHOD FOR MANUFACTURING A FILM STRUCTURE}
본 발명은 막 구조물 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 형성하기 위해 다양한 막들이 형성되거나 패턴 형성을 위해 사용되는 포토 레지스트 막은 형성되었다가 제거되기도 한다. 예를 들면, 박막 트랜지스터의 채널층을 형성하기 위한 반도체층이 형성되고, 색필터, 차광막, 배향막 및 컬럼 스페이서가 형성된다. 그리고, 포토 레지스트 막은 게이트선, 데이터선 등의 패터닝 이후에 제거될 수 있다.
반도체층을 형성하는 방법으로 용액 공정(Sol-Gel법)을 이용하는 경우에는 높은 온도의 열처리(annealing)가 필요하다. 그리고, 색필터, 차광막, 배향막 및 컬럼 스페이서를 형성하기 위한 물질은 일반적으로 용매와 고형분(단량체)으로 이루어져 있으며, 코팅후 용매의 제거 및 경화를 위해 열과 광조사가 필요하다.
열과 광조사를 이용하여 열처리 또는 경화하는 경우에 과도한 에너지 흡수로 인한 기체방출(outgassing)이 발생하거나 생산성이 떨어지는 문제가 있다.
따라서, 본 발명이 해결하고자 하는 과제는 상기 문제를 해결할 수 있도록 저온 공정으로 수행할 수 있는 마이크로파를 이용한 막 구조물 제조 방법을 제공하는데 있다.
본 발명의 한 실시예에 따른 막 구조물 제조 방법은 기판 위에 전구체를 형성하는 단계, 상기 전구체를 예열하는 단계 그리고 상기 전구체에 마이크로파(microwave)를 조사하여 막 구조물을 형성하는 단계를 포함한다.
상기 전구체를 예열하는 단계는 100℃ 내지 200℃의 온도로 수행할수 있다.
상기 전구체를 예열하는 단계는 적외선 히터를 이용하거나 광조사하는 것을 포함할 수 있다.
상기 전구체에 마이크로파를 조사하는 단계는 350℃ 이하의 온도에서 수행할 수 있다.
상기 전구체에 마이크로파를 조사하는 단계에서 상기 마이크로파는 300MHz 내지 300GHz의 주파수 범위를 갖도록 할 수 있다.
상기 막 구조물은 용액 공정을 이용한 반도체로 형성될 수 있다.
상기 막 구조물은 유기막으로 형성될 수 있다.
상기 유기막은 색필터, 차광막, 배향막, 포토 레지스트막, 컬럼 스페이서, 오버코트층 및 간격재 중 적어도 하나로 형성될 수 있다.
상기 유기막은 쌍극자(dipole)를 포함하는 유기 물질로 형성될 수 있다.
상기 유기막은 폴리 스티렌(Poly-styrene), 메틸 메타아크릴레이트(Methyl Methacrylate), 메타크릴산(Methacrylic acid), 하이드록시에틸 메타아크릴레이트(Hydroxyethyl methacrylate), 3-에톡시프로판산 에틸(Ethyl 3-Ethoxypropionate), 프로필렌글리콜-모노에틸에테르 (Propyleneglycol-monoethylether), 사이클로헥사논 (Cyclohexanone), 프로필렌글리콜 모노메틸에테르아세테이트 (PGMEA), 폴리이미드(Polyimide) 중 하나일 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치의 제조 방법은 제1 기판 및 상기 제1 기판과 마주보는 제2 기판 중 적어도 하나 위에 전기장 생성 전극을 형성하는 단계, 상기 전기장 생성 전극 위에 배향막을 형성하는 단계, 상기 제1 기판과 상기 제2 기판 사이에 액정 및 배향 보조제를 포함하는 액정층을 형성하는 단계 그리고 상기 배향막과 상기 액정층에 마이크로파를 조사하여 배향 중합체를 형성하는 단계를 포함한다.
상기 배향 중합체를 형성하는 단계 이전에 상기 배향막과 상기 액정층을 예열하는 단계를 더 포함할 수 있다.
상기 배향막과 상기 액정층을 예열하는 단계는 100℃ 내지 200℃의 온도로 수행할 수 있다.
상기 배향막과 상기 액정층에 마이크로파를 조사하는 단계는 350℃ 이하의 온도에서 수행할 수 있다.
상기 배향막과 상기 액정층에 마이크로파를 조사하는 단계에서 상기 마이크로파는 300MHz 내지 300GHz의 주파수 범위를 갖도록 할 수 있다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 전구체를 형성하는 단계, 상기 전구체를 예열하는 단계, 상기 예열된 전구체에 마이크로파를 조사하여 반도체층을 형성하는 단계 그리고 상기 반도체층 위에 서로 마주하도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
상기 전구체를 예열하는 단계는 적외선 히터를 이용하거나 광조사하는 것을 포함할 수 있다.
상기 전구체에 마이크로파를 조사하는 단계는 350℃ 이하의 온도에서 수행할 수 있다.
상기 전구체에 마이크로파를 조사하는 단계에서 상기 마이크로파는 300MHz 내지 300GHz의 주파수 범위를 갖도록 할 수 있다.
상기 반도체층은 용액 공정을 이용한 산화물 반도체로 형성될 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, 마이크로파를 이용하여 열처리함으로써 저온에서 공정을 수행할 수 있고, 예열을 통해 마이크로파 조사에 의한 열흡수를 증가시켜 효율을 향상시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 막 구조물 제조 방법을 나타내는 개략적인 흐름도이다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터를 나타내는 평면도이다.
도 3은 도 2의 절단선 Ⅲ-Ⅲ'을 따라 자른 단면도이다.
도 4는 적외선 히터를 사용하여 반도체를 열처리한 경우의 디바이스(device) 특성을 나타내는 그래프이다.
도 5는 도 2의 실시예에 따라 반도체를 열처리한 경우의 디바이스(device) 특성을 나타내는 그래프이다.
도 6은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 7은 도 6의 실시예에 따라 막 구조물을 형성하는 과정에서의 두께 변화를 나타내는 그래프이다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 개략도들이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 한 실시예에 따른 막 구조물 제조 방법을 나타내는 개략적인 흐름도이다.
도 1을 참고하면, 기판 위에 전구체 물질을 성막한다(S10).
상기 전구체 물질은 기판 위에 최종적으로 형성되는 막 구조물의 열처리에 의한 반응이 일어나기 전의 물질에 해당한다. 구체적으로, 상기 전구체 물질은 용매와 고형분을 포함한다.
상기 전구체 물질은 스핀 코팅법, 스퍼터링법 등의 방법을 이용하여 기판 위에 형성할 수 있다.
상기 전구체를 100℃ 내지 200℃ 온도로 예열한다(S20).
상기 전구체를 예열하기 위해 적외선 히터를 이용하거나 광조사를 할 수 있다. 상기 광조사는 자외선 조사일 수 있다.
350℃ 이하의 온도에서 상기 전구체에 마이크로파(microwave)를 조사하여 막 구조물을 형성한다(S30).
대류식 오븐(Convection oven) 또는 노(Furnace)를 이용한 열처리의 경우, 열전달은 외부로부터 전도를 통해 이루어지게 되며, 이로 인해 기판 및 다른 구조들에도 설정 온도 또는 그 이상의 열이 가해져야만 타겟(Target)으로 하는 막(전구체)에 열이 전달된다. 따라서, 기판이 받게 되는 열 로드(thermal load)가 증가하며 가열 시간도 늘어나게 된다. 하지만, 본 발명의 실시예처럼 마이크로파를 이용할 경우 극성 분자 레벨에 열에너지가 전달되어 기판이나 다른 구조에 가해지는 열적 손실을 막을 수 있다.
마이크로파의 흡수는 온도 의존성을 갖는다. 다시 말해, 온도가 상승함에 따라 마이크로파의 흡수는 증가한다. 이와 관련하여 본 발명의 실시예에 따르면, 마이크로파를 조사하기 이전에 상기 전구체 및 기판을 100℃ 내지 200℃ 온도로 예열함으로써 마이크로파를 조사하는 공정의 파워 손실도 줄일 수 있으며 공정 시간 단축 및 효율적인 열처리가 가능해진다.
본 발명의 실시예에 따른 막 구조물은 반도체층 또는 유기막일 수 있다. 용액 공정(졸겔법)을 이용하여 반도체층을 형성할 수 있고, 용액 공정 중에 열처리하는 과정은 본 발명의 실시예처럼 예열 후에 마이크로파 조사를 포함할 수 있다. 상기 반도체층은 산화물 반도체로 형성할 수 있다.
또한, 표시 장치를 형성하기 위해 다양한 막들이 형성될 수 있다. 특히 색필터, 차광막, 배향막 및 컬럼 스페이서(간격재) 등은 유기막으로 형성될 수 있는데 이러한 유기막들은 대부분 용매와 고형분(단량체)로 이루어져 있다. 이러한 유기막을 형성하기 위해 각각의 전구체 물질을 기판 위에 코팅한 후 용매의 제거 및 경화를 위해 열 또는 자외선 조사 대신에 본 발명의 실시예에 따라 예열 후에 마이크로파를 조사할 수 있다.
상기 유기막을 형성하기 위한 각각의 전구체 물질은 하기의 화학식 (1) 내지 화학식 (9)로 표시한 물질일 수 있다.
Figure pat00001
화학식 (1)
Figure pat00002
화학식 (2)
Figure pat00003
화학식 (3)
화학식 (4)
Figure pat00005
화학식 (5)
Figure pat00006
화학식 (6)
Figure pat00007
화학식 (7)
Figure pat00008
화학식 (8)
Figure pat00009
화학식 (9)
상기 화학식 (1) 내지 화학식 (9)로 표시된 물질은 음영 처리한 부분에 쌍극자(dipole)를 가진 유기재료의 분자들이다. 마이크로파의 전계가 진동(oscillation)함에 따라 쌍극자들이 동일하게 회전을 하게 된다. 이러한 쌍극자의 회전은 매우 효과적으로 재료의 가열이 가능하게 한다. 따라서, 이러한 쌍극자가 많을수록 효율적인 가열이 가능하다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터를 나타내는 평면도이다. 도 3은 도 2의 절단선 Ⅲ-Ⅲ'을 따라 자른 단면도이다.
도 2 및 도 3을 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터는 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121)이 형성되어 있다. 게이트선(121)은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있으며, 서로 다른 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 반도체층(154)이 형성되어 있다.
반도체층(154) 위에는 서로 마주하는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다. 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다.
도 2 및 도 3에 도시한 박막 트랜지스터를 제조하는 방법에 대해 설명하면, 우선 절연 기판(110) 위에 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 게이트 도전층을 적층하고 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
다음, 게이트선(121) 위에 산화규소(SiOx), 질화규소(SiNx) 또는 유기 절연막 따위를 적층하여 게이트 절연막(140)을 형성한다.
다음, 게이트 절연막(140) 위에 앞에서 설명한 본 발명의 한 실시예에 따른 예열 및 마이크로파 조사에 의한 막 구조물 제조 방법을 이용하여 전구체 물질을 열처리하고 패터닝하여 반도체층(154)를 형성한다.
다음, 반도체층(154) 위에 도전층을 스퍼터링 등의 방법으로 적층한 후 이를 패터닝하여 소스 전극(173) 및 드레인 전극(175)을 형성한다.
도 4는 적외선 히터를 사용하여 반도체를 열처리한 경우의 디바이스(device) 특성을 나타내는 그래프이다. 도 5는 도 2의 실시예에 따라 반도체를 열처리한 경우의 디바이스(device) 특성을 나타내는 그래프이다.
도 4의 비교예는 용액 산화물 반도체를 스핀 코팅법으로 기판 위에 성막한 후 350℃ 온도로 열처리 공정을 진행하였고, 도 5의 실시예는 용액 산화물 반도체를 스핀 코팅법으로 성막한 후 적외선 히터를 사용하여 125℃로 예열한 후 마이크로파의 VFM(variable frequency microwave) 파워를 500W로 하여 표면의 온도를 350℃로 10분 동안 열처리 공정을 진행하였다.
도 4 및 도 5를 참고하면, 각각 게이트 온이 될 때의 드레인 전류값(ld)을 나타낸다. 도 4 및 도 5에서 보는 바와 같이 350℃에서 예열 없이 열처리한 것보다 본 발명의 실시예와 같이 마이크로파에 의한 열처리 이전에 100℃ 내지 200℃ 온도로 예열한 경우에 게이트 온이 될 때의 드레인 전류값이 크게 상승한 것으로 비추어 볼 때, 도 5의 실시예의 경우에 디바이스(device)의 특성이 향상된 것을 알 수 있다. 또한, 도 4의 비교예의 경우 통상 400℃ 이상의 열처리를 해야 디바이스 특성을 얻을 수 있고, 350℃ 와 같이 열처리 온도가 낮을 경우 그 특성을 확보하기 어렵다.
도 6은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 6을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 게이트선(121) 및 유지 전극선(135)가 형성되어 있다. 게이트선(121)은 박막 트랜지스터를 구성하는 게이트 전극(124)을 포함한다.
게이트선(121) 및 유지 전극선(135) 위에는 게이트 절연막(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 반도체층(154)이 형성되어 있다. 반도체층(154)은 용액 공정(졸겔법)을 이용한 산화물 반도체로 형성할 수 있다. 반도체층(154)은 도 2 및 도 3의 실시예에서 설명한 막 구조물 제조 방법을 이용하여 형성한다.
반도체층(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있으며, 저항성 접촉 부재(163, 165)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
저항성 접촉 부재(163, 165) 또는 게이트 절연막(140) 위에는 데이터선(171a, 171b)과 드레인 전극(175)이 형성되어 있다. 데이터선(171a, 171b)은 박막 트랜지스터를 구성하는 소스 전극(173)을 포함하며, 소스 전극(173)은 게이트 전극(124)를 중심으로 드레인 전극(175)과 마주한다.
그러나 드레인 전극(175)을 비롯한 데이터선(171a, 171b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 함께 박막 트랜지스터(thin film transistor, TFT)를 구성한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 포토 공정을 통해 형성될 수 있다. 이 때, 포토 레지스트막을 이용할 수 있고, 포토 레지스트막은 유기막으로 형성할 수 있다. 포토 공정에서 포토 레지스트를 경화하여 상기 포토 레지스트막을 형성하기 위해 상기 포토 레지스트를 100℃ 내지 200℃ 온도로 예열을 한 후 350℃ 이하의 온도에서 상기 포토 레지스트에 마이크로파(microwave)를 조사하여 포토 레지스트막을 형성할 수 있다.
데이터선(171a, 171b), 드레인 전극(175) 및 반도체층(154) 부분 위에는 질화 규소 또는 산화 규소 따위로 만들어진 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p) 위에는 리소그라피 방법으로 형성된 색필터(230)가 형성되어 있다. 색필터(230)는 게이트선(121)과 데이터선(171a, 171b)이 교차하여 정의되는 화소 영역에 형성될 수 있고, 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)의 좌우 경계는 데이터선(171a, 171b) 위에 위치하며 데이터선(171a, 171b)을 따라 세로로 길게 뻗을 수 있다. 이 경우 색필터(230)는 띠 모양이 될 수 있다. 동일한 색의 색필터(230)는 인접하지 않을 수 있다.
색필터(230)는 감광성 유기 조성물에 색을 구현하기 위한 안료가 포함된 구조를 가질 수 있다. 예를 들어, 색필터(230)는 감광성 유기 조성물에 적색, 녹색 또는 청색의 안료가 각각 포함된 적색, 녹색 및 청색 컬러 필터들을 포함한다.
특히, 색필터(230)는 개구부(G1)와 그루브(G2)를 가질 수 있다. 개구부(G1)는 드레인 전극(175)과 화소 전극(191)이 접촉하는 영역에서 하부 보호막(180p)을 드러낸다. 그루브(G2)는 이웃하는 화소 영역 사이에서 서로 인접한 데이터선(171a, 171b) 사이에 형성되어 있다. 다른 실시예에서는 이웃하는 화소 영역 사이에서 서로 인접한 데이터선(171a, 171b) 사이에 서로 다른 색을 나타내는 색필터(230)가 중첩하고, 그루브(G2)가 형성되지 않는다.
하부 보호막(180p) 및 색필터(230) 위에는 유기 물질 또는 무기 물질로 형성된 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)은 색필터(230)를 보호하는 동시에 하단에 형성된 층들을 평탄화 역할을 할 수 있다.
색필터(230)는 용매와 고형분으로 이루어진 전구체를 경화하여 형성될 수 있다. 상기 전구체를 경화하기 위해 100℃ 내지 200℃ 온도로 예열을 한 후 350℃ 이하의 온도에서 상기 전구체에 마이크로파(microwave)를 조사하여 색필터(230)를 형성할 수 있다.
상부 보호막(180q)은 드레인 전극(175)을 노출하는 접촉 구멍(185)을 갖는다. 접촉 구멍(185)은 색필터(230)가 갖는 개구부(G1)와 연결되어 중첩하고 있다.
상부 보호막(180q) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
상부 보호막(180q) 위에 차광 부재(220), 화소 전극(191) 위에 간격재(363M)가 형성되어 있다. 차광 부재(220)는 화소 영역의 경계와 박막 트랜지스터에 대응하는 부분에 형성한다. 하지만, 화소 전극(191)과 드레인 전극(175)이 접촉하는 접촉 구멍(185)에는 차광 부재(220)가 아닌 간격재(363M)가 형성되어 있다.
간격재(363M)는 접촉 구멍(185)을 채우며, 상부 표시판(200)을 향해 돌출되어 있다. 간격재(363M)는 상부 표시판(200)과 하부 표시판(100) 사이의 간격을 유지하는 역할을 한다. 간격재(363M)는 상부 표시판(200)과 접촉할 수 있다.
차광 부재(220)와 간격재(363M)는 동시에 형성될 수 있고, 착색 유기막과 같은 물질로 형성될 수 있다.
차광 부재(220)는 간격재(363M)보다 낮은 높이로 형성된다.
다음, 상부 표시판(200)에 대해서 설명한다.
상부 표시판(200)은 투명한 절연 기판(210) 위에 공통 전극(270)이 전면에 형성되어 있고, 공통 전극(270) 위에 배향막(미도시)이 형성되어 있다. 상기 배향막은 폴리 이미드로 형성할 수 있다.
상기 배향막은 도 1의 실시예에서 설명한 것처럼 배향막 전구체를 공통 전극(270) 위에 성막하고, 상기 배향막 전구체를 100℃ 내지 200℃ 온도로 예열한 후 350℃ 이하의 온도에서 상기 배향막 전구체에 마이크로파(microwave)를 조사하여 상기 배향막을 형성할 수 있다.
이상에서 설명한 간격재(363M), 차광 부재(220)는 유기막으로 형성될 수 있다. 이러한 유기막을 형성하기 위해 각각의 전구체 물질을 기판 위에 코팅한 후 용매의 제거 및 경화를 위해 열 또는 자외선 조사 대신에 도 1의 실시예에 따라 예열 후에 마이크로파를 조사할 수 있다.
이상에서 설명한 실시예에서는 차광 부재(220)가 하부 표시판(100)에형성되지만, 이와 달리 상부 표시판(200) 위에 차광 부재를 형성할 수 있다. 상부 표시판(200) 위에 차광 부재를 형성하는 실시예를 간략히 설명하면 다음과 같다.
절연 기판(210) 위에 화소 영역의 경계와 박막 트랜지스터에 대응하는 부분에 차광 부재를 형성할 수 있다. 상기 차광 부재 위에 막의 평탄화를 위해 오버 코트층을 형성할 수 있다. 상기 오버 코트층 위에 공통 전극을 형성할 수 있다. 오버 코트층은 유기막으로 형성할 수 있고, 이러한 유기막을 형성하기 위해 오버 코트층의 전구체 물질을 기판 위에 코팅한 후 용매의 제거 및 경화를 위해 열 또는 자외선 조사 대신에 도 1의 실시예에 따라 예열 후에 마이크로파를 조사할 수 있다.
도 7은 도 6의 실시예에 따라 막 구조물을 형성하는 과정에서의 두께 변화를 나타내는 그래프이다.
도 7은 구체적으로 적색 색필터(red), 녹색 색필터(green), 청색 색필터(blue), 차광막(유기 BM), 본 발명의 실시예에서 설명한 간격재에 대응하는 컬럼 스페이서(CS)에 마이크로파를 조사하는 시간에 따른 두께 변화를 나타낸다. 차광막, 컬럼 스페이서는 두께 변화가 거의 없고, 색필터의 경우에는 미세한 두께 변화가 존재하나 오차 범위 이내 수준이다.
결과적으로 마이크로파를 조사하여 유기막 구조물을 형성하는 경우에 균일한 두께의 막을 형성할 수 있음을 알 수 있다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 개략도들이다.
구체적으로, 도 8 및 도 9는 배향 보조제에 의해 액정의 선경사를 형성하는 방법을 나타낸다.
도 8 및 도 9를 참고하면, 화소 전극(191)과 공통 전극(270) 사이에 배향 보조제(50) 및 액정 분자(310)를 포함하는 액정층이 위치한다. 화소 전극(191)과 공통 전극(270) 위에는 배향 물질을 도포하여 형성된 배향막(11, 21)이 위치하고 있다.
배향막(11, 21)은 폴리 아믹산(Polyamic acid), 폴리실록산(Polysiloxane) 또는 폴리 이미드(Polyimide) 등의 액정 배향막으로써 일반적으로 사용되는 물질들 중 적어도 하나를 포함하여 형성될 수 있다.
액정 분자(310)는 전압을 인가하지 않았을 때 화소 전극(191) 및 공통 전극(270)에 대해 수직인 방향으로 배열되어 있다.
이 때, 화소 전극(191)과 공통 전극(270)에 전압을 인가한다. 전압 인가에 의해 액정 분자(310) 및 배향 보조제(50)는 경사각을 가지면서 기울어진다.
이와 같이 화소 전극(191)과 공통 전극(270) 사이에 전압이 인가된 상태에서 100℃ 내지 200℃ 온도로 배향 보조제(50) 및 액정 분자(310)를 포함하는 액정층을 예열한다. 이후에 350℃ 이하의 온도에서 상기 액정층에 마이크로파(microwave)를 조사하여 배향 보조제(50)를 중합시킨다. 배향 보조제(50)는 반응성 메소겐(Reactive mesogen; RM)으로 표현될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11, 12 배향막 50 배향 보조제
110, 210 절연 기판 154 반도체
173 소스 전극 175 드레인 전극
191 화소 전극 270 공통 전극
310 액정 분자

Claims (20)

  1. 기판 위에 전구체를 형성하는 단계,
    상기 전구체를 예열하는 단계 그리고
    상기 전구체에 마이크로파(microwave)를 조사하여 막 구조물을 형성하는 단계를 포함하는 막 구조물 제조 방법.
  2. 제1항에서,
    상기 전구체를 예열하는 단계는 100℃ 내지 200℃의 온도로 수행하는 막 구조물 제조 방법.
  3. 제2항에서,
    상기 전구체를 예열하는 단계는 적외선 히터를 이용하거나 광조사하는 것을 포함하는 막 구조물 제조 방법.
  4. 제3항에서,
    상기 전구체에 마이크로파를 조사하는 단계는 350℃ 이하의 온도에서 수행하는 막 구조물 제조 방법.
  5. 제4항에서,
    상기 전구체에 마이크로파를 조사하는 단계에서 상기 마이크로파는 300MHz 내지 300GHz의 주파수 범위를 갖도록 하는 막 구조물 제조 방법.
  6. 제1항에서,
    상기 막 구조물은 용액 공정을 이용한 반도체로 형성되는 막 구조물 제조 방법.
  7. 제1항에서,
    상기 막 구조물은 유기막으로 형성되는 막 구조물 제조 방법.
  8. 제7항에서,
    상기 유기막은 색필터, 차광막, 배향막, 포토 레지스트막, 컬럼 스페이서, 오버코트층 및 간격재 중 적어도 하나로 형성되는 막 구조물 제조 방법.
  9. 제7항에서,
    상기 유기막은 쌍극자(dipole)를 포함하는 유기 물질로 형성되는 막 구조물 제조 방법.
  10. 제9항에서,
    상기 유기막은 폴리 스티렌(Poly-styrene), 메틸 메타아크릴레이트(Methyl Methacrylate), 메타크릴산(Methacrylic acid), 하이드록시에틸 메타아크릴레이트(Hydroxyethyl methacrylate), 3-에톡시프로판산 에틸(Ethyl 3-Ethoxypropionate), 프로필렌글리콜-모노에틸에테르 (Propyleneglycol-monoethylether), 사이클로헥사논 (Cyclohexanone), 프로필렌글리콜 모노메틸에테르아세테이트 (PGMEA), 폴리이미드(Polyimide) 중 하나인 막 구조물 제조 방법.
  11. 제1 기판 및 상기 제1 기판과 마주보는 제2 기판 중 적어도 하나 위에 전기장 생성 전극을 형성하는 단계,
    상기 전기장 생성 전극 위에 배향막을 형성하는 단계,
    상기 제1 기판과 상기 제2 기판 사이에 액정 및 배향 보조제를 포함하는 액정층을 형성하는 단계 그리고
    상기 배향막과 상기 액정층에 마이크로파를 조사하여 배향 중합체를 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 배향 중합체를 형성하는 단계 이전에 상기 배향막과 상기 액정층을 예열하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 배향막과 상기 액정층을 예열하는 단계는 100℃ 내지 200℃의 온도로 수행하는 액정 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 배향막과 상기 액정층에 마이크로파를 조사하는 단계는 350℃ 이하의 온도에서 수행하는 액정 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 배향막과 상기 액정층에 마이크로파를 조사하는 단계에서 상기 마이크로파는 300MHz 내지 300GHz의 주파수 범위를 갖도록 하는 액정 표시 장치의 제조 방법.
  16. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 전구체를 형성하는 단계,
    상기 전구체를 예열하는 단계,
    상기 예열된 전구체에 마이크로파를 조사하여 반도체층을 형성하는 단계 그리고
    상기 반도체층 위에 서로 마주하도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  17. 제16항에서,
    상기 전구체를 예열하는 단계는 적외선 히터를 이용하거나 광조사하는 것을 포함하는 박막 트랜지스터의 제조 방법.
  18. 제17항에서,
    상기 전구체에 마이크로파를 조사하는 단계는 350℃ 이하의 온도에서 수행하는 박막 트랜지스터의 제조 방법.
  19. 제18항에서,
    상기 전구체에 마이크로파를 조사하는 단계에서 상기 마이크로파는 300MHz 내지 300GHz의 주파수 범위를 갖도록 하는 박막 트랜지스터의 제조 방법.
  20. 제16항에서,
    상기 반도체층은 용액 공정을 이용한 산화물 반도체로 형성되는 박막 트랜지스터의 제조 방법.
KR1020100103074A 2010-10-21 2010-10-21 막 구조물 제조 방법 KR20120041568A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100103074A KR20120041568A (ko) 2010-10-21 2010-10-21 막 구조물 제조 방법
US13/100,149 US20120100649A1 (en) 2010-10-21 2011-05-03 Method for manufacturing a film structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100103074A KR20120041568A (ko) 2010-10-21 2010-10-21 막 구조물 제조 방법

Publications (1)

Publication Number Publication Date
KR20120041568A true KR20120041568A (ko) 2012-05-02

Family

ID=45973357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100103074A KR20120041568A (ko) 2010-10-21 2010-10-21 막 구조물 제조 방법

Country Status (2)

Country Link
US (1) US20120100649A1 (ko)
KR (1) KR20120041568A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224258B2 (en) * 2013-03-22 2019-03-05 Applied Materials, Inc. Method of curing thermoplastics with microwave energy

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ

Also Published As

Publication number Publication date
US20120100649A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
US11681184B2 (en) Liquid crystal display device and manufacturing method thereof
US8300181B2 (en) Method of fabricating liquid crystal display and liquid crystal display obtained by the method
KR101799528B1 (ko) 오프 셋 인쇄용 블랙매트릭스용 잉크 및 이용한 컬러필터 기판의 제조 방법
JP3911929B2 (ja) 液晶表示装置の製造方法
JP4290905B2 (ja) 有機膜の平坦化方法
US20160041441A1 (en) Display panel and method for manufacturing the same
JP2007156019A (ja) 表示装置とその製造方法
JP2006189834A (ja) 液晶表示装置の配向膜形成方法
WO2012086159A1 (ja) 表示装置並びに薄膜トランジスタ基板及びその製造方法
JP5889704B2 (ja) 液晶表示装置の製造方法
KR101281756B1 (ko) 액정 표시 장치의 제조 방법 및 이 방법으로 제조된 액정표시 장치
KR20120041568A (ko) 막 구조물 제조 방법
KR20090051824A (ko) 액정표시장치 및 이의 제조 방법
KR20070025447A (ko) 액정 표시 장치 및 그 제조 방법
US20150104893A1 (en) Method of producing photo-alignment layer of liquid crystal display
KR101467215B1 (ko) 보상필름이 구비된 액정표시장치 및 그 제조방법
KR102282217B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20070070403A (ko) 액정 표시 장치 및 그의 제조 방법
KR20130057594A (ko) 횡전계형 액정표시장치용 어레이기판의 제조방법
JPS59172627A (ja) 表示パネル
JP4156343B2 (ja) 液晶表示装置用基板の製造方法及びそれを用いた液晶表示装置の製造方法
KR101030532B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
JP2006349913A (ja) 液晶パネルの製造方法
JP2019105784A (ja) 液晶表示装置およびその製造方法
JP2009294572A (ja) 表示パネル用の基板の製造方法および表示パネルの製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid