KR20120028010A - 임베디드 인쇄회로기판 및 이의 제조 방법 - Google Patents

임베디드 인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120028010A
KR20120028010A KR1020100089951A KR20100089951A KR20120028010A KR 20120028010 A KR20120028010 A KR 20120028010A KR 1020100089951 A KR1020100089951 A KR 1020100089951A KR 20100089951 A KR20100089951 A KR 20100089951A KR 20120028010 A KR20120028010 A KR 20120028010A
Authority
KR
South Korea
Prior art keywords
layer
chip
circuit board
printed circuit
core layer
Prior art date
Application number
KR1020100089951A
Other languages
English (en)
Other versions
KR101167787B1 (ko
Inventor
이승은
박진선
신이나
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100089951A priority Critical patent/KR101167787B1/ko
Priority to US13/064,986 priority patent/US20110290540A1/en
Priority to JP2011104071A priority patent/JP2011249792A/ja
Publication of KR20120028010A publication Critical patent/KR20120028010A/ko
Application granted granted Critical
Publication of KR101167787B1 publication Critical patent/KR101167787B1/ko
Priority to JP2013011873A priority patent/JP2013093614A/ja
Priority to JP2013011853A priority patent/JP2013093613A/ja
Priority to US14/495,513 priority patent/US20150022984A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 캐비티가 형성된 코어층; 칩을 고정하기 위한 접착층이 상부에 도포된 동박층; 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩; 캐비티와 칩 사이 및 코어층의 상부에 형성된 절연층; 절연층 상에 형성된 회로층;을 포함하며, 코어층은 감광성 조성물로 형성되어, 코어 재료로 감광성 필름을 적용하여 노광, 현상 공정으로 캐비티를 형성하기 때문에, 레이저를 이용하여 캐비티를 가공하는 방법에 비해 공정 시간 및 공정 비용을 감소시킬 수 있다는 효과를 기대할 수 있다.

Description

임베디드 인쇄회로기판 및 이의 제조 방법{Embedded Printed Circuit Board and Method of Manufacturing the same}
본 발명은 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 감광성 필름에 노광 및 현상 공정으로 칩 내장을 위한 캐비티를 형성하는 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화가 점차 요구되는 추세에서 특히 셀룰러폰, PDA 등을 비롯한 이동통신 단말기와 같이 휴대하기 용이할 수 있도록 하는 형태를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있으며, 제한된 면적에 더욱 많은 기능을 부여하려는 노력이 지속적으로 이루어지고 있는 가운데, 차세대 다기능성/소형 패키지 기술과 관련하여 부품 내장 기판의 개발이 주목 받고 있는 실정이다.
종래의 칩 임베딩(Chip Embedding) 공정을 살펴보면, 칩을 고정하기 위해 캐비티(Cavity)를 형성하고, 테이핑(Taping) 공정을 적용하였다.
여기에서, 캐비티 형성은 기계적 드릴(Drill), 펀치(Punch), 레이저 드릴(Laser Drill) 등의 방법을 이용하였다.
상술한 바와 같이, 일반적인 단일소자 내장방식은 칩을 내장하기 위하여 캐비티를 형성하는 공정과 칩을 고정하기 위해 캐비티가 형성된 기판 하단에 테이핑 공정을 통해 칩을 내장하였다.
그러나, 기계적 드릴, 펀치, 레이저 드릴 등을 이용한 방법은 기계적 저항(Tolerance)의 한계로 인하여 칩 크기와 정확하게 일치하도록 캐비티를 형성하지 못하기 때문에 칩보다 큰 캐비티를 형성하고 나머지 부분을 메워야 하는 문제점이 발생한다.
또한, 일반적인 CO2 레이저의 경우, 각각의 가공할 부위를 점으로 가공하여 그 점들을 연결하는 방식으로 캐비티를 형성함에 따라 가공시간도 오래 걸릴 뿐만 아니라, 공정비용 또한 높아지는 문제점이 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 감광성 필름으로 구성된 절연층에 노광 및 현상 공정으로 칩 내장을 위한 캐비티가 형성되는 임베디드 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판은, 캐비티가 형성된 코어층; 상기 칩을 고정하기 위한 접착층이 상부에 도포된 동박층; 상기 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩; 상기 캐비티와 칩 사이 및 상기 코어층의 상부에 형성된 절연층; 상기 절연층 상에 형성된 회로층;을 포함하며, 상기 코어층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다.
여기에서, 상기 캐비티는, 노광 및 현상 공정을 통해 형성되는 것이 바람직하다.
또한, 코어층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 것이 바람직하다.
또한, 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 것이 바람직하다.
또한, 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 것이 바람직하다.
또한, 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 것이 바람직하다.
또한, 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함하는 것이 바람직하다.
다른 본 발명의 임베디드 인쇄회로기판은, 캐비티가 형성된 코어층; 상기 칩을 고정하기 위한 접착층이 상부에 도포된 동박층; 상기 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩; 상기 캐비티와 칩 사이 및 상기 코어층의 상부에 형성된 절연층; 상기 절연층에 형성된 비아홀; 및 상기 절연층 상에 형성된 회로층;을 포함하여, 상기 코어층 및 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다.
여기에서, 캐비티는, 노광 및 현상 공정을 통해 형성되는 것이 바람직하다.
또한, 비아홀은, 상기 절연층에 노광 및 현상 공정을 통한 패턴 형성으로 상기 칩의 패드가 오픈되도록 형성하는 것이 바람직하다.
또한, 상기 코어층 및 절연층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 것이 바람직하다.
또한, 상기 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 것이 바람직하다.
또한, 상기 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 것이 바람직하다.
또한, 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 것이 바람직하다.
또한, 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함하는 것이 바람직하다.
다른 본 발명의 임베디드 인쇄회로기판은, 캐비티가 형성된 코어층; 상기 칩을 고정하기 위한 접착층이 상부에 도포된 동박층; 상기 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩; 상기 캐비티와 상기 칩 사이 및 상기 코어층의 상부에 형성된 절연층; 상기 절연층 상에 형성된 회로층;을 포함하며, 상기 코어층은 감광성 조성물로 형성되며, 상기 칩은 칩의 패드가 상기 동박층 상의 접착층에 접착되도록 배치될 수 있다.
또한, 상기 캐비티는, 노광 및 현상 공정을 통해 형성되는 것이 바람직하다.
또한, 상기 코어층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 것이 바람직하다.
또한, 상기 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 것이 바람직하다.
또한, 상기 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 것이 바람직하다.
또한, 상기 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 것이 바람직하다.
또한, 상기 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함하는 것이 바람직하다.
또 다른 본 발명의 임베디드 인쇄회로기판의 제조 방법은, 감광성 조성물을 포함하는 코어층을 제공하는 단계; 상기 코어층에 노광 및 현상 공정으로 캐비티를 형성하는 단계; 접착층이 도포된 동박층 상에 칩을 배치하는 단계; 상기 코어층의 캐비티에 상기 칩이 실장되도록 접착층이 도포된 동박층 상에 코어층을 적층하는 단계; 칩이 실장된 코어층 상에 절연층을 형성하는 단계; 상기 절연층 상에 동박층을 적층하고, 상기 동박층에 회로 패턴을 형성하는 단계;를 포함할 수 있다.
또 다른 본 발명의 임베디드 인쇄회로기판의 제조 방법은, 감광성 조성물을 포함하는 코어층을 제공하는 단계; 상기 코어층에 노광 및 현상 공정으로 캐비티를 형성하는 단계; 접착층이 도포된 동박층 상에 칩을 배치하는 단계; 상기 코어층의 캐비티에 상기 칩이 실장되도록 접착층이 도포된 동박층 상에 코어층을 적층하는 단계; 칩이 실장된 코어층 상에 감광성 조성물로 이루어진 절연층을 형성하는 단계; 상기 절연층에 노광 및 현상 공정을 통한 패턴 형성으로 상기 칩의 패드가 오픈되도록 비아홀을 형성하는 단계; 상기 절연층 상에 동박층을 적층하고, 상기 동박층에 회로 패턴을 형성하는 단계;를 포함할 수 있다.
또 다른 본 발명의 임베디드 인쇄회로기판의 제조 방법은, 감광성 조성물을 포함하는 코어층을 제공하는 단계; 상기 코어층에 노광 및 현상 공정으로 캐비티를 형성하는 단계; 동박층에 도포된 접착층에 칩의 패드가 부착되도록 칩을 배치하는 단계; 상기 코어층의 캐비티에 상기 칩이 실장되도록 접착층이 도포된 동박층 상에 코어층을 적층하는 단계; 칩이 실장된 코어층 상에 절연층을 형성하는 단계; 상기 절연층 상에 동박층을 적층하고, 상기 동박층에 회로 패턴을 형성하는 단계;를 포함할 수 있다.
본 발명의 임베디드 인쇄회로기판 및 이의 제조 방법은, 코어 재료로 감광성 필름을 적용하여 노광, 현상 공정으로 캐비티를 형성하기 때문에, 레이저를 이용하여 캐비티를 가공하는 방법에 비해 공정 시간 및 공정 비용을 감소시킬 수 있다는 효과를 기대할 수 있다.
도 1 내지 도 7은 본 발명에 의한 임베디드 인쇄회로기판의 제1 실시예를 제조 방법에 따라 순차적으로 나타내는 단면도,
도 8 내지 도 10은 본 발명에 의한 임베디드 인쇄회로기판의 제2 실시예를 제조 방법에 따라 순차적으로 나타내는 단면도,
도 11 내지 도 15는 본 발명에 의한 임베디드 인쇄회로기판의 제3 실시예를 제조 방법에 따라 순차적으로 나타내는 단면도이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
도 1 내지 도 7은 본 발명에 의한 임베디드 인쇄회로기판의 제1 실시예를 제조 방법에 따라 순차적으로 나타내는 단면도로서, 코어층이 감광성 재질로 이루어진 경우를 예로 들어 설명하기로 한다.
도시하는 바와 같이, 임베디드 인쇄회로기판(300)은 캐비티가 형성된 코어층(110), 칩(190)을 고정하기 위한 접착층(170)이 상부에 도포된 동박층(150), 접착층(170)이 도포된 동박층(150) 상부에 배치된 코어층(110)의 캐비티(130)에 실장된 칩(190), 캐비티(130)와 칩(190) 사이 및 코어층(110)의 상부에 형성된 절연층(210) 및 절연층(210) 상에 형성된 회로층(230)을 포함할 수 있다.
여기에서, 코어층(110)은 감광성 조성물로 형성될 수 있다.
상기 코어층(110)은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다. 이는, UV 경화가 가능하도록 기존 열경화 타입의 절연재료 조성에 광감응성 모노머와 광개시제를 첨가하여, 기존 열경화 타입의 절연재료의 물성의 저하를 최소화시키면서 캐비티 형성이 가능하도록 하는 이점이 있을 수 있다.
한편, 코어층은 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.
여기에서, 복합 에폭시 수지는 평균 에폭시 수지 당량이 100 내지 300의 나프탈렌계 에폭시 수지와 평균 에폭시 수지 당량이 100 내지 500인 고무 변성형 에폭시 수지를 포함하는 것이 가능할 수 있다. 또한, 상기 복합 에폭시 수지 100 중량부에 대하여 나프탈렌계 에폭시 수지 50 내지 70 중량부, 고무 변성형 에폭시 수지 1 내지 30 중량부로 혼합되는 것이 가능할 수 있다.
상기 경화제는 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다. 경화촉진제는 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다. 이때, 경화촉진제는 복합 에폭시 수지 100 중량부에 대하여 0.1 내지 1 중량부로 혼합되는 것이 바람직하다.
한편, 광감응성 모노머는 화학적 구조 내에 이중결합과 -COOH기를 동시에 지니고 있어야 하며, 아크릴레이트(Acrylate) 수지를 포함하는 것이 바람직하다. 여기에서, 광감응성 모노머에 광개시제가 1 ~ 10 wt%로 포함되도록 할 수 있다.
또한, 무기 충전제는 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다. 여기에서, 무기 충전제는 복합 에폭시 수지 100 중량부에 대하여 10 내지 60 중량부로 혼합되고, 실란 커플링제로 표면 처리되며, 서로 다른 크기의 구형 충전제를 포함하는 것이 바람직하나, 이에 한정되는 것은 아니다.
상술한 바와 같이 제조된 조성물은 필름 캐스팅(Film Casting) 공정을 통하여 PET 기판 위에 50 ~ 120 ㎛으로 캐스팅하여 필름 형태로 제조할 수 있다.
또한, 캐비티(130)는 노광 및 현상 공정을 통해 형성될 수 있다.
예를 들어, 코어층(100)을 감광성 재료로 적용하는 경우, 원판 크기의 필름에 레이저나 CNC 드릴을 이용하여 노광 마크를 형성하고, 노광, 현상, 건조(Dry), 경화 등의 공정을 라인에 따라 진행할 수 있으므로, CO2 레이저 가공에 의한 캐비티 형성 방법에 비해 수십배 이상의 시간을 단축할 수 있는 효과를 기대할 수 있는 것이다.
도 8 내지 도 10은 본 발명에 의한 임베디드 인쇄회로기판의 제2 실시예를 제조 방법에 따라 순차적으로 나타내는 단면도로서, 코어층 및 절연층이 감광성 재질로 이루어진 경우를 예로 들어 설명하기로 한다.
도 8 내지 도 10의 임베디드 인쇄회로기판은 도 1 내지 도 5와 동일한 절차를 도 8 공정 이전에 수행하며, 이에 대한 도면은 별도로 도시하지 않기로 한다.
또한, 임베디드 인쇄회로기판의 제2 실시예에서 개시하는 코어층 및 절연층의 재질은 상술한 제1 실시예의 재질 중 선택적으로 적용하는 것이 가능하다.
도시하는 바와 같이, 임베디드 인쇄회로기판(400)은 캐비티(130)가 형성된 코어층(110), 칩(190)을 고정하기 위한 접착층(170)이 상부에 도포된 동박층(150), 접착층(170)이 도포된 동박층(150) 상부에 배치된 코어층(110)의 캐비티(130)에 실장된 칩(190), 캐비티(130)와 칩(190) 사이 및 코어층(110)의 상부에 형성된 절연층(250), 절연층(250)에 형성된 비아홀(270) 및 절연층(250) 상에 형성된 회로층을 포함할 수 있다.
여기에서, 코어층(110) 및 절연층(250)은 감광성 조성물로 형성될 수 있다.
상기 절연층(250)은 상술한 도 1 내지 도 7의 설명에서 개시한 코어층(110)에 적용된 감광성 조성물과 동일한 재질을 적용할 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
또한, 캐비티(130)는 노광 및 현상 공정을 통해 형성될 수 있다.
또한, 비아홀(270)은 절연층(250)에 노광 및 현상 공정을 통한 패턴 형성으로 칩(190)의 패드가 오픈되도록 형성될 수 있다.
예를 들어, 비아홀(270)도 캐비티(130)의 형성 방법과 동일하게 비아홀이 형성될 부분을 마스크를 통해 노광, 현상, 경화의 공정을 수행하여 비아홀을 오픈하는 것이다.
도 11 내지 도 15는 본 발명에 의한 임베디드 인쇄회로기판의 제3 실시예를 제조 방법에 따라 순차적으로 나타내는 단면도로서, 코어층이 감광성 재질로 이루어지고, 칩의 패드가 접착층에 접촉되도록 배치된 경우를 예로 들어 설명하기로 한다.
도 11 내지 도 15의 임베디드 인쇄회로기판은 도 1 내지 도 3과 동일한 절차를 도 11 공정 이전에 수행하며, 이에 대한 도면은 별도로 도시하지 않기로 한다.
도시하는 바와 같이, 임베디드 인쇄회로기판(600)은 캐비티(130)가 형성된 코어층(110), 칩(510)을 고정하기 위한 접착층(170)이 상부에 도포된 동박층(150), 접착층(170)이 도포된 동박층(150) 상부에 배치된 코어층의 캐비티에 실장된 칩(510), 캐비티(130)와 칩(510) 사이 및 코어층(110)의 상부에 형성된 절연층(530), 절연층(530) 상에 형성된 회로층을 포함할 수 있다.
여기에서, 코어층(110)은 감광성 조성물로 형성되며, 칩(510)은 칩(510)의 패드가 동박층 상의 접착층(170)에 접착되도록 배치될 수 있다.
또한, 캐비티(130)는 노광 및 현상 공정을 통해 형성될 수 있다.
이하에서는, 상술한 도면을 참조하여, 임베디드 인쇄회로기판의 제조 방법을 설명하기로 한다.
먼저, 도 1에서 도시하는 바와 같이, 감광성 조성물을 포함하는 코어층(110)을 제공할 수 있다.
도 2 및 도 3에서 도시하는 바와 같이, 코어층(110)에 노광 및 현상 공정으로 캐비티(130)를 형성할 수 있다.
예를 들어, 감광성 재료인 코어층(110)에 레이저나 CNC 드릴을 이용하여 노광 마크를 형성하고, 노광 및 현상 공정을 통해 캐비티(130)를 형성하는 것이다.
도 4 및 도 5에서 도시하는 바와 같이, 접착층(170)이 도포된 동박층(150) 상에 칩(190)을 배치할 수 있다.
도 6에서 도시하는 바와 같이, 코어층(110)의 캐비티(130)에 칩(190)이 실장되도록 접착층(170)이 도포된 동박층 상에 코어층(110)을 적층할 수 있다.
예를 들어, 도 1 내지 도 3을 통해 형성된 코어층(110)을 도 4 및 도 5를 통해 형성된 접착층이 도포된 동박층(150) 상부에 적층하는 것이다. 이때, 동박층(150) 상에 배치된 칩(190)이 코어층(110)에 형성된 캐비티(130)에 삽입되는 형태로 적층한다.
도 6에서 도시하는 바와 같이, 칩(190)이 실장된 코어층(110) 상에 절연층(210)을 형성할 수 있다.
도 6 및 도 7에서 도시하는 바와 같이, 절연층(210) 상에 동박층(150)을 적층하고, 동박층(150)에 회로 패턴을 형성할 수 있다.
이후, 도 7에서 도시하는 바와 같이, 다층 기판을 형성하는 것도 가능하다.
이하에서는, 도 1 내지 도 5 및 도 8 내지 도 10을 참조하여, 임베디드 인쇄회로기판 제2 실시예의 제조 방법을 설명하기로 한다.
먼저, 도 1에서 도시하는 바와 같이, 감광성 조성물을 포함하는 코어층(110)을 제공할 수 있다.
도 2 및 도 3에서 도시하는 바와 같이, 코어층(110)에 노광 및 현상 공정으로 캐비티(130)를 형성할 수 있다.
예를 들어, 감광성 재료인 코어층(110)에 레이저나 CNC 드릴을 이용하여 노광 마크를 형성하고, 노광 및 현상 공정을 통해 캐비티(130)를 형성하는 것이다.
도 4 및 도 5에서 도시하는 바와 같이, 접착층(170)이 도포된 동박층(150) 상에 칩(190)을 배치할 수 있다.
도 8에서 도시하는 바와 같이, 코어층(110)의 캐비티(130)에 칩(190)이 실장되도록 접착층(170)이 도포된 동박층(150) 상에 코어층(110)을 적층할 수 있다.
또한, 칩(190)이 실장된 코어층(110) 상에 감광성 조성물로 이루어진 절연층(250)을 형성할 수 있다.
여기에서, 절연층(250)은 캐비티(130)와 칩(190) 사이 및 코어층(110)의 상부에 형성될 수 있다.
또한, 절연층(250)에 노광 및 현상 공정을 통한 패턴 형성으로 칩(190)의 패드가 오픈되도록 비아홀(270)을 형성할 수 있다.
또한, 절연층(250) 상에 동박층을 적층하고, 동박층에 회로 패턴을 형성할 수 있다.
이후, 도 10에서 도시하는 바와 같이, 다층 기판을 형성하는 것도 가능하다.
이하에서는, 도 1 내지 도 3 및 도 11 내지 도 15를 참조하여, 임베디드 인쇄회로기판 제3 실시예의 제조 방법을 설명하기로 한다.
또한, 임베디드 인쇄회로기판의 제3 실시예에서 개시하는 코어층 및 절연층의 재질은 상술한 제1 실시예의 재질 중 선택적으로 적용하는 것이 가능하다.
먼저, 도 1에서 도시하는 바와 같이, 감광성 조성물을 포함하는 코어층(110)을 제공할 수 있다.
도 2 및 도 3에서 도시하는 바와 같이, 코어층(110)에 노광 및 현상 공정으로 캐비티(130)를 형성할 수 있다.
예를 들어, 감광성 재료인 코어층(110)에 레이저나 CNC 드릴을 이용하여 노광 마크를 형성하고, 노광 및 현상 공정을 통해 캐비티(130)를 형성하는 것이다.
도 11 및 도 12에서 도시하는 바와 같이, 동박층(150)에 도포된 접착층(170)에 칩(510)의 패드가 부착되도록 칩(510)을 배치할 수 있다.
도 13에서 도시하는 바와 같이, 코어층(110)의 캐비티(130)에 칩(510)이 실장되도록 접착층(170)이 도포된 동박층(150) 상에 코어층(110)을 적층할 수 있다.
또한, 칩(510)이 실장된 코어층(110) 상에 절연층(530)을 형성할 수 있다.
도 13 및 도 14에서 도시하는 바와 같이, 절연층(530) 상에 동박층(550)을 적층하고, 동박층(550)에 회로 패턴을 형성할 수 있다.
여기에서, 절연층(530) 상에 동박층(550)을 적층한 이후에, 에칭(Etching), 표면처리, 도금, 회로형성 공정을 통해 회로 패턴을 형성할 수 있다.
이후, 도 15에서 도시하는 바와 같이, 다층 기판을 형성하는 것도 가능하다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
300, 400, 600 : 임베디드 인쇄회로기판
110 : 코어층
130 : 캐비티
190, 510 : 칩

Claims (25)

  1. 캐비티가 형성된 코어층;
    상기 칩을 고정하기 위한 접착층이 상부에 도포된 동박층;
    상기 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩;
    상기 캐비티와 칩 사이 및 상기 코어층의 상부에 형성된 절연층;
    상기 절연층 상에 형성된 회로층;
    을 포함하며,
    상기 코어층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성되는 임베디드 인쇄회로기판.
  2. 제1항에 있어서,
    상기 캐비티는,
    노광 및 현상 공정을 통해 형성되는 임베디드 인쇄회로기판.
  3. 제1항에 있어서,
    상기 코어층은,
    나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판.
  4. 제3항에 있어서,
    상기 경화제는,
    페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  5. 제3항에 있어서,
    상기 경화촉진제는,
    이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  6. 제3항에 있어서,
    상기 무기 충전제는,
    그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판.
  7. 제1항에 있어서,
    상기 광감응성 모노머는,
    아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판.
  8. 캐비티가 형성된 코어층;
    상기 칩을 고정하기 위한 접착층이 상부에 도포된 동박층;
    상기 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩;
    상기 캐비티와 칩 사이 및 상기 코어층의 상부에 형성된 절연층;
    상기 절연층에 형성된 비아홀; 및
    상기 절연층 상에 형성된 회로층;
    을 포함하여,
    상기 코어층 및 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성되는 임베디드 인쇄회로기판.
  9. 제8항에 있어서,
    상기 캐비티는,
    노광 및 현상 공정을 통해 형성되는 임베디드 인쇄회로기판.
  10. 제9항에 있어서,
    상기 비아홀은,
    상기 절연층에 노광 및 현상 공정을 통한 패턴 형성으로 상기 칩의 패드가 오픈되도록 형성하는 임베디드 인쇄회로기판.
  11. 제8항에 있어서,
    상기 코어층 및 절연층은,
    나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판.
  12. 제11항에 있어서,
    상기 경화제는,
    페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  13. 제11항에 있어서,
    상기 경화촉진제는,
    이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  14. 제11항에 있어서,
    상기 무기 충전제는,
    그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판.
  15. 제8항에 있어서,
    상기 광감응성 모노머는,
    아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판.
  16. 캐비티가 형성된 코어층;
    상기 칩을 고정하기 위한 접착층이 상부에 도포된 동박층;
    상기 접착층이 도포된 동박층 상부에 배치된 코어층의 캐비티에 실장된 칩;
    상기 캐비티와 상기 칩 사이 및 상기 코어층의 상부에 형성된 절연층;
    상기 절연층 상에 형성된 회로층;
    을 포함하며,
    상기 코어층은 감광성 조성물로 형성되며, 상기 칩은 칩의 패드가 상기 동박층 상의 접착층에 접착되도록 배치된 임베디드 인쇄회로기판.
  17. 제16항에 있어서,
    상기 캐비티는,
    노광 및 현상 공정을 통해 형성되는 임베디드 인쇄회로기판.
  18. 제17항에 있어서,
    상기 코어층은,
    나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판.
  19. 제18항에 있어서,
    상기 경화제는,
    페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  20. 제18항에 있어서,
    상기 경화촉진제는,
    이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  21. 제18항에 있어서,
    상기 무기 충전제는,
    그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판.
  22. 제16항에 있어서,
    상기 광감응성 모노머는,
    아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판.
  23. 감광성 조성물을 포함하는 코어층을 제공하는 단계;
    상기 코어층에 노광 및 현상 공정으로 캐비티를 형성하는 단계;
    접착층이 도포된 동박층 상에 칩을 배치하는 단계;
    상기 코어층의 캐비티에 상기 칩이 실장되도록 접착층이 도포된 동박층 상에 코어층을 적층하는 단계;
    칩이 실장된 코어층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 동박층을 적층하고, 상기 동박층에 회로 패턴을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판 제조 방법.
  24. 감광성 조성물을 포함하는 코어층을 제공하는 단계;
    상기 코어층에 노광 및 현상 공정으로 캐비티를 형성하는 단계;
    접착층이 도포된 동박층 상에 칩을 배치하는 단계;
    상기 코어층의 캐비티에 상기 칩이 실장되도록 접착층이 도포된 동박층 상에 코어층을 적층하는 단계;
    칩이 실장된 코어층 상에 감광성 조성물로 이루어진 절연층을 형성하는 단계;
    상기 절연층에 노광 및 현상 공정을 통한 패턴 형성으로 상기 칩의 패드가 오픈되도록 비아홀을 형성하는 단계;
    상기 절연층 상에 동박층을 적층하고, 상기 동박층에 회로 패턴을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판 제조 방법.
  25. 감광성 조성물을 포함하는 코어층을 제공하는 단계;
    상기 코어층에 노광 및 현상 공정으로 캐비티를 형성하는 단계;
    동박층에 도포된 접착층에 칩의 패드가 부착되도록 칩을 배치하는 단계;
    상기 코어층의 캐비티에 상기 칩이 실장되도록 접착층이 도포된 동박층 상에 코어층을 적층하는 단계;
    칩이 실장된 코어층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 동박층을 적층하고, 상기 동박층에 회로 패턴을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판 제조 방법.
KR1020100089951A 2010-05-25 2010-09-14 임베디드 인쇄회로기판 및 이의 제조 방법 KR101167787B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100089951A KR101167787B1 (ko) 2010-09-14 2010-09-14 임베디드 인쇄회로기판 및 이의 제조 방법
US13/064,986 US20110290540A1 (en) 2010-05-25 2011-04-29 Embedded printed circuit board and method of manufacturing the same
JP2011104071A JP2011249792A (ja) 2010-05-25 2011-05-09 埋め込み印刷回路基板及びその製造方法
JP2013011873A JP2013093614A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板及びその製造方法
JP2013011853A JP2013093613A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板の製造方法
US14/495,513 US20150022984A1 (en) 2010-05-25 2014-09-24 Embedded printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089951A KR101167787B1 (ko) 2010-09-14 2010-09-14 임베디드 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120028010A true KR20120028010A (ko) 2012-03-22
KR101167787B1 KR101167787B1 (ko) 2012-07-25

Family

ID=46133043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089951A KR101167787B1 (ko) 2010-05-25 2010-09-14 임베디드 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101167787B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042044A (ko) * 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150095473A (ko) * 2014-02-13 2015-08-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102333084B1 (ko) 2014-12-10 2021-12-01 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조 방법
KR102241371B1 (ko) 2019-12-13 2021-04-16 주식회사 티엘비 직접 회로 인쇄를 이용한 내장 트레이스 기판 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042044A (ko) * 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150095473A (ko) * 2014-02-13 2015-08-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR101167787B1 (ko) 2012-07-25

Similar Documents

Publication Publication Date Title
JP2013093614A (ja) 埋め込み印刷回路基板及びその製造方法
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US20110116246A1 (en) Printed circuit board having electro-component and manufacturing method thereof
KR101167787B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
MY148173A (en) Solder resist material, wiring board using the solder resist material, and semiconductor package
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR20230151963A (ko) 패키지기판 및 그 제조 방법
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
KR101085727B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
JP2009021468A (ja) 伝熱プリント配線板と、これに用いる伝熱プリプレグ及びその製造方法と、伝熱プリント配線板の製造方法
KR101117155B1 (ko) 임베디드 기판 제조방법
US20210315093A1 (en) Dielectric Layer for Component Carrier With Varying Material Properties
JP2010056179A (ja) 導体形成シート及び導体形成シートを用いた配線板の製造方法
CN108811323A (zh) 印刷电路板及其制造方法
JP2015122472A (ja) ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法
KR20170029297A (ko) 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법
TW200501853A (en) Printed circuit boards and method for fabricating the same
JP2006259268A (ja) 感光性樹脂組成物ならびにこれを用いた多層プリント配線板の製造方法
KR20100123910A (ko) 반도체소자 탑재용 패키지 기판과 그 제법 및 반도체 패키지
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
JP2014036220A (ja) プリント回路基板及びその製造方法
KR100952483B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009111332A (ja) 印刷回路基板の製造方法
JP2013138181A (ja) プリント回路基板及びその製造方法
US11688668B2 (en) Component carrier with low shrinkage dielectric material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee