KR20120025544A

KR20120025544A - 전력 증폭기들 및 다른 회로들에 대한 전력 결합 및 필터링, 집적 임피던스 매칭을 갖는 출력 회로

Info

Publication number: KR20120025544A
Application number: KR1020117030634A
Authority: KR
Inventors: 가이 클레멘스; 나단 엠. 플레처; 바박 네자티; 노르만 엘. 주니어. 프레데릭; 토마스 에이. 마이어스
Original assignee: 콸콤 인코포레이티드
Priority date: 2009-05-21
Filing date: 2010-05-21
Publication date: 2012-03-15
Also published as: CN102428648B; WO2010135709A1; JP5579833B2; CN102428648A; US8432237B2; KR101399959B1; US20100295629A1; EP2433363A1; JP2012527852A; TW201112626A

Abstract

집적 임피던스 매칭, 전력 결합, 및 필터링을 갖고 전력 증폭기들과 함께 이용에 적합한 출력 회로 및 다른 회로들이 서술된다. 예시적 설계에서, 장치는 제1 및 제2 회로들(예를 들어, 전력 증폭기들) 및 출력 회로들을 포함할 수 있다. 제1 회로는 제1 싱글엔드형 신호를 제공할 수 있고 제1 출력 임피던스를 가질 수 있다. 제2 회로는 제2 싱글엔드형 신호를 제공할 수 있고 제2 출력 임피던스를 가질 수 있다. 상기 출력 회로는 (i) 출력 임피던스 매칭 및 상기 제1 및 제2 회로들에 대한 필터링을 수행하는 제1 및 제2 매칭 회로들, (ii) 제1 및 제2 싱글엔드형 신호들을 결합하여 결합된 싱글엔드형 신호를 얻는 결합기(예를 들어, 합산 노드), (iii) 임피던스 매칭 및 상기 결합된 싱글엔드형 신호에 대한 필터링을 수행하는 제3 매칭 회로, 및 (iv) 상기 싱글엔드형 신호들을 상이한 출력들로 라우팅하기 위한 스위치들을 포함할 수 있다.

Description

전력 증폭기들 및 다른 회로들에 대한 전력 결합 및 필터링, 집적 임피던스 매칭을 갖는 출력 회로 {OUTPUT CIRCUIT WITH INTEGRATED IMPEDANCE MATCHING, POWER COMBINING AND FILTERING FOR POWER AMPLIFIERS AND OTHER CIRCUITS}

본 발명은 일반적으로 전자공학들에 관한 것이고, 더 구체적으로, 전력 증폭기들 및 다른 회로들을 위한 출력 회로에 관한 것이다.

전력증폭기는 신호가 송신될 수 있도록 고출력 전력을 제공할 수 있는 증폭기이다. 전력증폭기들은 무선 전송(transmission over the air)에 앞서 신호들에 대한 증폭 및 출력구동을 제공하기 위해 실질적으로 모든 무선통신 시스템들에서 사용된다. 예를 들어, 전력 증폭기들은 CDMA 1X 시스템들 및 광대역-CDMA(W-CDMA) 시스템들 같은 코드분할 다중 액세스(CDMA) 시스템들, 모바일 통신 시스템들을 위한 글로벌 시스템 (GSM) 같은 시분할 다중액세스(TDMA) 시스템들 등에서 사용된다. 전력 증폭기들은 기지국뿐 아니라 무선 디바이스들에서도 사용된다.

전력 증폭기들은 출력 전력 레벨, 하모닉스 감쇠 등을 위한 다양한 시스템 사양들을 충족하도록 일반적으로 요구된다. CDMA 및 GSM 시스템들은 무선 디바이스가 높은 최대전력 레벨(예를 들어, GSM에 대해 +33 dBm 그리고 CDMA에 대해 +27dBm)에서 송신할 수 있고, 그리고 넓은 범위(예를 들어, GSM에 대해 30dB 이상 그리고 CDMA에 대해 70dB 이상)에 걸쳐 그들의 송신전력을 조정할 수 있도록 또한 요구한다. 낮은 전력 및 좁은 영역에서 요구되는 성능들을 제공할 수 있는 전력 증폭기들 및 보조 회로들이 매우 바람직하다.

도 1은 무선통신 디바이스의 블록 다이어그램을 도시한다.
도 2는 구동 증폭기 및 두 전력 증폭기들의 스키매틱 다이어그램을 도시한다.
도 3은 출력 회로의 블록 다이어그램을 도시한다.
도 4는 상기 출력 회로 안의 매칭 회로들의 스키매틱 다이어그램을 도시한다.
도 5A 및 도 5B는 상기 매칭 회로들 내의 코일들의 두 레이아웃들을 도시한다.
도 6은 상기 출력 회로의 다른 출력들에서의 응답들의 플롯들을 도시한다.
도 7은 출력 신호들을 위한 프로세스를 도시한다.

단어 "예시적인(examplary)"은 예시, 실례 또는 예증으로서 제공되는 것을 의미하도록 여기에서 사용된다. "예시적인"으로서 여기에서 설명되는 임의의 설계는 반드시 다른 설계들보다 우선적이거나 또는 바람직한 것으로 해석될 필요는 없다.

집적 임피던스 매칭, 전력 결합, 그리고 필터링을 갖고, 전력 증폭기들 및 다른 회로들과의 사용에 적합한 출력 회로가 여기에 서술된다. 출력 회로는 무선통신 디바이스들, 휴대폰들, 개인 정보 단말기들(PDAs), 핸드헬드 디바이스들, 무선 모뎀들, 노트북들, 무선 전화기들, 방송용 수신기들, 블루투스 디바이스들, 소비자 전자 디바이스들 등 다양한 전자 디바이스들을 위해 사용될 수 있다. 명확하게는, 무선통신 디바이스 내의 전력증폭기들을 갖는 출력 회로의 사용이 아래에 서술된다.

도 1은 무선통신 디바이스(100)의 예시적인 설계의 블록 다이어그램을 나타낸다. 이 예시적인 설계에서, 무선통신 디바이스(100)는 데이터 프로세서(100)와 트랜시버(120)를 포함한다. 트랜시버(120)는 양방향의 무선통신을 지지하는 송신기(130) 및 수신기(160)를 포함한다. 일반적으로, 무선 디바이스(100)는 임의의 수의 통신 시스템들 및 임의의 수의 주파수 대역들을 위한 임의의 수의 송신기들 및 임의의 수의 수신기들을 포함할 수 있다.

송신 경로에서, 무선 통신 디바이스(100)는 데이터가 송신되고 아날로그 출력 신호들을 송신기(130)로 제공하도록 진행한다. 송신기(130) 내에서, 상기 아날로그 출력신호는 증폭기(Amp)(132)에 의하여 증폭되고, 저역통과필터(134)에 의하여 디지털-대-아날로그 전환에서 발생한 이미지들을 제거하도록 필터링되고, 가변 이득 증폭기(VGA)에 의해 증폭되고, 업컨버터(138)에 의해 기저 대역으로부터 무선 주파수(RF)로 업컨버팅되고, 그리고 주파수 상향변환에 의한 이미지들을 제거하기 위해 필터(140)에 의해 필터링된다.

도 1에 나타난 예시적인 설계에서, 구동 증폭기(DA)(142)는 필터(140)에서 오는 신호를 증폭하고 자신의 출력 신호를 두 전력 증폭기들(PA)(114a, 114b)에 제공한다. 각 전력 증폭기(144)는 그들의 입력 신호를 증폭하고 출력 RF 신호를 출력 회로(150)에 제공한다. 일반적으로, 송신기(130)는 임의의 수의 전력 증폭기들, 예를 들어, 두 개, 세 개, 네 개, 또는 그 이상의 전력 증폭기들을 포함할 수 있다. 간략하게는, 아래의 설명의 상당수가 두 개의 전력 증폭기들(144a, 144b)을 가정한다. 출력 회로(150)는 전력 증폭기들(144a, 144b)로부터 출력 RF 신호들을 수신하고, 제1 송신 RF 신호를 듀플렉서(152a)에 제공하고, 제2 송신 RF신호를 직접적으로 안테나(154)에 제공하고, 그리고 제3 송신 RF 신호를 듀플렉서(152b)에 제공한다. 각 듀플렉서(152)는 그들의 송신 RF 신호를 출력 회로(150)에서 안테나(154)로 라우팅하고, 수신된 RF 신호를 안테나(154)로부터 수신기(160)로 라우팅한다. 수신기(160)의 세부사항들은 간략함을 위해 도 1에 나타나지 않았다. 듀플렉서들(152a, 152b) 은 주어진 주파수 대역 - 예를 들어, 셀룰러 대역 또는 PCS 대역 - 에서 두 개의 다른 주파수들에서 동작할 수 있다.

도 1은 출력 회로(150)가 듀플렉서들(152a, 152b)과 연결되었고 또한 안테나(154)와 연결된 예시적인 설계를 나타낸다. 듀플렉서는 CDMA 1X 및 WCDMA에서 이용되는 주파수분할 듀플렉싱(FDD)를 지원하기 위해 이용될 수 있다. 듀플렉서 없이 안테나와 직접연결은 GSM에서 이용될 수 있는 시분할 듀플렉싱(TDD)에 이용될 수 있다. 일반적으로, 출력 회로(150)는 (i) 도 1에서 나타난 바와 같이, 하나 이상의 듀플렉서들(152) 및 안테나(154)에 또한 연결될 수 있고, 또는 (ii) 듀플렉서들 없이 오직 안테나(154)에만 연결되거나, 또는 (iii) 안테나(154)에 직접 연결이 아닌 오직 듀플렉서들 만에 연결되거나, 또는 (iv) 어떤 다른 회로들에 연결될 수 있다. 명확하게는, 아래 설명들의 다수는 듀플렉서들(152a, 152b)에 연결되고 또 안테나(154)에 연결된 출력 회로(150)를 갖는, 도 1의 예시적인 설계를 가정한다.

국부 발진기(LO) 발생기(170)는 LO 신호를 업컨버터(138)에 제공한다. 위상 고정 루프(PLL)(172)는 데이터 프로세서(110)로부터 제어 정보를 수신하고, 제어신호들을 LO 발생기(170)에 제공하여 적절한 주파수에서 상기 LO 신호를 발생시킨다.

도 1은 송신기(130)의 예시적인 설계를 나타낸다. 일반적으로, 송신기(130)의 신호들의 컨디셔닝은 증폭기, 필터, 믹서 등의 하나 이상의 스테이지들에서 수행될 수 있다. 이 회로 블록들은 도 1에서 도시된 구성과 다르게 배열될 수 있다. 나아가, 도 1에서 보여지지 않은 다른 회로 블록들은 송신기의 신호들을 컨디셔닝하는데 또한 사용될 수도 있다. 도 1의 어떤 회로 블록들은 또한 생략될 수 있다. 송신기(130)의 전부 또는 일부는 아날로그 집적회로(IC), RF IC(RFIC), 믹스-신호 IC 등에서 구현될 수도 있다. 예를 들어, 구동 증폭기(142), 전력 증폭기들(144a, 144b), 출력 회로(150), 그리고 가능하게는 송신기(130)의 다른 회로들이 RFIC 상에서 구현될 수 있다.

데이터 프로세서(110)는 무선 디바이스(100)를 위한 다양한 기능들을 수행할 수 있는데, 예를 들어, 송수신 된 데이터의 프로세싱 등이다. 메모리(112)는 데이터 프로세서(110)를 위한 프로그램 코드들 및 데이터를 저장할 수 있다. 프로세서(110)는 하나 이상의 애플리케이션 특정 집적회로(ASICs) 및/또는 다른 집적회로들에서 구현될 수 있다.

구동 증폭기(142) 및 전력 증폭기들(144a, 144b)은 다양한 설계들로 구현될 수 있다. 낮은 전력 소모, 낮은 비용 등의 다양한 이익들을 얻기 위하여, 구동 증폭기(142) 및 전력 증폭기들(144a, 144b)을 상보 금속 산화물 반도체(CMOS)로 구현하는 것이 바람직하다.

도 2는 구동 증폭기(142) 및 증폭기들(144a, 144b)의 예시적인 설계의 스키매틱 다이어그램을 나타낸다. 구동 증폭기(142) 내에서, 입력 임피던스 매칭 회로(210)는 구동 증폭기(142)를 위해 입력 RF 신호(RFin)를 받는 한쪽 엔드 및 N-채널 금속 산화물 반도체(NMOS) 트랜지스터(212)와 연결된 다른 한쪽 엔드를 가지고 있다. 회로(210)는 구동 증폭기(142)를 위한 입력 임피던스 매칭을 수행한다. NMOS 트랜지스터(212)는 회로접지에 연결된 소스 및 인터-스테이지 임피던스 매칭 회로(216)에 연결된 드레인을 가진다. RF 초크(214)는 전력 공급기, Vdd, 그리고 NMOS 트랜지스터(212)의 드레인 사이에 연결되어 있다. 회로(216)는 구동 증폭기(142) 및 증폭기들(144a, 144b) 사이의 임피던스 매칭을 수행한다.

각 전력 증폭기(144) 내에서, NMOS 트랜지스터(222)는 매칭 회로(216)와 연결된 게이트, 회로접지와 연결된 소스, 그리고 전력증폭을 위해 출력 RF 신호들을 제공하는 드레인을 가진다. RF 초크(224)는 Vdd 공급기 및 NMOS 트랜지스터(222)의 드레인 사이에 연결되어 있다. 증폭기들(144a, 144b)은 싱글엔드형(Single-ended) 설계로 구현되는데, 이는 상이한 설계 간에 전력 소모를 줄여준다. 각 전력 증폭기(144)는 싱글엔드형 출력 RF 신호를 제공한다.

도 2는 각 증폭기에 대해 단일 NMOS 트랜지스터를 이용하는 구동 증폭기(142) 및 증폭기들(144a, 144b)의 예시적인 설계를 보여준다. 일반적으로, 구동 증폭기(142) 및 증폭기들(144a, 144b)은 임의의 수의 MOS 트랜지스터들을 각각 포함할 수 있고, 상기 MOS 트랜지스터들은 다양한 방식들에 의해 결합할 수 있다. MOS 트랜지스터는 NMOS 트랜지스터 또는 PMOS 트랜지스터일 수 있다. 다른 예시적인 설계에서, 증폭기는 캐스코드 구성으로 연결된 MOS 트랜지스터들을 포함할 수 있다. 한 MOS 트랜지스터는 신호이득을 제공하고, 그리고 다른 MOS 트랜지스터는 버퍼링 및 신호 구동을 제공할 수 있다. 또 다른 예시적인 설계에서, 증폭기는 상호 스택된 다중 MOS 트랜지스터들을 포함할 수 있고, 그래서 하나의 MOS 트랜지스터의 드레인은 다른 MOS 트랜지스터의 소스에 연결되어 있다. 각 MOS 트랜지스터는 그들의 드레인 및 소스 간에 걸쳐 스윙하는 신호들의 부분(a fraction of the signal)을 관측하도록 설계될 수 있다. 이는 MOS 트랜지스터들의 브레이크 다운을 피하고 안정성을 증가시킬 수 있다. 스택에 대한 MOS 트랜지스터들의 수는, 시스템 요구사항들에 의존적일 수 있는 최대출력 전력레벨에 의존할 수 있다. 예를 들어, 3개의 MOS 트랜지스터들은 높은 최대 출력 전력(예를 들어, 셀룰러 대역에서 GSM에 대해 +33 dBm)를 위해 스택될 수 있고, 두 MOS 트랜지스터들은 낮은 최대 출력 전력(예를 들어, PCS 대역에서 CDMA에 대해 +27 dBm)를 위해 스택될 수 있다.

도 3은 도 1의 출력 회로의 예시적인 설계의 블록 다이어그램을 보여준다. 이 예시적인 설계에서, 출력 회로(150)는 증폭기들(144a, 144b)에 대한 임피던스 매칭, 전력 결합, 필터링, 그리고 스위칭을 수행한다.

도 3의 예시적인 설계에서, 출력 회로(150)는 임피던스 매칭 및 필터링 회로들(310a 및 310b), 스위치 네트워크(320), 그리고 임피던스 매칭 및 필터링 회로(330)를 포함한다. 임피던스 매칭 및 필터링 회로는 간단히 매칭 회로로 또한 지칭될 수 있다. 매칭 회로(310a)는 전력증폭기(144a)의 출력과 스위치 네트워크(320) 사이에 연결되어 있다. 매칭 회로(310b)는 전력 증폭기(144b)의 출력과 스위치 네트워크(320) 사이에 연결되어 있다. 필터링 회로(330)는 스위치 네트워크(320) 및 안테나(154) 사이에 연결되어 있다. 스위치 네트워크(320)는 듀플렉서들(152a, 150b)에 더 연결되어 있다.

전력 증폭기(144a)는 Zp1의 출력 임피던스를 가질 수 있고, 전력 증폭기(144b)는 Zp2의 출력 임피던스를 가질 수 있다. Zp1 및 Zp2는 임의의 실수 또는 허수가 될 수 있고 서로 같거나 다를 수 있다. 매칭 회로(310a)는 전력 증폭기(144a)에 대한 임피던스 매칭을 수행하고, 대략 Zp1의 입력 임피던스 및 대략 Zo의 출력 임피던스를 가지고 있는데, 이는 임의의 적당한 복소수의 실수 값일 수 있으며, 예를 들어 Zo는 50 옴 정도이거나 또는 다른 어떤 값일 수 있다. 매칭 회로(310a)는 출력 RF 신호(RFout1)를 전력 증폭기(144a)로부터 또한 필터링하여 원하지 않는 하모닉스를 감소시킬 수 있다. 유사하게, 매칭 회로(310b)는 전력 증폭기(144b)에 대한 임피던스 매칭을 수행하고 대략 Zp2의 입력 임피던스와 대략 Zo의 출력 임피던스를 가진다. 매칭 회로(310b)는 출력 RF 신호(RFout2)를 전력 증폭기(144b)로부터 또한 필터링하여 원하지 않는 하모닉스를 감소시킬 수 있다.

스위치 네트워크(320)는 상기 출력 RF 신호들을 증폭기들(144a, 144b)로부터 듀플렉서(152a),듀플렉서(152b), 또는 안테나(154)로 라우팅한다. 스위치 네트워크(320) 내에서 스위치(322)는 매칭 회로(310a) 및 출력 회로(150)의 제1 출력(Out1) 사이에 연결되어 있고, 상기 출력 회로(150)는 듀플렉서(152a)에 연결되어 있다. 스위치(324)는 매칭 회로(310a) 및 매칭 회로(330) 사이에 연결되어 있고, 스위치(326)는 매칭 회로(310b) 및 매칭 회로(330) 사이에 연결되어 있다. 매칭 회로(330)는 안테나(154)에 연결된 출력 회로(150)의 제2출력(Out2)과 연결되어 있다. 스위치(328)는 매칭 회로(310b) 및 듀플렉서(152b)에 연결된 출력 회로(150)의 제3출력(Out3) 사이에 연결되어 있다. 스위치들(322~328)은 MOS 트랜지스터들, MOS 전송 게이트들, 마이크로-일렉트로-기계 시스템(MEMS) 스위치들 등으로 구현될 수 있다.

출력 회로(150)는 송신 모드들로 지칭될 수 있는, 동작의 다중모드들을 지원할 수 있다. 제1 송신 모드에서, 스위치(322)는 닫혀있고, 그리고 스위치들(324, 326, 328)은 열려 있다. 전력 증폭기(144a)로부터의 상기 출력 RF 신호는 듀플렉서(152a)로 라우팅되고, 그리고 안테나(154)를 경유하여 송신된다. 제2 송신 모드에서, 스위치(324 및 326)는 닫혀 있고, 그리고 스위치들(322 및 328)은 열려 있다. 전력 증폭기(144a) 및 전력 증폭기(144b)로부터의 출력 RF 신호들은 노드 E에서 결합되고, 상기 결합된 출력 RF 신호는 매칭 회로(330)를 통하여 지나가고 안테나(154)를 경유하여 송신된다. 제3 송신모드에서, 스위치(328)는 닫혀있고, 스위치들(322, 324, 326)은 열려 있다. 전력 증폭기(144b)로부터의 출력 RF 신호는 이후에 듀플렉서(152b)로 라우팅되고, 안테나(154)를 경유하여 송신된다.

도 3에서 도시되었듯이, 낮은 출력 전력이 요구될 때, 각 전력 증폭기(144)는 그들의 싱글엔드형 출력 RF 신호를 연관된 듀플렉서(152)로 직접 제공할 수 있다. 높은 출력 전력이 요구될 때, 증폭기들(144a, 144b)의 싱글엔드형 출력들은 매칭 회로들(310a 및 310b)의 두 출력들을 단순히 묶는 것으로서 결합될 수 있다. 낮은 출력 전력은 CDMA 시스템들 같은 특정한 시스템들에 의해서 요구될 수 있다. 높은 출력 전력은 GSM 시스템들 같은 다른 시스템들에 의해서 요구될 수 있다.

전력 증폭기들(144a 및 144b)이 결합되어 있을 때, 매칭 회로(330)는 임피던스 매칭을 수행한다. 스위치들(324, 326)이 닫혀 있을 때, 노드 E에서 매칭 회로들(310a 및 310b) 쪽으로 돌아 본(looking back) 임피던스는 대략 Zo/2이다. 이와 같이 필터링 회로(330)는 대략 Zo/2의 입력 임피던스 및 대략 Zo의 출력 임피던스를 가진다. 필터링 회로(330)는 원하지 않는 하모닉스를 감소시키기 위해 상기 결합된 출력 RF 신호를 또한 필터링 할 수 있다.

도 4는 도 3의 출력 회로(150) 내에서 매칭 회로들(310a,310b,330)의 예시적인 설계의 스키매틱 다이어그램을 도시한다. 매칭 회로(310a), 코일(410a) 및 커패시터(412a)는 병렬로 결합되어 있고, 상기 결합은 노드 A와 노드B 사이에 연결되어 있다. 코일은 인덕터, 와인딩, 컨덕터 등으로 지칭될 수 있다. 커패시터(414a)는 노드 B 및 회로접지 사이에 연결되어 있다. 노드 A는 매칭 회로(310a)의 입력이고, 전력 증폭기(144a)의 출력과 결합되어 있다. 노드 B는 매칭 회로(310a)의 출력이고, 스위치들(322, 324)과 결합되어 있다. 코일(410a) 및 커패시터들(412a, 414a)의 값들은 대략 Zp1의 입력 임피던스, 대략 Zo의 출력 임피던스, 그리고 전력 증폭기(144a)로부터의 출력 RF 신호의 원하는 필터링을 획득하기 위해 선택될 수 있다.

매칭 회로(310b) 내에서, 코일(410b) 및 커패시터(412b)는 병렬로 결합되어 있고, 상기 결합은 노드C 및 노드D 사이에 연결되어 있다. 414B는 노드D 및 회로접지 사이에 연결되어 있다. 노드C는 매칭 회로(310b)의 입력이고 전력 증폭기(144b)의 출력에 연결되어 있다. 노드D는 매칭 회로(310b)의 출력이고 스위치들(326. 328)에 연결되어 있다. 코일(410b) 및 커패시터들(412b, 414b)의 값들은 대략 Zp2의 입력 임피던스, 대략 Zo의 출력 임피던스, 그리고 전력증폭기(144b)로부터의 출력 RF 신호의 원하는 필터링을 획득하기 위해서 선택될 수 있다. 비록 도 4에 도시되지 아니하였지만, 레지스터는 윌킨슨 전력 결합기/분배기를 형성하기 위해 노드들 A 및 C 사이에 연결될 수 있고, 이는 노드들 A 및 C 사이의 격리도(isolation)를 향상시킬 수 있다.

필터링 회로(330) 내에서, 코일들(432, 434)은 직렬로 연결되어 있고 매칭 회로(330)의 입력과 노드 J 사이에 있다. 커패시터(436)는 코일(432)과 병렬로 연결되어 있고, 커패시터(438)는 코일(434)과 병렬로 연결되어 있다. 커패시터(440)는 노드 J와 회로접지 사이에 연결되어 있다. AC 커플링 커패시터(442)는 노드 J와 매칭 회로(330)의 출력 사이에 연결되어 있다. 코일들(432, 434) 및 커패시터들(436,438,440)의 값들은 대략 Zo/2의 입력 임피던스, 대략 Zo의 출력 임피던스, 그리고 전력 증폭기들(144a, 144b)로부터 상기 결합된 출력 RF 신호들의 원하는 필터링을 획득하기 위해 선택될 수 있다.

도 4는 매칭 회로들(144a,144b) 각각은 하나의 필터 스테이지를 포함하고, 매칭 회로(330)는 두 필터 스테이지들을 포함하는 예시적인 설계를 도시한다. 각 필터 스테이지는 병렬로 연결되고 필터링을 제공하는 코일 및 커패시터를 포함한다. 각 필터 스테이지는 필터스테이지의 출력에서 회로접지로의 션트 커패시터를 (예를 들어, 커패시터(414a,414b 또는 440))또한 포함할 수 있다. 도 4에서 도시되지 않았으나, 션트 커패시터는 노드 H로부터 매칭 회로(330)의 회로접지에 더해질 수 있다.

일반적으로, 각 매칭 회로는 임의의 수의 필터 스테이지들을 포함할 수 있다. 더 많은 필터 스테이지들은 원하지 않는 신호 컴포넌트들의 더 많은 필터링과 더 급격한 감쇠(sharper attenuation)를 제공할 수 있으나 더 많은 대역 내 손실을 초래할 수도 있다. 충분히 낮은 대역 내 손실 및 충분히 높은 대역 외 감쇠를 달성하기 위하여, 필터 스테이지들의 수가 선택될 수 있다. 더 많은 필터링은 션트 커패시터(예를 들어, 커패시터(414a, 414b 또는 440))를 인덕터 및 커패시터의 직렬 결합으로 교체하는 것에 의해 달성될 수 있다.

출력 회로(150)는 다양한 방식들로 구현될 수 있다. 매칭 회로들(310a, 310b, 330) 내의 코일들은 다양한 패턴들로 구현되어 원하는 인덕턴스와 커플링을 획득할 수 있다. 코일들은 하나 이상의 전도 층들 상에서 제작될 수 있다.

도 5A는 출력 회로(150)의 매칭 회로들(310a, 310b, 330) 내에서 코일들의 예시적인 설계의 상면도(top view)를 도시한다. 이 예시적인 설계에서, 도체(510a)는 도 4의 매칭 회로(310a) 내에서 코일(410a)을 구현하고, 도체(510b)는 도 4의 매칭 회로(310b) 내에서 코일(410b)을 구현하고, 도체(530)는 매칭 회로(330) 내에서 코일들(432, 434) 모두를 구현한다. 명확하게, 도 4의 노드 A부터 J까지는 도 5A에서 또한 도시되었다. 각 도체에 대해, 어두운 음영 부분은 하나의 금속층 상의 도체를 나타내고, 크로스-해쉬드 부분은 다른 금속층 상의 언더패스를 나타낸다.

도 5A에서 나타난 예시적인 설계에서, 도체(510a)가 코일(410a)에 대해 원하는 인덕턴스를 획득하기 위해 시계방향으로 대략 두 턴들을 가진다. 도체(510b)도 코일(410b)에 대한 원하는 인덕턴스를 획득하기 위해 시계방향으로 대략 두 턴들을 또한 가진다. 도체들(510a, 510b)은 제2 송신모드의 노드들(E, F)에서 두 싱글엔드형 출력 RF 신호들의 결합을 허용하기 위해 같은 방향을 가져야 한다. 도체들(510a, 510b)을 같은 방향(예를 들어, 도 5에 도시되는 시계방향)으로 가지는 것은 도체들(510a, 510b)의 배치에서 비대칭(asymmetry)을 낳을 수 있고, 이것은 이후에 노드들(B 및 D)에서 상이한 주파수 응답들로 결론이 날 수 있다. 비대칭 중 몇몇은 출력 회로(150) 내의 다양한 커패시터들을 갖는 것에서 기인할 수 있다.

도 5A에 도시된 예시적인 설계에서, 도체(530)는 코일들(432,432)에 대하여 원하는 총 인덕턴스를 획득하기 위해 반 시계방향으로 대략 2 또는 1.5 턴들을 가진다. 도체(530)의 와인딩은 도체들(510a, 510b)의 와인딩과 반대방향일 수 있는데 그래서 도체들(530, 510a) 사이 및 도체들(530, 510b) 사이의 자기 커플링(magnetic coupling) 계수들은 모두 양의 부호(positive in sign)이다. 양의 자기 커플링은 각 코일의 인덕턴스에 더해질 수 있고, 그래서 저항 추가 없이 인덕턴스를 증가시킬 수 있고, 도체들의 길이조절에 의해 인덕터들이 증가되었다면 이러한 경우에 해당할 것이다. 도체들(530 및 510b) 사이 및 도체들(530, 510a) 사이의 결합에 대한 상호 인덕턴스 요소(term)들은 대역 외 하모닉스들의 필터링을 향상시키기 위해 이용될 수 있다.

중간 탭은 노드 H에서 제공될 수 있다. 코일(432)은 노드들 E/F로부터 중간 탭까지의 도체(530)의 제1 포션으로 구현될 수 있고, 코일(434)은 중간탭으로부터 노드J까지의 도체(530)의 제2포션으로 구현될 수 있다. 중간 탭의 위치는 코일들(432, 432)에 대한 원하는 인덕턴스들을 획득하기 위하여 놓여질 수 있다. 도체(530)는 도체들(510a, 510b)과 반대방향을 가질 수 있다.

도 5에서 스위치(324)는 노드 B 및 노드 E 사이에서 연결될 수 있고, 스위치(326)는 노드 D 및 F에서 연결될 수 있다. 일반적으로, 스위치들은 코일들 외부에서(예를 들어, 노드들 B,E,D,F 등) 또는 코일들 내부에서 코일들과 연결될 수 있다.

도 5A는 코일들(410a,410b,432,434)에 대한 도체들(510a,510b,530)의 예시적인 배치를 도시한다. 코일들에 대한 도체들은 나선의(spiral) 패턴들 외에 다른 패턴들로도 구현될 수 있다. 예를 들어, 각 도체는 이중 나선, 지그재그, 또는 다른 어떤 패턴으로 구현될 수 있다. 일반적으로, 상이한 토포로지들, 레이아웃 패턴들, 및 IC 제작 프로세스들은 상기 코일들을 위한 상이한 이점들을 제공할 수 있다.

도체들(510a, 510b, 530)의 배치들은 다양한 사항들을 고려할 수 있다. 도체들(510a, 510b) 사이의 연결은 전력 증폭기들(144a,144b)로부터의 하모닉스의 필터링에 영향이 있을 수 있다. 도체들(510a, 510b) 사이의 상호 인덕턴스는 하모닉스들의 감쇠의 양을 결정할 수 있고, 도체들(510a,510b) 사이의 거리를 변화시킴으로써 변화할 수 있다. 증가한 거리는 적은 상호 인덕턴스가 되고, 그 역도 성립된다. 도체(510a) 및 도체(530) 사이의 커플링 및 도체(510b) 및 도체(530) 사이의 커플링은 원하는 성능을 얻기 위해 또한 제어될 수 있다.

일반적으로, 도체들(510a,510b,530)은 낮은-손실 금속(예를 들어, 구리), 더욱 손실성의 금속(예를 들어, 알루미늄), 또는 몇몇 다른 금속들 등 다양한 전도 물질들로서 제작될 수 있다. 높은 품질 팩터(Q)는 낮은-손실 금속 층 상에서 제조될 수 있다. 상이한 IC 설계 규칙들이 적용될 수 있기 때문에 작은 크기의 코일은 손실성 금속 층 상에서 제작될 수 있다. 예를 들어, 도 5A에서 도시되듯이, 예시적인 설계에서는, 도체들(510a,510b,530)은 사이드바이사이드로 제작된다. 예시적인 설계에서, 도체들(510a,510b,530)은 단일 금속 층에 형성된 금속 트레이스로 각각 제작된다. 다른 예시적인 설계에서, 도체들(510a,510b, 530)은 다중 금속 층들에서 형성된 오버래핑 병렬 금속 트레이스들로 각각 제작되고, 상기 금속 트레이스들을 따라 비아(VIA)들에 의해 연결된다. 각 도체에 대해 다중 금속 트레이스들을 사용하는 것은 하나의 두꺼운 금속 트레이스로 효율적 귀결될 수 있고, 도체의 직렬 저항을 감소시킬 수 있고, 이는 도체의 Q를 향상시킬 수 있다. 다른 예시적인 설계에서, 도체들(510a, 510b, 530)은 상이한 금속 레이어들(도 5A에 도시되지 않음) 상의 상부에서 제작될 수 있다.

도 5B는 출력 회로(150)의 매칭 회로들(310a,310b,330) 내에서 다른 예시적인 설계의 상면도를 도시한다. 이 예시적 설계에서, 도체(511a)는 도 4의 매칭 회로(310a) 내에서 코일(410a)을 구현하고, 도체(511b)는 매칭 회로(310b) 내에서 코일(410b)을 구현하고, 도체(531)는 매칭 회로(330) 내에서 두 코일들(432,434) 모두를 구현한다. 도 5B에 도시된 예시적 설계에서, 도체(511a)는 시계방향으로 대략 한 턴을 가져서, 코일(410a)의 원하는 인덕턴스를 획득한다. 도체(511b)도 또한 시계방향으로 대략 한 턴을 가져서, 코일(410a)의 원하는 인덕턴스를 획득한다. 도체(531)는 시계 방향으로 대략 두 턴을 가져서, 코일들(432,434)에 대한 원하는 총 인덕턴스를 획득한다. 도 5B에 도시된 예시적 설계에서, 도체(531)의 와인딩은 도체들(511a, 511b)의 와인딩과 같은 방향이다. 도체들(511a, 531) 사이 및 도체들(511b, 531) 사이의 음의 상호 인덕턴스는 제2 하모닉 제거(rejection)를 향상시킬 수 있다. 도체들의 가장자리의 해쉬드 영역들은 전력증폭회로에 대한 접속을 위한 핀들이다.

도 5A 및 도 5B는 출력 회로(150)의 매칭 회로들(310a,310b,330) 내의 코일들의 두 예시적 설계들을 도시한다. 상기 코일들은 다른 설계들로 구현될 수 있다. 코일들 간의 커플링은 상이한 출력들을 위한 원하는 필터응답을 획득하기 위해 선택될 수 있다.

도 3 및 도 4는 출력 회로(150)가 두 전력 증폭기들에 연결된 예시적 설계를 도시한다. 일반적으로, 출력 회로는 다른 임의의 수의 전력 증폭기들에 연결되어 있을 수 있고, 전력 증폭기들의 임의의 결합으로부터 출력 RF 신호들을 결합시킬 수 있다. 매칭 회로(330)에 의한 임피던스 매칭은 결합하는 전력 증폭기들의 수에 의존적일 수 있다. 예를 들어, 출력 임피던스는 두 전력 증폭기들이 결합되었을 때(도 3에 도시되었듯이) Zo/2, 3개의 전력 증폭기들이 결합되었을 때 Zo/3, 4개의 전력 증폭기들이 결합되었을 때 Zo/4 등 일 수 있다.

명확하게, 전력 증폭기들 및 출력 회로의 예시적 싱글엔드형 설계들이 위에 설명되었다. 전력 증폭기들 및 출력 회로는 또한 차등(differential) 설계들로 구현될 수 있다. 출력 회로의 하나의 예시적 차등 설계에서, 도 4에서 도시된 회로들이 반복(replicate)될 수 있다. 회로들의 하나의 카피는 비-인버티드 신호들을 위해 이용될 수 있고, 상기 회로들의 다른 카피는 인버티드 신호들에 이용될 수 있다.

예시적 설계에서, 도 1 내지 4에서 도시된 전력 증폭기들 및 출력 회로는 한 주파수 대역 - 예를 들어 셀룰러 대역, 또는 PCS 대역, 또는 다른 주파수 대역 - 에서 이용될 수 있다. 예시적 설계에서, 도 1 내지 4에서 도시된 전력 증폭기들 및 출력 회로는 각각이 지원하는 주파수 대역들에 대해 반복될 수 있다. 예를 들어, 전력 증폭기들 및 출력 회로의 한 세트는 셀룰러 대역에서 이용될 수 있고, 전력 증폭기들 및 출력 회로의 다른 세트는 PCS 대역에서 이용될 수 있는 등이다. 전력 증폭기들 및 출력 회로의 각각의 세트는 그들의 주파수 대역에 대해 설계될 수 있다.

위에 서술된 바와 같이, 출력 회로(150)는 다음의 다양한 기능들을 수행한다.

임피던스 매칭을 제공함 ? 입력 임피던스는 낮을 수 있고(예를 들어, Zp1 및 Zp2에 대해 대략 4 옴), 출력 임피던스는 표준 50 옴일 수 있다.

그들의 출력 RF 신호들을 더함으로써 다중 전력 증폭기들의 전력을 결합하여 하나의 고-전력 결합된 출력 RF 신호를 발생시킴.

경로 길이 및 컴포넌트들의 수를 감소시킴으로써 낮은 대역 내 손실을 가짐.

하모닉스를 감쇠시킴, 예를 들어 35dB 이상의 하모닉스 감쇠를 제공함.

스위치들 및 탭 포인트들을 갖는 다중 송신 모드들을 지원함.

동작의 저전력 모드들에서 각 전력 증폭기로부터 출력 RF 신호를 제공함으로써 결합 없이 동작함.

배치를 변경할 필요없이 커패시터들에 대한 회로응답의 튜닝을 허용함, 그리고

콤팩트한 설계 ? 온-칩 구현에 적합함.

도 6은 셀룰러 대역에 대해, 도 2 내지 4의 전력 증폭기들(144a, 144b) 및 출력 회로(150)의 예시적 설계의 플롯들을 도시한다. 플롯(610)은 매칭 회로(310a)에 의해 제공되는 필터링을 갖는 출력 회로(150)의 제1 출력(Out1)에서 전력 증폭기(144a)로부터 출력 RF 신호의 주파수 응답을 나타내고, 플롯(620)은 매칭 회로들(310a, 310b, 330)에 의해 제공되는 필터링을 갖는 출력 회로(150)의 제2 출력(Out2)에서 전력 증폭기들(144a 및 144b)로부터의 상기 결합된 출력 RF 신호의 주파수 응답을 나타낸다. 플롯(630)은 매칭 회로(310b)에 의해 제공되는 필터링을 갖는, 출력 회로(150)의 제3 출력(Out3)에서 전력 증폭기(144b)로부터 출력 RF 신호의 주파수 응답을 나타낸다. 도 6에서 도시된 바와 같이, 900MHZ 근처의 인-밴드에서 상대적으로 낮은 삽입 손실이 얻어지고, 1.7Ghz 이상으로부터 3가지 출력들 모두에 대해 35dB 이상의 저지 대역(stopband) 감쇠가 얻어진다.

도 6은 예시적 설계에서 출력 회로(150)의 상기 3 출력들의 주파수 응답들을 나타낸다. 세 출력들의 주파수 응답은 출력 회로(150)의 설계에 따라서 도 6에 나타난 주파수 응답과 상이할 수 있다.

여기에 서술된 출력 회로는 위에 기술된 전력 증폭기들과 함께 이용될 수 있다. 출력 회로는 다른 회로들과 함께 이용될 수 있다. 예를 들어, 출력 회로는 필터들, 증폭기들, 믹서들 등과 함께 이용될 수 있다.

예시적 설계에서, 장치는 제1회로, 제2회로, 출력 회로를 포함할 수 있다. 제1 및 제2 회로들은, 각각, 제1 및 제2 전력 증폭기들 또는 다른 종류의 회로들을 포함할 수 있다. 제1회로는 제1 싱글엔드형 신호(예를 들어, 도 4의 RFout1 )를 제공할 수 있고 제1 출력 임피던스(예를 들어, Zp1)을 가질 수 있다. 제2회로는 제2 싱글엔드형 신호(예를 들어, RFout2)를 제공할 수 있고 제2 출력 임피던스(예를 들어, Zp2)을 가질 수 있다. 출력 회로는 제1 및 제2 회로들과 연결될 수 있고 제1 및 제2회로에 대한 출력 임피던스 매칭을 수행할 수 있고, 제1 및 제2 싱글엔드형 신호들을 결합하여 결합된 싱글엔드형 신호를 획득할 수 있고, 그리고 상기 결합된 싱글엔드형 신호에 대한 임피던스 매칭을 수행할 수 있다. 출력 회로는 결합에 앞서 제1 및 제2 싱글엔드형 신호들을 더 필터링 할 수 있고 또한 결합된 싱글엔드형 신호를 필터링 할 수 있다.

예시적 설계에서, 출력 회로는 제1 및 제2 매칭 회로들을 포함할 수 있다. 제1회로(예를 들어, 도 4의 매칭 회로(310a))는 제1회로에 연결될 수 있고 제1회로에 대한 출력 임피던스 매칭을 수행할 수 있다. 제1매칭 회로는 제1회로로부터 제1 싱글엔드형 신호를 더 필터링할수 있다. 제2 매칭 회로(예를 들어, 도 4의 매칭 회로(310b))는 제2회로에 연결될 수 있고 제2회로에 대한 출력 임피던스 매칭을 수행할 수 있다. 제2매칭 회로는 제2회로로부터 제2 싱글엔드형 신호를 더 필터링할 수 있다. 제1 및 제2 매칭 회로들은 상호 인덕턴스 및/또는 상호 커패시턴스를 통하여 또한 연결될 수 있다. 출력 회로는 결합된 싱글엔드형 신호에 대한 임피던스 매칭을 수행하고 상기 결합된 싱글엔드형 신호를 더 필터링하는 제3매칭 회로(예를 들어, 도 4의 매칭 회로(330))를 더 포함할 수 있다. 각 매칭 회로는 매칭 회로의 입력과 출력 사이에 연결된 코일, 상기 코일과 병렬로 연결된 제1 커패시터, 매칭 회로의 출력 및 회로접지 사이에 연결된 제2커패시터를 포함할 수 있다. 매칭 회로는 하나 이상의 추가적인 코일들 및 하나 이상의 추가적인 커패시터들을 더 포함하여, 하나 이상의 추가적인 필터 스테이지들을 구현할 수 있다.

예시적 설계에서, 제1 매칭 회로는 제1 방향으로 배열된 제1 도체(예를 들어, 도체(510a))로 형성된 제1 코일(예를 들어, 코일(410a))을 포함할 수 있다. 제2 매칭 회로는 제1 방향으로 배열된 제2 도체(예를 들어, 도체(510b))로 형성된 제2 코일(예를 들어, 코일(410b))을 포함할 수 있다. 제3 매칭 회로는 제1방향의 반대인 제2방향으로 배열된 제3도체로 형성된 적어도 하나의 코일을 포함할 수 있다. 예를 들어, 제3 매칭 회로는 중간 탭을 가지는 제3 도체(예를 들어, 도체(530))로 형성된 제3 및 제4 코일들(예를 들어, 코일들(432 및 432))을 포함할 수 있다. 제3 코일은 제3 도체의 입력으로부터 중간 탭까지의 제3도체의 제1 부분에 의해 형성될 수 있다. 제 4 코일은 중간 탭으로부터 제3 도체의 출력까지의 제3 도체의 제2 부분에 의해 형성될 수 있다.

출력 회로는 제1 및 제2 싱글엔드형 신호들을 합산하는 결합기를 포함할 수 있다. 상기 결합기는 예를 들어 도 3 및 도 4에 도시된 바와 같이 싱글엔드형 신호들 또는 현재 신호들을 결합하기에 적합한 합산 노드일 수 있다.

출력 회로는 제1 출력에 대한 제1 싱글엔드형 신호, 제2 출력에 대한 결합된 싱글엔드형 신호, 또는 제2 싱글엔드형 신호를 제3 출력에 제공할 수 있다. 상기 출력 회로는 제1 매칭 회로 및 제1 출력 사이에 연결된 제1 스위치, 제1 및 제3 매칭 회로들 사이에 연결된 제 2 스위치, 제2 및 제3 매칭 회로들 사이에 연결된 제3 스위치, 및 제2 매칭 회로 및 제3 출력 사이에 연결된 제4 스위치를 더 포함한다.

예시적 설계에서, 제1회로, 제2회로, 출력 회로는 단일 IC 상에서 구현될 수 있다. 예를 들어, 제1 및 제2 회로들은 MOS 트랜지스터들로 구현된 제1 및 제2 전력 증폭기들을 포함할 수 있고, 그리고 상기 전력 증폭기들 및 출력 회로는 CMOS IC 상에서 구현될 수 있다.

예시적 설계에서, 장치는 제1회로에 연결된 하나 이상의 추가적 회로들(예를 들어, 전력 증폭기들)을 더 포함한다. 출력 회로는 각 추가적 회로에 대해 추가적인 매칭 회로를 포함할 수 있다. 제3 매칭 회로는 추가적 매칭 회로에 연결될 수 있고 상기 추가적 회로(들)의 출력들을 결합시킬 수 있다.

도 7은 출력 신호들에 대한 프로세스(700)의 예시적 설계를 도시한다. 제1 출력 임피던스를 가지는 제1회로(예를 들어, 제1 전력 증폭기)로부터의 제1 싱글엔드형 신호는 수신(블록 712)될 수 있다. 제1 출력 임피던스를 가지는 제1회로(예를 들어, 제1 전력 증폭기)로부터의 제1 싱글엔드형 신호도 또한 수신(블록 714)될 수 있다. 출력 임피던스 매칭은 상기 제1 회로에 대해 수행(블록 716)될 수 있다. 출력 임피던스 매칭은 상기 제2 회로에 대해 또한 수행(블록 718)될 수 있다. 제1 및 제2 싱글엔드형 신호들은, 예를 들어, 상기 출력 임피던스 매칭(블록 720)과 동시에 필터링 될 수 있다. 제1 및 제2 싱글엔드형 신호들은 결합되어 결합된 싱글엔드형 신호(블록 722)를 얻을 수 있다. 임피던스 매칭은 상기 결합된 싱글엔드형 신호(블록 724)에 대해 수행될 수 있다. 결합된 싱글엔드형 신호는 예를 들어, 임피던스 매칭과 동시에 필터링(블록 726) 될 수 있다.

프로세스(700)에서 상기 단계들의 전부 또는 서브 셋은 원하는 출력 신호에 따라 수행될 수 있다. 예를 들어, 만약 제1 싱글엔드형 신호가 출력되어야 한다면, 블록들(712, 716)의 단계들 그리고 블록(720)의 부분만이 수행될 수 있다. 만약 제2 싱글엔드형 신호가 출력되어야 한다면, 블록들(714, 718)의 단계들 그리고 블록(720)의 부분만이 수행될 수 있다. 만약 결합된 싱글엔드형 신호들이 출력되어야 한다면, 블록들(712 내지 726)의 단계들이 수행될 수 있다.

제1 싱글엔드형 신호는 제1모드의 제1 출력에 제공될 수 있다. 결합된 싱글엔드형 신호는 제2모드의 제2출력에 제공될 수 있다. 제3 싱글엔드형 신호는 제3 모드의 제3출력에 제공될 수 있다.

여기에 제시된 출력 회로 및 전력 증폭기들은 IC, 아날로그 IC, RFIC, 혼합-신호 IC, ASIC, 출력 회로보드(PCB), 전자장비 등에서 구현될 수 있다. 출력 회로 및 전력 증폭기들은 CMOS, NMOS, P-채널 MOS(PMOS), 양극 접합 트랜지스터(BJT), 양극-CMOS(BiCMOS), 실리콘 게르마늄(SiGe), 갈륨 비화물(GaAs), 등 다양한 IC 프로세스 기술들로 제작될 수 있다.

여기 제시된 출력 회로 및 전력 증폭기들을 구현하는 장치는 스탠드-어론 디바이스 또는 큰 디바이스의 부분일 수 있다. 디바이스는 (i) 스탠드-어론 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 이상의 IC들의 세트, (iii) RF 수신기(RFR)와 같은 RFIC 또는 RF 송신/수신기(RTR), (iv) 이동국 모뎀(MSM) 같은 ASIC, (v) 다른 디바이스들 내에 임베디드될 수 있는 모듈, (vi) 수신기, 휴대폰, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 등 일 수 있다.

하나 이상의 예시적인 구현에서, 여기서 제시된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합을 통해 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나, 또는 이들을 통해 전송될 수 있다. 컴퓨터 판독가능한 매체는 컴퓨터 저장 매체 및 일 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하기 위한 임의의 매체를 포함하는 통신 매체를 포함한다. 저장 매체는 범용 컴퓨터 또는 특별한 컴퓨터에 의해 액세스 될 수 있는 임의의 가용한 매체일 수 있다. 예를 들어, 이러한 컴퓨터 판독가능한 매체는 RAM,ROM,EEPROM,CD-ROM 또는 다른 광학 디스크 저장 매체, 자기 디스크 저장 매체 또는 다른 자기 저장 장치들, 또는 명령 또는 데이터 구조의 형태로 요구되는 프로그램 코드 수단을 저장하는데 사용될 수 있고, 범용 컴퓨터, 특별한 컴퓨터, 범용 프로세서, 또는 특별한 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함하지만, 이들로 제한되는 것은 아니다. 또한, 임의의 연결 수단이 컴퓨터 판독가능한 매체로 간주될 수 있다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들을 통해 전송되는 경우, 이러한 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들이 이러한 매체의 정의 내에 포함될 수 있다. 여기서 사용되는 disk 및 disc은 콤팩트 disc(CD), 레이저 disc, 광 disc, DVD, 플로피 disk, 및 블루-레이 disc를 포함하며, 여기서 disk는 데이터를 자기적으로 재생하지만, disc은 레이저를 통해 광학적으로 데이터를 재생한다. 상기 조합들 역시 컴퓨터 판독가능한 매체의 범위 내에 포함될 수 있다.

본 개시물의 전술은 당업자가 본 개시물을 만들거나 이용할 수 있도록 제공된다. 개시물에 대한 다양한 변경들은 당업자들에게 이미 명백하고, 여기에 정의된 일반적인 원칙들이 개시물의 범위를 벗어남이 없이 다양한 변화들에 적용될 수 있다. 그러므로 본 개시물은 여기에 제시된 예들이나 설계들에 한정하려는 것이 아니고, 여기에 개시된 원칙들 및 새로운 기능들과 일관된 최대의 범위에 일치시키려는 것이다.

Claims

장치로서,
제 1 회로 및 제 2 회로에 연결된 출력 회로;
제 1 싱글엔드형(single-ended) 신호를 제공하고 제 1 출력 임피던스를 가지는 상기 제 1회로; 제 2 싱글엔드형 신호를 제공하고 제 2 출력 임피던스를 가지는 상기 제 2회로;
상기 제 1 및 제 2 회로에 대한 출력 임피던스 매칭을 수행하고, 결합된 싱글엔드형 신호를 얻기 위하여 제 1 및 제 2 싱글엔드형 신호들을 결합하고, 그리고 상기 결합된 싱글엔드형 신호에 대한 임피던스 매칭을 수행하는 상기 출력 회로;
를 포함하는, 장치.
제 1항에 있어서,
상기 제 1회로는 제 1 전력 증폭기를 포함하고, 그리고 상기 제 2회로는 제 2 전력 증폭기를 포함하는, 장치.
제 1항에 있어서,
상기 출력 회로는,
결합에 앞서 상기 제 1 및 제2 싱글엔드형 신호들을 추가로 필터링하고, 그리고 상기 결합된 싱글엔드형 신호를 필터링하는, 장치.
제 1항에 있어서,
상기 출력 회로는,
상기 제 1 회로에 연결되어 있고 상기 제 1 회로에 대한 출력 임피던스 매칭을 수행하는 제 1 매칭 회로; 그리고
상기 제 2 회로에 연결되어 있고 상기 제 2 회로에 대한 출력 임피던스 매칭을 수행하는 제 2 매칭 회로;
를 포함하는, 장치.
제 4항에 있어서,
상기 제 1 매칭 회로는 상기 제 1 회로에서 상기 제 1 싱글엔드형 신호들을 더 필터링하고; 그리고
상기 제 2 매칭 회로는 상기 제 2 회로에서 상기 제 2 싱글엔드형 신호들을 더 필터링하는, 장치.
제 4항에 있어서,
상기 제 1 및 제 2 매칭 회로들은 각각,
상기 매칭 회로의 입력과 출력 사이에 연결된 코일;
상기 코일과 병렬로 연결된 제 1 커패시터; 및
상기 매칭 회로와 회로접지 사이에 연결된 제 2 커패시터;
를 포함하는, 장치.
제 4항에 있어서,
상기 출력 회로는,
상기 결합된 싱글엔드형 신호에 대한 임피던스 매칭을 수행하는 제 3 매칭 회로를 더 포함하는, 장치.
제 7항에 있어서,
상기 제 3 매칭 회로는,
상기 결합된 싱글엔드형 신호를 더 필터링하는, 장치.
제 7항에 있어서,
상기 제 3 매칭 회로는,
상기 제 3 매칭 회로의 입력 및 출력 간에 연결된 제 1 코일;
상기 제 1 코일과 병렬로 연결된 제 1 커패시터; 및
상기 제 3 매칭 회로의 상기 출력과 상기 회로접지 간에 연결된 제 2 커패시터;
를 포함하는, 장치.
제 9항에 있어서,
상기 제 3 매칭 회로는,
상기 제 1 코일과 직렬로 연결되고 그리고 상기 제 3 매칭 회로의 상기 입력 및 상기 출력과 연결되는 제 2 코일;
상기 제 2 코일과 병렬로 연결된 제 3 커패시터;
를 더 포함하는, 장치.
제 7항에 있어서,
상기 제 1 매칭 회로는,
제 1방향으로 배열된 제 1 도체(conductor)로 형성된 제 1 코일을 포함하고,
상기 제 2 매칭 회로는,
상기 제 1방향으로 배열된 제 2 도체로 형성된 제 2 코일을 포함하는, 장치.
제 11항에 있어서,
제 3 매칭 회로는,
상기 제 1방향의 반대방향인 제 2방향으로 배열된 제 3 도체로 형성된 적어도 하나의 코일;
을 포함하는, 장치.
제 11항에 있어서,
상기 제 3 매칭 회로는,
상기 제 1방향으로 배열된 제 3 도체로 형성된 최소한 하나의 코일;
을 포함하는, 장치.
제 11항에 있어서,
상기 제 3 매칭 회로는,
중간의 탭을 가지는 제 3 도체로 형성된 제 3 및 제 4 코일들을 포함하고,
상기 제 3 코일은 상기 제 3도체의 입력으로부터 상기 중간의 탭까지 상기 제 3 도체의 제 1부분에 의해 형성되고, 그리고
상기 제 4 코일은 상기 중간 탭으로부터 상기 제 3도체의 출력까지 상기 제 3도체의 제 2부분에 의하여 형성되는, 장치.
제 7항에 있어서,
상기 제 1 매칭 회로는 제 1도체로 형성된 제 1 코일을 포함하고,
상기 제 2 매칭 회로는 제 2도체로 형성된 제 2 코일을 포함하고, 그리고
상기 제 3 매칭 회로는 제 3도체로 형성된 제 3 코일을 포함하고,
각 도체는 다수의 금속 레이어들로 형성된 다수의 금속 트레이스들로 제작(fabricate)되고 상기 금속 트레이스들을 따라 비아(via)들에 의해 연결되는,
장치.
제 1항에 있어서,
상기 출력 회로는,
상기 제 1 싱글엔드형 신호를 제 1 출력에 더 제공하거나 또는 상기 결합된 싱글엔드형 신호를 제 2 출력에 제공하는, 장치.
제 7항에 있어서,
상기 출력 회로는,
상기 제 1 매칭 회로 및 제 1 출력 사이에 연결된 제 1 스위치;
상기 제 1 및 제 3 매칭 회로들 사이에 연결된 제 2 스위치; 및
상기 제 2 및 제 3 매칭 회로들 사이에 연결된 제 3 스위치 ? 상기 제 3 매칭 회로는 제 2 출력에 연결됨 ? 를 더 포함하는, 장치.
제 17항에 있어서,
상기 출력 회로는,
상기 제 2 매칭 회로 및 제 3 출력 간에 연결된 제 4 스위치;
를 더 포함하는, 장치.
제 1항에 있어서,
상기 제 1회로, 상기 제 2회로, 및 상기 출력 회로는 단일 집적 회로(IC) 상에 구현되는, 장치.
제 2항에 있어서,
상기 제 1 및 제 2 전력 증폭기들은 금속 산화물 반도체(MOS) 트랜지스터들에 의해 구현되고, 그리고 상기 제 1 및 제 2 전력 증폭기들 및 상기 출력 회로는 상보 금속 산화물 반도체(CMOS) 집적회로(IC) 상에서 구현되는, 장치.
집적회로로서,
제 1 싱글엔드형 무선 주파수(RF) 신호를 제공하고 제 1 출력 임피던스를 가지는 제 1 전력증폭기;
제 2 싱글엔드형 무선 주파수(RF) 신호를 제공하고 제 2 출력 임피던스를 가지는 제 2 전력증폭기;
상기 제 1 및 제 2 전력 증폭기들에 연결되고, 상기 제 1 및 제 2 전력 증폭기들에 대한 임피던스 매칭을 수행하고, 결합된 싱글엔드형 RF 신호를 획득하기 위하여 제 1 및 제 2 싱글엔드형 RF 신호들을 결합하고, 상기 결합된 싱글엔드형 RF 신호에 대하여 임피던스 매칭을 수행하는 출력 회로;
를 포함하는, 집적회로.
제 21항에서,
상기 출력 회로는,
상기 제 1 전력 증폭기에 연결되고 상기 제 1 전력 증폭기에 대한 출력 임피던스 매칭을 수행하는 제 1 매칭 회로; 및
상기 제 2 전력 증폭기에 연결되고 상기 제 2 전력 증폭기에 대한 출력 임피던스 매칭을 수행하는 제 2 매칭 회로;
를 포함하는, 집적회로.
제 22항에 있어서,
상기 출력 회로는,
상기 결합된 싱글엔드형 RF 신호에 대한 임피던스 매칭을 수행하는 제 3 매칭 회로를 더 포함하는, 집적회로.
제 23항에 있어서, 상기 제 1, 제 2, 제 3 매칭 회로들은, 각각
상기 매칭 회로의 입력 및 출력 간에 연결된 코일;
상기 코일과 병렬로 연결된 제 1 커패시터; 및
상기 매칭 회로의 출력 및 회로-그라운드 사이에 연결된 제 2 커패시터
를 포함하는, 집적회로.
제 23항에 있어서,
상기 출력 회로는,
상기 제 1 매칭 회로 및 제 1 출력 사이에 연결된 제 1 스위치;
상기 제 1 매칭 회로 및 제 3 매칭 회로 사이에 연결된 제 2 스위치;
상기 제 2 및 제 3 매칭 회로들 사이에 연결된 제 3 스위치 - 상기 제 3 매칭 회로는 제 2 출력에 연결됨 - 를 더 포함하는, 집적회로.
방법으로서,
제 1 출력 임피던스를 가진 제 1 회로로부터 제 1 싱글엔드형 신호를 수신하는 단계;
제 2 출력 임피던스를 가진 제 2 회로로부터 제 2 싱글엔드형 신호를 수신하는 단계;
상기 제 1 회로에 대한 출력 임피던스 매칭을 수행하는 단계;
상기 제 2 회로에 대한 출력 임피던스 매칭을 수행하는 단계;
결합된 싱글엔드형 신호들을 획득하기 위해 제 1 및 제 2 싱글엔드형 신호들을 결합하는 단계; 및
상기 결합된 싱글엔드형 신호들에 대한 임피던스 매칭을 수행하는 단계;
를 포함하는, 방법.
제 26항에 있어서,
결합에 앞서, 상기 제 1 및 제 2 싱글엔드형 신호들을 필터링하는 단계; 및
상기 결합된 싱글엔드형 신호를 필터링하는 단계;
를 더 포함하는, 방법.
제 26항에 있어서,
상기 제 1 싱글엔드형 신호를 제 1 모드의 제 1 출력에 제공하는 단계; 및
상기 결합된 싱글엔드형 신호들을 제 2 모드의 제 2 출력에 제공하는 단계;
를 더 포함하는 방법.
장치로서,
제 1 출력 임피던스를 가지는 제 1 회로로부터 제 1 싱글엔드형 신호를 수신하는 수단들;
제 2 출력 임피던스를 가지는 제 2 회로로부터 제 2 싱글엔드형 신호를 수신하는 수단들;
상기 제 1 회로에 대한 출력 임피던스 매칭을 수행하는 수단들;
상기 제 2 회로에 대한 출력 임피던스 매칭을 수행하는 수단들;
결합된 싱글엔드형 신호를 획득하기 위해 상기 제 1 및 제 2 싱글엔드형 신호들을 결합하는 수단들; 및
상기 결합된 싱글엔드형 신호들에 대한 임피던스 매칭을 수행하기 위한 수단들;
을 포함하는, 장치.
제 29항에 있어서,
결합에 앞서, 상기 제 1 및 제 2 싱글엔드형 신호들을 필터링하는 수단들; 및
상기 결합된 싱글 엔드형 신호를 필터링하는 수단들;
을 더 포함하는, 장치.
제 29항에 있어서,
상기 제 1 싱글엔드형 신호를 제 1 모드의 제 1 출력에 제공하는 수단들;
상기 결합된 싱글엔드형 신호를 제 2 모드의 제 2 출력에 제공하는 수단들;
을 더 포함하는, 장치.