KR20120023322A - 리드 프레임 및 이의 제조 방법 - Google Patents

리드 프레임 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120023322A
KR20120023322A KR1020100086159A KR20100086159A KR20120023322A KR 20120023322 A KR20120023322 A KR 20120023322A KR 1020100086159 A KR1020100086159 A KR 1020100086159A KR 20100086159 A KR20100086159 A KR 20100086159A KR 20120023322 A KR20120023322 A KR 20120023322A
Authority
KR
South Korea
Prior art keywords
lead
lead frame
etching
bonding paste
device chip
Prior art date
Application number
KR1020100086159A
Other languages
English (en)
Inventor
박충식
이형의
천현아
엄새란
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100086159A priority Critical patent/KR20120023322A/ko
Publication of KR20120023322A publication Critical patent/KR20120023322A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임에 대한 것으로, 이 리드 프레임은 제1면에 실장되는 소자 칩을 외부 회로와 전기적으로 연결하며, 상기 제1면으로부터 상기 제1면에 반대되는 제2면까지 연장되어 있으며, 서로 이격되어 있는 복수의 리드부, 상기 리드부의 상기 제1면에 형성되며, 상기 소자 칩 이외의 영역에 형성되는 이너 리드, 그리고 상기 리드부의 상기 제2면에 형성되며, 상기 소자 칩 아래 영역에 형성되는 아우터 리드를 포함한다. 따라서, 양면을 사용함으로써 리드부의 길이가 짧아지고, 디자인 자유도를 가지며, 와이어 본딩 뿐만 아니라 플립칩 본딩도 가능하다.

Description

리드 프레임 및 이의 제조 방법{LEADFRAME AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 리드 프레임 및 이의 제조 방법에 관한 것이다.
일반적으로, 도 1에 도시한 바와 같이, 소자 칩 패키지(10)는 리드 프레임에 마련되는 다이 패드부(11)에 소자 칩이 실장되어 봉지재로 팩킹 처리되며, 이 소자 칩은 와이어를 통해 리드 프레임과 전기적으로 연결된다.
이와 같이, 리드 프레임은 소자 칩 패키지(10)의 내부와 외부 회로를 연결해줌과 동시에 소자 칩을 실장한다. 이를 위해, 리드 프레임은 소자 칩이 실장되는 다이 패드부(11)와, 와이어에 의해 소자 칩과 전기적으로 연결되는 리드부(12)의 이너 리드와, 외부 회로와 전기적으로 연결되는 리드부(12)의 아우터 리드로 구성된다.
도 1에 도시된 바와 같이 리드 프레임의 리드부(12)는 소정의 두께를 가지는 리드(lead) 구조로 형성함으로써 소형화, 슬림화 및 미세 패턴의 구현이 어려운 문제점이 발생되며, 소자 칩과 리드부(12)의 이너 리드를 전기적으로 연결해주는 와이어의 길이가 길어짐으로써 비용이 증가하는 문제점이 발생된다.
실시예는 미세 패턴의 구현이 가능한 리드프레임 및 그의 제조 방법을 제공한다.
실시예는 몰딩 후에 하면 에칭을 수행함으로써 식각 깊이를 조절할 수 있는 리드 프레임의 제조 방법을 제공한다.
실시예는 제1면에 실장되는 소자 칩을 외부 회로와 전기적으로 연결하며, 상기 제1면으로부터 상기 제1면에 반대되는 제2면까지 연장되어 있으며, 서로 이격되어 있는 복수의 리드부, 상기 리드부의 상기 제1면에 형성되며, 상기 소자 칩 이외의 영역에 형성되는 이너 리드, 그리고 상기 리드부의 상기 제2면에 형성되며, 상기 소자 칩 아래 영역에 형성되는 아우터 리드를 포함한다.
한편, 실시예에 따른 리드 프레임의 제조 방법은 소자 칩이 실장될 제1면 및 상기 제1면과 반대되는 제2면을 포함하는 리드 프레임 기판을 준비하는 단계, 상기 리드 프레임 기판의 상기 제1면의 바깥쪽에 이너 리드 및 상기 이너 리드보다 안쪽으로 상기 제2면에 아우터 리드를 형성하는 단계, 상기 제1면의 상기 아우터 리드와 상기 아우터 리드 사이에 홈을 형성하는 단계, 상기 홈을 매립하며 본딩 페이스트를 도포하는 단계, 그리고 상기 제2면의 아우터 리드와 상기 아우터 리드 사이를 상기 본딩 페이스트가 노출될 때까지 식각하여 식각부를 형성하는 단계를 포함한다.
본 실시예에 따르면, 양면을 사용함으로써 리드부의 길이가 짧아지고, 디자인 자유도를 가지며, 와이어 본딩 뿐만 아니라 플립칩 본딩도 가능하다.
또한, 리드부를 미세 패턴으로 구현함으로써 고밀도의 패드 수효를 가질 수 있으며, 하면의 에칭으로 리드 프레임의 두께를 줄일 수 있다.
또한, 칩 실장 패드의 전면이 금속으로 형성되어 열전도도가 우수하며, 제조 전 공정이 롤투롤(roll-to-roll)이 가능함으로써 원가 경쟁력을 가진다.
도 1은 종래 소자 칩 패키지를 나타낸 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 2b는 도 2에 도시된 리드 프레임의 후면을 나타낸 평면도이다.
도 3은 도 2a 및 도 2b에 도시된 리드 프레임을 이용한 소자 칩 패키지의 제1 실시예를 Ⅰ-Ⅰ' 선을 기준으로 도시한 단면도이다.
도 4 내지 도 13은 도 3에 도시한 리드 프레임 및 소자 칩 패키지의 제조 방법을 나타낸 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 칩 실장 전 기판의 상면을 에칭하고, 칩 실장 후 하면을 에칭하여 리드부를 형성하는 리드 프레임을 이용하여 미세 패턴이 가능한 리드 프레임을 제공한다.
이하에서는 도 2a 내지 도 13을 참고하여, 본 발명에 따른 리드 프레임을 설명한다.
도 2a는 본 발명에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 2b는 도 2에 도시된 리드 프레임의 후면을 나타낸 평면도이고, 도 3은 도 2a 및 도 2b에 도시된 리드 프레임을 이용한 칩 패키지를 Ⅰ-Ⅰ' 선을 기준으로 도시한 단면도이다.
도 2a 내지 도 3을 참조하면, 리드 프레임 기판(200)은 소자 칩(120)을 실장하고, 소자 칩(120)을 외부 회로(도시하지 않음)와 전기적으로 연결하는 복수의 리드부(100)를 포함한다.
상기 리드부(100)의 제1면(이하 '상면'이라 함)에는 이너 리드(122)가 형성되고, 리드부(100)의 제2면(이하 '하면'이라 함)에는 아우터 리드(100b)가 형성되어 있다.
소자 칩(120)은 와이어(126)를 통해 리드부(100)의 이너 리드(122)와 접속되고, 리드부(100)의 아우터 리드(100b)를 통해 외부 회로(도시하지 않음)와 접속될 수 있다.
이와 함께 소자 칩(120)에 그라운드 전압 등을 공급해주는 별도의 리드(도시하지 않음)를 더 구비할 수 있다. 이러한 별도의 리드는 생략 가능하다.
본 실시예에 따른 리드 프레임(200)을 좀더 상세하게 설명하면 다음과 같다.
소자 칩(120)은 리드 프레임(200)의 상면에 위치하고, 리드 프레임(200)의 하면의 아우터 리드(100b)와 이웃한 아우터 리드(100b) 사이에는 식각부(112)가 형성되어 있다. 아우터 리드(100b)와 이웃한 아우터 리드(100b) 사이에 형성되는 식각부(112)는 아치형을 형성할 수 있으며, 도 3과 같이 내부가 개방되어 상면의 본딩 페이스트(125)를 노출하도록 형성될 수 있으며, 이와 달리 절연 물질로 매립될 수 있을 수 있다.
본 실시예에서는 리드 프레임 기판을 식각한 식각부(112)를 개방하며, 식각부(112)를 제외한 영역을 리드부(100)로 이용한다.
상기 리드부(100)는 구리(Cu), 철(Fe), 이들의 합금과 같이 전도성이 있는 금속 재질로 형성될 수 있다.
리드부(100)는 리드 프레임(200)의 상면에 수평 방향으로 뻗어있는 수평부와, 상면으로부터 하면까지 수직방향으로 연장되는 수직부를 포함하고, 이너 리드(122)는 리드부(100)의 수평부 위에 형성되며, 아우터 리드(100b)는 리드부(100)의 수직부의 하면에 형성된다.
리드부(100)의 수평부의 길이를 조절하여 다양한 크기의 소자 칩(120)을 동일한 소자 칩 패키지의 크기로 형성할 수 있다.
평면으로 볼 때, 이너 리드(122)는 아우터 리드(100b)보다 소자 칩(120)으로부터 이격되어 아우터 리드(100b)의 바깥쪽으로 형성되어 있다. 즉, 소자 칩(120) 하부에 아우터 리드(100b)가 형성됨으로써 별도의 패드부를 포함하지 않고, 아우터 리드(100b)를 형성하기 위한 리드부(100)의 수직부에 의해 소자 칩(120)이 지지되는 구조를 가진다.
이때, 아우터 리드(100b)의 폭은 이너 리드(122)의 폭보다 크게 형성할 수 있다. 리드부(100)와 전기적으로 연결되는 이너 리드(122) 및 아우터 리드(100b)는 도 2a 및 도 2b에 도시된 바와 같이 적어도 하나의 열으로 배열되어 고집적화가 가능하다.
이너 리드(122)와 아우터 리드(100b)는 전기적 특성, 와이어 또는 외부 회로와의 접속 특성 등을 고려하여 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 이들의 합금 중 적어도 하나를 포함할 수 있다.
식각부(112)는 리드부(100)와 리드부(100) 사이를 이격하고, 이격된 사이에 절연성의 본딩 패이스트(125)를 노출함으로써 이웃한 리드부(100)를 절연한다.
상기 리드 프레임(200)의 상면으로는 상기 식각부(112) 상으로 복수의 본딩 페이스트(125)가 형성되어 있다.
즉, 리드 프레임(200)의 상면에는 상기 리드부(100)와 리드부(100) 사이를 전기적으로 절연하는 복수의 홈(111)이 형성되어 있다. 그리고, 상기 본딩 페이스트(125)는 상기 홈(111)을 매립하며, 리드부(100)의 상면에 전체적으로 도포되어 상부의 소자 칩(120)과 리드 프레임(200)을 접착한다. 따라서, 상기 리드부(100)의 아우터 리드(100b)와 대응되는 상기 리드부(100)의 상면이 상기 소자 칩(120)이 실장되는 상면 패드(100a)로서 기능할 수 있다.
도 3을 참조하면, 이러한 리드 프레임(200)을 포함한 소자 칩 패키지는, 리드 프레임(200)의 상면 패드(100a) 위에 실장되는 소자 칩(120), 이 소자 칩(120)과 이너 리드(100)를 연결하는 와이어(126), 그리고 리드 프레임(200)과 소자 칩(120)을 일괄적으로 밀봉하는 봉지재(130)를 포함할 수 있다. 봉지재(130)는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등이 사용될 수 있다.
이하에서는 도 4 내지 도 13을 참고하여, 도 3의 소자 칩 패키지의 제조 방법을 설명한다.
도 4 내지 도 13은 도 3에 도시한 리드 프레임 및 소자 칩 패키지의 제조 방법을 나타낸 단면도들이다.
먼저, 도 4와 같이, 금속 재질의 리드 프레임 기판(150)을 마련한다.
리드 프레임 기판(150)은 구리(Cu), 철(Fe), 이들의 합금 등의 전도성이 있는 금속 재질로 형성될 수 있다.
리드 프레임 기판(150)의 두께는 1~10 mil(1/2000 inch)의 범위로 형성되며, 바람직하게는 미세 회로 패턴 구현을 위해 1~5 mil의 범위로 형성될 수 있다.
다음으로, 도 5와 같이, 리드 프레임 기판(150)의 상면 및 하면에 포토 레지스트(160)를 도포한 후 도 6과 같이 패터닝하고, 노광 및 현상하여 제1 포토 레지스트 패턴(165)을 형성한다.
다음으로, 도 7과 같이, 제1 포토 레지스트 패턴(165)을 마스크로 노출되어 있는 리드부(100)의 수평부, 수직부를 씨드층으로 도금하여 이너 리드(122), 아우터 리드(100b) 및 별도의 리드(도시하지 않음)를 형성하고, 제1 포토 레지스트 패턴(165)을 제거한다.
이때, 리드(122, 100b)는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 이들의 합금 등을 전해도금하여 형성할 수 있다.
따라서, 이너 리드(122)보다 중심쪽에 위치하는 아우터 리드(100b)가 형성된다.
다음으로 리드부(100) 양 면에 형성되어 있는 이너 리드(122) 및 아우터 리드(100b)를 매립하며 도 8의 포토 레지스트(170)를 형성하고, 도 9와 같이 리드부(100)와 리드부(100) 사이를 노출하도록 패터닝하여 제2 포토 레지스트 패턴(175)을 형성한다.
다음으로, 노출되어 있는 리드부(100)와 리드부(100) 사이를 하프 에칭(half etching)하여 리드 프레임 기판(150) 상면에 복수의 홈(111)을 형성한다.
이와 같이 복수의 홈(111)이 형성되어 리드부(100)와 리드부(100)를 정의하며, 복수의 홈(111)은 단락되는 패턴 사이를 나타낸다. 홈(111)이 형성되면, 도 7과 같이 제2 포토 레지스트 패턴(175)을 제거한다.
이때 형성되는 홈(111)은 도 10과 같이 U자 형의 오목형일 수 있으며, 폭이 깊이보다 넓게 형성될 수 있다.
다음으로, 도 11과 같이, 상기 홈(111)을 매립하도록 본딩 페이스트(125)를 도포한다. 이때, 본딩 페이스트(125)는 상기 리드 프레임 기판(150) 상면 패드(100a) 위까지 도포되어 실장될 소자 칩(120)의 하면 전체와 부착되도록 한다.
도포되어 있는 본딩 페이스트(125)에 의해 상면 패드 위에 소자 칩(120)을 실장하고, 소자 칩(120)과 이너 리드(122)를 와이어(126)를 이용하여 전기적으로 연결한다.
이어서, 도 12과 같이, 리드 프레임(10) 상에 실장된 소자 칩(120)과 와이어(126)를 일괄적으로 봉지재(130)를 이용하여 팩킹함으로써 소자 칩 패키지를 형성한다. 봉지재(130)는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등을 포함하는 물질로 구성될 수 있다.
다음으로, 리드 프레임 기판(150)의 하면을 식각한다.
즉, 아우터 리드(100b)를 패턴 마스크로 아우터 리드(100b)가 형성되지 않은 리드 프레임 기판(150)의 하면을 식각한다.
이때, 상기 리드 프레임 기판(150)의 상면 홈(111)에 형성되어 있는 본딩 페이스트(125)가 노출될 때까지 식각을 진행하며, 본딩 페이스트(125)가 노출되면 식각을 종료한다.
따라서, 하프 에칭에 의해 형성된 식각부(112)는 아우터 리드(100b)와 이웃한 아우터 리드(100b) 사이에 아치형을 이루며 식각부(112) 상면에 본딩 페이스트(125)를 노출한다.
이때, 아우터 리드(100b)와 리드 프레임 기판(150)의 식각 선택성이 작은 경우, 별도의 포토 레지스트 패턴을 아우터 리드(100b) 위에 형성하고, 식각부(112)를 형성한 후 포토 레지스트 패턴을 제거할 수도 있다.
이와 같이 형성된 식각부(112)에 의해 리드부(100)와 리드부(100) 사이가 절연되며, 별도의 지지 부재 또는 패드부의 형성 없이 아우터 리드(100b) 및 아우터 리드(100b) 위의 리드부(100) 수직부를 소자 칩(120) 하부에 형성함으로써 소자 칩(120)이 지지된다.
한편, 이와 달리 상기 식각부(112)를 절연성의 물질로 매립할 수도 있으며, 이때, 절연 물질로는 포토 솔더링 레지스트(Photo Soldering Resist; 이하,PSR), 구리가 코팅된 레진(Resin Coated Copper; 이하,RCC), 프리-프레그(Pre-preg; 이하,PP), 에폭시(Epoxy) 등이 사용될 수 있다.
이와 같은 공정은 포토 레지스트의 라미네이팅 공정, 본딩 페이스트의 도포공정 등이 롤투롤(ROLL-TO-ROLLL) 공정에 의해 진행될 수 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
200 : 리드부 110 : 지지부 112 : 식각부
120 : 소자 칩
122 : 이너 리드 100b : 아우터 리드
126 : 와이어

Claims (12)

  1. 제1면에 실장되는 소자 칩을 외부 회로와 전기적으로 연결하며, 상기 제1면으로부터 상기 제1면에 반대되는 제2면까지 연장되어 있으며, 서로 이격되어 있는 복수의 리드부,
    상기 리드부의 상기 제1면에 형성되며, 상기 소자 칩 이외의 영역에 형성되는 이너 리드, 그리고
    상기 리드부의 상기 제2면에 형성되며, 상기 소자 칩 아래 영역에 형성되는 아우터 리드
    를 포함하는 리드 프레임.
  2. 제1항에 있어서,
    상기 리드부는 구리(Cu), 철(Fe) 및 이들의 합금으로 이루어진 군에서 선택되는 물질을 적어도 하나 포함하는 리드 프레임.
  3. 제1항에 있어서,
    상기 제1면으로 상기 리드부와 상기 리드부를 이격하는 홈이 형성되어 있으며, 상기 홈은 본딩 페이스트로 매립되어 있는 리드 프레임.
  4. 제1항에 있어서,
    상기 리드부는 상기 제1면으로 수평 방향으로 연장되는 수평부 및 상기 수평부로부터 상기 제2면까지 수직방향으로 연장되는 수직부를 포함하고,
    상기 이너 리드는 상기 수평부의 상기 제1면에 형성되고, 상기 아우터 리드는 상기 수직부의 상기 제2면에 형성되는 리드 프레임.
  5. 제3항에 있어서,
    상기 제2면으로 상기 리드부와 이웃한 상기 리드부를 이격하는 아치형의 식각부가 형성되어 있는 리드 프레임.
  6. 제5항에 있어서,
    상기 식각부는 상면으로 상기 제1면의 상기 본딩 페이스트를 노출하는 리드 프레임.
  7. 제4항에 있어서,
    상기 이너 리드 및 상기 아우터 리드 중 어느 하나는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 및 이들의 합금으로 이루어진 군에서 선택되는 물질을 적어도 하나 포함하는 리드 프레임.
  8. 소자 칩이 실장될 제1면 및 상기 제1면과 반대되는 제2면을 포함하는 리드 프레임 기판을 준비하는 단계,
    상기 리드 프레임 기판의 상기 제1면의 바깥쪽에 이너 리드 및 상기 이너 리드보다 안쪽으로 상기 제2면에 아우터 리드를 형성하는 단계,
    상기 제1면의 상기 아우터 리드와 상기 아우터 리드 사이에 홈을 형성하는 단계,
    상기 홈을 매립하며 본딩 페이스트를 도포하는 단계, 그리고
    상기 제2면의 아우터 리드와 상기 아우터 리드 사이를 상기 본딩 페이스트가 노출될 때까지 식각하여 식각부를 형성하는 단계
    를 포함하는 리드 프레임의 제조 방법.
  9. 제8항에 있어서,
    두 개의 상기 리드 프레임 기판의 홈을 형성하는 단계는
    상기 아우터 리드 사이에 깊이보다 폭이 큰 오목형의 홈을 형성하는 리드 프레임의 제조 방법.
  10. 제8항에 있어서,
    상기 본딩 페이스트를 도포하는 단계는,
    상기 홈을 매립하며, 상기 리드부의 제1면에 상기 본딩 페이스트를 도포하는단계,
    상기 본딩 페이스트 위에 소자 칩을 부착하는 단계,
    상기 소자 칩과 상기 이너 리드를 와이어 본딩하는 단계를 포함하는 리드 프레임의 제조 방법.
  11. 제10항에 있어서,
    상기 본딩 페이스트를 도포하는 단계는,
    상기 소자 칩을 봉지하는 단계를 더 포함하는 리드 프레임의 제조 방법.
  12. 제8항에 있어서,
    상기 식각부를 형성하는 단계는
    상기 아우터 리드를 마스크로 상기 리드 프레임 기판을 하프 에칭하는 리드 프레임의 제조 방법.
KR1020100086159A 2010-09-02 2010-09-02 리드 프레임 및 이의 제조 방법 KR20120023322A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086159A KR20120023322A (ko) 2010-09-02 2010-09-02 리드 프레임 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086159A KR20120023322A (ko) 2010-09-02 2010-09-02 리드 프레임 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120023322A true KR20120023322A (ko) 2012-03-13

Family

ID=46130833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086159A KR20120023322A (ko) 2010-09-02 2010-09-02 리드 프레임 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120023322A (ko)

Similar Documents

Publication Publication Date Title
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
KR101204092B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
CN101252096B (zh) 芯片封装结构以及其制作方法
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
US20080160678A1 (en) Method for fabricating semiconductor package
TW200824060A (en) Semiconductor package and fabrication method thereof
TW201034151A (en) Leadless integrated circuit package having high density contacts and manufacturing method
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20050200006A1 (en) Semiconductor package and fabrication method thereof
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
US20080308951A1 (en) Semiconductor package and fabrication method thereof
CN102652358A (zh) 基于面板的引线框封装方法和装置
JPH1140723A (ja) 集積回路パッケージのリードフレーム及びその製造方法
KR19990029971A (ko) 반도체 디바이스
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR20120023322A (ko) 리드 프레임 및 이의 제조 방법
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR20130059580A (ko) 반도체 패키지 및 그의 제조방법
KR101297662B1 (ko) 리드프레임의 제조방법
KR20100006898A (ko) 반도체 패키지와, 이의 제조 방법
KR20100127925A (ko) 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application