KR20120022564A - 스위칭 전압 조정기에서 슛?스루의 감소 - Google Patents

스위칭 전압 조정기에서 슛?스루의 감소 Download PDF

Info

Publication number
KR20120022564A
KR20120022564A KR1020110072544A KR20110072544A KR20120022564A KR 20120022564 A KR20120022564 A KR 20120022564A KR 1020110072544 A KR1020110072544 A KR 1020110072544A KR 20110072544 A KR20110072544 A KR 20110072544A KR 20120022564 A KR20120022564 A KR 20120022564A
Authority
KR
South Korea
Prior art keywords
dead time
gate driver
mode
output stage
circuit
Prior art date
Application number
KR1020110072544A
Other languages
English (en)
Inventor
비. 드퀴나 노엘
Original Assignee
인터실 아메리카스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터실 아메리카스 인코포레이티드 filed Critical 인터실 아메리카스 인코포레이티드
Publication of KR20120022564A publication Critical patent/KR20120022564A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

전압 조정기에 대한 방법들, 장치들 및 디바이스들이 제공된다. 특정한 예들에서, 전압 조정기에서 슛-스루(shoot-through)를 방지하는 방법은, 전압 조정기에 대한 출력 스테이지가 연속 도전 모드(CCM) 또는 불연속 도전 모드(DCM)에서 동작하는지를 결정하는 단계; 및 출력 스테이지가 CCM 또는 DCM에서 동작하는지에 기초하여 전압 조정기를 적응형 데드 시간 모드 및 프로그램가능한 데드 시간 모드 중 하나에서 설정하는 단계를 포함한다.

Description

스위칭 전압 조정기에서 슛?스루의 감소{REDUCING SHOOT?THROUGH IN A SWITCHING VOLTAGE REGULATOR}
관련 출원들에 대한 상호 참조
본 출원은 2010년 8월 7일 출원되고, 여기에서 '644 출원으로서 지칭되는 "REDUCING SHOOT-THROUGH IN SERIES COUPLED TRANSISTORS" 라는 명칭의 미국 가특허 출원 번호 61/371,644 호(대리인 사건 번호 SE-2811)에 관한 것이다. 이에 의해, 본 출원은 미국 가특허 출원 번호 61/371,644 호의 이익을 주장한다. 이에 의해, 644' 출원은 그 전체가 참조로 여기에 포함된다.
스위칭 전압 조정기가, 원하는 전압의 출력 신호를 생성하기 위해 상위 및 하위 트랜지스터를 스위치 온(on) 및 오프(off)한다. 전압 조정기가 각 트랜지스터를 온 또는 오프로 토글링(toggle)하기 때문에, 온 또는 오프 신호가 트랜지스터로 제공된 이후의 기간이 존재하고, 여기서, 트랜지스터는 각각 부분적으로 온이고, 충전하거나 방전한다. 적절하게 고려되지 않으면, 이러한 부분적인 온 기간은 상위 및 하위 트랜지스터가 동시에 적어도 부분적으로 온이 되게 할 수 있다. 이러한 상황을 슛-스루라 지칭한다. 상위 및 하위 트랜지스터가 상위 전압과 접지 사이에서 직렬로 커플링되기 때문에, 슛-스루는 상위 전압으로부터 접지로의 단락 회로를 초래할 수 있다. 이러한 단락 회로는 전압 조정기 내부 및 주위의 트랜지스터들 및 다른 컴포넌트들을 손상시킬 수 있다.
본 발명이 해결하고자 하는 과제는 스위칭 전압 조정기에서 슛 스루의 가능성을 감소 및 방지하는 것이다.
슛-스루의 가능성을 감소시키기 위해, 데드 시간이 구현될 수 있다. 데드 시간은, 다른 트랜지스터가 스위칭 오프된 이후에, 일 트랜지스터의 스위칭 온이 지연되는 기간을 지칭한다. 이러한 데드 시간은 다른 트랜지스터가 턴 온(turn on)하기 이전에 스위칭 오프된 트랜지스터가 완전하게 턴 오프할 수 있게 하며, 이에 따라 슛-스루의 가능성이 감소된다. 온-오프 천이 사이에 충분한 지연이 존재하는 한은, 트랜지스터들 양자가 동시에 부분적으로 온이 될 가능성이 감소된다.
본 발명에서 전압 조정기에 대한 방법들, 장치들 및 디바이스들이 제공된다. 특정한 예들에서, 전압 조정기에서 슛-스루를 방지하는 방법은, 전압 조정기에 대한 출력 스테이지가 연속 도전 모드(CCM) 또는 불연속 도전 모드(DCM)에서 동작하는지를 결정하는 단계; 및 출력 스테이지가 CCM 또는 DCM에서 동작하는지에 기초하여 전압 조정기를 적응형 데드 시간 모드 및 프로그램가능한 데드 시간 모드 중 하나에서 설정하는 단계를 포함한다.
본 발명에서 전압 조정기에 대한 슛-스루를 방지하는 방법들, 장치들 및 디바이이스들이 제공된다.
도 1은 전력을 기능 회로에 제공하는 듀얼-모드 게이트 드라이버를 갖는 전압 조정기를 포함하는 디바이스의 일 예의 블록도.
도 2는 듀얼 모드 게이트 드라이버를 갖는 전압 조정기의 일 예의 개략도.
도 3은 듀얼 모드 게이트 드라이버를 갖는 전압 조정기에서 슛-스루(shoot-through)의 가능성을 감소시키기 위한 방법의 일 예.
도 4는 상위 및 하위 트랜지스터를 구동하기 위해 사용된 전압 레벨, 프로그램가능한 데드 시간(programmable dead time) 논리 상태, 및 적응형 데드 시간(adaptive dead time) 논리 상태에 관련될 때의 PWM 신호에 대한 일 예의 타이밍도.
도 5는 PWM 신호의 논리 상태 및 CCM PWM 신호로 프로그램가능한 데드 시간에 따라 동작하는 하위 트랜지스터(LFET) 및 상위 트랜지스터(HFET)의 논리 상태들의 일 예의 타이밍도.
도 6은 PWM 신호의 논리 상태 및 DCM PWM 신호로 적응형 데드 시간 모드에 따라 동작하는 하위 트랜지스터(LFET) 및 위상 노드의 전압 레벨들의 일 예의 타이밍도.
도 7은 PWM 신호의 논리 상태 및 적응형 데드 시간 모드에 따라 동작하는 하위 트랜지스터(LFET) 및 위상 노드의 전압 레벨들의 일 예의 타이밍도.
도 8은 적응형 데드 시간 회로의 일 예의 개략도이다.
스위칭 전압 조정기가, 원하는 전압의 출력 신호를 생성하기 위해 상위 및 하위 트랜지스터를 스위치 온(on) 및 오프(off)한다. 전압 조정기가 각 트랜지스터를 온 또는 오프로 토글링(toggle)하기 때문에, 온 또는 오프 신호가 트랜지스터로 제공된 이후의 기간이 존재하고, 여기서, 트랜지스터는 각각 부분적으로 온이고, 충전하거나 방전한다. 적절하게 고려되지 않으면, 이러한 부분적인 온 기간은 상위 및 하위 트랜지스터가 동시에 적어도 부분적으로 온이 되게 할 수 있다. 이러한 상황을 슛-스루라 지칭한다. 상위 및 하위 트랜지스터가 상위 전압과 접지 사이에서 직렬로 커플링되기 때문에, 슛-스루는 상위 전압으로부터 접지로의 단락 회로를 초래할 수 있다. 이러한 단락 회로는 전압 조정기 내부 및 주위의 트랜지스터들 및 다른 컴포넌트들을 손상시킬 수 있다.
슛-스루의 가능성을 감소시키기 위해, 데드 시간이 구현될 수 있다. 데드 시간은, 다른 트랜지스터가 스위칭 오프된 이후에, 일 트랜지스터의 스위칭 온이 지연되는 기간을 지칭한다. 이러한 데드 시간은 다른 트랜지스터가 턴 온(turn on)하기 이전에 스위칭 오프된 트랜지스터가 완전하게 턴 오프할 수 있게 하며, 이에 따라 슛-스루의 가능성이 감소된다. 온-오프 천이 사이에 충분한 지연이 존재하는 한은, 트랜지스터들 양자가 동시에 부분적으로 온이 될 가능성이 감소된다.
도 1은 기능 회로(20)에 커플링된 스위칭 전압 조정기(12)를 포함하는 전자 디바이스(10)의 일 예의 블록도이다. 전압 조정기(12)는 기능 회로(20)에 출력 전력을 제공하도록 구성될 수 있다. 전압 조정기(12)는 출력 스테이지(16)에 커플링되어 출력 스테이지(16)를 구동하도록 구성된 듀얼 모드 게이트 드라이버(14)를 포함할 수 있다. 듀얼 모드 게이트 드라이버(14)는 펄스-폭 변조(PWM) 제어기(18)로부터의 신호들에 기초하여 PWM 방식에 따라 출력 스테이지(16)를 구동할 수 있다. 몇몇 예들에서, 듀얼 모드 게이트 드라이버(14)는 또한, 무엇보다도, 출력 스테이지(16)에 의해 제공된 유도 전류 레벨을 결정하기 위해 출력 스테이지(16)로부터의 피드백 신호를 수신할 수 있다.
일 예에서, PWM 제어기(18)는 기능 회로(20)에 제공될 출력 전력의 레벨을 나타내는 기능 회로(20)로부터의 신호를 수신할 수 있다. 이러한 출력 전력의 레벨은 예를 들어, 프로세싱 디바이스의 전력 수요에 기초할 수 있다. 제공될 전력의 레벨의 기능으로서, PWM 제어기(18)는 적합한 PWM 방식을 결정할 수 있고 게이트 드라이버(14)에 대한 대응하는 PWM 신호를 생성할 수 있다. 그 후, 게이트 드라이버(14)는 PWM 제어기로부터 PWM 신호에 기초하여 출력 스테이지(16)를 구동하여 원하는 레벨의 전력을 기능 회로(20)에 제공할 수 있다. 일 예에서, PWM 제어기(18)는 또한, 기능 회로(16)에 제공된 출력 전력을 조정하기 위해 출력 스테이지(16)로부터의 피드백을 수신할 수 있다.
듀얼 모드 게이트 드라이버(14)는 슛-스루의 가능성을 감소시키기 위해 출력 스테이지(16)의 데드 시간을 제어할 수 있다. 일 예에서, 듀얼 모드 게이트 드라이버(14)는 2개의 데드 시간 모드들 중 하나에서 동작하도록 설정될 수 있다. 여기에서 프로그램가능한 데드 시간 모드라 지칭하는 제 1 데드 시간 모드가 (예를 들어, 사용자에 의해) 설정된 데드 시간을 구현할 수 있다. 프로그램가능한 데드 시간에서, 상위 및 하위 트랜지스터에 대한 데드 시간의 지속기간은 전압 조정기(14)의 동작 이전에 설정될 수 있다.
여기에서 적응형 데드 시간 모드라 지칭하는 제 2 데드 시간이, 상위 및 하위 트랜지스터들의 동작에 기초하여 데드 시간의 지속기간을 동적으로 제어할 수 있다. 상위 및 하위 트랜지스터들의 동작을 모니터링함으로써, 게이트 드라이버(14)는, 오프 신호가 다른 트랜지스터에 제공된 이후에 일 트랜지스터에 온 신호를 제공하기 위해 적합한 시간을 동적으로 결정할 수 있다.
프로그램가능한 데드 시간 모드는, 데드 시간이 최대화된 성능으로 충분한 슛-스루 방지를 제공하기 위해 알려진 최소 기간에서 또는 그 근처에서 설정될 수 있다는 점에서 바람직하다. 그러나, 몇몇 경우에서는, 적합한 데드 시간은, 전압 조정기(12)가 동작하는 전력 방식에 기초하여 변화할 수도 있다. 따라서, 프로그램가능한 데드 시간 모드에 의해 설정된 데드 시간은 제 1 전력 방식에 대해서는 충분할 수도 있지만, 제 2 전력 방식에서는 슛-스루를 야기할 수도 있다. 따라서, 적응형 데드 시간 모드가 프로그램가능한 데드 시간 모드에 의해 고려되지 않은 전압 조정기(12)에서의 변동들(예를 들어, 상이한 전력 방식들)을 동적으로 고려할 수 있기 때문에, 적응형 데드 시간 모드가 또한 바람직할 수 있다.
일 예에서, 게이트 드라이버(14)는 전압 조정기(12)가 동작하는 PWM 방식에 기초하여 데드 시간 모드를 선택할 수 있다. 일 예에서, 게이트 드라이버(14)는 PWM 제어기(18)로부터 수신된 신호에 기초하여 PWM 방식을 결정할 수 있다. 데드 시간 모드의 선택 및 듀얼 모드 게이트 드라이버(14)의 동작에 관한 추가의 상세들이 이하 제공된다.
일 구현에서, 듀얼 모드 게이트 드라이버(14)는 출력 스테이지(16) 및 PWM 제어기(18)와 동일 칩상에 공동 위치된다. 다른 구현에서, 듀얼 모드 게이트 드라이버(14), 출력 스테이지(16), 및 PWM 제어기(18)는 개별 또는 동일 칩들의 임의의 조합상에 위치되거나 공동 위치된다.
디바이스(10)의 예들은, 개인 컴퓨터, 랩탑, 태블릿, 서버, 모바일 폰, 휴대용 음악 플레이어, 및 전압 조정기(12)를 갖는 다른 전자 디바이스들을 포함한다. 일 예에서, 기능 회로(20)는 전압 조정기(12)로부터 전력을 수신하도록 구성된 하나 이상의 전기 컴포넌트들을 포함할 수 있다. 일 예에서, 기능 회로(20)는 프로세싱 디바이스(예를 들어, 중앙 프로세싱 유닛(CPU)), 메모리 디바이스, 및 전압 조정기(12)로부터 전력을 수신하도록 구성된 다른 전기 컴포넌트들을 포함할 수 있다. 기능 회로(20)는 또한, 하나 이상의 출력 디바이스들(예를 들어, 그래픽 카드), 통신 디바이스(예를 들어, 무선 트랜시버), 및 하나 이상의 입력 디바이스들을 포함할 수 있다. 몇몇 예들에서, 기능 회로는 하나 이상의 인쇄 회로 기판상에 탑재된 하나 이상의 칩들을 포함할 수 있다. 전압 조정기(12)의 예들은 단상(single phase) 또는 다상(multi-phase) 조정기를 포함할 수 있다.
도 2는 듀얼 모드 게이트 드라이버(14) 및 출력 스테이지(16)를 예시하는 전압 조정기(12)의 일 예의 개략도이다. 상술한 바와 같이, 듀얼 모드 게이트 드라이버(14)는 PWM 제어기(18)로부터의 PWM 신호에 기초하여 출력 스테이지(16)를 구동할 수 있다.
듀얼 모드 게이트 드라이버(14)는 펄스-폭 변조(PWM) 디코더(32), 슛-스루 방지 회로(31), 및 게이트 드라이브 스위치(36)를 포함할 수 있다. 슛-스루 방지 회로(31) 및 게이트 드라이브 스위치(36)는 PWM 디코더(32)에 커플링될 수 있다. PWM 디코더(32)는 PWM 제어기(18)로부터의 입력 PWM 신호를 디코딩할 수 있고, 그에 기초하여 신호들을 슛-스루 방지 회로(31) 및 게이트 드라이브 스위치(36)에 제공할 수 있다. 슛-스루 방지 회로(31) 및 게이트 드라이브 스위치(36)는 PWM 디코더(32)로부터 제공된 신호에 기초하여 출력 스테이지(16)를 제어할 수 있다.
일 예에서, 슛-스루 방지 회로(31)는 PWM 디코더(32)에 커플링되는 적응형 데드 시간 회로(33), 프로그램가능한 데드 시간 회로(34) 및 선택기(35)를 포함할 수 있다. 슛-스루 방지 회로(31)는 또한, 출력 스테이지(16)에서의 상위 트랜지스터(41) 및 하위 트랜지스터(41)를 구동하는 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)를 포함할 수 있다.
동작중에, PWM 디코더(32)는 PWM 제어기(18)로부터 수신된 PWM 신호에 기초하여 PWM 신호를 적응형 데드 시간 회로(33) 및 프로그램가능한 데드 시간 회로(34)에 제공할 수 있다. 적응형 데드 시간 회로(33) 및 프로그램가능한 데드 시간 회로(34)는 PWM 신호에 기초하여 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 대해 온 및 오프 신호들을 제공할 수 있다. 이들 온 및 오프 신호들은, 출력 스테이지(16)에서의 상위 트랜지스터(40) 및 하위 트랜지스터(41)가 스위치 온 및 오프할 때를 제어할 수 있다.
예를 들어, PWM 신호가 저전압(예를 들어, 0v)에 있으면, 상위 게이트 드라이버(37)는 상위 트랜지스터(40)를 오프(예를 들어, 비도전 상태)로 설정할 수 있고, 하위 게이트 드라이버(38)는 하위 트랜지스터(41)를 온(예를 들어, 도전 상태)으로 설정할 수 있다. PWM 신호가 고전압(예를 들어, 5v)에 있으면, 상위 게이트 드라이버(38)는 상위 트랜지스터(40)를 온으로 설정할 수 있고, 하위 게이트 드라이버(38)는 하위 트랜지스터(41)를 오프로 설정할 수 있다. PWM 신호가 중간 전압(예를 들어, 2.5v)에 있으면, 유도 전류가 출력 스테이지(16)에 의해 제공되는지에 기초하여 상위 게이트 드라이버(37)는 상위 트랜지스터를 오프로 설정할 수 있고, 하위 게이트 드라이버(38)는 하위 트랜지스터(41)를 제어할 수 있다. 예를 들어, 하위 게이트 드라이버(38)는, 출력 스테이지(16)로부터의 유도 전류가 제로를 크로스할 때 하위 트랜지스터(41)를 오프로 설정할 수 있다. 일 예에서, 상위 트랜지스터(40)와 하위 트랜지스터(41) 사이의 위상 노드(42)에서의 전압이, 유도 전류가 제로를 크로스할 때를 결정하기 위해 사용될 수 있다.
적응형 데드 시간 회로(33) 및 프로그램가능한 데드 시간 회로(34)는 PWM 신호에 기초하여 이러한 방식으로 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)를 제어할 수 있다. 일 예에서, 선택기(35)는 적응형 데드 시간 회로(33) 또는 프로그램가능한 데드 시간 회로(34)가 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 대해 이들 온 및 오프 신호들을 제공하는지를 제어할 수 있다. 이러한 제어를 구현하기 위해, 선택기(35)는 적응형 데드 시간 회로(33)로부터의 신호 또는 프로그램가능한 데드 시간 회로(34)로부터의 신호를 상위 트랜지스터(40) 및 하위 트랜지스터(41)에 선택적으로 커플링할 수 있다.
일 예에서, 선택기(35)는 PWM 디코더(32)로부터 신호에 기초하여 적응형 데드 시간 회로(33) 및 프로그램가능한 데드 시간 회로(34)를 제어할 수 있다. PWM 디코더(32)는, 출력 스테이지(16)가 현재 동작하는 PWM 방식을 결정할 수 있다. 일 예에서, PWM 디코더(32)는, PWM 제어기(18)로부터 PWM 신호가 연속-도전 모드(continuous-conduction mode; CCM) 또는 불연속-도전 모드(discontinuous-conduction mode; DCM) PWM 방식을 나타내는지를 결정할 수 있다. 일 예에서, PWM 디코더(32)는 PWM 신호가 0v로부터 5v까지 상승한 후, 5v로부터 0v까지 감소하는 사이클을 나타낼 때 PWM 신호가 CCM을 나타낸다는 것을 결정할 수 있다. 일 예에서, PMW 디코더(32)는, PWM 신호가 0v로부터 2.5v까지, 그 후, 5v까지 상승한 후, 다시 0v로 감소하는 사이클을 나타낼 때 PWM 신호가 CCM을 나타낸다는 것을 결정할 수 있다.
상기 언급한 바와 같이, 선택기(35)는 적응형 데드 시간 회로(33) 또는 프로그램가능한 데드 시간 회로(34)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 선택적으로 커플링할 수 있다. 이러한 선택적 커플링은, 적응형 데드 시간 모드 및 프로그램가능한 데드 시간 모드의 인에이블링(enabling) 및 디스에이블링(disabling)에 대응한다. 적응형 데드 시간 모드의 인에이블링은, 적응형 데드 시간 회로(33)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 제공하는 것을 포함한다. 유사하게, 프로그램가능한 데드 시간 모드의 인에이블링은, 프로그램가능한 데드 시간 회로(34)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 제공하는 것을 포함한다. 몇몇 예들에서, 하나의 데드 시간 모드의 인에이블링은, 다른 데드 시간 모드의 디스에이블링을 또한 포함한다(예를 들어, 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 제공하지 않음). 선택기(35)는 이하 설명하는 바와 같이, 출력 스테이지(16)가 CCM 또는 DCM에서 동작한다는 것을 PWM 디코더(32)가 나타내는지에 기초하여 적응형 데드 시간 모드 또는 프로그램가능한 데드 시간 모드를 인에이블할지를 결정할 수 있다.
일 예에서, 게이트 드라이브 스위치(36)는 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 상위 트랜지스터(40) 및 하위 트랜지스터(41) 각각을 구동하는 전압을 제공할 수 있다. 게이트 드라이브 스위치(36)는 PWM 디코더(32)로부터의 신호에 기초하여 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)를 제어할 수 있다. PWM 디코더(32)가 PWM 제어기(18)에 의해 제공된 신호로부터 CCM을 검출하면, PWM 디코더(32)는, 게이트 드라이브 스위치(36)가 고전압(예를 들어, 12v)을 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 제공하게 하는 신호를 게이트 드라이브 스위치(36)에 제공한다. 고전압은, 그 고전압을 상위 트랜지스터(40) 및 하위 트랜지스터(41)의 각각의 게이트들에 제공함으로써 상위 트랜지스터(40) 및 하위 트랜지스터(41)를 스위치 온하기 위해 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 의해 사용될 수 있다. 따라서, 상위 트랜지스터(40) 및 하위 트랜지스터(41)의 게이트들은 CCM 동안 12v와 같은 전압들로 구동될 수 있다.
일 예에서, PWM 디코더(32)가 PWM 제어기(18)에 의해 제공된 신호로부터 DCM을 검출하면, PWM 디코더(32)는 게이트 드라이버 스위치(36)가 저전압(예를 들어, 5v)을 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 제공하게 하는 신호를 게이트 드라이브 스위치(36)에 제공할 수 있다. 이러한 저전압은, 이 저전압을 상위 트랜지스터(40) 및 하위 트랜지스터(41)의 게이트들에 제공함으로써 상위 트랜지스터(40) 및 하위 트랜지스터(41)를 스위치 온하기 위해 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 의해 사용될 수 있다. 따라서, 상위 트랜지스터(40) 및 하위 트랜지스터(41)의 게이트들은 DCM 동안 감소된 전압으로 구동될 수 있다.
따라서, 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)는 현재 구현된 PWM 방식(CCM 또는 DCM)에 의존하여 상이한 전압들로 상위 및 하위 트랜지스터들(40, 41)을 제어할 수 있다. 몇몇 예들에서, 상위 게이트 드라이버(37)는 하위 트랜지스터(41)를 구동하기 위해 하위 게이트 드라이버(38)에 의해 사용된 전압(예를 들어, 12v) 보다 높은 전압(예를 들어, 24v)을 상위 트랜지스터(40)를 구동하기 위해 사용할 수 있다. 이러한 예에서, 출력 스테이지(16)에서의 커패시터(39)가 상위 게이트 드라이버(37)에 제공된 전압을 승압하기 위한 차지-펌프(charge-pump)로서 동작할 수 있다. 즉, 커패시터(39)는 상위 트랜지스터(40)에 대한 전압을 12v의 초기 입력 전압으로부터 24v까지 승압할 수 있다. 몇몇 예들에서, 전압 조정기(12)는 또한, 출력 스테이지(16)에 커플링된 LC 필터 네트워크를 포함할 수 있다.
일 예에서, DCM은 기능 회로(20)가 전력을 덜 사용할 때(예를 들어, 경부하(light load)에서), 사용될 수 있고, CCM은 기능 회로(20)가 더 많이 사용할 때(예를 들어, 풀 전력), 사용될 수 있다. DCM은 또한, 스위치에서 극성 반전이 있을 때를 포함하지만 이에 제한되지 않는 다른 상황들에서 사용될 수 있다. 일 예에서, 전압 조정기(12)는 기능 회로(12)로부터의 신호에 기초하여 기능 회로(20)에 제공될 전력을 결정할 수 있다. 일 예에서, DCM은 기능 회로(20)의 프로세싱 디바이스가 감소된 기능으로 슬립 모드(sleep mode)에서 동작할 때 사용될 수 있고, CCM은 프로세싱 디바이스가 증가되거나 풀 기능으로 동작할 때 사용될 수 있다.
상위 트랜지스터(40) 및 하위 트랜지스터(41)는 애플리케이션에 적합한 임의의 타입의 트랜지스터이다. 일 예에서, 상위 트랜지스터(40) 및 하위 트랜지스터(41)는 n-형 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor; MOSFET)(NMOS) 또는 p-형 MOSFET(PMOS)와 같지만, 이에 제한되지 않는 MOSFET들이다. 일 예에서, 상위 트랜지스터(40) 및 하위 트랜지스터(41)는 슛-스루 방지 회로(31), PWM 디코더(32), 커패시터(39), 및 게이트 드라이브 스위치(36)를 따라 단일-칩상에 공동 위치된다. 예를 들어, 상위 트랜지스터(40) 및 하위 트랜지스터(41)는 상보성 금속-산화물-반도체(complimentary metal-oxide-semiconductor; CMOS) 구성에서와 같이 동일한 반도체 기판상에 모두 위치될 수 있다. 다른 예에서, 상위 트랜지스터(40) 및 하위 트랜지스터(41)는 개별 칩들상에 배치된다.
도 3은 전압 드라이버(12)에서 슛-스루를 방지하기 위한 방법(300)의 일 예이다. 이 방법(300)은 선택기(35)가 PWM 디코더(32)로부터의 신호에 기초하여 적응형 또는 프로그램가능한 데드 시간 모드를 인보크(invoke)할지 결정하는 것을 수반할 수 있다. 도 3에 도시된 방법은 전압 조정기(12)의 정상 상태 동작을 예시한다. 따라서, 전압 조정기(12)는 적응형 데드 시간 모드 또는 프로그램가능한 데드 시간 모드에서 (전력 공급 동안) 디폴트로서 초기화될 수 있으며, 이 방법(300)은 디폴트로부터 진행할 수 있다. 예를 들어, 전압 조정기(12)는 적응형 데드 시간 모드에서 슛-스루 방지 회로(31)로 초기화될 수 있다(방법(300)의 블록 310에 대응). 그러나 방법(300)이 연속 루프로서 동작할 수 있으며, 이 루프는 전압 조정기(12)의 디폴트 상태에 의존하여 변화하는 위치들에서 진입될 수 있다는 것을 이해해야 한다. 따라서, 블록 302가 먼저 논의되지만, 방법(300)은 블록 308 또는 방법(300)내의 다른 블록들에서 시작할 수 있다.
블록 302에서, PWM 신호가 DCM을 나타내는지가 결정될 수 있다. 일 예에서, PWM 디코더(32)는 PWM 신호가 DCM을 나타내는지를 결정할 수 있다. PWM 신호가 DCM을 나타내면, 슛-스루 방지 회로(31)는 적응형 데드 시간 모드에서 유지될 수 있고 방법(300)은 블록 302로 복귀한다. PWM 신호가 DCM을 나타내지 않으면, 방법(300)은 지연이 구현되는 블록 304로 진행한다. 지연을 구현하기 위해, 슛-스루 방지 회로(31)는 일정 기간 동안 적응형 데드 시간 모드에서 듀얼 모드 드라이버(14)를 홀딩(hold)할 수 있다. 일 예에서, 듀얼 모드 드라이버(14)는 고정 수의 PWM 사이클(예를 들어, 6 사이클) 동안 적응형 데드 시간 모드에서 홀딩될 수 있다. 블록 304에서의 지연 이후에, 방법(300)은 슛-스루 방지 회로(31)가 적응형 데드 시간 모드로부터 프로그램가능한 데드 시간 모드로 스위칭될 수 있는 블록 306으로 진행한다. 따라서, 블록 306에서, 프로그램가능한 데드 시간 회로(34)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 커플링하는 선택기(35)에 의해 적응형 데드 시간 모드가 디스에이블되고, 프로그램가능한 데드 시간 모드가 인에이블된다. 따라서, PWM 제어기(18)로부터의 신호가 DCM 이외의 모드(예를 들어, CCM)에 대응한다는 것을 결정하는 PWM 디코더(32)에 기초하여, PWM 디코더(32)는 신호를 선택기(35)로 전송하여, 선택기(35)가 프로그램가능한 데드 시간 회로(34)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 커플링하게 할 수 있다.
블록 308에서, PWM 신호가 CCM을 나타내는지가 결정될 수 있다. 몇몇 예들에서, PWM 디코더(32)는 PWM 신호가 CCM을 나타내는지를 결정할 수 있다. PWM 신호가 CCM을 나타내면, 슛-스루 방지 회로(31)는 프로그램가능한 데드 시간 모드에서 유지될 수 있고 방법(300)은 블록 308로 복귀할 수 있다. PWM 신호가 CCM을 나타내지 않으면, 방법(300)은 블록 310으로 진행하고, 슛-스루 방지 회로(31)는 적응형 데드 시간 모드로 설정될 수 있다(예를 들어, 인에이블). 일 예에서, PWM 신호가 DCM에 대응한다는 것을 PWM 디코더(32)가 결정할 때, PWM 디코더(32)는 슛-스루 방지 회로(31)를 적응형 데드 시간 모드로 설정할 수 있다. 슛-스루 방지 회로(31)는 선택기(35)가 적응형 데드 시간 회로(33)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 커플링하게 함으로써 적응형 데드 시간 모드로 설정될 수 있다.
슛-스루 방지 회로(31)가 적응형 데드 시간 모드로 설정되면, 방법(300)은 PWM 신호가 DCM을 나타내는지를 결정하기 위해 블록 302로 진행할 수 있다. 따라서, PWM 제어기(18)로부터의 신호가 CCM 이외의 모드(예를 들어, DCM)에 대응한다는 것을 결정하는 PWM 디코더(32)에 기초하여, PWM 디코더(32)는 신호를 선택기(35)로 전송하여, 선택기(35)가 프로그램가능한 데드 시간 회로(34)로부터의 신호를 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)에 커플링하게 할 수 있다.
몇몇 예들에서, 사용자가 프로그램가능한 데드 시간에 대한 데드 시간을 구성(예를 들어, 설정)하지 않았으면, 선택기(35)는 PWM이 CCM 또는 DCM에 있는지에 관계없이 적응형 데드 시간 회로(33)를 선택할 수 있다.
적합한 데드 시간 모드가 선택되면, 선택기(35)는 적응형 데드 시간 회로(33) 또는 프로그램가능한 데드 시간 회로(34)로부터의 신호들에 기초하여 적합한 시간에 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)로 신호들을 제공할 수 있다. 일 예에서, 저항기를 포함하는 외부 회로가 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)를 적합한 시간에 트리거하는 신호를 생성하기 위해 적응형 데드 시간 회로(33)와 선택기(35) 사이, 그리고 프로그램가능한 데드 시간 회로(34)와 선택기(35) 사이에 커플링될 수 있다.
도 4는 듀얼 모드 게이트 드라이버(14)의 게이트 드라이브 전압 레벨(74), 프로그램가능한 데드 시간 논리 상태(75), 및 적응형 데드 시간 논리 상태(76)에 관련될 때의 PWM 신호(70)에 대한 타이밍도의 일 예이다. 도 4는 CCM(71)에서 먼저 동작한 후, DCM(72)으로 천이하고, 그 후, CCM(73)으로 재진입하는 듀얼 모드 게이트 드라이버(14)를 예시한다.
CCM(71) 및 CCM(73) 동안, PWM 신호(70)는 0v로부터 5v까지 그리고 다시 0v로 순환한다. 일 예에서, 이러한 신호 형태는, 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)가 CCM에 있다는 것을 표현한다. DCM(72) 동안, PWM 신호(70)는 0v로부터 2.5v까지 그리고 5v까지 순환하고, 그 후, 0V로 감소한다. 일 예에서, 0v - 2.5v - 5v 신호 형태는 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)가 DCM에 있다는 것을 표현한다.
게이트 드라이브 전압 레벨(74)은 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)를 구동하기 위해 게이트 드라이브 스위치(36)에 의해 제공된 전압에 대응한다. 일 예에서, 고전압 레벨(77)(예를 들어, 12v)은 CCM에 대응하고, 저전압 레벨(78)(예를 들어, 5v)은 DCM에 대응한다. 따라서, PWM 신호가 CCM(예를 들어, CCM(71) 또는 CCM(73))을 나타낼 때, 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)는 고전압 레벨(77)에서 동작하도록 설정된다. PWM 신호(70)가 DCM(72)을 나타낼 때, 상위 게이트 드라이버(37) 및 하위 게이트 드라이버(38)는 저전압 레벨(78)에서 동작하도록 설정된다. 도면에 도시된 바와 같이, 고전압 레벨(77)로부터 저전압 레벨(78)로 그리고 저전압 레벨(78)로부터 고전압 레벨(77)로의 천이는 순간적 변화가 아니고 시간에 걸쳐 발생한다.
프로그램가능한 데드 시간 논리 상태(75)는, PWM 신호(70)에 대응할 때 듀얼 모드 게이트 드라이버(14)의 프로그램가능한 데드 시간 모드의 논리 상태(예를 들어, 인에이블됨(온) 또는 디스에이블됨(오프))를 표현한다. 유사하게는, 적응형 데드 시간 논리 상태(76)는, PWM 신호(70)에 대응할 때 듀얼 모드 게이트 드라이버(14)의 적응형 데드 시간 모드의 논리 상태(예를 들어, 인에이블됨(온) 또는 디스에이블됨(오프))를 표현한다.
도 3 및 도 4를 참조하면, 블록 308에서, PWM 디코더(32)가 PWM 제어기로부터 DCM(72)의 신호 형태를 검출하면, 프로그램가능한 데드 시간 논리 상태(75)는, 선택기(35)가 프로그램가능한 데드 시간 모드를 디스에이블한다는 것을 예시한다. 유사하게, PWM 디코더(32)가 PWM 제어기로부터 DCM(72)으 신호 형태를 검출하면, 적응형 데드 시간 논리 상태(76)는, 선택기(35)가 적응형 데드 시간 모드를 인에이블한다는 것을 예시한다.
블록 302에서, PWM 검출기(32)가 CCM(73)의 신호 형태를 검출하면, 방법은 블록 304와 관련하여 논의된 바와 같은 지연을 구현할 수 있다. 따라서, 프로그램가능한 데드 시간 상태(75)는, 선택기(35)가 일정 기간(79) 동안 프로그램가능한 데드 시간 모드를 디스에이블된 것으로 유지한다는 것을 예시한다. 유사하게, 적응형 데드 시간 상태(76)는, 선택기(35)가 일정 기간(79) 동안 적응형 데드 시간 모드를 인에이블된 것으로서 유지한다는 것을 예시한다.
블록 306에서, 일정 기간(79) 이후에, 프로그램가능한 데드 시간 상태(75)는, 선택기(35)가 프로그램가능한 데드 시간 모드를 인에이블한다는 것을 예시한다. 유사하게, 적응형 데드 시간 상태(76)는, 선택기가 일정 기간(79) 이후에 적응형 데드 시간 모드를 디스에이블한다는 것을 예시한다. 일 예에서, 일정 기간(79)은 고정 수의 PWM CCM 사이클이다.
도 5는 프로그램가능한 데드 시간 모드에서 동작하는 하위 트랜지스터(41) 및 상위 트랜지스터(40)의 논리 상태들 및 PWM 신호(90)의 논리 상태의 일 예의 타이밍도의 일 예이다. PWM 신호(90)는 0v로부터 5v까지 그리고 다시 0v로 순환하는 하나의 PWM CCM 사이클에 대응한다.
PWM 신호(90)가 5v에서 가장 높은 지점(91)으로 상승할 때, 하위 트랜지스터(41)를 턴 오프하기 위해 프로그램가능한 데드 시간 회로로부터 신호가 제공된다. 하위 트랜지스터(41)를 턴 오프하기 위한 신호가 제공되면, 프로그램가능한 데드 시간 회로(34)는 상위 트랜지스터(40)를 턴 온하기 위한 신호를 전송하기 이전에 데드 시간(101)의 설정 지속기간을 구현할 수 있다. 따라서, 데드 시간(101)은 하위 트랜지스터(41)가 턴 오프를 시작한 이후에 상위 트랜지스터(40)를 턴 온하는데 있어서의 지연에 대응한다. 일 예에서, 데드 시간(101)은 다중의(예를 들어, 모든) CCM PWM 사이클에 걸쳐 고정될 수 있다. 즉, 프로그램가능한 데드 시간 회로(34)는 하위 트랜지스터(41)를 턴 오프하기 위한 신호가 전송된 이후에 상위 트랜지스터(40)를 턴 온하기 위한 신호를 전송하기 이전의 각 시간에 동일한 데드 시간(101)을 구현할 수 있다.
PWM 신호(90)가 0v에서 가장 낮은 지점(92)으로 감소할 때, 프로그램가능한 데드 시간 회로(34)는 상위 트랜지스터(40)를 턴 오프하기 위한 신호를 전송할 수 있다. 상위 트랜지스터(40)를 턴 오프하기 위한 신호가 제공되면, 프로그램가능한 데드 시간 회로(34)는 하위 트랜지스터(41)를 턴 온하기 위한 신호를 전송하기 이전에 데드 시간(102)의 설정 지속기간을 구현할 수 있다. 따라서, 데드 시간(102)은 상위 트랜지스터(41)가 턴 오프된 이후에 하위 트랜지스터(41)를 턴 온하는데 있어서의 지연에 대응한다. 일 예에서, 고정 데드 시간(102)은 다중의(예를 들어, 모든) CCM PWM 사이클에 걸쳐 고정될 수 있다. 즉, 프로그램가능한 데드 시간 회로(34)는, 상위 트랜지스터(40)를 턴 오프하기 위한 신호가 전송된 이후에 하위 트랜지스터(41)를 턴 온하기 위한 신호를 전송하기 이전의 각 시간에 동일한 데드 시간(102)을 구현할 수 있다.
일 예에서, 데드 시간(101) 및 데드 시간(102)의 지속기간은 사용자 프로그램가능하다. 이러한 예의 일 구현에서, 데드 시간(101)의 지속기간은 다음의 고정 지연들: 20nS, 27.5nS, 또는 35nS 중 하나로부터 선택될 수 있다. 다른 또는 동일한 구현에서, 데드 시간(102)의 지속기간은 다음의 고정 지연들: 15nS 또는 20nS 중 하나로부터 선택될 수 있다. 다른 예에서, 데드 시간들(101, 102)에 대한 다른 지속기간들이 사용되는 특정한 FET들 및 드라이버들, 뿐만 아니라 그 FET들 및 드라이버들을 통해 스위칭되는 전류에 기초하여 선택된다.
도 6은 CCM PWM 신호(110)로 적응형 데드 시간 모드(12)에서 동작하는 듀얼 모드 게이트 드라이버(14)에 대한 타이밍도의 일 예이다. 도 6은 PWM 신호(110)의 논리 상태, 하위 트랜지스터(41)의 논리 상태, 및 위상 노드(42)에서의 전압을 예시한다. 상기 언급한 바와 같이, 적응형 데드 시간 모드(12)는 상위 트랜지스터(40) 및 하위 트랜지스터(41)의 동작에 기초하여 데드 시간을 동적으로 제어할 수 있다. 특히, 적응형 데드 시간 모드(12)는, 다른 트랜지스터들(40, 41)이 충분하게 턴 오프될 때의 검출된 표시에 기초하여 상위 트랜지스터(40) 및 하위 트랜지스터(41)가 턴 온할 때를 제어할 수 있다.
일 예에서, PWM 신호가 고전압(예를 들어, 5v)으로 천이할 때(111), 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)를 턴 오프하기 위한 신호를 전송한다. 하위 트랜지스터(41)를 턴 오프하기 위한 신호가 제공되면, 적응형 데드 시간 회로(33)는 상위 트랜지스터(40)를 턴 온하기 위한 신호를 전송하기 이전에 데드 시간(121)에 대한 동적 지속기간을 구현할 수 있다. 데드 시간(121)에 대한 동적 지속기간을 구현하기 위해, 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)의 게이트에서 전압 레벨을 검출할 수 있다. 하위 트랜지스터(41)에서의 전압 레벨은 고전압(113)(예를 들어, 5v)으로부터 임계치(114)(예를 들어, 1.75)로 강하하고, 적응형 데드 시간 회로(33)는 상위 트랜지스터(40)를 턴 온하기 위한 신호를 전송한다. 상위 트랜지스터(40)를 턴 온하는 것은, 위상 노드에서의 전압이 저전압(118)(예를 들어, 0v)으로부터 고전압(117)(예를 들어, 5.0v)으로 상승하게 한다. 따라서, 데드 시간(121)의 지속기간은 하위 트랜지스터(41)가 1.75v까지 강하하는데 얼마나 오래 걸리는지에 기초하여 일 PWM 사이클로부터 다음의 PWM 사이클까지 변화할 수도 있다.
일 예에서, PWM 신호가 저전압(예를 들어, 0v)으로 천이할 때(112), 적응형 데드 시간 회로(33)는 상위 트랜지스터(40)를 턴 오프하기 위한 신호를 전송한다. 상위 트랜지스터(40)를 턴 오프하기 위한 신호가 제공되면, 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)를 턴 온하기 위한 신호를 전송하기 이전에 데드 시간(122)에 대한 동적 지속기간을 구현할 수 있다. 일 예에서, 데드 시간(122)에 대한 동적 지속기간을 구현하기 위해, 적응형 데드 시간 회로(33)는 위상 노드(42)에서 전압 레벨을 검출할 수 있다. 상위 트랜지스터(41)를 턴 오프하는 것은, 위상 노드(42)에서의 전압 레벨이 고전압(119)(예를 들어, 5v)으로부터 임계치(120)(예를 들어, 0.8v)로 강하하게 한다. 위상 노드(42)에서의 전압이 임계치(120)로 강하할 때, 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)를 턴 온하기 위한 신호를 전송할 수 있다. 하위 트랜지스터(41)를 턴 온하는 것은, 하위 트랜지스터(41)의 게이트에서의 전압이 저전압(116)(예를 들어, 0v)으로부터 고전압(115)(예를 들어, 5.0v)으로 상승하게 한다. 따라서, 데드 시간(122)의 지속기간은, 위상 노드(42)가 0.8v까지 강하하는데 얼마나 오래 걸리는지에 기초하여 그 지속기간이 일 PWM 사이클로부터 다음의 PWM 사이클까지 변화할 수도 있기 때문에 동적이다. 다른 예에서, 적응형 데드 시간 회로는, 상위 트랜지스터(40)의 게이트에서의 전압에 기초하여 유사한 방식으로 하위 트랜지스터(41)가 턴 온될 때를 제어할 수 있다.
도 7은 DCM PWM 신호(150)로 적응형 데드 시간 모드(12)에서 동작하는 듀얼 모드 게이트 드라이버(14)에 대한 타이밍도의 일 예이다. 도 7은 PWM 신호(150)의 논리 상태, 하위 트랜지스터(41)의 논리 상태, 및 위상 노드(42)에서의 전압을 예시한다.
일 예에서, PWM 신호(150)가 DCM을 나타낼 때, 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)를 턴 온하기 이전에 동적 데드 시간(152)을 구현한다. 일 예에서, 상위 트랜지스터(41)를 턴 온하는 동적 데드 시간은, 상위 트랜지스터(41)가 DCM PWM 방식에 따라 턴 온하기 이전의 대부분의 시간에 하위 트랜지스터(40)가 턴 오프될 가능성이 있기 때문에 사용되지 않는다.
예를 들어, PWM 신호(150)가 중간 전압(예를 들어, 2.5v)으로 천이할 때(154), 적응형 데드 시간 회로(33)는 DCM PWM 방식에 따라 하위 트랜지스터(41)를 제어할 수 있다. 즉, 하위 트랜지스터(41)는, 출력 스테이지(16)로부터의 유도 전류가 제로를 크로스할 때까지 온을 유지한다. 유도 전류가 제로를 크로스할 때, 하위 트랜지스터(41)는 턴 오프된다. 하위 트랜지스터(41)를 턴 오프하는 것은, 하위 트랜지스터(41)의 게이트에서의 전압이 고전압(156)(예를 들어, 5v)으로부터 저전압(158)(예를 들어, 0v)으로 강하하게 한다. 하위 트랜지스터(41)가 턴 오프되면, 하위 트랜지스터(41)와 상위 트랜지스터(40) 양자는, PWM 신호(150)가 하이(high) 값(예를 들어, 5v)으로 천이할 때까지(160) 오프를 유지한다. 여기서, 상위 트랜지스터(40)는 턴 온되고, 이것은 위상 노드(41)에서의 전압이 저전압(162)(예를 들어, 0v)으로부터 고전압(164)(예를 들어, 5v)으로 상승하게 한다.
상위 트랜지스터(40)가 하이 값에서의 PWM 신호(150)로 턴 온되면, 적응형 데드 시간 회로(33)는 도 6에 관하여 설명한 바와 동일한 방식으로 동적 데드 시간(152)을 제어한다. 따라서, PWM 신호(150)가 저전압(예를 들어, 0v)으로 천이할 때(166), 적응형 데드 시간 회로(33)는 상위 트랜지스터(40)를 턴 오프하기 위한 신호를 전송한다. 상위 트랜지스터(40)를 턴 오프하기 위한 신호가 제공되면, 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)를 턴 온하기 위한 신호를 전송하기 이전에 데드 시간(152)에 대한 동적 지속기간을 구현할 수 있다. 일 예에서, 데드 시간(152)에 대한 동적 지속기간을 구현하기 위해, 적응형 데드 시간 회로(33)는 위상 노드(42)에서 전압 레벨을 검출할 수 있다. 상위 트랜지스터(41)를 턴 오프하는 것은, 위상 노드(42)에서의 전압 레벨이 고전압(168)(예를 들어, 5v)으로부터 임계치(170)(예를 들어, 0.8v)로 강하하게 한다. 위상 노드(42)에서의 전압이 임계치(120)로 강하할 때, 적응형 데드 시간 회로(33)는 하위 트랜지스터(41)를 턴 온하기 위한 신호를 전송할 수 있다. 하위 트랜지스터(41)를 턴 온하는 것은, 하위 트랜지스터(41)의 게이트에서의 전압이 저전압(172)(예를 들어, 0v)으로부터 고전압(174)(예를 들어, 5.0v)으로 상승하게 한다. 따라서, 데드 시간(152)의 지속기간은, 위상 노드(42)가 0.8v까지 강하하는데 얼마나 오래 걸리는지에 기초하여 그 지속기간이 일 PWM 사이클로부터 다음의 PWM 사이클까지 변화할 수 있기 때문에 동적이다. 다른 예에서, 적응형 데드 시간 회로는, 상위 트랜지스터(40)의 게이트에서의 전압에 기초하여 유사한 방식으로 하위 트랜지스터(41)가 턴 온될 때를 제어할 수 있다.
도 8은 적응형 데드 시간 회로(33)의 일 구현의 개략도이다. 적응형 데드 시간 회로(33)는 제 1 입력에서 임계 전압(138) 및 제 2 입력에서 위상 노드 전압(136)을 수신하는 상위 게이트 비교기(132)를 포함할 수 있다. 임계 전압(138)은 하위 게이트 드라이버(38)를 턴 온할 때를 결정하기 위해 사용될 수 있다. 적응형 데드 시간 회로(33)는 또한, 게이트 드라이버(14)가 CCM에서 동작할 때 상위 게이트 드라이버(37)를 턴 온할 때를 결정하기 위한 제 1 입력에서의 임계 전압(142)을 수신하는 하위 게이트 비교기(134)를 포함할 수 있다. 비교기들(132 및 134)은 고정 임계 전압으로의 도달에 기초하여, 하위 게이트 드라이버(38) 및 상위 게이트 드라이버(37)를 각각 인에이블 또는 디스에이블한다. 일 예에서, 상위 게이트 드라이버(37)를 토글링하는 임계 전압(142)의 전압은 1.75v이다. 유사하게는, 하위 게이트 드라이버(38)를 토글링하는 임계 전압(138)의 전압은 0.8v이다. 다른 예에서, 사용되는 특정한 트랜지스터들 및 드라이버들 뿐만 아니라 그 트랜지스터들 및 드라이버들을 통해 스위칭된 전류에 기초하여, 사용되는 특정 임계 전압 레벨들은 다른 전압들이 되도록 선택된다.
여기에 설명된 몇몇 예들은 고정 프로그램가능한 데드 시간 또는 적응형 데드 시간의 선택을 통해 데드 시간을 조정함으로써 직렬 커플링된 트랜지스터들에서 슛-스루를 감소시킨다. 여기에 설명된 듀얼 모드 방식의 예들이 또한, 예를 들어, DC-DC 컨버터, 하프-브리지 정류기, 또는 풀-브리지 정류기에서 사용될 수 있다.
아래의 청구범위에 의해 정의되는 본 발명의 다수의 예들을 설명하였다. 그럼에도 불구하고, 설명된 예들에 대한 다양한 변형물들이 본 발명의 사상 및 범위를 벗어나지 않고 이루어질 수도 있다는 것이 이해될 것이다. 여기에 설명된 특정한 예들의 특징들 및 양태들은 다른 예들의 특징들 및 양태들과 결합되거나 대체될 수 있다. 따라서, 다른 예들이 아래의 청구범위의 범주내에 있다.
10: 장치
12: 전압 조정기
14: 듀얼 모드 게이트 드라이버
16: 출력 스테이지
18: PWM 제어기
20: 기능 회로
31: 슛-스루 방지 회로
32: PWM 디코더
33: 적응형 데드 시간 회로
34: 프로그램 가능한 데드 시간 회로
35: 선택기
36: 게이트 드라이브 스위치
37: 상위 게이트 드라이버
38: 하위 게이트 드라이버
40: UFET
41: LFET
42: 위상 노드
70, 90, 110, 150: PWM 신호
74: 게이트 드라이브 전압 레벨
75: 프로그램가능한 데드시간 상태
76: 적응형 데드시간 상태
101, 102, 121, 122, 152: 데드시간
132: 상위 게이트 비교기
134: 하위 게이트 비교기
136: 위상 노드 전압
138, 142: 임계 전압
140: 하위 트랜지스터 전압

Claims (20)

  1. 전압 조정기에서 슛-스루(shoot-through)를 방지하는 방법으로서,
    전압 조정기에 대한 출력 스테이지가 연속-도전 모드(continuous-conduction mode; CCM) 또는 불연속 도전 모드(discontinuous conduction mode; DCM)에서 동작하는지를 결정하는 단계; 및
    상기 출력 스테이지가 CCM 또는 DCM에서 동작하는지에 기초하여, 상기 전압 조정기를 적응형 데드 시간 모드(adaptive dead time mode) 및 프로그램가능한 데드 시간 모드(programmable dead time mode) 중 하나로 설정하는 단계를 포함하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  2. 제 1항에 있어서,
    상기 설정하는 단계는, 상기 출력 스테이지가 DCM에 있다는 결정에 기초하여 상기 전압 조정기를 적응형 데드 시간 모드로 설정하는 단계를 포함하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  3. 제 1항에 있어서,
    상기 설정하는 단계는, 상기 출력 스테이지가 CCM에 있다는 결정에 기초하여 상기 전압 조정기를 프로그램가능한 데드 시간 모드로 설정하는 단계를 포함하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  4. 제 1항에 있어서,
    상기 출력 스테이지가 DCM으로부터 CCM으로 스위칭되었다는 결정 이후에 상기 전압 조정기를 일정 기간 동안 적응형 모드에서 홀딩(holding)하는 단계를 포함하며,
    상기 설정하는 단계는, 상기 전압 조정기를 일정 기간 동안 적응형 모드에서 홀딩한 이후에 상기 전압 조정기를 프로그램가능한 데드 시간 모드로 설정하는 단계를 포함하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  5. 제 4항에 있어서,
    상기 홀딩하는 단계는, 소정의 수의 펄스-폭 변조 사이클 동안 홀딩하는 단계를 포함하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  6. 제 1항에 있어서,
    상기 프로그램가능한 데드 시간 모드는, 데드 시간의 고정된 지속기간을 갖는 출력 스테이지 사이클들에 대응하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  7. 제 1항에 있어서,
    상기 적응형 데드 시간 모드는, 상기 출력 스테이지의 상위 트랜지스터와 하위 트랜지스터 사이의 위상 노드에서의 전압에 기초하여 데드 시간의 동적으로 변화하는 지속기간을 갖는 출력 스테이지 사이클들에 대응하는 것을 특징으로 하는 슛-스루를 방지하는 방법.
  8. 전압 조정기의 출력 스테이지를 구동하는 게이트 드라이버로서,
    상위 게이트 드라이버;
    하위 게이트 드라이버;
    데드 시간의 설정된 지속기간을 구현하도록 동작할 수 있는 프로그램가능한 데드 시간 회로;
    상기 출력 스테이지의 위상 노드에서의 전압에 기초하여 데드 시간의 지속기간을 동적으로 제어하도록 동작가능한 적응형 데드 시간 회로; 및
    상기 프로그램가능한 데드 시간 회로 및 상기 적응형 데드 시간 회로에 커플링되고, 입력된 PWM 신호에 기초하여 상기 프로그램가능한 데드 시간 회로 또는 상기 적응형 데드 시간 회로의 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버로의 커플링 중에서 선택하는 선택기를 포함하는 것을 특징으로 하는 게이트 드라이버.
  9. 제 8항에 있어서,
    상기 선택기는,
    상기 출력 스테이지가 불연속 도전 모드(DCM)에서 동작한다는 상기 입력된 PWM 신호로부터의 표시에 기초하여 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 상기 적응형 데드 시간 회로를 커플링하도록 동작가능한 것을 특징으로 하는 게이트 드라이버.
  10. 제 8항에 있어서,
    상기 선택기는,
    상기 출력 스테이지가 연속 도전 모드(CCM)에서 동작한다는 상기 입력된 PWM 신호로부터의 표시에 기초하여 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 상기 프로그램가능한 데드 시간 회로를 커플링하도록 동작가능한 것을 특징으로 하는 게이트 드라이버.
  11. 제 8항에 있어서,
    상기 선택기는,
    상기 출력 스테이지가 불연속 도전 모드(DCM)로부터 연속 도전 모드(CCM)로 스위칭되었다는 결정 이후에, 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 일정 기간 동안 커플링된 것으로서 상기 적응형 데드 시간 회로를 홀딩하며,
    상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 커플링된 것으로서 상기 적응형 데드 시간 회로를 홀딩한 이후에, 상기 출력 스테이지가 연속 도전 모드(CCM)에서 동작한다는 상기 입력된 PWM 신호로부터의 표시에 기초하여 상기 프로그램가능한 데드 시간 회로를 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 커플링하도록 동작가능한 것을 특징으로 하는 게이트 드라이버.
  12. 제 11항에 있어서,
    상기 선택기는, 상기 출력 스테이지가 불연속 도전 모드(DCM)로부터 연속 도전 모드(CCM)로 스위칭되었다는 결정 이후에, 소정의 수의 펄스-폭 변조 사이클 동안 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 커플링된 것으로서 상기 적응형 데드 시간 회로를 홀딩하도록 동작가능한 것을 특징으로 하는 게이트 드라이버.
  13. 제 8항에 있어서,
    상기 프로그램가능한 데드 시간 회로는, 다중의 PWM 사이클들에 걸쳐 데드 시간의 고정된 지속기간을 구현하도록 동작가능한 것을 특징으로 하는 게이트 드라이버.
  14. 제 8항에 있어서,
    상기 출력 스테이지가 연속 도전 모드(CCM)에서 동작한다는 것을 상기 입력된 PWM 신호가 나타낼 때 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 제 1 전압을 제공하도록 동작가능하고, 상기 출력 스테이지가 불연속 도전 모드(DCM)에서 동작한다는 것을 상기 입력된 PWM 신호가 나타낼 때 상기 상위 게이트 드라이버 및 상기 하위 게이트 드라이버에 제 2 전압을 제공하도록 동작가능한 게이트 드라이브 스위치를 포함하며,
    상기 제 1 전압은 상기 제 2 전압보다 높은 것을 특징으로 하는 게이트 드라이버.
  15. 제 8항에 있어서,
    상기 상위 게이트 드라이버는 상기 입력된 PWM 신호에 기초하여 상위 트랜지스터를 턴 온 및 오프(turn on and off)하도록 동작가능하며,
    상기 하위 게이트 드라이버는 상기 입력된 PWM 신호에 기초하여 하위 트랜지스터를 턴 온 및 오프하도록 동작가능한 것을 특징으로 하는 게이트 드라이버.
  16. 전자 디바이스로서,
    기능 회로; 및
    상기 기능 회로에 전력을 제공하도록 동작가능한 전압 조정기를 포함하며,
    상기 전압 조정기는,
    상기 기능 회로에 전력을 제공하도록 구성된 출력 스테이지; 및
    펄스-폭 변조(PWM) 방식에 따라 상기 출력 스테이지를 구동하도록 구성된 게이트 드라이버를 포함하고,
    상기 게이트 드라이버는, 제 1 PWM 방식을 구현하는 상기 게이트 드라이버의 기능으로서 제 1 데드 시간 모드 및 제 2 PWM 방식을 구현하는 상기 게이트 드라이버의 기능으로서 제 2 데드 시간 모드를 구현하도록 구성되고, 상기 제 1 데드 시간 모드는 데드 시간의 설정된 지속기간을 구현하도록 구성되며, 상기 제 2 데드 시간 모드는 데드 시간의 동적 지속기간을 구현하도록 구성되는 것을 특징으로 하는 전자 디바이스.
  17. 제 16항에 있어서,
    상기 게이트 드라이버는, 상기 PWM 방식이 연속 도전 모드(CCM)이라는 표시에 기초하여 상기 제 1 데드 시간 모드를 구현하도록 구성되며,
    상기 게이트 드라이버는, 상기 PWM 방식이 불연속 도전 모드(DCM)이라는 표시에 기초하여 상기 제 2 데드 시간 모드를 구현하도록 구성되는 것을 특징으로 하는 전자 디바이스.
  18. 제 17항에 있어서,
    상기 게이트 드라이버는,
    상기 PWM 방식이 연속 도전 모드(CCM)이다는 표시를 수신한 이후에 일정 기간 동안 상기 제 2 데드 시간 모드에서 홀딩하고,
    상기 일정 기간 이후에 상기 제 1 데드 시간 모드를 구현하도록 구성되는 것을 특징으로 하는 전자 디바이스.
  19. 제 16항에 있어서,
    상기 기능 회로는, 상기 전압 조정기에 의해 제공될 출력 전력의 표시를 제공하도록 구성되고,
    상기 PWM 방식은 상기 제공될 출력 전력의 기능으로서 선택되는 것을 특징으로 하는 전자 디바이스.
  20. 제 19항에 있어서,
    상기 기능 회로는, 프로세싱 디바이스 및 메모리 디바이스를 포함하고,
    상기 출력 전력의 상기 표시는, 상기 프로세싱 디바이스가 슬립 모드에 있는지에 기초하여 제공될 수 있는 것을 특징으로 하는 전자 디바이스.
KR1020110072544A 2010-08-07 2011-07-21 스위칭 전압 조정기에서 슛?스루의 감소 KR20120022564A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US37166410P 2010-08-07 2010-08-07
US61/371,664 2010-08-07
US13/110,554 US20120032657A1 (en) 2010-08-07 2011-05-18 Reducing shoot-through in a switching voltage regulator
US13/110,554 2011-05-18

Publications (1)

Publication Number Publication Date
KR20120022564A true KR20120022564A (ko) 2012-03-12

Family

ID=45555684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072544A KR20120022564A (ko) 2010-08-07 2011-07-21 스위칭 전압 조정기에서 슛?스루의 감소

Country Status (4)

Country Link
US (1) US20120032657A1 (ko)
KR (1) KR20120022564A (ko)
CN (1) CN102377328A (ko)
TW (1) TW201222183A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190086714A (ko) * 2016-11-25 2019-07-23 엑사간 전원 회로 스위칭 디바이스

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101713993B1 (ko) * 2010-09-28 2017-03-09 페어차일드코리아반도체 주식회사 구동기 및 이를 구비하는 고전압 구동 회로
US8933679B2 (en) * 2011-12-07 2015-01-13 Maxim Integrated Products, Inc. Adaptive dead-time control
US9086705B2 (en) * 2012-07-19 2015-07-21 Infineon Technologies Austria Ag Charge recovery in power converter driver stages
JP5987586B2 (ja) * 2012-09-20 2016-09-07 富士電機株式会社 スイッチング電源装置
JP6272036B2 (ja) * 2013-02-13 2018-01-31 株式会社Ｓｏｋｅｎ 電力変換装置
US9465421B2 (en) * 2013-03-15 2016-10-11 Broadcom Corporation Partitioned switch mode power supply (SMPS) interface
US9306456B2 (en) * 2013-10-22 2016-04-05 Dell Products L.P. Systems and methods for managing a voltage regulator
US9577525B2 (en) 2014-03-04 2017-02-21 Maxim Integrated Products, Inc. Adaptive dead time control
KR102247548B1 (ko) 2014-08-04 2021-05-04 삼성전자주식회사 전압 변환기 및 전압 변환기의 전압 변환 방법
US10713360B2 (en) 2016-02-19 2020-07-14 Secureworks Corp. System and method for detecting and monitoring network communication
US10645124B2 (en) 2016-02-19 2020-05-05 Secureworks Corp. System and method for collection of forensic and event data
US10185381B2 (en) 2016-06-10 2019-01-22 Dell Products, Lp System for synchronous rectifier voltage regulator shoot-through detection
US10135240B2 (en) * 2016-06-27 2018-11-20 Intel IP Corporation Stacked switch circuit having shoot through current protection
US11632054B2 (en) 2019-04-24 2023-04-18 Power Integrations, Inc. Mode operation detection for control of a power converter with an active clamp switch
JP7378495B2 (ja) 2019-04-24 2023-11-13 パワー・インテグレーションズ・インコーポレーテッド 能動非放散クランプ回路を備える電力コンバーターおよびそれぞれの制御装置
DE102019208122A1 (de) * 2019-06-04 2020-12-10 Audi Ag Verfahren zum Betrieb einer elektrischen Schaltung, elektrische Schaltung und Kraftfahrzeug
WO2021183882A2 (en) * 2020-03-13 2021-09-16 Power Integrations, Inc. Mode operation detection for control of a power converter with an active clamp switch
EP3907871A1 (en) * 2020-05-05 2021-11-10 Tridonic GmbH & Co. KG Resonant half-bridge converter with adaptive dead-time
US11340642B2 (en) * 2020-06-24 2022-05-24 Nanya Technology Corporation Low dropout regulator and control method thereof for maintaining output voltage value of low dropout regulator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940287A (en) * 1998-07-14 1999-08-17 Lucent Technologies Inc. Controller for a synchronous rectifier and power converter employing the same
US6897707B2 (en) * 2003-06-11 2005-05-24 Northrop Grumman Corporation Isolated FET drive utilizing Zener diode based systems, methods and apparatus
US7391194B2 (en) * 2004-02-20 2008-06-24 International Rectifier Corporation Apparatus and method for minimizing power loss associated with dead time
US7595624B2 (en) * 2005-11-30 2009-09-29 Texas Instruments Incorporated Slope compensation for switching regulator
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
US9755520B2 (en) * 2006-05-23 2017-09-05 Intersil Americas LLC Coupled-inductor power-supply controller for operating a power supply in a reduced-power-dissipation mode
JP4045292B1 (ja) * 2006-08-10 2008-02-13 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
US7906948B2 (en) * 2007-07-23 2011-03-15 Intersil Americas Inc. Threshold voltage monitoring and control in synchronous power converters
US7932703B2 (en) * 2008-07-02 2011-04-26 Texas Instruments Incorporated System and method for switch mode power supply delay compensation
JP5451123B2 (ja) * 2009-03-17 2014-03-26 スパンション エルエルシー 電源装置，電源制御装置及び電源装置の制御方法
TWI387191B (zh) * 2009-06-02 2013-02-21 Richtek Technology Corp 電壓模式切換式電源供應電路、及其控制電路與方法
US8228046B2 (en) * 2009-06-16 2012-07-24 American Power Conversion Corporation Apparatus and method for operating an uninterruptible power supply
TWI392203B (zh) * 2009-07-16 2013-04-01 Princeton Technology Corp 具有縮短停滯時間之電源轉換驅動電路及系統

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190086714A (ko) * 2016-11-25 2019-07-23 엑사간 전원 회로 스위칭 디바이스

Also Published As

Publication number Publication date
CN102377328A (zh) 2012-03-14
US20120032657A1 (en) 2012-02-09
TW201222183A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
KR20120022564A (ko) 스위칭 전압 조정기에서 슛?스루의 감소
US7285941B2 (en) DC-DC converter with load intensity control method
US10651733B2 (en) Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
JP2004023846A (ja) 駆動装置
US20170364107A1 (en) Switching regulator control circuit
US10447161B2 (en) Inverting buck-boost power converter
US20110279155A1 (en) Slew rate PWM controlled charge pump for limited in-rush current switch driving
US7728568B1 (en) Power supply circuit and switch drivers
US10491105B1 (en) Power converter and dead-time control circuit therefor
WO2015016885A1 (en) Digital pulse width modulation control for load switch circuits
JP5353406B2 (ja) スイッチング電源装置
EP2624426A1 (en) Protection of an N-channel transistor
JP2008187525A (ja) インバータ回路
JP6711679B2 (ja) ワイヤレス受電装置の同期整流回路、その制御回路、制御方法、ワイヤレス受電装置および受電制御回路、電子機器
US9559590B2 (en) Methods and apparatus for a power supply
US7728554B2 (en) Impulse generator for outputting negative and positive impulses
US11888397B2 (en) Driver circuit for switching converters
US11888399B2 (en) Power management circuit
JP2006238603A (ja) スイッチングレギュレータ装置
KR20170093722A (ko) 스위칭 레귤레이터
TW201807921A (zh) 充電裝置及其控制方法
US20140125397A1 (en) Level converter for controlling switch
JP2005143282A (ja) 降圧型ｐｗｍコンバータ
JPH10285914A (ja) 整流回路
KR102402544B1 (ko) 차량의 전자 제어 시스템 및 그의 제어방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid