KR20120016428A

KR20120016428A - 크로스토크 저감을 위한 통신 회로

Info

Publication number: KR20120016428A
Application number: KR1020100078779A
Authority: KR
Inventors: 원준구; 김윤석; 김기중; 최재혁; 송영진
Original assignee: 삼성전기주식회사
Priority date: 2010-08-16
Filing date: 2010-08-16
Publication date: 2012-02-24
Also published as: US20120038420A1; KR101141381B1; US8559620B2

Abstract

크로스토크 저감을 위한 통신 회로가 개시된다. 크로스토크 저감을 위한 통신 회로는 외부에서 인가되는 구동전원을 제공하기 위한 도전성 전원패턴과, 제1 전력 증폭기로부터 수신되는 저주파수 대역의 제1 신호를 입력받는 제1 입력도선선로 및 제1 입력도전선로에 근접하게 형성되어 제1 입력도전선로와 전자기적 결합을 이루는 제1 출력도전선로를 가지며, 제1 입력도선선로상에 형성된 단자를 통해 도전성 전원패턴으로부터 제공되는 구동전원을 입력받는, IPD 형태로 구현된 제1 트랜스포머와, 제2 전력 증폭기로부터 수신되는 고주파수 대역의 제2 신호를 입력받는 제2 입력도선선로 및 제2 입력도전선로에 근접하게 형성되어 제2 입력도전선로와 전자기적 결합을 이루는 제2 출력도전선로를 가지며, 제2 입력도선선로상에 형성된 단자를 통해 도전성 전원패턴으로부터 제공되는 구동전원을 입력받는, IPD 형태로 구현된 제2 트랜스포머를 포함하며, 도전성 전원 패턴은, 인덕터 성분을 포함할 수 있다. 이를 통해 저주파수 대역과 고주파수 대역간의 크로스토크를 저감할 수 있다.

Description

크로스토크 저감을 위한 통신 회로{COMMUNICATION CIRCUIT FOR REDUCING CROSSTALK}

본 발명은, 크로스토크(crosstalk) 저감에 관한 것으로서, 보다 상세하게는 저주파수 대역의 제1 집적수동소자 및 고주파수 대역의 제2 집적수동소자에 전원을 공급하는 도전성 전원패턴에 인덕터 성분을 추가함으로써, 저주파수 대역과 고주파수 대역간의 크로스토크를 저감하기 위한 통신 회로에 관한 것이다.

일반적으로, 휴대폰 등의 이동통신 단말기의 송신단에는 송신신호의 전력을 증폭하기 위한 전력증폭기가 구비되며, 이 전력증폭기는 적절한 전력으로 송신신호를 증폭시킨다. 이러한 전력증폭기는 일반적으로 2쌍 이상의 입력 도전선로와 하나의 출력 도전선로를 가진 트랜스포머를 이용하여 매칭 및 전력을 결합하게 된다.

이러한 전력 증폭기 및 트랜스포머를 포함하는 이동통신 단말기의 성능을 향상시키기 위해서, 제한된 크기를 가진 통신 모듈내에서 서로 다른 주파수 대역 상호간에 발생되는 크로스토크(crosstalk)를 저감시키기 위한 연구가 활발히 진행되고 있다. 여기서, 크로스토크란, 저주파수 대역의 하모닉 성분이 고주파 대역으로 넘어가는 현상을 말한다. 특히, GSM(Global System For Mobile Communication) 단말기에서는 900MHz의 저주파수 대역과 1.8 GHz의 고주파수 대역이 함께 사용되기 때문에, 크로스토크의 저감은 매우 중요한 문제이다.

본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은, 저주파수 대역과 고주파수 대역간의 크로스토크를 저감할 수 있는 통신 회로를 제공하는 것을 목적으로 한다.

상기의 목적을 달성하기 위하여 본 발명에 따른 크로스토크 저감을 위한 통신 회로는, 외부에서 인가되는 구동전원을 제공하기 위한 도전성 전원패턴과, 제1 전력 증폭기로부터 수신되는 저주파수 대역의 제1 신호를 입력받는 제1 입력도선선로 및 제1 입력도전선로에 근접하게 형성되어 제1 입력도전선로와 전자기적 결합을 이루는 제1 출력도전선로를 가지며, 제1 입력도선선로상에 형성된 단자를 통해 도전성 전원패턴으로부터 제공되는 구동전원을 입력받는, IPD 형태로 구현된 제1 트랜스포머와, 제2 전력 증폭기로부터 수신되는 고주파수 대역의 제2 신호를 입력받는 제2 입력도선선로 및 제2 입력도전선로에 근접하게 형성되어 제2 입력도전선로와 전자기적 결합을 이루는 제2 출력도전선로를 가지며, 제2 입력도선선로상에 형성된 단자를 통해 도전성 전원패턴으로부터 제공되는 구동전원을 입력받는, IPD 형태로 구현된 제2 트랜스포머를 포함하며, 상기 도전성 전원 패턴은 인덕터 성분을 포함할 수 있다.

도전성 전원패턴은, 제1 트랜스포머로 구동전원을 공급하는 제1 도전성 전원패턴과, 제2 트랜스포머로 구동전원을 공급하는 제2 도전성 전원패턴으로 분리된 구조를 가질 수 있다.

구체적으로, 제1 도전성 전원패턴 및 상기 제2 도전성 전원패턴은, 서펜타인 형상의 패턴(serpentine shaped pattern)이거나, 삼각파 형상의 패턴이거나, 사각파 형상의 패턴을 포함할 수 있다.

또한, 제1 신호는, 900MHz 대역의 신호이며, 제2 신호는, 1.8GHz 대역의 신호를 포함할 수 있다.

본 발명에 따르면, 저주파수 대역의 제1 집적수동소자 및 고주파수 대역의 제2 집적수동소자에 전원을 공급하는 도전성 전원패턴에 인덕터 성분을 추가함으로써, 저주파수 대역과 고주파수 대역간의 크로스토크를 저감할 수 있다.

도 1은 본 발명의 실시예에 따른 크로스토크 저감을 위한 통신 회로이다.
도 2는 도 1의 트랜스포머(120)의 구조를 예시적으로 도시한 도면이다.

이하 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 크로스토크 저감을 위한 통신 회로이며, 도 2는 도 1의 트랜스포머(120)의 구조를 예시적으로 도시한 도면이다.

도 1을 참조하면, 본 실시예에 따른 크로스토크 저감을 위한 통신 회로는, 고주파수 모듈(110, 120), 저주파수 모듈(130, 140), 저주파수 모듈(130, 140) 및 고주파 모듈(110, 120)에 구동전원(Vdd)을 공급하기 위한 도전성 전원패턴(150)을 포함할 수 있다.

저주파수 모듈(130, 140)은, 900MHz의 저주파수의 제1 신호를 입력받아 증폭한 후, 이를 제1 트랜스포머(140)로 전달하는 제1 전력 증폭기(130)와, 제1 전력 증폭기(130)로부터 전달받은 제1 신호를 결합하여 출력하는 제1 트랜스포머(140)를 포함할 수 있다.

고주파수 모듈(110, 120)은, 1.8GHz의 고주파수의 제2 신호를 입력받아 증폭한 후, 이를 제2 트랜스포머(120)로 전달하는 제2 전력 증폭기(110)와, 제2 전력 증폭기(110)로부터 전달받은 제2 신호를 결합하여 출력하는 제2 트랜스포머(120)를 포함할 수 있다.

제1 트랜스포머(140) 및 제2 트랜스포머(120)는 동일한 구조로 이루어지므로, 이하 발명의 간명화를 위해 제2 트랜스포머(120)를 중심으로 설명하기로 한다.

도 2를 참조하면, 본 실시예에 따른 제2 트랜스포머(120)는, 적층기판, 입력포트(121a, 121b, 121c, 121d)에 연결되는 입력 도전선로(LI1, LI2) 및 출력포트(123a, 123b)에 연결되는 출력 도전선로(LO1)를 포함할 수 있다.

적층기판은 복수 개의 층을 갖는 유전체 기판일 수 있다. 도 2에 도시된 바와 같이, 기판의 동일 평면상에 입력 도전선로(LI1, LI2)와 출력 도전선로(LO1)가 기판의 둘레방향으로 배치되며, 입력 도전선로(LI1, LI2)와 출력 도전선로(LO1)가 서로 직접 접촉됨으로써 단락되는 것을 방지하기 위해, 기판에는 다수의 비아홀(V)이 형성되어 있다. 적층기판으로는 고주파용 기판이 사용될 수 있다.

한편, 입력 도전선로(LI1, LI2)는, 기판상에 형성되며, 각각의 일단은 기판상에 형성된 2쌍의 입력포트(121a, 121b)(121c, 121d)에 연결되어 각각 + 신호 및 - 신호의 입력단으로 제공될 수 있다. 본 실시예에서는 2 개의 입력 도전선로(LI1, LI2) 각각의 양단의 포트(121a, 121b, 121c, 121d)는 전력 증폭기(110)에 연결될 수 있다. 또한, 각각의 입력 도전선로(LI1, LI2)에는 도전성 전원패턴(150)을 통해 전원(Vdd)이 공급될 수 있다. 본 실시예의 트랜스포머에서는, 입력 도전선로가 이동통신 단말기에 사용되는 CMOS 타입으로 구현된 전력 증폭기에 연결될 수 있다.

출력 도전선로(LO1)는, 입력 도전선로(LI1, LI2) 각각에 근접하게 형성되어 입력 도전선로(LI1, LI2)와 전자기적 결합을 이루며, 일단이 출력포트(123a 또는 123b)를 통해 그라운드(GND)에 연결될 수 있다. 입력 도전선로(LI1, LI2)에 공급된 전류에 의해, 자기적으로 유도된 전류가 출력 도전선로(LO1)에 생성될 수 있다.

또한, 본 발명의 실시예에서는, 2 개의 입력 도전선로(LI1, LI2)의 일영역에 각각 전원공급용 패드(122a, 122b)가 형성될 수 있다. 전원 공급용 패드(122a, 122b) 각각은 입력 도전선로(LI1, LI2)에 각각 전원(Vdd)을 공급하기 위한 단자로 제공될 수 있다. 전원 공급용 패드(122a, 122b가 형성되는 위치는 각각의 입력 도전선로(LI1, LI2)에서 전기적인 RF 스윙 전위가 0 V 인 위치가 될 수 있다. CMOS 전력 증폭기에서는 DC 적인 그라운드가 없기 때문에 AC 적인 그라운드를 사용하는데, RF 스윙 전위가 0 V 가 의미하는 바는 상기 AC 적인 그라운드를 의미하는 것이다. 바람직하게는, 상술한 제2 트랜스포머(120)는 IPD(Integrated Passive Device) 예로 구현될 수 있다.

한편, 도전성 전원 패턴(150)은, 도 1에서 도시된 바와 같이, 외부에서 인가된 구동전원(Vdd)을 각 트랜스포머(120, 140)의 입력도전선로(LI1, LI2)에 제공한다. 구체적으로, 구동전원(Vdd)이 도전성 전원패턴(150)에 인가되며, 도전성 전원패턴(150)에 인가된 구동전원(Vdd)은 측면에 배치된 도전성 바(161, 162)를 통해 각 트랜스포머(120, 140)의 입력 도전선호(LI1, LI2)에 형성된 전원공급용 패드(122a, 122b)에 제공된다.

본 발명의 일 실시예에 따르면, 도전성 전원 패턴(150)은 제1 트랜스포머(140)를 위한 제1 도전성 전원 패턴(150b)와 제2 트랜스포머(120)를 위한 제2 도전성 전원 패턴(150a)으로 분리함으로써, 길이를 증가시켜 인덕터 성분을 증가시키도록 구성한다. 즉, 도전성 전원 패턴(150)의 길이를 증가시킴으로써, 저주파수 신호의 증폭기(130)의 하모닉 성분(고조파 성분)이 고주파 신호의 증폭기(110)로 전달됨으로써 생기는 크로스토크(crosstalk)를 저감할 수 있는 효과를 가진다.

또한, 본 발명의 다른 실시예에 의하면, 인덕터 성분을 포함할 수 있도록 하기 위해, 도전성 전원패턴(150)은 다양한 예로 형성될 수 있다.

본 발명의 제1 실시예에 따르면, 도면부호 151에 도시된 바와 같이, 제1 도전성 전원 패턴(150b) 및 제2 도전성 전원 패턴(150a)은, 삼각파 형상의 패턴(151b)(151a)으로 형성될 수 있다.

본 발명의 제2 실시예에 따르면, 도면부호 152에 도시된 바와 같이, 제1 도전성 전원 패턴(150b) 및 제2 도전성 전원 패턴(150a)은, 사각파 형상의 패턴(152b)(152a)으로 형성될 수 있다.

본 발명의 제3 실시예에 따르면, 도면부호 153에 도시된 바와 같이, 제1 도전성 전원 패턴(150b) 및 제2 도전성 전원 패턴(150a)은, 서펜타인 형상의 패턴(serpentine shaped pattern)(153b)(153a)으로 형성될 수 있다.

상술한 도전성 패턴들의 형상은 일 실시예에 불과하며, 당업자의 필요에 따라 다양한 형상으로 구현될 수 있을 것이다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

110: 제2 전력 증폭기(1.8GHz)
120: 제2 트랜스포머
130: 제1 전력 증폭기(900MHz)
140: 제1 트랜스포머
121, 141: 입력 포트
123, 143: 출력포트
122, 142: 전원 공급용 패드
150: 도전성 전원패턴
161, 162: 도전성 바(bar)

Claims

외부에서 인가되는 구동전원을 제공하기 위한 도전성 전원패턴;
제1 전력 증폭기로부터 수신되는 저주파수 대역의 제1 신호를 입력받는 제1 입력도선선로 및 상기 제1 입력도전선로에 근접하게 형성되어 상기 제1 입력도전선로와 전자기적 결합을 이루는 제1 출력도전선로를 가지며, 상기 제1 입력도선선로상에 형성된 단자를 통해 상기 도전성 전원패턴으로부터 제공되는 구동전원을 입력받는, IPD 형태로 구현된 제1 트랜스포머;
제2 전력 증폭기로부터 수신되는 고주파수 대역의 제2 신호를 입력받는 제2 입력도선선로 및 상기 제2 입력도전선로에 근접하게 형성되어 상기 제2 입력도전선로와 전자기적 결합을 이루는 제2 출력도전선로를 가지며, 상기 제2 입력도선선로상에 형성된 단자를 통해 상기 도전성 전원패턴으로부터 제공되는 구동전원을 입력받는, IPD 형태로 구현된 제2 트랜스포머를 포함하며,
상기 도전성 전원 패턴은,
인덕터 성분을 포함하는 것을 특징으로 하는 크로스토크 저감을 위한 통신 회로.
제1항에 있어서,
상기 도전성 전원패턴은,
상기 제1 트랜스포머로 구동전원을 공급하는 제1 도전성 전원패턴; 및
상기 제2 트랜스포머로 구동전원을 공급하는 제2 도전성 전원패턴으로 분리된 구조를 가지는 것을 특징으로 하는 크로스토크 저감을 위한 통신 회로.
제2항에 있어서,
상기 제1 도전성 전원패턴 및 상기 제2 도전성 전원패턴은,
서펜타인 형상의 패턴(serpentine shaped pattern)을 포함하는 것을 특징으로 하는 크로스토크 저감을 위한 통신 회로.
제2항에 있어서,
상기 제1 도전성 전원패턴 및 상기 제2 도전성 전원패턴은,
삼각파 형상의 패턴을 포함하는 것을 특징으로 하는 크로스토크 저감을 위한 통신 회로.
제2항에 있어서,
상기 제1 도전성 전원패턴 및 상기 제2 도전성 전원패턴은,
사각파 형상의 패턴을 포함하는 것을 특징으로 하는 크로스토크 저감을 위한 통신 회로.
제1항에 있어서,
상기 제1 신호는, 900MHz 대역의 저주파수 신호이며,
상기 제2 신호는, 1.8GHz 대역의 고주파수 신호인 것을 특징으로 하는 크로스토크 저감을 위한 통신 회로.