KR20120012231A - 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법 - Google Patents

금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120012231A
KR20120012231A KR1020100074265A KR20100074265A KR20120012231A KR 20120012231 A KR20120012231 A KR 20120012231A KR 1020100074265 A KR1020100074265 A KR 1020100074265A KR 20100074265 A KR20100074265 A KR 20100074265A KR 20120012231 A KR20120012231 A KR 20120012231A
Authority
KR
South Korea
Prior art keywords
layer
metal plating
plating layer
type electrode
led device
Prior art date
Application number
KR1020100074265A
Other languages
English (en)
Other versions
KR101163021B1 (ko
Inventor
배정운
Original Assignee
배정운
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배정운 filed Critical 배정운
Priority to KR1020100074265A priority Critical patent/KR101163021B1/ko
Publication of KR20120012231A publication Critical patent/KR20120012231A/ko
Application granted granted Critical
Publication of KR101163021B1 publication Critical patent/KR101163021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법에 관한 것으로, n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물, 발광 구조물의 p-GaN층 상에 형성된 p형 전극, 발광 구조물의 n-GaN층 상에 형성된 n형 전극 및 p-GaN층 및 p형 전극 상에 형성되는 금속도금층을 포함하며, 금속도금층은 p형 전극에 대응하는 형상을 갖도록 형성되어 발광 구조물이 적층된 기판을 제거할 때 발광 구조물의 파손을 방지할 수 있으면서 스트릿 영역을 커팅하여 단위 LED 소자로 분리할 때 용이하게 절단할 수 있고 LED 소자 분리 시 금속도금층의 잔해물이 LED 소자에 남아있거나 잘린 면이 불규칙한 현상을 줄일 수 있는 효과가 있다.

Description

금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법{Vertical LED having metal plating layer and manufacturing methode of thesame}
본 발명은 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 발광 구조물의 일면에 p형 전극과 대응되는 형상을 갖는 금속도금층을 형성하여, 기판 제거 시 발광 구조물의 파손을 방지하고, 엘이디(LED) 소자의 분리가 용이한 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법에 관한 것이다.
일반적으로 질화갈륨계 LED 소자는 사파이어 기판 위에 다이오드 구조를 성장시키고, 이를 공정함으로서 제작되어진다. 이러한 소자는 그 특성 분류를 위해서 수평형 LED 소자라고 명명되어지고 있다. 이러한 수평형 LED 소자는 현재 시장의 요구에 부합되지 못하는 몇 가지 문제를 가지고 있다. 첫 째, 소자에 70㎛ 이상의 두께를 가지는 사파이어를 포함하고 있다는 것이다. 사파이어는 전기적으로 부도체이며 열전도 특성이 좋지 않아 발열이 높은 조건에서의 사용에 한계가 있다. 현재 LED 소자의 응용성이 발열이 많은 고출력인 조명 분야에 집중적으로 확대되고 있는 시장성을 고려할 때 수평형 소자의 미래는 어둡다고 할 수 있다.
따라서, LED 소자의 고출력화를 위해서는 대전류 인가시 발생되어지는 열을 충분히 빠르게 방출하는 것이 가장 큰 문제로 대두되고 있다. 이러한 문제를 해결하기 위해 열전도성이 떨어지는 사파이어 기판을 제거하고, 열전도가 좋은 물질을 기판으로 사용하는 구조의 LED 소자에 대한 요구가 증대되어 왔으며, 이에 수직형 LED 소자가 제안되었다.
이러한 수직형 LED 소자는 사파이어 기판에 다이오드 구조를 성장시키고, 그 구조 위에 p형 전극을 형성 한 후 소자 지지층으로 열전도성이 좋은 물질을 형성한다. 열전도성 층의 형성은 주로 열전도성이 좋은 웨이퍼를 본딩하거나 또는 금속층을 두껍게 후막 도금함으로서 이루어진다. 열전도성 층이 형성되어지면, 충분히 두꺼운 열전도층을 이용하여 사파이어 기판을 제거한다.
그러나 사파이어 기판을 제거할 때 사용되는 레이저의 에너지가 매우 크므로 기판 제거 시 질화갈륨계의 발광 구조물이 고에너지 충격파에 견디도록 구조를 형성하여야 하며, 이를 위해 본딩보다는 금속도금층을 지지층으로 사용하는 것이 유리하다.
이와 같은 경우 금속도금층을 사용하면 기판 제거 시 발광 구조물에 크랙(crack)이 생기거나 발광 구조물이 구부러지는 문제는 해소할 수 있으나, 금속도금층이 매우 두꺼워 단위 LED 소자로 분리 시 한 번에 커팅하기 매우 힘들고, 또한 분리하는 과정에서 소자에 손상을 가할 수 있을 뿐만 아니라 금속도금층의 잔해물이 LED 소자 속에 남아 있는 문제가 있다.
따라서, 기판 제거 시 발광 구조물의 손상을 방지하고 LED 소자 분리를 용이하게 할 수 있는 금속도금층을 갖는 수직형 LED 소자 그 제조 방법에 대한 기술이 필요한 시점이다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물, 발광 구조물의 p-GaN층 상에 형성된 p형 전극, 발광 구조물의 n-GaN층 상에 형성된 n형 전극 및 p-GaN층 및 p형 전극 상에 형성되는 금속도금층을 포함하며, 금속도금층은 p형 전극에 대응하는 형상을 갖도록 형성되어 발광 구조물이 적층된 기판을 제거할 때 발광 구조물의 파손을 방지할 수 있으면서 스트릿 영역을 커팅하여 단위 LED 소자로 분리할 때 용이하게 절단할 수 있고 LED 소자 분리 시 금속도금층의 잔해물이 LED 소자에 남아있거나 잘린 면이 불규칙한 현상을 줄일 수 있는 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여, 본 발명에 따른 금속도금층을 갖는 수직형 엘이디 소자는 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물, 상기 발광 구조물의 p-GaN층 상에 형성된 p형 전극, 상기 p-GaN층 및 상기 p형 전극 상에 형성되는 금속도금층 및 상기 발광 구조물의 n-GaN층 상에 형성된 n형 전극을 포함하는 것을 특징으로 한다.
상기 금속도금층을 갖는 수직형 LED 소자는 상기 p-GaN층 및 상기 p형 전극을 덮고 상부가 평평하게 형성된 버퍼층을 더 포함할 수 있다.
상기 금속도금층은, 상기 버퍼층 상에 형성되는 제1 금속도금층 및 상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 형성되는 제2 금속도금층을 포함할 수 있다.
상기 금속도금층은, 상기 버퍼층 상의 상기 p형 전극에 대응하는 영역에 형성되는 제1 금속도금층 및 상기 버퍼층 및 상기 제1 금속도금층 상에 형성되는 제2 금속도금층을 포함할 수 있다.
상기 금속도금층은, 상기 버퍼층 상에 형성되며, 상기 스트릿 영역의 상부면이 일정 깊이 식각된 제1 금속도금층 및 상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 형성되는 제2 금속도금층을 포함할 수 있다.
상기 금속도금층은 상기 p형 전극을 제외한 스트릿 영역(street area)에 대응하는 영역의 두께가 상기 p형 전극에 대응하는 영역의 두께보다 얇게 형성될 수 있다.
상기 제1 금속도금층은 구리(Cu)층 또는 니켈(Ni)층이고, 상기 제2 금속도금층은 구리(Cu)/금(Au)층, 니켈(Ni)/금(Au)층, 구리(Cu)/니켈(Ni)/금(Au)층, 니켈(Ni)/구리(Cu)/금(Au)층, 니켈(Ni)/몰리브덴(Mo)/니켈(Ni)/금(Au)층 중 선택된 어느 하나일 수 있다.
상기 n-GaN층의 상기 n형 전극이 형성되지 않는 표면에는 요철이 형성될 수 있다.
또한, 본 발명에 따른 금속도금층을 갖는 수직형 엘이디 소자 제조 방법은 기판 상에 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물을 형성하는 제1 단계, 상기 발광 구조물의 p-GaN층 상에 p형 전극을 형성하는 제2 단계, 상기 p-GaN층 및 상기 p형 전극 상에 금속도금층을 형성하는 제3 단계, 레이저 리프트 오프(Laser Lift-Off; LLO) 공정을 통해 상기 기판을 제거하는 제4 단계, 상기 n-GaN층 상의 상기 p형 전극과 대응하는 위치에 각각 n형 전극을 형성하는 제5 단계 및 상기 p형 전극 및 n형 전극이 포함되도록 커팅하여 각각 단위 LED 소자로 분리하는 제6 단계를 포함할 수 있다.
상기 제2 단계에서, 상기 p형 전극을 형성한 후, 상기 p-GaN층 및 상기 p형 전극을 덮도록 상부가 평평한 버퍼층을 형성하는 단계를 더 포함할 수 있다.
상기 제3 단계에서, 상기 버퍼층 상에 제1 금속도금층을 형성하는 단계 및 상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 제2 금속도금층을 형성하는 단계를 포함할 수 있다.
상기 제3 단계에서, 상기 버퍼층 상의 상기 p형 전극에 대응하는 영역에 제1 금속도금층을 형성하는 단계 및 상기 버퍼층 및 상기 제1 금속도금층 상에 제2 금속도금층을 형성하는 단계를 포함할 수 있다.
상기 제3 단계는, 상기 버퍼층 상에 제1 금속도금층을 형성하는 단계, 상기 p형 전극에 대응하는 영역을 제외한 상기 제1 금속도금층의 상부면을 일정 깊이 식각하는 단계 및 상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 제2 금속층을 형성하는 단계를 포함할 수 있다.
상기 제4 단계에서, 상기 기판을 제거한 후, 상기 n-GaN층의 상기 n형 전극이 형성되지 않는 표면에는 요철을 형성하는 단계를 더 포함할 수 있다.
상기 제6 단계는, 상기 단위 LED 소자는 레이저 스크라이빙(laser scribing) 또는 휠 커팅에 의해 분리될 수 있다.
본 발명에 따르면, n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물, 발광 구조물의 p-GaN층 상에 형성된 p형 전극, 발광 구조물의 n-GaN층 상에 형성된 n형 전극 및 p-GaN층 및 p형 전극 상에 형성되는 금속도금층을 포함하며, 금속도금층은 p형 전극에 대응하는 형상을 갖도록 형성되어 발광 구조물이 적층된 기판을 제거할 때 발광 구조물의 파손을 방지할 수 있으면서 스트릿 영역을 커팅하여 단위 LED 소자로 분리할 때 용이하게 절단할 수 있고 LED 소자 분리 시 금속도금층의 잔해물이 LED 소자에 남아있거나 잘린 면이 불규칙한 현상을 줄일 수 있는 효과가 있다.
도 1은 본 발명에 따른 금속도금층을 갖는 수직형 LED 소자를 나타내는 도면.
도 2는 본 발명에 따른 금속도금층을 갖는 수직형 LED 소자 제조 방법을 나타내는 흐름도.
도 3은 도 2의 제조 방법에 따른 각 단계를 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 수직형 LED 소자 제조 방법의 금속도금층 형성 단계를 나타내는 도면.
도 5는 도 4의 제조 방법에 따른 각 단계를 나타내는 도면.
도 6은 본 발명의 제2 실시예에 따른 수직형 LED 소자 제조 방법의 금속도금층 형성 단계를 나타내는 도면.
도 7은 도 6의 제조 방법에 따른 각 단계를 나타내는 도면.
도 8은 본 발명의 제3 실시예에 따른 수직형 LED 소자 제조 방법의 금속도금층 형성 단계를 나타내는 도면.
도 9는 도 8의 제조 방법에 따른 각 단계를 나타내는 도면.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 금속도금층을 갖는 수직형 LED 소자를 나타내는 도면, 도 2는 본 발명에 따른 금속도금층을 갖는 수직형 LED 소자 제조 방법을 나타내는 흐름도, 도 3은 도 2의 제조 방법에 따른 각 단계를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 수직형 엘이디(LED) 소자(100)는 발광 구조물(120), p형 전극(130), 버퍼층(140), 금속도금층(150) 및 n형 전극(160)을 포함하여 구성된다.
발광 구조물(120)은 기판(미도시) 상에 적층되는데 기판은 이후 공정에서 제거되므로 도시되지 않았다.
발광 구조물(120)은 에피(epi) 층이라고도 불리우며, 기판 위에 n형 질화갈륨계 반도체층(n-GaN층, 123), 활성층(125) 및 p형 질화갈륨계 반도체층(p-GaN층, 127)이 순차적으로 적층된 반도체층이다. 이때, n-GaN층(123), 활성층(125) 및 p-GaN층(127)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤x≤1, 0≤x+y≤1임)을 갖는 질화갈륨계 반도체 물질일 수 있으며, 유기금속화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD) 공정과 같은 공지의 질화물 증착공정을 통해 형성될 수 있다. 그리고 활성층(125) 양자우물이 여러 개 적층되어 있는 다중양자우물(Multi Quantum Well)층 일 수 있다.
도시되지는 않았으나 n-GaN층(123)이 형성되기 전에 버퍼층과 도핑되지 않은 u-GaN층이 형성될 수 있으며 이후의 식각 공정에 의해 제거될 수 있다. 버퍼층은 기판(110)과 발광 구조물(120)의 격자 부정합을 완화하는 층으로 일반적으로 질화갈륨 계열의 물질을 사용할 수 있다.
발광 구조물(120)의 하부면 즉 p-GaN층(127) 상에는 p형 전극(130) 및 버퍼층(140)이 형성되고, 발광 구조물(120)의 상부면 즉 n-GaN층(123) 상에는 n형 전극(160)이 형성된다. p형 전극(130) 및 n형 전극(160)은 서로 대응되는 위치에 형성되는 것이 바람직하다.
한편, n-GaN층(123)의 표면에는 표면 거칠기 공정을 통해 광추출 효율성을 증가시켜 광자 탈출 각도가 최적화되도록 구성된 요철(161)이 형성될 수 있다.
p형 전극(130)과 버퍼층(140) 상에는 금속도금층(150)이 형성된다. 금속도금층(150)은 상부면이 평평한 형태로 형성되지 않고 p형 전극(130)의 형상에 대응하는 형태를 갖는다.
이와 같은 수직형 LED 소자(100)는 p형 및 n형 전극(130, 160)을 통하여 전압을 가하면 p-GaN층(127) 및 n-GaN층(123)으로부터 전자 및 정공이 활성층(125)으로 흘러 들어가 전자-정공 재결합이 일어나면서 발광을 하게 된다.
금속도금층(150)은 이후 수행할 공정에서 p형 및 n형 전극(130, 160)을 포함하는 단위 LED 소자로 각각 분리할 때 발광 구조물(120)이 손상되는 것을 방지하기 위하여 지지층의 역할을 하는 도금층으로 p형 전극(130) 및 버퍼층(140) 상에 형성된다. 금속도금층(150)은 p형 전극(130)의 형상에 대응하는 형상을 갖도록 형성되는 것이 바람직하다. 이때, 금속도금층(150)은 p-GaN층(127) 상에 버퍼층(140)이 형성되지 않은 경우 p-GaN층(127) 및 p형 전극(130) 상에 형성될 수 있다.
본 명세서에서는 p형 전극(130)에 대응하는 부분을 p형 전극 영역이라 일컫고, p형 전극(130)이 형성되지 않은 부분을 스트릿 영역(street area) 이라고 일컫는다. 금속도금층(150)은 p형 전극(130)의 형상에 대응하는 형상을 갖도록 형성되므로 p-GaN층(127) 또는 버퍼층(140)을 기준으로 금속도금층(150)의 두께는 p형 전극 영역보다 스트릿 영역에서 더 얇게 형성된다.
도 2 및 도 3을 참조하면, S210과정에서 도 3의 (a)에 도시된 바와 같이 기판(110)을 준비한다. 기판(110)은 사파이어를 포함하는 투명한 재료를 이용하여 형성하며, 사파이어 이외에 징크옥사이드(ZnO), 갈륨 나이트라이드(GaN), 실리콘 카바이드(SiC) 및 알루미늄 나이트라이드(AIN)를 사용할 수 있다.
도 3의 (b)에 도시된 바와 같이 기판(110) 상에 도핑되지 않는 질화갈륨계 반도체층(u-GaN층, 121), n-GaN층(123), 활성층(125) 및 p-GaN층(127)을 순차적으로 적층한다.
도시되지는 않았으나, 발광 구조물(120) 즉 에피층의 특성을 향상시키고, 이후의 공정에서 기판(110)을 제거할 때 에피층의 손실을 최소화하기 위해 기판(110) 상에 u-GaN층(121)을 적층하기 전에 버퍼층을 추가로 더 적층할 수도 있다.
다음으로 S220과정에서 도 3의 (c)에 도시된 바와 같이 p-GaN층(127) 상에 p형 전극(130)을 형성한다.
다음으로 S230과정에서 도 3의 (d)에 도시된 바와 같이 p-GaN층(127) 및 p형 전극(120)을 덮도록 버퍼층(140)을 형성한다. 버퍼층(140)은 이후 수행될 도금 공정 시 p형 전극(130)에 손상이 가해지는 것을 방지한다.
다음으로 S240과정에서 도 3의 (e)에 도시된 바와 같이 버퍼층(140) 상에 금속도금층(150)을 형성한다. 금속도금층(150)은 버퍼층(140)의 상부면을 기준으로 p형 전극 영역은 두껍고 스트릿 영역은 얇게 형성된다. 결과적으로 금속도금층(150)은 p형 전극(130)의 형상에 대응하는 형상을 갖게 된다.
스트릿 영역은 이후 공정에서 단위 LED 소자로 각각 분리하여 수직형 LED 소자를 제조할 때 커팅이 되는 부분이다. 스트릿 영역의 금속도금층(150)이 두꺼우면 예컨대 100㎛ 내외이면 LED 소자를 한번에 분리하기 어렵고, 한 번에 분리하기 위해서 높은 에너지 조건의 레이저를 사용하거나 분리 공정을 여러번 진행하면 칩에 손상을 주어 발광효율이 최대 20% 이상 떨어질 수 있다. 또한, 두꺼운 금속층이 포함된 LED 소자를 분리하기 위한 커팅 시 금속도금층(150)의 잔해물이 발광 구조물(120)에 남아 칩의 잘린 면이 불규칙하게 된다. 따라서, p형 전극 영역보다 스트릿 영역에 형성된 금속도금층(150)의 두께를 얇게 함으로써 커팅을 수월하게 할 수 있고, 커팅 시 금속도금층(150)의 잔해물이 발광 구조물(120)에 남아 있는 현상을 줄여 잘린 면이 규칙적으로 된다. 이때, 스트릿 영역의 금속도금층(150)을 아예 없애지 않고 일정 두께를 갖도록 하는 것은 이후에 기판(110) 제거 시에 발광 구조물(120)을 지지하여 손상되는 것을 방지하기 위함이다.
따라서, 스트릿 영역의 금속도금층(150)은 기판(110) 제거 시 발광 구조물(120)을 지지할 수 있으면서 각각의 단위 LED 소자 분리 시 커팅이 수월한 두께를 갖도록 형성되는 것이 바람직하다. 구체적으로 p형 전극 영역의 금속도금층(150)은 70 내지 120㎛의 두께를 갖고, 스트릿 영역의 금속도금층(150)은 20 내지 70㎛의 두께를 갖는 것이 바람직하다.
금속도금층(150)은 여러 가지 실시예에 의해 형성될 수 있는데, 각 실시예에 대해서는 뒤에서 더 자세히 설명할 것이다.
다음으로 S250에서 도 3의 (f)에 도시된 바와 같이 레이저 리프트 오프(Laser Lift-Off; LLO) 공정을 통해 기판(110)을 제거한다.
이때 기판(110)의 제거는 레이저를 이용하는 레이저 리프트 오프 방식(LLO) 또는 화학적 리프트 오프 방식(Chemical Lift Off; CLO)을 통해 이루어질 수 있는데, 생산성을 고려할 때 LLO 방식이 보다 유리하다.
다음으로 S260과정에서 도 3의 (g)에 도시된 바와 같이 발광 구조물(120)의 n-GaN(123) 상에 n형 전극(160)을 형성한다. 이때, n형 전극(160)은 p형 전극(130)에 대응하는 위치에 형성되는 것이 바람직하다. 기판(110)을 제거한 후 n형 전극(160)을 형성하기 전에 p형 전극(130)과 반대편 발광 구조물(120)의 표면에 광자 탈출 각도를 최적화하기 위한 요철(161)을 형성한다.
구체적으로, 건식 식각에 의해 u-GaN층(121)을 제거하고, 다시 건식 식각에 의해 n-GaN층(123)의 일부를 제거한다. 이후 습식 식각에 의해 n-GaN층(123)의 표면을 표면 거칠기 공정을 통해 요철(161)을 형성한다.
다음으로 S270과정에서 도 3의 (h)에 도시된 바와 같이 p형 전극(130) 및 n형 전극(160)이 포함되도록 스트릿 영역을 커팅하여 단위 LED 소자(100)로 각각 분리한다. 커팅은 레이저 스크라이빙(laser scribing) 또는 휠 커팅에 의해 수행될 수 있다. 이와 같은 과정을 통해 도 3의 (i)에 도시된 바와 같은 수직형 LED 소자(100)가 제조된다.
도 4는 본 발명의 제1 실시예에 따른 수직형 LED 소자 제조 방법의 금속도금층 형성 단계를 나타내는 도면, 도 5는 도 4의 제조 방법에 따른 각 단계를 나타내는 도면이다.
금속도금층은 제1 및 제2 금속도금층(251, 253)을 포함하는 두 층으로 이루어질 수 있는데, 도면을 참조하면, 본 발명의 제1 실시예에 따른 수직형 LED 소자(200)는 도 5의 (a)에 도시된 바와 같이 기판(210)에 발광 구조물(220)이 적층되고 p-GaN층(227) 상에 p형 전극(230)이 형성된다. 그리고 p-GaN층(227) 및 p형 전극(230)을 덮는 버퍼층(240)이 형성된다.
다음으로 S241과정에서 도 5의 (b)에 도시된 바와 같이 버퍼층(240) 상에 제1 금속도금층(251)을 형성한다. 이때, 제1 금속도금층(251)은 p형 전극 영역 및 스트릿 영역의 구분이 없이 버퍼층(240)의 전체 영역에 동일한 두께로 도금된다. 다음으로 S243과정에서 도 5의 (c)에 도시된 바와 같이 제1 금속도금층(251) 상에 제2 금속도금층(253)을 형성하는데, 이때에는 p형 전극 영역에만 제2 금속도금층(253)이 형성되고 스트릿 영역에는 도금이 되지 않도록 하는 것이 바람직하다.
이때, 제1 및 제2 금속도금층(251, 253)은 동일한 물질로 형성될 수도 있고 각각 다른 물질일 수도 있다. 예컨대, 제1 금속도금층(251)은 구리(Cu)층 또는 니켈(Ni)층일 수 있다. 상대적으로 구리는 열전도율이 좋고 니켈은 구리에 비해 열전도율이 떨어지므로 필요에 따라 제1 금속도금층(251)의 물질을 선택할 수 있다.
그리고 제2 금속도금층(253)은 구리(Cu)/금(Au)층, 니켈(Ni)/금(Au)층, 구리(Cu)/니켈(Ni)/금(Au)층, 니켈(Ni)/구리(Cu)/금(Au)층, 니켈(Ni)/몰리브덴(Mo)/니켈(Ni)/금(Au)층일 수 있다.
이때 LED 소자 분리 후 패키징 등의 후속 공정에서 산화를 방지하고 수직형 LED 소자(200)를 지지하기 위해 제2 금속도금층(253)의 마지막 도금 금속은 항상 금인 것이 바람직하다.
제2 금속도금층(253)이 니켈/금층, 니켈/구리/금층, 또는 구리/니켈/금 도금층인 경우 니켈은 구리보다 경도가 더 좋아서 칩의 형태를 용이하게 유지할 수 있다.
그리고 제2 금속도금층(253)이 니켈/몰리브덴/니켈/금 도금층인 경우 니켈은 제1 금속도금층(251)과 몰리브덴 사이와 몰리브덴과 금 사이의 접착력을 높이기 위해 사용된다. 몰리브덴의 경우 갈륨질화물과 열팽창 계수가 근접한 금속이면서도 경도가 매우 높아 LED 소자의 형태 유지 및 소자 분리 후 패키징 및 후속 공정 시 LED 소자(200)의 견고성을 높일 수 있는 유용한 물질이다.
다음으로 도 5의 (d)에 도시된 바와 같이 LLO 공정을 통해 기판(210)을 제거한 후 건식 식각으로 u-GaN(221) 및 n-GaN(223)의 일부를 제거한 후 습식 식각으로 n-GaN(223)의 표면에 요철(261)을 형성한다.
다음으로 도 5의 (e)에 도시된 바와 같이 스트릿 영역을 커팅하면 도 5의 (f)에 도시된 바와 같이 LED 소자(200)의 제조가 완료된다.
도 6은 본 발명의 제2 실시예에 따른 수직형 LED 소자 제조 방법의 금속도금층 형성 단계를 나타내는 도면, 도 7은 도 6의 제조 방법에 따른 각 단계를 나타내는 도면이다.
도면을 참조하면 본 발명의 제2 실시예에 따른 수직형 LED 소자(300)는 도 7의 (a)를 참조하면, 기판(310)에 발광 구조물(320)이 적층되고 p-GaN층(327) 상에 p형 전극(330)이 형성되고, p-GaN층(327) 및 p형 전극(330)을 덮는 버퍼층(340)이 형성된다.
다음으로 S341과정에서 도 7의 (b)에 도시된 바와 같이 p형 전극 영역에만 제1 금속도금층(351)을 형성한다.
다음으로 S343과정에서 도 7의 (c)에 도시된 바와 같이 버퍼층(340) 및 제1 금속도금층(351) 상에 제2 금속도금층(353)을 형성한다.
제1 금속도금층(351)이 p형 전극 영역에만 형성되므로 p형 전극 영역에 대응하는 금속도금층(350)의 두께는 스트릿 영역에 대응하는 금속도금층(350)의 두께보다 더 두껍게 형성된다.
다음으로 도 7의 (d)에 도시된 바와 같이 LLO 공정을 통해 기판(310)을 제거한 후 건식 식각으로 u-GaN(321) 및 n-GaN(323)의 일부를 제거한 후 습식 식각으로 n-GaN(323)의 표면에 요철(361)을 형성한다.
다음으로 도 7의 (e)에 도시된 바와 같이 스트릿 영역을 커팅하면 도 7의 (f)에 도시된 바와 같이 LED 소자(300)의 제조가 완료된다.
도 7은 도 6의 제조 방법에 따른 각 단계를 나타내는 도면, 도 8은 본 발명의 제3 실시예에 따른 수직형 LED 소자 제조 방법의 금속도금층 형성 단계를 나타내는 도면이다.
도면을 참조하면 본 발명의 제3 실시예에 따른 수직형 LED 소자(400)는 도 9의 (a)를 참조하면, 기판(410)에 발광 구조물(420)이 적층되고 p-GaN층(427) 상에 p형 전극(430)이 형성되고, p-GaN층(427) 및 p형 전극(430)을 덮는 버퍼층(440)이 형성된다.
다음으로 S441과정에서 도 9의 (b)에 도시된 바와 같이 버퍼층(440)의 모든 영역에 제1 금속도금층(451)을 형성한다.
다음으로 S443과정에서 도 9의 (c)에 도시된 바와 같이 제1 금속도금층(451) 중 스트릿 영역에 대응하는 부분을 일정 깊이로 식각한다. 식각되는 깊이는 제1 금속도금층(451) 두께의 1/10 ~ 1/2 비율로 하는 것이 바람직하다.
다음으로 S445과정에서 도 9의 (d)에 도시된 바와 같이 제1 금속도금층(451) 상의 p형 전극 영역에만 제2 금속도금층(453)을 형성한다. 이때 제2 금속도금층(453)은 도금되지 않아야 할 영역에 부도체를 코팅하여 선택적으로 도금하는 공정에 의해 형성될 수 있다.
이때에는 p형 전극 영역에 제1 및 제2 금속도금층(451, 453)이 형성되고 스트릿 영역에는 제1 금속도금층(451)만 형성므로 p형 전극 영역에 대응하는 금속도금층(450)의 두께는 스트릿 영역에 대응하는 금속도금층(450)의 두께보다 더 두껍게 형성된다.
다음으로 도 9의 (e)에 도시된 바와 같이 LLO 공정을 통해 기판(410)을 제거한 후 건식 식각으로 u-GaN(421) 및 n-GaN(423)의 일부를 제거한 후 습식 식각으로 n-GaN(323)의 표면에 요철(361)을 형성한다.
다음으로 도 9의 (f)에 도시된 바와 같이 스트릿 영역을 커팅하면 도 9의 (g)에 도시된 바와 같이 LED 소자(400)의 제조가 완료된다.
결과적으로 본 발명의 금속도금층을 갖는 수직형 LED 소자 및 그 제조 방법은 발광 구조물의 버퍼층 상에 p형 전극 영역에 대응하는 금속도금층보다 스트릿 영역에 대응하는 금속도금층의 두께를 얇게 형성한다. 스트릿 영역에 대응하는 금속도금층의 두께는 기판 제거 시 발광 구조물에 크랙(crack)이 발생하지 않도록 지지할 수 있는 최소의 두께를 가지며 이 두께는 단위 LED 소자 분리 시 용이하게 커팅할 수 있는 최대의 두께가 되는 것이 바람직하다.
따라서, 본 발명의 금속도금층을 갖는 수직형 LED 소자 및 그 제조 방법은 기판 제거 시 강한 레이저의 충격에 발광 구조물을 지지할 수 있고 LED 소자 분리를 가능하게 하는 효과가 있다.
이상에서, 본 발명의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
100 : 수직형 LED 소자 110 : 기판
120 : 발광 구조물 121 : u-GaN
123 : n-GaN 125 : 활성층
127 : p-GaN 130 : p형 전극
140 : 버퍼층 150 : 금속도금층
160 : n형 전극 251 : 제1 금속도금층
253 : 제2 금속도금층

Claims (15)

  1. n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물;
    상기 발광 구조물의 p-GaN층 상에 형성된 p형 전극;
    상기 p-GaN층 및 상기 p형 전극 상에 형성되는 금속도금층; 및
    상기 발광 구조물의 n-GaN층 상에 형성된 n형 전극;
    을 포함하는 금속도금층을 갖는 수직형 엘이디 소자.
  2. 제1항에 있어서,
    상기 p-GaN층 및 상기 p형 전극을 덮고 상부가 평평하게 형성된 버퍼층;
    을 더 포함하는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자.
  3. 제2항에 있어서,
    상기 금속도금층은,
    상기 버퍼층 상에 형성되는 제1 금속도금층; 및
    상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 형성되는 제2 금속도금층;
    을 포함하는 금속도금층을 갖는 수직형 엘이디 소자.
  4. 제2항에 있어서,
    상기 금속도금층은,
    상기 버퍼층 상의 상기 p형 전극에 대응하는 영역에 형성되는 제1 금속도금층; 및
    상기 버퍼층 및 상기 제1 금속도금층 상에 형성되는 제2 금속도금층;
    을 포함하는 금속도금층을 갖는 수직형 엘이디 소자.
  5. 제2항에 있어서,
    상기 금속도금층은,
    상기 버퍼층 상에 형성되며, 상기 스트릿 영역의 상부면이 일정 깊이 식각된 제1 금속도금층; 및
    상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 형성되는 제2 금속도금층;
    을 포함하는 금속도금층을 갖는 수직형 엘이디 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 금속도금층은,
    상기 p형 전극을 제외한 스트릿 영역(street area)에 대응하는 영역의 두께가 상기 p형 전극에 대응하는 영역의 두께보다 얇게 형성되는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 금속도금층은 구리(Cu)층 또는 니켈(Ni)층이고,
    상기 제2 금속도금층은 구리(Cu)/금(Au)층, 니켈(Ni)/금(Au)층, 구리(Cu)/니켈(Ni)/금(Au)층, 니켈(Ni)/구리(Cu)/금(Au)층, 니켈(Ni)/몰리브덴(Mo)/니켈(Ni)/금(Au)층 중 선택된 어느 하나인 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자.
  8. 제7항에 있어서,
    상기 n-GaN층의 상기 n형 전극이 형성되지 않는 표면에는 요철이 형성되는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자.
  9. 기판 상에 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물을 형성하는 제1 단계;
    상기 발광 구조물의 p-GaN층 상에 p형 전극을 형성하는 제2 단계;
    상기 p-GaN층 및 상기 p형 전극 상에 금속도금층을 형성하는 제3 단계;
    레이저 리프트 오프(Laser Lift-Off; LLO) 공정을 통해 상기 기판을 제거하는 제4 단계;
    상기 n-GaN층 상의 상기 p형 전극과 대응하는 위치에 각각 n형 전극을 형성하는 제5 단계; 및
    상기 p형 전극 및 n형 전극이 포함되도록 커팅하여 각각 단위 LED 소자로 분리하는 제6 단계;
    를 포함하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
  10. 제9항에 있어서,
    상기 제2 단계에서,
    상기 p형 전극을 형성한 후, 상기 p-GaN층 및 상기 p형 전극을 덮도록 상부가 평평한 버퍼층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
  11. 제10항에 있어서,
    상기 제3 단계에서,
    상기 버퍼층 상에 제1 금속도금층을 형성하는 단계; 및
    상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 제2 금속도금층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
  12. 제10항에 있어서,
    상기 제3 단계에서,
    상기 버퍼층 상의 상기 p형 전극에 대응하는 영역에 제1 금속도금층을 형성하는 단계; 및
    상기 버퍼층 및 상기 제1 금속도금층 상에 제2 금속도금층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
  13. 제10항에 있어서,
    상기 제3 단계는,
    상기 버퍼층 상에 제1 금속도금층을 형성하는 단계;
    상기 p형 전극에 대응하는 영역을 제외한 상기 제1 금속도금층의 상부면을 일정 깊이 식각하는 단계; 및
    상기 제1 금속도금층 상의 상기 p형 전극에 대응하는 영역에 제2 금속층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서,
    상기 제4 단계에서,
    상기 기판을 제거한 후, 상기 n-GaN층의 상기 n형 전극이 형성되지 않는 표면에 요철을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
  15. 제14항에 있어서,
    상기 제6 단계는,
    상기 단위 LED 소자는 레이저 스크라이빙(laser scribing) 또는 휠 커팅에 의해 분리되는 것을 특징으로 하는 금속도금층을 갖는 수직형 엘이디 소자 제조 방법.
KR1020100074265A 2010-07-30 2010-07-30 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법 KR101163021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074265A KR101163021B1 (ko) 2010-07-30 2010-07-30 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074265A KR101163021B1 (ko) 2010-07-30 2010-07-30 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120012231A true KR20120012231A (ko) 2012-02-09
KR101163021B1 KR101163021B1 (ko) 2012-07-10

Family

ID=45836217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074265A KR101163021B1 (ko) 2010-07-30 2010-07-30 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101163021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129686A1 (ko) * 2013-02-21 2014-08-28 한국교통대학교산학협력단 휴대가 가능한 전기레인지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207981A (ja) 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
KR100774198B1 (ko) 2006-03-16 2007-11-08 엘지전자 주식회사 수직형 발광 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129686A1 (ko) * 2013-02-21 2014-08-28 한국교통대학교산학협력단 휴대가 가능한 전기레인지

Also Published As

Publication number Publication date
KR101163021B1 (ko) 2012-07-10

Similar Documents

Publication Publication Date Title
TWI487133B (zh) 經粗化之高折射率索引層／用在高光提取之發光二極體
TWI532211B (zh) 半導體發光裝置及其製造方法
US8791480B2 (en) Light emitting device and manufacturing method thereof
US20080048206A1 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
JP2012256918A (ja) 窒化物系半導体発光素子及びその製造方法
US8120042B2 (en) Semiconductor light emitting device
KR100992657B1 (ko) 반도체 발광소자 및 그 제조방법
CN101771123B (zh) 半导体发光器件
KR100865754B1 (ko) 수직구조 질화물계 반도체 발광소자 및 그 제조방법
JP2015082612A (ja) 窒化物発光素子および窒化物発光素子の製造方法
KR101040012B1 (ko) 반도체 소자 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR100663016B1 (ko) 수직형 발광 다이오드 및 그 제조방법
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
KR101014136B1 (ko) 반도체 발광소자 및 그 제조방법
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101220407B1 (ko) 반도체 발광 소자
KR101163021B1 (ko) 금속도금층을 갖는 수직형 엘이디 소자 및 그 제조 방법
KR101382783B1 (ko) 반도체 발광소자 및 그 제조방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법
KR101340322B1 (ko) 수평형 파워 led 소자
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181231

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191230

Year of fee payment: 8

R401 Registration of restoration
R401 Registration of restoration
R401 Registration of restoration