KR20120012063A - 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치 - Google Patents

표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치 Download PDF

Info

Publication number
KR20120012063A
KR20120012063A KR1020100073951A KR20100073951A KR20120012063A KR 20120012063 A KR20120012063 A KR 20120012063A KR 1020100073951 A KR1020100073951 A KR 1020100073951A KR 20100073951 A KR20100073951 A KR 20100073951A KR 20120012063 A KR20120012063 A KR 20120012063A
Authority
KR
South Korea
Prior art keywords
transistor
electrically connected
electrode
driving electrode
driving
Prior art date
Application number
KR1020100073951A
Other languages
English (en)
Other versions
KR101701234B1 (ko
Inventor
윤선태
박기수
박재병
심문기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100073951A priority Critical patent/KR101701234B1/ko
Priority to US13/010,735 priority patent/US8947466B2/en
Publication of KR20120012063A publication Critical patent/KR20120012063A/ko
Application granted granted Critical
Publication of KR101701234B1 publication Critical patent/KR101701234B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

표시 패널은 제1 기판 및 제2 기판을 포함할 수 있다. 제1 기판은 화소 영역에 개구홀이 형성된 광차단층을 포함한다. 제2 기판은 제1 트랜지스터, 제2 트랜지스터, 제1 구동 전극, 제2 구동 전극 및 셔터를 포함한다. 제1 트랜지스터는 로우 레벨의 게이트 신호에 응답하여 턴-온 된다. 제1 트랜지스터와 전기적으로 연결되고 로우 레벨의 게이트 신호에 응답하여 턴-온 된다. 제1 구동 전극은 제1 트랜지스터와 전기적으로 연결된다. 제2 구동 전극은 제2 트랜지스터와 전기적으로 연결된다. 셔터는 제1 및 제2 구동 전극들에 인가된 전압에 따라 제1 또는 제2 구동전극 측으로 이동하여 개구홀을 개방 또는 폐쇄한다. 이에 따라, 표시 패널의 생산수율 및 개구율을 향상시킬 수 있다.

Description

표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치{DISPLAY PANEL, METHOD OF DRIVING THE DISPLAY PANEL AND DISPLAY DEVICE PERFORMING THE METHOD}
본 발명은 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 보다 상세하게는 기계적으로 작동되는 셔터를 통해 광을 조절하는 표시 패널 및 이의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.
일반적으로 표시장치는 입력 장치를 이용해 입력된 내용을 확인 및 편집할 수 있게 해주는 장치로서, 음극선관, 액정 표시장치(LCD: Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 전계방출형 표시장치(FED: Field Emission Display) 등의 표시장치가 사용되고 있다.
디스플레이 분야에서 최근 신규 모드를 적용하려는 연구가 점차 확대되어가고 있다. 상기 LCD, 상기 PDP 등에 이어 차세대 표시장치로 인식되어가고 있는 유기전계 발광 표시장치(OLED: organic light emitting display)가 일부 상용화되었다. 최근에는 높은 광 이용 효율 및 고속 스위칭 특성을 장점으로 하는 마이크로 전자기계 소자(MEMS: Micro Electro-Mechanical System)를 기반으로 하는 표시장치에 대한 관심이 높아지고 있다.
상기 MEMS를 기반으로 한 표시장치는 적어도 하나의 개구부를 포함하는 광차단층이 형성된 제1 기판, 적어도 하나의 개구부가 형성된 디지털 마이크로 셔터(DMS: Digital Micro Shutter)를 포함하는 셔터 어셈블리를 포함하는 제2 기판을 포함한다. 상기 MEMS를 기반으로 한 표시장치는 상기 DMS를 상기 제2 기판에 대해 평행한 수평방향으로 이동시켜 상기 광차단층의 개구부와 상기 DMS의 개구부를 얼라인 시키거나, 상기 광차단층의 개구부와 상기 DMS의 개구부를 미스 얼라인 시키는 방식으로 광원으로부터 출사되는 광의 투과 또는 차단시키고 있다. 예를 들면, 상기 광차단층의 개구부와 상기 DMS의 개구부가 일치하는 경우 상기 광원으로부터 출사된 광은 투과되고, 상기 광차단층의 개구부와 상기 DMS의 개구부가 미스 얼라인 되는 경우 상기 광원으로부터 출사된 광은 차단된다.
그런데, 상기와 같이 상기 DMS를 수평 방향으로 이동시키기 위해서는 복수의 신호라인들 및 복수의 스위칭 소자들이 요구되며, 상기 신호라인들의 수 및 상기 스위칭 소자들의 수가 증가하는 경우 개구율이 낮아지게 된다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 간단한 구조로 개구율을 향상시킬 수 있는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 데 적합한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은, 제1 기판 및 제2 기판을 포함할 수 있다. 상기 제1 기판은 화소 영역에 개구홀이 형성된 광차단층을 포함한다. 상기 제2 기판은 제1 트랜지스터, 제2 트랜지스터, 제1 구동 전극, 제2 구동 전극 및 셔터를 포함할 수 있다. 상기 제1 트랜지스터는 로우 레벨의 게이트 신호에 응답하여 턴-온 된다. 상기 제1 트랜지스터와 전기적으로 연결되고 로우 레벨의 게이트 신호에 응답하여 턴-온 된다. 상기 제1 구동 전극은 상기 제1 트랜지스터와 전기적으로 연결된다. 상기 제2 구동 전극은 상기 제2 트랜지스터와 전기적으로 연결된다. 상기 셔터는 상기 제1 및 제2 구동 전극들에 인가된 전압에 따라 상기 제1 또는 제2 구동전극 측으로 이동하여 상기 개구홀을 개방 또는 폐쇄한다.
본 발명의 실시예에서, 상기 제2 기판은 상기 제1 트랜지스터와 전기적으로 연결된 스토리지 커패시터를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 제2 기판은 상기 제1 트랜지스터에 데이터 신호를 전송하는 데이터 라인 및 상기 제1 트랜지스터에 게이트 신호를 전송하는 게이트 라인을 더 포함하고, 상기 제1 트랜지스터는 상기 게이트 라인과 전기적으로 연결된 제어 전극, 상기 데이터 라인에 연결된 입력 전극 및 상기 제1 구동 전극과 전기적으로 연결된 출력 전극을 포함할 수 있다.
본 발명의 실시예에서, 상기 제2 기판은 상기 제2 트랜지스터에 펄스신호를 전송하는 펄스 신호 라인을 더 포함하고, 상기 제2 트랜지스터는 상기 제1 트랜지스터의 상기 출력 전극과 전기적으로 연결된 제어 전극, 상기 펄스 신호 라인과 전기적으로 연결된 입력 전극 및 상기 제2 구동 전극과 전기적으로 연결된 출력 전극을 포함할 수 있다.
본 발명의 실시예에서, 상기 제2 기판은 상기 제2 트랜지스터에 직류전압을 전송하는 직류전압 라인을 더 포함하고, 상기 제2 트랜지스터는 상기 제1 트랜지스터의 상기 출력 전극과 전기적으로 연결된 제어 전극, 상기 직류전압 라인과 전기적으로 연결된 입력 전극 및 상기 제2 구동 전극과 전기적으로 연결된 출력 전극을 포함할 수 있다.
본 발명의 실시예에서, 상기 제2 기판은 상기 제2 구동 전극과 전기적으로 연결되어 상기 제2 구동 전극에 인가된 상기 직류전압을 다운시키는 제3 트랜지스터를 더 포함할 수 있다.
본 발명의 실시예에서, 제3 트랜지스터는 제어전압을 수신하는 제어 전극, 상기 제2 구동 전극과 전기적으로 연결된 입력전극 및 공통전압 라인과 전기적으로 연결된 출력 전극을 포함할 수 있다.
본 발명의 다른 실시예에서, 제3 트랜지스터는 상기 게이트 라인과 전기적으로 연결된 제어 전극, 상기 제2 구동 전극과 전기적으로 연결된 입력전극 및 공통전압 라인과 전기적으로 연결된 출력 전극을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 기계적으로 작동되는 셔터를 이용하여 입사되는 광을 조절하여 영상을 표시하는 표시 패널의 구동 방법에 있어서, 로우 레벨의 게이트 신호에 응답하여 턴-온 되는 제1 트랜지스터를 통해 제1 구동 전극에 하이 레벨의 데이터 신호를 인가한다. 상기 하이 레벨의 데이터 신호에 응답하여, 상기 제1 트랜지스터 및 제2 구동 전극과 전기적으로 연결된 제2 트랜지스터를 턴-오프 시킨다. 상기 제1 및 제2 구동 전극들 사이에 배치된 상기 셔터를 상기 제1 구동 전극 측으로 이동시켜 입사되는 광을 투과시킨다.
본 발명의 실시예에서, 상기 제1 트랜지스터가 턴-온된 상태에서 로우 레벨의 데이터 신호가 인가되면 상기 제1 구동 전극에 전위가 로우 레벨로 전환된다. 상기 로우 레벨의 데이터 신호에 응답하여 상기 제2 트랜지스터가 턴-온되면 상기 제2 구동 전극에 하이 레벨의 신호가 인가된다. 상기 셔터를 상기 제2 구동 전극 측으로 이동시켜 입사되는 광을 차단시킨다.
본 발명의 실시예에서, 상기 제2 트랜지스터는 상기 로우 레벨의 데이터 신호에 응답하여 입력신호로서 펄스 신호를 수신할 수 있다.
본 발명의 실시예에서, 상기 제2 트랜지스터는 상기 로우 레벨의 데이터 신호에 응답하여 입력신호로서 하이 레벨의 직류전압을 수신할 수 있다.
본 발명의 실시예에서, 상기 제2 구동 전극에 상기 하이 레벨의 직류전압이 인가된 상태에서 상기 제2 구동 전극과 전기적으로 연결된 제3 트랜지스터에 로우 레벨의 제어전압이 수신되면, 상기 제3 트랜지스터를 통해 상기 제2 구동 전극에 인가된 전압을 다운시킬 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 광원부 및 표시 패널을 포함할 수 있다. 상기 광원부는 광을 발생한다. 상기 표시 패널은 제1 기판 및 제2 기판을 포함할 수 있다. 상기 제1 기판은 화소 영역에 개구홀이 형성된 광차단층을 포함할 수 있다. 상기 제2 기판은 제1 트랜지스터, 제2 트랜지스터, 제1 구동 전극, 제2 구동 전극 및 셔터를 포함할 수 있다. 상기 제1 트랜지스터는 로우 레벨의 게이트 신호에 응답하여 턴-온 된다. 상기 제2 트랜지스터는 상기 제1 트랜지스터와 전기적으로 연결되고 로우 레벨의 게이트 신호에 응답하여 턴-온 된다. 상기 제1 구동 전극은 상기 제1 트랜지스터와 전기적으로 연결된다. 상기 제2 구동 전극은 상기 제2 트랜지스터와 전기적으로 연결된다. 상기 셔터는 상기 제1 및 제2 구동 전극들에 인가된 전압에 따라 상기 제1 또는 제2 구동전극 측으로 이동하여 상기 광원부로부터 발생된 광을 투과 또는 차단시킨다.
본 발명의 실시예에서, 상기 광원부는 제1 컬러 광, 제2 컬러 광 및 제3 컬러 광을 발생하는 복수의 광원을 포함할 수 있다. 상기 광원부는 한 프레임을 제1, 제2 및 제3 서브 필드들로 분할하고, 상기 제1 내지 제3 서브 필드 동안 제1, 제2 및 제3 컬러 광을 순차적으로 발생할 수 있다.
이러한 표시 패널, 이의 구동 방법 및 이를 수행하는 표시 장치에 의하면, 광을 조절하는 셔터를 구동하기 위한 스위칭 소자 및 신호 라인의 수를 줄일 수 있으므로 개구율을 향상시킬 수 있다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 단면도이다.
도 2는 도 1에 도시된 표시 패널의 등가 회로도이다.
도 3은 도 2에 도시된 셔터 어셈블리의 평면도이다.
도 4는 도 2에 도시된 표시 패널의 구동 방법을 설명하기 위한 파형도들이다.
도 5는 본 발명의 실시예 2에 따른 표시 패널의 등가 회로도이다.
도 6은 도 5에 도시된 표시 패널의 구동 방법을 설명하기 위한 파형도들이다.
도 7은 본 발명의 실시예 3에 따른 표시 패널의 등가 회로도이다.
도 8은 도 7에 도시된 표시 패널의 구동 방법을 설명하기 위한 파형도들이다.
이하, 도면들을 참조하여 본 발명의 표시 장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치(500)는 표시 패널(300) 및 백라이트 유닛(400)을 포함한다.
상기 표시 패널(300)은 제1 기판(100) 및 상기 제1 기판(100)과 대향하는 제2 기판(200)을 포함한다.
상기 제1 기판(100)은 제1 베이스 기판(101) 및 광차단층(110)을 포함할 수 있다.
상기 제1 베이스 기판(101)은 투명한 절연성 물질로 형성될 수 있다.
상기 광차단층(110)은 상기 제1 베이스 기판(101) 위에 형성된다. 상기 광차단층(110)은 상기 제2 기판(200)을 통해 입사된 광을 차단 또는 흡수하여 불필요한 반사광으로 인해 상기 표시 패널(300)의 대비비가 저하되는 것을 방지한다. 상기 광차단층(110)은 화소 영역에 형성된 개구홀(112)을 포함한다. 상기 백라이트 유닛(400)으로부터 출사되는 광은 상기 개구홀(112)을 통해 상기 제2 기판(200)으로 제공된다.
상기 제2 기판(200)은 제2 베이스 기판(201), 구동소자(210), 절연층(220) 및 셔터 어셈블리(240)를 포함할 수 있다.
상기 제2 베이스 기판(201)은 투명한 절연성 물질로 형성될 수 있다.
상기 구동소자(210)는 상기 제2 베이스 기판(201) 위에 형성된다. 상기 구동소자(210)는 복수의 신호 라인들(미도시)과 전기적으로 연결될 수 있다. 상기 구동소자(210)는 상기 셔터 어셈블리(240)를 구동하기 위한 신호를 제공하는 소자로서, 스위칭 소자(미도시) 및 커패시터(미도시) 등을 포함할 수 있다. 상기 스위칭 소자는 로우 레벨의 게이트 신호에 응답하여 턴-온 되는 PMOS 트랜지스터일 수 있다.
상기 절연층(220)은 상기 구동소자(210) 및 상기 신호 라인들이 형성된 상기 제2 베이스 기판(201) 위에 형성된다.
상기 셔터 어셈블리(240)는 상기 절연층(220)이 형성된 상기 제2 베이스 기판(201) 위에 형성될 수 있다. 상기 셔터 어셈블리(240)는 디지털 마이크로 셔터(DMS: Digital Micro Shutter)(242), 상기 DMS(242)의 양측에 각각 배치되어 상기 DMS(242)를 좌, 우측으로, 즉 상기 제2 베이스 기판(201)과 평행한 수평방향으로 이동시키는 제1 전극부(244) 및 제2 전극부(246)를 포함한다. 상기 DMS(242)는 적어도 하나의 개구부(미도시)를 포함한다. 상기 DMS(242)는 상기 광차단층(110)의 개구홀(112)을 개방하거나 폐쇄한다. 상기 광차단층(110)의 상기 개구홀(112)이 개방되는 경우 상기 백라이트 유닛(400)으로부터 출사된 광은 투과되고, 상기 개구홀(112)이 폐쇄되는 경우 상기 백라이트 유닛(400)으로부터 출사된 광은 차단된다.
상기 표시 패널(300)은 상기 제1 기판(100)과 상기 제2 기판(200) 사이에 게재되는 절연성 유체(250)를 더 포함할 수 있다. 예를 들면, 상기 절연성 유체(250)는 오일(oil)일 수 있다.
상기 백라이트 유닛(400)은 광원부(410) 및 도광판(420)을 포함한다.
상기 광원부(410)는 상기 도광판(420)에 광을 출사한다. 상기 광원부(410)는 제1 컬러 광, 제2 컬러 광 및 제3 컬러 광을 발생하는 복수의 컬러 광원들을 포함할 수 있다. 예를 들면, 상기 컬러 광원들은 레드 발광 다이오드, 그린 발광 다이오드 및 블루 발광 다이오드를 포함할 수 있다. 상기 광원부(410)는 한 프레임을 제1 서브 필드, 제2 서브 필드 및 제3 서브 필드로 분할하고, 상기 제1 내지 제3 서브 필드 동안 상기 제1 내지 제3 컬러 광을 순차적으로 발생한다.
상기 도광판(420)은 상기 표시 패널(300)의 상기 제1 기판(100) 하부에 배치된다. 상기 도광판(420)은 플레이트 형상을 갖고, 입광면(420a), 상기 입광면(420a)과 대향하는 대향면(420b), 상기 입광면(420a)과 상기 대향면(420b)을 연결하는 상면(420c) 및 상기 상면(420c)과 대향하는 하면(420d)을 포함할 수 있다. 상기 광원부(410)는 상기 도광판(420)의 상기 입광면(420a)에 배치된다.
상기 백라이트 유닛(400)은 반사시트(430)를 더 포함할 수 있다.
상기 반사시트(430)는 상기 도광판(420)의 하면(420d)에 배치된다. 상기 반사시트(430)는 상기 도광판(420)의 하면(420d)으로 누설되는 일부의 광을 반사시킨다.
도 2는 도 1에 도시된 표시 패널의 등가 회로도이다.
도 2를 참조하면, 상기 표시 패널은 단위 화소(P)를 포함한다. 상기 단위 화소(P)는 게이트 라인(301), 데이터 라인(302), 펄스 신호 라인(305), 공통전압 라인(307), 제1 PMOS 트랜지스터(309), 제2 PMOS 트랜지스터(311), 스토리지 커패시터(313) 및 셔터 어셈블리(240)를 포함할 수 있다.
상기 게이트 라인(301)은 상기 제1 PMOS 트랜지스터(309)에 게이트 신호를 전송한다.
상기 데이터 라인(302)은 상기 제1 PMOS 트랜지스터(309)에 데이터 신호를 전송한다.
상기 공통전압 라인(307)은 상기 스토리지 커패시터(313) 및 상기 셔터 어셈블리(240)의 DMS(242)에 공통전압을 전송한다.
상기 제1 PMOS 트랜지스터(309)는 상기 게이트 라인(301)과 전기적으로 연결된 제어 전극(이하, 게이트 전극이라 명칭 함)(GE1), 상기 데이터 라인(302)과 전기적으로 연결된 입력 전극(이하, 소스 전극이라 명칭 함)(SE1) 및 상기 셔터 어셈블리(240)의 제1 구동 전극(244b)와 전기적으로 연결된 출력 전극(이하, 드레인 전극이라 명칭 함)(DE1)을 포함한다.
상기 제2 PMOS 트랜지스터(311)는 상기 제1 PMOS 트랜지스터(309)의 드레인 전극(DE1)과 전기적으로 연결된 게이트 전극(GE2), 상기 펄스 신호 라인(305)과 전기적으로 연결된 소스 전극(SE2) 및 상기 셔터 어셈블리(240)의 제2 구동 전극(246b)과 전기적으로 연결된 드레인 전극을 포함한다.
상기 스토리지 커패시터(313)는 상기 제1 PMOS 트랜지스터(309)의 드레인 전극(DE1)과 전기적으로 연결된 제1 전극 및 상기 공통전압 라인(307)에 전기적으로 연결된 제2 전극을 포함한다. 상기 스토리지 커패시터(313)는 상기 제1 구동 전극(244b)에 인가된 전압을 한 프레임 동안 유지시킨다.
도 3은 도 2에 도시된 셔터 어셈블리에 대한 평면도이다.
도 2 및 도 3을 참조하면, 상기 셔터 어셈블리(240)는 상기 DMS(242)와 제1 전극부(244) 및 제2 전극부(246)를 포함할 수 있다.
상기 제1 전극부(244)는 제1 셔터 전극(244a)과 제1 구동 전극(244b)을 포함할 수 있다. 상기 제1 셔터 전극(244a)은 상기 DMS(242)의 일단과 연결되어 상기 DMS(242)를 2개의 제1 셔터 앵커들(245)에 기계적으로 연결하고, 상기 DMS(242)를 상기 제2 기판(200) 표면의 상부에 부유하게 지지한다. 상기 제1 구동 전극(244b)은 상기 제1 셔터 전극(244a)과 소정 간격 이격되어 위치한다. 상기 제1 구동 전극(244b)은 상기 제1 셔터 앵커들(245) 사이에 위치한 제1 구동 앵커(248)에 기계적으로 연결된다. 상기 제1 구동 전극(244b)은 상기 제1 구동 앵커(248) 및 제1 콘택부(CNT1)를 통해 상기 제1 PMOS 트랜지스터(309)의 드레인 전극(DE1)과 전기적으로 연결된다.
상기 제2 전극부(246)는 제2 셔터 전극(246a)과 제2 구동 전극(246b)을 포함할 수 있다.
상기 제2 셔터 전극(246a)은 상기 DMS(242)의 일단과 연결되어 상기 DMS(242)를 2개의 제2 셔터 앵커들(247)에 기계적으로 연결하고, 상기 DMS(242)를 상기 제2 기판(200) 표면의 상부에 부유하게 지지한다. 상기 제2 구동 전극(246b)은 상기 제2 셔터 전극(246a)과 인접하게 위치하고 상기 제2 셔터 앵커들(247) 사이에 위치한 제2 구동 앵커(249)에 기계적으로 연결된다. 상기 제2 구동 전극(246b)은 상기 제2 구동 앵커(249) 및 제2 콘택부(CNT2)를 통해 상기 제1 PMOS 트랜지스터(309)의 드레인 전극(DE1)과 전기적으로 연결된다. 상기 제1 및 제2 셔터 전극들(244a, 246a)은 상기 제1 및 제2 셔터 앵커들(245, 247)과 제3 콘택부들(CNT3)를 통해 상기 공통전압 라인(307)과 전기적으로 연결된다. 상기 DMS(242)는 상기 제1 및 제2 셔터 전극들(244a, 246a)을 통해 상기 공통전압 라인(307)과 전기적으로 연결되어 공통전압을 인가 받는다.
상기 DMS(242)는 상기 제1 및 제2 구동 전극들(244b, 246b)에 인가된 전압에 따라 상기 제1 구동 전극(244b)측 또는 상기 제2 구동 전극(246b)측으로 수평 이동된다. 예를 들면, 상기 제1 구동 전극(244b)에 인가된 전압의 레벨이 상기 제2 구동 전극(246b)에 인가된 전압의 레벨보다 큰 경우, 상기 DMS(242)는 상기 제1 구동 전극(244b)측으로 이동된다. 한편, 상기 제2 구동 전극(246b)에 인가된 전압의 레벨이 상기 제1 구동 전극(244b)에 인가된 전압의 레벨보다 큰 경우, 상기 DMS(242)는 상기 제2 구동 전극(246b)측으로 이동된다.
도 4는 도 2에 도시된 표시 패널의 구동 방법을 설명하기 위한 파형도들이다.
도 4의 파형도들은 게이트 신호(Gm), 데이터 신호(Dm), 펄스 신호(Vplus), 셔터 어셈블리의 제1 구동 전극의 출력신호(Vout1) 및 상기 셔터 어셈블리의 제2 구동 전극의 출력신호(Vout2)에 대한 파형도이다.
도 2 및 도 4를 참조하면, 상기 게이트 라인(301)에 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되면, 상기 제1 PMOS 트랜지스터(309)는 턴-온(turn-on) 된다. 상기 제1 구동 전극(244b)에는 상기 데이터 라인(302)으로부터 전송되는 하이 레벨(VDD)의 데이터 신호(Dm)가 인가된다. 상기 스토리지 커패시터(313)는 상기 제1 구동 전극(244b)에 인가된 전압을 한 프레임 동안 유지시킨다. 상기 제2 PMOS 트랜지스터(311)의 게이트 전극(GE2)에 상기 하이 레벨(VDD)의 데이터 신호(Dm)가 인가되면, 상기 제2 PMOS 트랜지스터(311)는 턴-오프(turn-off) 된다. 따라서, 상기 DMS(242)는 상기 제1 구동 전극(244b)측으로 이동된다.
상기 DMS(242)가 상기 제1 구동 전극(244b)측으로 이동한 상태는 상기 광차단층(110)의 개구홀(112)과 상기 DMS(242)의 개구부(242a)가 일치되어 광이 투과되는 "셔터 개방 상태" 또는 상기 광차단층(110)의 개구홀(112)과 상기 DMS(242)의 개구부(242a)가 어긋나 광이 차단되는 "셔터 폐쇄 상태"가 될 수 있다. 이하에서는 설명의 편의를 위하여, 상기 DMS(242)가 상기 제1 구동 전극(244b)측으로 이동된 상태를 상기 셔터 개방 상태로 지칭하고, 상기 DMS(242)가 상기 제2 구동 전극(246b)측으로 이동된 상기 셔터 폐쇄 상태로 지칭하기로 한다.
두 번째 프레임에서, 상기 게이트 라인(301)에 상기 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되어 상기 제1 PMOS 트랜지스터(309)가 턴-온 되더라도, 상기 데이터 라인(302)에 로우 레벨(VOFF)의 데이터 신호(Dm)가 인가되므로, 상기 제1 구동 전극(244b)에는 로우 레벨(VOFF)의 전압이 인가된다. 상기 제2 PMOS 트랜지스터(311)의 게이트 전극(GE2)에 상기 로우 레벨(VOFF)의 데이터 신호(Dm)가 게이트 전압으로 인가되어 상기 제2 PMOS 트랜지스터(311)가 턴-온되면, 상기 제2 구동 전극(246b)에는 상기 하이 레벨(VDD)의 펄스 신호(Vpuls)에 대응하는 전압이 인가된다. 따라서, 상기 DMS(242)는 상기 제2 구동 전극(246b)측으로 이동되어 상기 셔터 폐쇄 상태가 된다. 상기 제2 구동 전극(246b)에 인가된 상기 전압은 상기 펄스 신호(Vpuls)가 상기 하이 레벨(VDD)에서 로우 레벨(VOFF)로 전환되는 시점에 상기 로우 레벨(VOFF)의 상기 펄스 신호(Vpuls)에 대응하는 전압으로 다운된다.
본 실시예에 따르면, 상기 DMS(242)를 구동시키기 위한 회로 구성이 간단하므로 개구율을 향상시킬 수 있다.
도 5는 본 발명의 실시예 2에 따른 표시 패널에 대한 등가 회로도이다.
본 실시예에 따른 표시 장치는 표시 패널을 제외하고는, 도 1에 도시된 실시예 1에 따른 표시 장치(500)와 실질적으로 동일하므로, 상기 표시 패널을 제외한 나머지 구성에 대해서는 도 1을 참조한다. 또한, 본 실시예에 따른 표시 패널의 단위 화소는 제2 PMOS 트랜지스터(312), 직류전압 라인(306), 제어전압 라인(315) 및 제3 PMOS 트랜지스터(317)를 제외하고는 실시예 1에 따른 표시 패널의 단위 화소와 실질적으로 동일하므로, 동일한 구성요소에는 동일한 참조 부호를 부여하고, 중복되는 부분은 생략한다.
도 5를 참조하면, 본 실시예에 따른 표시 패널의 단위 화소(P)는 게이트 라인(301), 데이터 라인(302), 직류전압 라인(306), 공통전압 라인(307), 제어전압 라인(315), 제1 PMOS 트랜지스터(309), 제2 PMOS 트랜지스터(312), 제3 PMOS 트랜지스터(317), 셔터 어셈블리(240) 및 스토리지 커패시터(313)를 포함할 수 있다.
상기 제어전압 라인(315)은 상기 제3 PMOS 트랜지스터(317)에 제어전압을 전송한다.
상기 제1 PMOS 트랜지스터(309)는 상기 게이트 라인(301)과 전기적으로 연결된 게이트 전극(GE1), 상기 데이터 라인(302)과 전기적으로 연결된 소스 전극(SE1) 및 상기 스토리지 커패시터(313)의 제1 전극과 전기적으로 연결된 드레인 전극(DE1)을 포함한다.
상기 제2 PMOS 트랜지스터(312)는 상기 제1 PMOS 트랜지스터(309)의 드레인 전극과 전기적으로 연결된 게이트 전극(GE2), 상기 직류전압 라인(306)과 전기적으로 연결된 소스 전극(SE2) 및 상기 셔터 어셈블리(240)의 상기 제2 구동 전극(246b)와 전기적으로 연결된 드레인 전극(DE2)을 포함한다.
상기 제3 PMOS 트랜지스터(317)는 상기 제어전압 라인(315)과 전기적으로 연결된 게이트 전극(GE3), 상기 제2 PMOS 트랜지스터(312)의 드레인 전극과 전기적으로 연결된 소스 전극(SE3), 상기 공통전압 라인(307)에 전기적으로 연결된 드레인 전극(DE3)을 포함한다. 상기 제3 PMOS 트랜지스터(317)는 로우 레벨의 상기 제어전압이 수신되는 경우 턴-온 되며, 상기 제2 구동 전극(246b)에 연결된 전압을 상기 공통전압의 레벨로 다운시킨다.
상기 셔터 어셈블리(240)는 도 3에 도시된 셔터 어셈블리(240)와 실질적으로 동일하므로, 중복되는 설명은 생략한다. 상기 셔터 어셈블리(240)는 상기 제1 PMOS 트랜지스터(309)의 드레인 전극(DE1)과 전기적으로 연결된 제1 구동 전극(244b), 상기 제2 PMOS 트랜지스터(312)의 드레인 전극(DE2)과 전기적으로 연결된 제2 구동 전극(246b) 및 상기 제1 및 제2 구동 전극들(244b, 246b)에 인가된 전압의 레벨에 따라 상기 제1 구동 전극(244b)측 또는 상기 제2 구동 전극(246b)측으로 이동하는 DMS(242)를 포함한다.
도 6은 도 5에 도시된 표시 패널의 구동 방법을 설명하기 위한 파형도들이다.
도 6의 파형도들은 게이트 신호(Gm), 데이터 신호(Dm), 직류전압(Vhigh), 제어전압(Vctrl), 셔터 어셈블리의 제1 구동 전극의 출력신호(Vout1) 및 상기 셔터 어셈블리의 제2 구동 전극의 출력신호(Vout2)에 대한 파형도이다.
도 5 및 도 6을 참조하면, 상기 게이트 라인(301)에 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되면, 상기 제1 PMOS 트랜지스터(309)가 턴-온(turn-on) 상태가 되므로, 상기 셔터 어셈블리(240)의 상기 제1 구동 전극(244b)에는 상기 데이터 라인(302)으로부터 전송되는 상기 하이 레벨(VDD)의 데이터 신호(Dm)가 인가된다.
상기 스토리지 커패시터(313)는 상기 제1 구동 전극(244b)에 인가된 전압을 한 프레임 동안 유지시킨다. 이에 따라, 상기 게이트 신호(Gm)가 하이 레벨로 전환되어 상기 제1 PMOS 트랜지스터(309)가 턴-오프 되더라도, 상기 제2 PMOS 트랜지스터(312)의 게이트 전극(GE2)에는 상기 스토리지 커패시터(313)에 의해 하이 레벨(VDD)의 데이터 신호(Dm)가 인가된다. 상기 제2 PMOS 트랜지스터(312)는 턴-오프 상태를 유지한다. 상기 DMS(242)는 상기 제1 구동 전극(244b)측으로 이동되어 셔터 개방 상태가 된다.
다음 프레임에서, 상기 게이트 라인(301)에 상기 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되어 상기 제1 PMOS 트랜지스터(309)가 턴-온 되면, 상기 제1 구동 전극(244b)에는 로우 레벨(VOFF)의 전압이 인가된다. 상기 제2 PMOS 트랜지스터(312)의 게이트 전극에 상기 로우 레벨(VOFF)의 데이터 신호(Dm)가 인가되어 상기 제2 PMOS 트랜지스터(312)가 턴-온 됨에 따라, 상기 제2 구동 전극(246b)에는 하이 레벨의 직류전압(Vhigh)이 인가된다. 따라서, 상기 DMS(242)는 상기 제2 구동 전극(246b)측으로 이동되어 상기 셔터 폐쇄 상태가 된다. 상기 제1 구동 전극(244b)에 인가된 전압은 상기 스토리지 커패시터(313)에 의해 한 프레임 동안 유지된다. 그러나, 상기 제2 구동 전극(246b)에 인가된 전압은 한 프레임 동안 유지되지 않는다. 즉, 상기 제2 구동 전극(246b)에 인가된 상기 전압은 상기 펄스 신호(Vpuls)가 상기 하이 레벨(VDD)에서 로우 레벨(VOFF)로 전환되는 시점에 상기 제3 PMOS 트랜지스터(317)에 의해 상기 공통전압의 레벨로 다운된다.
본 실시예에 따르면, 상기 제2 PMOS 트랜지스터(312)의 입력 신호로서 상기 직류전압을 인가함으로써, 입력 신호로서 펄스 신호를 인가하는 실시예 1의 구조 대비 전력소비를 감소시킬 수 있다.
도 7은 본 발명의 실시예 3에 따른 표시패널의 등가 회로도이다.
본 실시예에 따른 표시 장치는 표시 패널을 제외하고는, 도 1에 도시된 실시예 1에 따른 표시 장치(500)와 실질적으로 동일하므로, 상기 표시 패널을 제외한 나머지 구성에 대해서는 도 1을 참조한다. 또한, 본 실시예에 따른 표시 패널의 단위 화소는 제3 PMOS 트랜지스터(319)를 제외하고는 실시예 2에 따른 표시 패널의 단위 화소와 실질적으로 동일하므로, 동일한 구성요소에는 동일한 참조 부호를 부여하고, 중복되는 부분은 생략한다.
도 7을 참조하면, 본 실시예에 따른 표시 패널의 단위 화소(P)는 게이트 라인(301), 데이터 라인(302), 직류전압 라인(306), 공통전압 라인(307), 제1 PMOS 트랜지스터(309), 제2 PMOS 트랜지스터(312), 제3 PMOS 트랜지스터(319), 셔터 어셈블리(240) 및 스토리지 커패시터(313)를 포함할 수 있다.
상기 제3 PMOS 트랜지스터(319)는 상기 게이트 라인(301)과 전기적으로 연결된 게이트 전극(GE3), 상기 제2 PMOS 트랜지스터(312)의 드레인 전극(DE2)과 전기적으로 연결된 소스 전극(SE3), 상기 공통전압 라인(307)과 전기적으로 연결된 드레인 전극(DE3)을 포함한다. 상기 제3 PMOS 트랜지스터(319)는 로우 레벨(VOFF)의 상기 게이트 신호(Gm)가 수신되는 경우 턴-온 되며, 상기 제2 구동 전극(246b)에 인가된 전압을 상기 공통전압의 레벨로 다운시킨다.
상기 셔터 어셈블리(240)는 도 3에 도시된 셔터 어셈블리(240)와 실질적으로 동일하므로, 중복되는 설명은 생략한다. 상기 셔터 어셈블리(240)는 상기 제1 PMOS 트랜지스터(309)의 드레인 전극(DE1)과 전기적으로 연결된 제1 구동 전극(244b), 상기 제2 PMOS 트랜지스터(312)의 드레인 전극(DE2)과 전기적으로 연결된 제2 구동 전극(246b) 및 상기 제1 및 제2 구동 전극들(244b, 246b)에 인가된 전압의 레벨에 따라 상기 제1 구동 전극(244b)측 또는 상기 제2 구동 전극(246b)측으로 이동하는 DMS(242)를 포함한다.
도 8은 도 7에 도시된 표시 패널의 구동 방법을 설명하기 위한 파형도들이다.
도 8의 파형도들은 게이트 신호(Gm), 데이터 신호(Dm), 직류전압(Vhigh), 셔터 어셈블리의 제1 구동 전극의 출력신호(Vout1) 및 상기 셔터 어셈블리의 제2 구동 전극의 출력신호(Vout2)에 대한 파형도이다.
도 7 및 도 8을 참조하면, 상기 게이트 라인(301)에 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되면, 상기 제1 PMOS 트랜지스터(309)가 턴-온(turn-on) 상태가 되므로, 상기 셔터 어셈블리(240)의 상기 제1 구동 전극(244b)에는 상기 데이터 라인(302)으로부터 전송되는 상기 하이 레벨(VDD)의 데이터 신호(Dm)가 인가된다.
상기 스토리지 커패시터(313)는 상기 제1 구동 전극(244b)에 인가된 전압을 한 프레임 동안 유지시킨다. 상기 게이트 신호(Gm)가 하이 레벨로 전환되어 상기 제1 PMOS 트랜지스터(309)가 턴-오프 되더라도, 상기 제2 PMOS 트랜지스터(312)의 게이트 전극(GE2)에는 하이 레벨(VDD)의 데이터 신호(Dm)가 게이트 전압으로 인가되므로, 상기 제2 PMOS 트랜지스터(312)는 턴-오프 된다. 이에 따라, 상기 DMS(242)는 상기 제1 구동 전극(244b)측으로 이동되어 셔터 개방 상태가 된다.
다음 프레임에서, 상기 게이트 라인(301)에 상기 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되어 상기 제1 PMOS 트랜지스터(309)가 턴-온 되면, 상기 제1 구동 전극(244b)에는 상기 데이터 라인(302)으로부터 전송되는 로우 레벨(VOFF)의 데이터 신호(Dm)가 인가된다. 상기 제2 PMOS 트랜지스터(312)의 게이트 전극에 상기 로우 레벨(VOFF)의 데이터 신호(Dm)가 인가되어 상기 제2 PMOS 트랜지스터(312)가 턴-온 됨에 따라, 상기 제2 구동 전극(246b)에는 하이 레벨의 직류전압(Vhigh)이 인가된다. 그러나, 상기 제3 PMOS 트랜지스터(319)가 상기 로우 레벨(VOFF)의 게이트 신호(Gm)에 의해 턴-온 됨에 따라 상기 제2 구동 전극(246b)에 인가된 상기 하이 레벨의 직류전압(Vhigh)은 상기 공통전압 라인(307)으로부터 전송되는 공통전압의 레벨로 다운된다. 따라서, 상기 로우 레벨(VOFF)의 게이트 신호(Gm)가 인가되고 상기 로우 레벨(VOFF)의 데이터 신호(Dm)가 인가된 경우, 상기 DMS(242)는 초기 상태, 즉 상기 제1 구동 전극(244b)측 또는 상기 제2 구동 전극(246b)측으로 이동되기 전의 상태가 될 수 있다.
본 실시예에 따르면, 상기 제2 PMOS 트랜지스터(312)의 입력 신호로서 상기 직류전압을 인가함으로써, 펄스 신호를 인가하는 실시예 1의 구조 대비 전력소비를 감소시킬 수 있다. 또한, 제3 PMOS 트랜지스터(319)의 게이트 전극(GE3)을 별도의 신호 라인이 아닌 상기 게이트 라인(301)에 연결함으로써, 신호 라인의 개수를 줄일 수 있다. 따라서, 제어전압 라인을 더 구비하는 실시예 2의 구조 대비 개구율을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면, PMOS 트랜지스터를 이용하여 표시패널의 단위화소 구동을 위한 회로를 구성할 수 있으므로, 신호 라인 및 트랜지스터의 수를 감소시킬 수 있어 생산수율 및 개구율을 향상시킬 수 있다. 또한, CMOS 트랜지스터를 이용하여 단위화소를 구성하는 구조 대비 디자인 및 공정이 단순화시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 제1 기판 200 : 제2 기판
240 : 셔터 어셈블리 242 : DMS
244a : 제1 셔터 전극 244b : 제1 구동 전극
246a : 제2 셔터 전극 246b : 제2 구동 전극
300 : 표시 패널 301 : 게이트 라인
305 : 펄스 신호 라인 307 : 제1 PMOS
309 : 제2 PMOS 311 : 스토리지 커패시터
400 : 백라이트 유닛 410 : 광원부
420 : 도광판

Claims (20)

  1. 화소 영역에 개구홀이 형성된 광차단층을 포함하는 제1 기판; 및
    로우 레벨의 게이트 신호에 응답하여 턴-온 되는 제1 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결되고 로우 레벨의 게이트 신호에 응답하여 턴-온 되는 된 제2 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결된 제1 구동 전극과, 상기 제2 트랜지스터와 전기적으로 연결된 제2 구동 전극, 및 상기 제1 및 제2 구동 전극들에 인가된 전압에 따라 상기 제1 또는 제2 구동전극 측으로 이동하여 상기 개구홀을 개방 또는 폐쇄하는 셔터를 포함하는 제2 기판을 포함하는 표시 패널.
  2. 제1항에 있어서, 상기 제2 기판은 상기 제1 트랜지스터와 전기적으로 연결된 스토리지 커패시터를 더 포함하는 것을 특징으로 하는 표시 패널.
  3. 제2항에 있어서, 상기 제2 기판은
    상기 제1 트랜지스터에 데이터 신호를 전송하는 데이터 라인; 및
    상기 제1 트랜지스터에 게이트 신호를 전송하는 게이트 라인을 더 포함하고,
    상기 제1 트랜지스터는 상기 게이트 라인과 전기적으로 연결된 제어 전극, 상기 데이터 라인에 연결된 입력 전극 및 상기 제1 구동 전극과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 제2 기판은 상기 제2 트랜지스터에 펄스신호를 전송하는 펄스 신호 라인을 더 포함하고,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 상기 출력 전극과 전기적으로 연결된 제어 전극, 상기 펄스 신호 라인과 전기적으로 연결된 입력 전극 및 상기 제2 구동 전극과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  5. 제3항에 있어서, 상기 제2 기판은 상기 제2 트랜지스터에 직류전압을 전송하는 직류전압 라인을 더 포함하고,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 상기 출력 전극과 전기적으로 연결된 제어 전극, 상기 직류전압 라인과 전기적으로 연결된 입력 전극 및 상기 제2 구동 전극과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  6. 제5항에 있어서, 상기 제2 기판은 상기 제2 구동 전극과 전기적으로 연결되어 상기 제2 구동 전극에 인가된 상기 직류전압을 다운시키는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6항에 있어서, 상기 제3 트랜지스터는 제어전압을 수신하는 제어 전극, 상기 제2 구동 전극과 전기적으로 연결된 입력전극 및 공통전압 라인과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  8. 제6항에 있어서, 상기 제3 트랜지스터는 상기 게이트 라인과 전기적으로 연결된 제어 전극, 상기 제2 구동 전극과 전기적으로 연결된 입력전극 및 공통전압 라인과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  9. 기계적으로 작동되는 셔터를 이용하여 입사되는 광을 조절하여 영상을 표시하는 표시 패널의 구동 방법에 있어서,
    로우 레벨의 게이트 신호에 응답하여 턴-온 되는 제1 트랜지스터를 통해 제1 구동 전극에 하이 레벨의 데이터 신호를 인가하는 단계;
    상기 하이 레벨의 데이터 신호에 응답하여, 상기 제1 트랜지스터 및 제2 구동 전극과 전기적으로 연결된 제2 트랜지스터를 턴-오프 시키는 단계; 및
    상기 제1 및 제2 구동 전극들 사이에 배치된 상기 셔터를 상기 제1 구동 전극 측으로 이동시켜 입사되는 광을 투과시키는 단계를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  10. 제9항에 있어서, 상기 제1 트랜지스터가 턴-온된 상태에서 로우 레벨의 데이터 신호가 인가되면 상기 제1 구동 전극에 전위가 로우 레벨로 전환되는 단계;
    상기 로우 레벨의 데이터 신호에 응답하여 상기 제2 트랜지스터가 턴-온되면 상기 제2 구동 전극에 하이 레벨의 신호가 인가되는 단계; 및
    상기 셔터를 상기 제2 구동 전극 측으로 이동시켜 입사되는 광을 차단시키는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  11. 제10항에 있어서, 상기 제2 트랜지스터는 상기 로우 레벨의 데이터 신호에 응답하여 입력신호로서 펄스 신호를 수신하는 것을 특징으로 하는 표시 패널의 구동 방법.
  12. 제10항에 있어서, 상기 제2 트랜지스터는 상기 로우 레벨의 데이터 신호에 응답하여 입력신호로서 하이 레벨의 직류전압을 수신하는 것을 특징으로 하는 표시 패널의 구동 방법.
  13. 제12항에 있어서, 상기 제2 구동 전극에 상기 하이 레벨의 직류전압이 인가된 상태에서 상기 제2 구동 전극과 전기적으로 연결된 제3 트랜지스터에 로우 레벨의 제어전압이 수신되면, 상기 제3 트랜지스터를 통해 상기 제2 구동 전극에 인가된 전압을 다운시키는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  14. 광을 발생하는 광원부; 및
    화소 영역에 개구홀이 형성된 광차단층을 포함하는 제1 기판, 및 로우 레벨의 게이트 신호에 응답하여 턴-온 되는 제1 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결되고 로우 레벨의 게이트 신호에 응답하여 턴-온 되는 된 제2 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결된 제1 구동 전극과, 상기 제2 트랜지스터와 전기적으로 연결된 제2 구동 전극, 및 상기 제1 및 제2 구동 전극들에 인가된 전압에 따라 상기 제1 또는 제2 구동전극 측으로 이동하여 상기 광원부로부터 발생된 광을 투과 또는 차단시키는 셔터를 포함하는 제2 기판을 포함하는 표시 패널을 포함하는 표시 장치.
  15. 제14항에 있어서, 상기 광원부는 제1 컬러 광, 제2 컬러 광 및 제3 컬러 광을 발생하는 복수의 광원을 포함하고,
    상기 광원부는 한 프레임을 제1, 제2 및 제3 서브 필드들로 분할하고, 상기 제1 내지 제3 서브 필드 동안 제1, 제2 및 제3 컬러 광을 순차적으로 발생하는 것을 특징으로 하는 표시 장치.
  16. 제14항에 있어서, 상기 제2 기판은 상기 제1 트랜지스터에 데이터 신호를 전송하는 데이터 라인; 및
    상기 제1 트랜지스터에 게이트 신호를 전송하는 게이트 라인을 더 포함하고,
    상기 제1 트랜지스터는 상기 게이트 라인과 전기적으로 연결된 제어 전극, 상기 데이터 라인에 연결된 입력 전극 및 상기 제1 구동 전극과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 제2 기판은 상기 제2 트랜지스터에 펄스신호를 전송하는 펄스 신호 라인을 더 포함하고,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 상기 출력 전극과 전기적으로 연결된 제어 전극, 상기 펄스 신호 라인과 전기적으로 연결된 입력 전극 및 상기 제2 구동 전극과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
  18. 제16항에 있어서, 상기 제2 기판은 상기 제2 트랜지스터에 직류전압을 전송하는 직류전압 라인을 더 포함하고,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 상기 출력 전극과 전기적으로 연결된 제어 전극, 상기 직류전압 라인과 전기적으로 연결된 입력 전극 및 상기 제2 구동 전극과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 표시 패널은 상기 제2 구동 전극과 전기적으로 연결되어 상기 제2 구동 전극에 인가된 상기 직류전압을 다운시키는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 제3 트랜지스터는 제어전압을 수신하는 제어 전극, 상기 제2 구동 전극과 전기적으로 연결된 입력전극 및 공통전압 라인과 전기적으로 연결된 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
KR1020100073951A 2010-07-30 2010-07-30 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치 KR101701234B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100073951A KR101701234B1 (ko) 2010-07-30 2010-07-30 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치
US13/010,735 US8947466B2 (en) 2010-07-30 2011-01-20 Display panel, method for driving the display panel, and display apparatus for performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100073951A KR101701234B1 (ko) 2010-07-30 2010-07-30 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (2)

Publication Number Publication Date
KR20120012063A true KR20120012063A (ko) 2012-02-09
KR101701234B1 KR101701234B1 (ko) 2017-02-02

Family

ID=45526272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100073951A KR101701234B1 (ko) 2010-07-30 2010-07-30 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치

Country Status (2)

Country Link
US (1) US8947466B2 (ko)
KR (1) KR101701234B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447727B1 (ko) 2011-05-17 2014-10-06 픽스트로닉스 인코포레이티드 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563328B (en) 2010-12-20 2016-12-21 Snaptrack Inc Display, method for manufacturing the same, and system for modulating light
JP2013134275A (ja) 2011-12-26 2013-07-08 Japan Display East Co Ltd 表示装置およびその駆動方法
US9170421B2 (en) * 2013-02-05 2015-10-27 Pixtronix, Inc. Display apparatus incorporating multi-level shutters
CN104007547B (zh) * 2013-02-26 2016-10-05 联想(北京)有限公司 一种光强控制单元、显示模组及显示方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086078A1 (en) * 2005-02-23 2007-04-19 Pixtronix, Incorporated Circuits for controlling display apparatus
US20070195026A1 (en) * 2005-02-23 2007-08-23 Pixtronix, Incorporated Display methods and apparatus
US20070247419A1 (en) * 2006-04-24 2007-10-25 Sampsell Jeffrey B Power consumption optimized display update

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086078A1 (en) * 2005-02-23 2007-04-19 Pixtronix, Incorporated Circuits for controlling display apparatus
US20070195026A1 (en) * 2005-02-23 2007-08-23 Pixtronix, Incorporated Display methods and apparatus
US20070247419A1 (en) * 2006-04-24 2007-10-25 Sampsell Jeffrey B Power consumption optimized display update

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447727B1 (ko) 2011-05-17 2014-10-06 픽스트로닉스 인코포레이티드 표시장치
US8941909B2 (en) 2011-05-17 2015-01-27 Pixtronix, Inc. Display device

Also Published As

Publication number Publication date
KR101701234B1 (ko) 2017-02-02
US8947466B2 (en) 2015-02-03
US20120026205A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US10074316B2 (en) OLED display and source driver
US9173272B2 (en) Organic electroluminescent display device and method for driving the same
JP6164059B2 (ja) 表示装置、電子機器、及び表示装置の駆動方法
EP1233398A2 (en) Organic electroluminecent pixel circuit
US20080303982A1 (en) Double-sided organic light emitting display and driving method thereof
JP6201465B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
TWI444953B (zh) 顯示設備、顯示設備的像素佈局方法及電子裝置
KR20150066313A (ko) 표시 장치 및 멀티 패널 표시 장치
TW201250659A (en) Pixel circuit, electro-optic device, and electronic apparatus
KR20040019207A (ko) 유기전계발광소자와 그의 구동장치 및 방법
WO2017197701A1 (zh) Oled显示面板的驱动电路
JP2015225150A (ja) 表示装置及び電子機器
KR20110013687A (ko) 유기전계발광표시장치 및 그의 구동방법
JP5759629B2 (ja) ディスプレイ装置を制御するための回路
US20160379561A1 (en) Control circuit and control method of amoled partition drive
KR101701234B1 (ko) 표시 패널, 이의 구동 방법 및 이를 수행하기 위한 표시 장치
WO2018148986A1 (zh) 基于石墨烯的背光源、场色序液晶显示装置及其驱动方法
JP2002341790A (ja) 表示画素回路
JP6658680B2 (ja) 表示装置
WO2021077487A1 (zh) 像素单元及显示面板
KR20210080781A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR102000049B1 (ko) 유기 전계 발광 표시 장치 및 그 구동 방법
KR20140137243A (ko) 표시장치 및 표시장치의 구동방법
JP2011128442A (ja) 表示パネル、表示装置および電子機器
JP5793058B2 (ja) 表示パネル、表示装置および電子機器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100730

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150528

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100730

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20161027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170124

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20211228

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221226

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241230

Start annual number: 9

End annual number: 9