KR20120004660A - 증폭기 및 그 동작 방법 - Google Patents

증폭기 및 그 동작 방법 Download PDF

Info

Publication number
KR20120004660A
KR20120004660A KR1020100065276A KR20100065276A KR20120004660A KR 20120004660 A KR20120004660 A KR 20120004660A KR 1020100065276 A KR1020100065276 A KR 1020100065276A KR 20100065276 A KR20100065276 A KR 20100065276A KR 20120004660 A KR20120004660 A KR 20120004660A
Authority
KR
South Korea
Prior art keywords
switches
size
amplifier
level
turned
Prior art date
Application number
KR1020100065276A
Other languages
English (en)
Inventor
이희범
김태우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100065276A priority Critical patent/KR20120004660A/ko
Publication of KR20120004660A publication Critical patent/KR20120004660A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은, 반도체 소자에서 고속의 안정(settling) 속도로 소정 레벨의 입력을 저 잡음(low noise)의 출력으로 고속 증폭하여 출력하는 증폭기 및, 상기 증폭기의 입력을 증폭하는 동작 방법에 관한 것으로, 제1레벨의 입력 신호를 입력받아 복수의 캐패시터들에 저장하고, 제1제어 신호 및 제2제어 신호를 수신하고, 상기 제1제어 신호 및 상기 제2제어 신호를 이용하여 상기 캐패시터들의 하나의 캐패시터 각각에 병렬로 연결된 복수의 스위치들을 턴온(turn on) 및 턴오프(turn off)하며, 상기 스위치들의 턴온 및 턴오프에 상응하여 고속의 안정 속도로 상기 제1레벨의 입력 신호를 제2레벨의 출력 신호로 증폭하여 저 잡음 출력하며, 상기 복수의 스위치들에서 제1크기를 갖는 스위치들이 턴온될 경우 상기 저 잡음 출력으로 상기 제2레벨의 출력 신호를 출력하고, 상기 복수의 스위치들에서 제2크기를 갖는 스위치들이 턴온될 경우 상기 고속의 안정 속도로 상기 제2레벨의 출력 신호를 출력한다.

Description

증폭기 및 그 동작 방법{Amplifier and method for operating thereof}
본 발명은 반도체 소자에 관한 것으로서, 특히 증폭기 및, 상기 증폭기의 증폭하는 동작 방법에 관한 것이다.
일반적으로, 반도체 소자에서 소정 레벨의 입력을 상기 소정의 레벨과 다른 레벨의 출력으로 증폭하는 증폭기는 다양하게 이용되고 있다. 또한, 이러한 증폭기는 다양한 형태로 발전되어 왔으며, 최근에는 증폭된 출력의 잡음을 최소화하기 위한 저 잡음 증폭기에 대한 연구가 활발하게 진행되고 있다.
이러한 저 잡음 증폭기의 일 예로, 스위치드 캐패시터 회로(switched capacitor circuit)를 구비한 증폭기가 제안되었으며, 상기 스위치드 캐패시터 회로는 반도체 소자로 변환기(converter), 예컨대 아날로그-디지털 변환기(ADC: Analog to Digital Converter), 필터, 및 증폭기 등에서 저 잡음 출력을 위해 다양하게 적용되고 있다.
하지만, 현재 제안된 스위치드 캐패시터 회로는, 저 잡음 출력을 위해 적용되는 변환기, 필터, 및 증폭기 등 반도체 소자의 출력의 잡음을 최소화함에 있어 한계가 있으며, 특히 상기 적용한 반도체 소자의 출력 잡음의 최소화에 상응하여 반도체 소자의 안정 속도가 저하된다. 이러한 안정 속도의 저하에 따라 반도체 소자의 출력을 요구 수준의 레벨로 안정적으로 출력하기 위해서는 반도체 소자의 요구 동작 시간이 증가하여 반도체 소자의 고속 동작이 어려우며, 그에 따라 반도체 소자의 성능이 저하되는 문제점이 있다.
따라서, 상기 스위치드 캐패시터 회로를 이용하여 증폭기가 고속의 안정 속도로 동작하며, 또한 이러한 고속의 안정 속도로 입력을 저 잡음 출력으로 증폭하여 증폭기의 성능을 향상시키기 위한 방안이 필요하다.
본 발명은, 반도체 소자에서 스위치드 캐패시터 회로를 이용하여 고속의 입력을 저 잡음 출력으로 증폭하는 증폭기, 및 상기 스위치드 캐패시터 회로를 이용한 증폭기의 동작 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 반도체 소자에서 증폭기는, 제1레벨의 입력 신호를 제2레벨의 출력 신호로 증폭하여 출력하는 증폭부; 및 상기 증폭부의 안정(settling) 속도 출력 및 저 잡음 출력을 제어하는 스위치드 캐패시터 회로(switched capacitor circuit)부를 포함하고; 상기 스위치드 캐패시터 회로부는, 상기 증폭부의 입력 단자에 연결된 복수의 캐패시터들, 및 상기 캐패시터들에서 하나의 캐패시터 각각에 병렬로 연결된 서로 다른 크기를 갖는 복수의 스위치들을 각각 포함하며; 상기 복수의 스위치들에서 제1크기를 갖는 스위치들은 상기 증폭부의 저 잡음 출력을 제어하고, 상기 복수의 스위치들에서 제2크기를 갖는 스위치들은 상기 증폭부의 안정 속도 출력을 제어한다.
상기한 목적들을 달성하기 위한 본 발명의 반도체 소자에서 증폭기의 동작 방법은, 제1레벨의 입력 신호를 입력받아 복수의 캐패시터들에 저장하는 단계; 제1제어 신호 및 제2제어 신호를 수신하고, 상기 제1제어 신호 및 상기 제2제어 신호를 이용하여 상기 캐패시터들의 하나의 캐패시터 각각에 병렬로 연결된 복수의 스위치들을 턴온(turn on) 및 턴오프(turn off)하는 단계; 및 상기 스위치들의 턴온 및 턴오프에 상응하여 고속의 안정(settling) 속도로 상기 제1레벨의 입력 신호를 제2레벨의 출력 신호로 증폭하여 저 잡음(low noise) 출력하는 단계;를 포함하며; 상기 출력하는 단계는, 상기 복수의 스위치들에서 제1크기를 갖는 스위치들이 턴온될 경우 상기 저 잡음 출력으로 상기 제2레벨의 출력 신호를 출력하고; 상기 복수의 스위치들에서 제2크기를 갖는 스위치들이 턴온될 경우 상기 고속의 안정 속도로 상기 제2레벨의 출력 신호를 출력한다.
본 발명은, 반도체 소자에서 스위치드 캐패시터 회로를 이용하여 고속의 입력을 저 잡음 출력으로 증폭하여 출력하며, 반도체 소자의 성능을 향상시킬 수 있다.
도 1은 반도체 소자에서 증폭기의 구조를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 반도체 소자에서 증폭기의 구조를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 반도체 소자에서 증폭기의 출력을 개략적으로 도시한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은, 반도체 소자에서 제1레벨의 입력을 제2레벨의 저 잡음(low noise) 출력으로 증폭하는 증폭기, 및 상기 증폭기의 증폭하는 동작 방법을 제안한다. 여기서, 본 발명의 실시 예에서는, 스위치드 캐패시터 회로(switched capacitor circuit)를 이용하여 반도체 소자에서의 증폭기가 제1레벨의 입력을 고속의 안정(settling) 속도로 제2레벨의 저 잡음 출력으로 출력하는 것을 중심으로 설명하지만, 본 발명은, 상기 증폭기뿐만 아니라 다른 반도체 소자, 예컨대 변환기(converter)(일 예로, 아날로그-디지털 변환기(ADC: Analog to Digital Converter), 필터 등이 상기 스위치드 캐패시터 회로를 이용하여 제1레벨의 입력을 고속의 안정 속도로 안정적인 제2레벨의 저 잡음 출력을 출력하는 경우에도 동일하게 적용될 수 있다.
또한, 본 발명의 실시 예에서는, 복수의 캐패시터들 및 복수의 스위치들이 구현된 스위치드 캐패시터 회로를 이용하여 제1레벨의 입력 신호를 제2레벨의 출력 신호로 출력하며, 이때 고속의 안정 속도로 동작하여 제1레벨의 입력 신호를 제2레벨의 출력 신호로 고속 증폭하며, 또한 제2레벨의 출력 신호에 포함된 잡음을 최소화하여 고속으로 안정적인 제2레벨의 출력 신호를 출력한다. 여기서, 본 발명의 실시 예에서는, 스위치드 캐패시터 회로에 구현된 복수의 스위치들에서 피드백 스위치(feedback switch)가 증폭기의 안정 속도 및 저 잡음 출력에 주요 인자로 작용함에 따라, 상기 피드백 스위치의 너비(width) 사이즈 또는 저항값을 제어하여 출력 신호의 저 잡음을 극대화하며, 아울러 고속의 안정 속도로 입력 신호를 저 잡음의 출력 신호를 출력한다.
즉, 본 발명의 실시 예에 따른 반도체 소자의 일 예로 상기 증폭기는, 스위치드 캐패시터 회로부에 의해 안정 속도 및 저 잡음 출력이 결정되며, 특히 상기 스위치드 캐패시터 회로부가 복수의 캐패시터들 및 상기 캐패시터들 각각에 병렬로 연결된 서로 다른 크기의 너비 사이즈 또는 저항값을 갖는 스위치들을 포함함에 따라, 상기 서로 다른 크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 입력의 증폭 출력 시 안정 속도 및 저 잡음 출력이 결정된다. 다시 말해, 상기 캐패시터들에서 하나의 캐패시터 각각에 병렬로 연결된 스위치들에서 큰 크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 증폭기는, 고속의 안정 속도로 입력 신호를 증폭하여 출력 신호를 출력하며, 또한 상기 캐패시터들에서 하나의 캐패시터 각각에 병렬로 연결된 스위치들에서 작은 크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 증폭기는, 입력 신호를 저 잡음 출력 신호를 출력한다. 그러면 여기서, 도 1을 참조하여 반도체 소자에서 스위치드 캐패시터 회로를 포함한 증폭기에 대해 보다 구체적으로 설명하기로 한다.
도 1은 반도체 소자에서 증폭기의 구조를 개략적으로 도시한 도면이다.
도 1을 참조하면, 상기 증폭기는, 제1레벨의 입력 신호(Vin)를 제2레벨의 출력 신호(Vout)로 증폭하는 증폭부(110), 및 상기 증폭부(110)의 저 잡음 출력 증폭을 위해 구현된 스위치드 캐패시터 회로부를 포함한다.
상기 스위치드 캐패시터 회로부는, 복수의 캐패시터들, 예컨대 캐패시터1(C1)(120) 및 캐패시터2(C2)(130)과, 복수의 스위치들, 예컨대 스위치1(SW1)(140)과 스위치2(SW2)(150)를 포함한다. 여기서, 상기 캐패시터들(120,130)은, 상기 증폭부(110)의 입력 단자에 연결되며, 상기 입력 단자를 통해 상기 제1레벨의 입력 신호(Vin)가 입력되면, 상기 캐패시터들(120,130)에 상기 제1레벨의 입력 신호(Vin)가 저장된다. 그리고, 상기 스위치들은(140,150), 상기 증폭부(110)와 상기 캐패시터들(120,130)의 연결 단자와, 상기 증폭부(110) 출력 단자 간에 연결되는 피드백 스위치로서, 제어부(미도시)를 통해 입력되는 제어 신호(phi1)에 의해 스위칭한다.
보다 구체적으로 설명하면, 상기 입력 단자를 통해 입력 신호(Vin)가 입력되면, 상기 입력된 입력 신호(Vin)는 캐패시터들(120,130)에 저장되며, 상기 제어 신호(phi1)에 의해 스위치들(140,150)이 턴온(turn on)되면, 상기 증폭부(110)는 고속의 안정 속도로 출력 신호(Vout)를 출력한다. 이때, 상기 턴온된 스위치들(140,150)에 의해 상기 증폭부(110)의 안정 속도가 결정되며, 아울러 상기 턴온된 스위치들(140,150)로부터 발생되는 전하에 의해 상기 증폭부(110)의 저 잡음 출력으로 출력 신호(Vout)의 잡음이 결정된다. 특히, 상기 턴온된 스위치들(140,150)의 너비 사이즈 및 저항값에 의해 상기 증폭부(110)의 안정 속도 및 저 잡음 출력이 결정된다. 그러면 여기서, 도 2를 참조하여 본 발명의 실시 예에 따른 반도체 소자에서 고속의 안정 속도 및 저 잡음 출력을 위해 스위치드 캐패시터 회로를 포함한 증폭기에 대해 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 반도체 소자에서 증폭기의 구조를 개략적으로 도시한 도면이다.
도 2를 참조하면, 상기 증폭기는, 제1레벨의 입력 신호(Vin)를 제2레벨의 출력 신호(Vout)로 증폭하는 증폭부(205), 및 상기 증폭부(205)의 고속 안정 속도로 저 잡음 출력 증폭을 위해 구현된 스위치드 캐패시터 회로부를 포함한다.
상기 스위치드 캐패시터 회로부는, 복수의 캐패시터들, 예컨대 캐패시터1(C1)(215) 및 캐패시터2(C2)(220)와, 복수의 스위치들, 예컨대 스위치1(SW1)(225), 스위치2(SW2)(230), 스위치3(SW3)(235), 및 스위치4(SW4)(240)를 포함한다. 여기서, 상기 캐패시터들(215,220)은, 상기 증폭부(205)의 입력 단자에 연결되며, 상기 입력 단자를 통해 상기 제1레벨의 입력 신호(Vin)가 입력되면, 상기 캐패시터들(215,220)에 상기 제1레벨의 입력 신호(Vin)가 저장된다.
그리고, 상기 스위치들(225,230,235,240)은, 상기 증폭부(205)와 상기 캐패시터들(215,220)의 연결 단자와, 상기 증폭부(205) 출력 단자 간에 연결되는 피드백 스위치로서, 제어부를 통해 입력되는 제어 신호1(phi1) 및 제어 신호2(phi2)에 의해 스위칭한다. 여기서, 상기 증폭부(205)와 상기 캐패시터1(C1)(215)의 연결 단자와 상기 증폭부(205)의 출력 단자 간에는, 스위치1(SW1)(225)과 스위치3(SW3)(235)이 병렬로 각각 연결되고, 상기 증폭부(205)와 상기 캐패시터2(C2)(220)의 연결 단자와 상기 증폭부(205)의 출력 단자 간에는, 스위치2(SW2)(230)와 스위치4(SW4)(240)가 병렬로 각각 연결된다.
또한, 상기 스위치들(225,230,235,240)은, 상기 증폭부(205)가 고속의 안정 속도로 저 잡음의 출력 신호(Vout)를 출력하도록 서로 다른 너비 사이즈 또는 저항값을 갖는다. 예를 들어, 상기 스위치1(SW1)(225)과 스위치2(SW2)(230)가 제1크기의 너비 사이즈 또는 저항값을 가지면, 상기 스위치3(SW3)(235)과 스위치4(SW4)(240)는 상기 제1크기보다 큰 제2크기의 너비 사이즈 또는 저항값을 갖는다. 여기서, 상기 스위치1(SW1)(225)과 스위치2(SW2)(230)가 제2크기의 너비 사이즈 또는 저항값을 갖고 상기 스위치3(SW3)(235)과 스위치4(SW4)(240)가 제1크기의 너비 사이즈 또는 저항값을 가질 수도 있다.
즉, 본 발명의 실시 예에 따른 증폭기에 포함된 복수의 스위치들(225,230,235,240)에서, 하나의 캐패시터 별로 서로 다른 너비 사이즈 또는 저항값을 갖는 스위치들이 쌍으로 연결된다. 그리고, 상기 쌍으로 연결된 스위치들에서 큰 크기의 너비 사이즈 또는 저항값을 갖는 스위치에 의해 증폭기가 고속의 안정 속도로 입력 신호(Vin)를 증폭하여 출력 신호(Vout)를 출력하며, 상기 쌍으로 연결된 스위치들에서 작은 크기의 너비 사이즈 또는 저항값을 갖는 스위치에 의해 증폭기가 입력 신호(Vin)를 증폭하여 저 잡음 출력 신호(Vout)를 출력한다.
여기서, 상기 하나의 캐패시터 별로 서로 다른 너비 사이즈 또는 저항값을 갖는 스위치들이 쌍이 아닌 그 이상의 개수가 연결될 수 있으며, 상기 그 이상의 개수가 연결된 스위치들에서 큰 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치들은 전술한 바와 같이 증폭기가 고속의 안정 속도로 입력 신호(Vin)를 증폭하여 출력 신호(Vout)를 출력하도록 하며, 상기 그 이상의 개수가 연결된 스위치들에서 작은 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치들은 전술한 바와 같이 증폭기가 입력 신호(Vin)를 증폭하여 출력 신호(Vout)를 저 잡음 출력하도록 한다.
그리고, 상기 스위치들(225,230,235,240)에서 큰 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치3(SW3)(235)과 스위치4(SW4)(240)에 의해 상기 증폭부(205)가 고속의 안정 속도로 입력 신호(Vin)를 증폭하여 출력 신호(Vout)를 출력하며, 상기 스위치들(225,230,235,240)에서 작은 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치1(SW1)(225)과 스위치2(SW2)(230)에 의해 상기 증폭부(205)가 입력 신호(Vin)를 증폭하여 저 잡음 출력의 출력 신호(Vout)를 출력한다.
보다 구체적으로 설명하면, 상기 입력 단자를 통해 입력 신호(Vin)가 입력되면, 상기 입력된 입력 신호(Vin)는 캐패시터들(215,220)에 저장된다. 그리고, 상기 캐패시들(215,220)에는 각각 서로 다른 너비 사이즈 또는 저항값을 갖는 스위치들이 쌍으로 연결된다. 다시 말해, 전술한 바와 같이 캐패시터1(C1)(215)에는 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치1(SW1)(225)과 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치3(SW3)(235)이 쌍으로 연결된다. 그리고, 캐패시터2(C2)(220)에는 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치2(SW2)(230)와 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치4(SW4)(240)가 쌍으로 연결된다.
그리고, 제어부를 통해 제1시점(T1)(250)에서 하이(high) 레벨의 제어 신호1(phi1)과 제어 신호2(phi2)가 상기 스위치들(225,230,235,240)에 입력되면, 상기 스위치들(225,230,235,240)은 턴온되며, 상기 턴온된 스위치들(225,230,235,240), 특히 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치3(SW3)(235) 및 스위치4(240)에 의해 상기 증폭부(205)는 고속의 안정 속도로 입력 신호(Vin)를 출력 신호(Vout)로 증폭하여 출력한다. 여기서, 상기 캐패시터들(215,220)에 저장된 입력 신호(Vin)는, 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치3(SW3)(235) 및 스위치4(240)에 의해 상기 제1시점(T1)(250)에서 가상 접지(virtual ground)로 고속의 안정 속도가 되며, 상기 증폭부(205)에 의해 출력 신호(Vout)로 고속 증폭된다.
또한, 제어부를 통해 제2시점(T2)(255)에서 하이 레벨의 제어 신호1(phi1)과 로우(low) 레벨의 제어 신호2(phi2)가 상기 스위치들(225,230,235,240)에 입력되면, 스위치1(SW1)(225) 및 스위치2(SW2)(230)는 턴온되고 스위치3(SW3)(235) 및 스위치4(SW4)(240)는 턴오프(turn off)되며, 상기 턴온된 스위치1(SW1)(225) 및 스위치2(SW2)(230)가 제1크기의 너비 사이즈 또는 저항값을 가짐에 따라 스위치들(225,230)에 의해 상기 증폭부(205)는 입력 신호(Vin)를 저 잡음의 출력 신호(Vout)로 증폭하여 출력한다. 여기서, 상기 제1시점(T1)(250)에서 턴온된 스위치들(225,230,235,240) 중, 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치3(SW3) 및 스위치4(SW4)가 턴오프되는 시점, 즉 제2시점(T2)(255)은, 상기 증폭부(205)로부터 고속의 안정 속도로 증폭되어 출력되는 출력 신호(Vout)가 제2레벨이 되거나 또는 반도체 소자의 동작 특성 및 성능에 상응하여 기 설정된 임계 레벨 범위가 되면, 제어부가 상기 제어 신호2(phi2)를 하이 레벨에서 로우 레벨로 출력하는 시점이 된다. 그리고, 상기 스위치들(225,230,235,240)의 턴온에 의해 생성된 잡음 전하는, 상기 제2시점(T2)(255)에서 턴온된 스위치1(SW1)(225) 및 스위치2(SW2)(230), 즉 작은 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치들(225,230)에 의해 증폭부(205)에서 상쇄되며, 그에 따라 출력 신호(Vout)는 저 잡음 출력이 된다.
아울러, 제어부를 통해 제3시점(T3)(260)에서 로우 레벨의 제어 신호1(phi1)과 제어 신호2(phi2)가 상기 스위치들(225,230,235,240)에 입력되면, 상기 스위치들(225,230,235,240)은 턴오프되며, 상기 턴오프된 스위치들(225,230,235,240)에 의해 상기 증폭부(205)는 안정적인 출력 신호(Vout)를 출력한다. 여기서, 상기 제1시점(T1)(250) 및 제2시점(T2)(255)에서 턴온된 스위치1(SW1)(225) 및 스위치2(SW2)(230)가 턴오프되는 시점, 즉 제3시점(T3)(260)은, 상기 증폭부(205)로부터 고속의 안정 속도로 증폭되어 저 잡음 출력되는 출력 신호(Vout)가 반도체 소자의 동작 특성 및 성능에 상응하여 기 설정된 임계 잡음 레벨 범위가 되면, 제어부가 상기 제어 신호1(phi1)을 하이 레벨에서 로우 레벨로 출력하는 시점이 된다. 그리고, 상기 제3시점(T3)(260)에 로우 레벨의 제어 신호1(phi1)과 제어 신호2(phi2)가 상기 스위치들(225,230,235,240)에 입력되어 턴오프되면, 전술한 바와 같이 상기 입력 신호(Vin)은 상기 캐패시터들(215,220)에 저장된다. 그러면 여기서, 도 3을 참조하여 본 발명의 실시 예에 따른 반도체 소자에서 스위치드 캐패시터 회로를 이용하여 고속의 안정 속도로 입력 신호를 저 잡음 출력 신호로 출력하는 증폭기의 출력을 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 반도체 소자에서 증폭기의 출력을 개략적으로 도시한 도면이다. 여기서, 도 3은 앞선 도 2에서 설명한 바와 같이 증폭기의 출력 신호(Vout)를 개략적으로 도시한 파형도이다.
도 3을 참조하면, 전술한 바와 같이 복수의 캐패시터들 각각에 서로 다른 너비 사이즈 또는 저항값을 갖는 스위치들이 쌍으로 각각 연결된 구조의 스위치드 캐패시터 회로부를 포함하는 증폭기에 제1레벨의 입력 신호(Vin)가 입력되면, 상기 입력된 제1레벨의 입력 신호(Vin)는 캐패시터들에 저장된다. 이때, 제어부가 하이 레벨의 제어 신호1(phi1) 및 제어 신호2(phi2)를 출력하고, 상기 하이 레벨의 제어 신호1(phi1) 및 제어 신호2(phi2)는 스위치들에 입력된다.
그리고, 상기 하이 레벨의 제어 신호1(phi1) 및 제어 신호2(phi2)에 의해 상기 스위치드 캐패시터 회로부에 포함된 모든 스위치들이 턴온되며, 그에 따라 상기 증폭기는 제1레벨의 입력 신호(Vin)를 고속의 안정 속도로 증폭하여 도 3에 도시한 바와 같이 출력 신호(Vout)를 출력한다. 여기서, 상기 출력 신호(Vout)가 전술한 바와 같이 고속의 안정 속도로 상기 증폭기의 요구 증폭 레벨, 즉 제2레벨(V2)(325)이 되는 시점, 또는 상기 기 설정된 임계 레벨(V1)(320) 범위가 되는 시점으로 제4시점(T4)(305) 내지 제5시점(T5)(310)에서, 상기 제어부는 상기 제어 신호들(phi1, phi2) 중 상기 제어 신호2(phi2)를 하이 레벨에서 로우 레벨로 출력한다.
또한, 상기 하이 레벨의 제어 신호1(phi1) 및 로우 레벨의 제어 신호2(phi2)에 의해 상기 턴온된 모든 스위치들에서, 작은 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치들만이 턴온되고 큰 제2크기의 너비 사이즈 또는 저항값을 갖는 스위치들은 턴오프된다. 이렇게 턴온 및 턴오프된 스위치들, 특히 상기 턴온된 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 상기 증폭기는 저 잡음의 출력 신호(Vout)를 출력, 즉 작은 제1크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 앞서 모든 스위치들이 턴온됨에 따라 생성된 잡음 전하가 증폭부(205)에서 상쇄되며, 그에 따라 출력 신호(Vout)는 저 잡음 출력이 된다.
여기서, 상기 출력 신호(Vout)가 저 잡음 출력으로서 상기 기 설정된 임계 잡음 레벨 범위가 되는 시점으로 제6시점(T6)(315)에서, 상기 제어부는 상기 제어 신호들(phi1, phi2)을 로우 레벨로 출력한다. 상기 로우 레벨의 상기 제어 신호들(phi1, phi2)에 의해 상기 스위치드 캐패시터 회로부에 포함된 모든 스위치들이 턴오프되며, 상기 증폭기로 입력되는 제1레벨의 입력 신호(Vin)는 상기 캐패시터들에 저장된다.
이렇게 본 발명의 실시 예에 따른 반도체 소자의 일 예로 상기 증폭기는, 스위치드 캐패시터 회로부에 의해 안정 속도 및 저 잡음 출력이 결정되며, 특히 상기 스위치드 캐패시터 회로부가 복수의 캐패시터들 및 상기 캐패시터들 각각에 병렬로 연결된 서로 다른 크기의 너비 사이즈 또는 저항값을 갖는 스위치들을 포함함에 따라, 상기 서로 다른 크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 입력의 증폭 출력 시 안정 속도 및 저 잡음 출력이 결정된다. 다시 말해, 상기 캐패시터들에서 하나의 캐패시터 각각에 병렬로 연결된 스위치들에서 큰 크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 증폭기는, 고속의 안정 속도로 입력 신호를 증폭하여 출력 신호를 출력하며, 또한 상기 캐패시터들에서 하나의 캐패시터 각각에 병렬로 연결된 스위치들에서 작은 크기의 너비 사이즈 또는 저항값을 갖는 스위치들에 의해 증폭기는, 입력 신호를 저 잡음 출력 신호를 출력한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (18)

  1. 제1레벨의 입력 신호를 제2레벨의 출력 신호로 증폭하여 출력하는 증폭부; 및
    상기 증폭부의 출력을 제어하는 스위치드 캐패시터 회로(switched capacitor circuit)부를 포함하고;
    상기 스위치드 캐패시터 회로부는, 상기 증폭부의 입력 단자에 연결된 복수의 캐패시터들, 및 상기 캐패시터들에서 하나의 캐패시터 각각에 병렬로 연결된 서로 다른 크기를 갖는 복수의 스위치들을 각각 포함하며;
    상기 복수의 스위치들에서 제1크기를 갖는 스위치들은 상기 증폭부의 저 잡음 출력을 제어하고, 상기 복수의 스위치들에서 제2크기를 갖는 스위치들은 상기 증폭부의 안정 속도 출력을 제어하는 것을 특징으로 하는 증폭기.
  2. 제1항에 있어서, 상기 스위치드 캐패시터 회로부는,
    상기 증폭부의 입력 단자에 연결된 제1캐패시터와 제2캐패시터;
    상기 증폭부 및 상기 제1캐패시터의 연결 단자와, 상기 증폭부의 출력 단자 간에 병렬로 각각 연결된 제1스위치와 제2스위치; 및
    상기 증폭부 및 상기 제2캐패시터의 연결 단자와, 상기 증폭부의 출력 단자 간에 병렬로 각각 연결된 제3스위치와 제4스위치;를 포함하는 것을 특징으로 하는 증폭기.
  3. 제2항에 있어서,
    상기 제1스위치와 상기 제3스위치는 상기 제1크기를 갖고, 상기 제2스위치와 상기 제4스위치는 상기 제2크기를 갖는 것을 특징으로 하는 증폭기.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1크기를 갖는 스위치들은 제1제어 신호에 의해 턴온(turn on) 및 턴오프(turn off)되고, 상기 제2크기를 갖는 스위치들은 제2제어 신호에 의해 턴온 및 턴오프되며;
    상기 제2제어 신호에 의해 상기 제2크기를 갖는 스위치들이 턴온될 경우, 상기 증폭부는 고속의 안정 속도로 상기 제2레벨의 출력 신호를 출력하는 것을 특징으로 하는 증폭기.
  5. 제4항에 있어서,
    상기 제2제어 신호에 의해 상기 제2크기를 갖는 스위치들이 턴오프되고, 상기 제1제어 신호에 의해 상기 제1크기를 갖는 스위치들이 턴온될 경우, 상기 증폭부는 상기 고속의 안정 속도로 출력된 상기 제2레벨의 출력 신호를 저 잡음 출력하는 것을 특징으로 하는 증폭기.
  6. 제4항에 있어서,
    상기 턴온된 상기 제1크기를 갖는 스위치들은, 상기 제2제어 신호에 의해 턴온되어 상기 제2크기를 갖는 스위치들에서 생성된 전하를 상기 증폭부가 상쇄하도록 제어하는 것을 특징으로 하는 증폭기.
  7. 제5항에 있어서,
    상기 제1제어 신호 및 상기 제2제어 신호에 의해 상기 제1크기를 갖는 스위치들 및 상기 제2크기를 갖는 스위치들이 턴오프될 경우, 상기 캐패시터들은 상기 제1레벨의 입력 신호를 저장하는 것을 특징으로 하는 증폭기.
  8. 제7항에 있어서,
    상기 제1크기를 갖는 스위치들은 제1크기의 저항값을 갖고, 상기 제2크기를 갖는 스위치들은, 상기 제1크기의 저항값보다 큰 제2크기의 저항값을 갖는 것을 특징으로 하는 증폭기.
  9. 제7항에 있어서,
    상기 제1크기를 갖는 스위치들은 제1크기의 너비(width) 사이즈를 갖고, 상기 제2크기를 갖는 스위치들은, 상기 제1크기의 너비 사이즈보다 큰 제2크기의 너비 사이즈를 갖는 것을 특징으로 하는 증폭기.
  10. 제7항에 있어서,
    상기 출력 신호가 상기 제2레벨이 되거나 기 설정된 임계 레벨 범위가 될 경우, 상기 제2제어 신호에 의해 상기 제2크기를 갖는 스위치들이 턴오프되는 것을 특징으로 하는 증폭기.
  11. 제7항에 있어서,
    상기 제2레벨의 출력 신호가 기 설정된 임계 잡음 레벨 범위가 될 경우, 상기 제1제어 신호에 의해 상기 제1크기를 갖는 스위치들이 턴오프되는 것을 특징으로 하는 증폭기.
  12. 제1레벨의 입력 신호를 입력받아 복수의 캐패시터들에 저장하는 단계;
    제1제어 신호 및 제2제어 신호를 수신하고, 상기 제1제어 신호 및 상기 제2제어 신호를 이용하여 상기 캐패시터들의 하나의 캐패시터 각각에 병렬로 연결된 복수의 스위치들을 턴온(turn on) 및 턴오프(turn off)하는 단계; 및
    상기 스위치들의 턴온 및 턴오프에 상응하여 고속의 안정(settling) 속도로 상기 제1레벨의 입력 신호를 제2레벨의 출력 신호로 증폭하여 저 잡음(low noise) 출력하는 단계;를 포함하며;
    상기 출력하는 단계는,
    상기 복수의 스위치들에서 제1크기를 갖는 스위치들이 턴온될 경우 상기 저 잡음 출력으로 상기 제2레벨의 출력 신호를 출력하고;
    상기 복수의 스위치들에서 제2크기를 갖는 스위치들이 턴온될 경우 상기 고속의 안정 속도로 상기 제2레벨의 출력 신호를 출력하는 것을 특징으로 하는 증폭기의 동작 방법.
  13. 제12항에 있어서, 상기 턴온 및 턴오프하는 단계는,
    상기 제1크기를 갖는 스위치들로 제1크기의 저항값을 갖는 스위치들을 턴온 및 턴오프하고;
    상기 제2크기를 갖는 스위치들로 상기 제1크기의 저항값보다 큰 제2크기의 저항값을 갖는 스위치들을 턴온 및 턴오프하는 것을 특징으로 하는 증폭기의 동작 방법.
  14. 제12항에 있어서, 상기 턴온 및 턴오프하는 단계는,
    상기 제1크기를 갖는 스위치들로 제1크기의 너비(width) 사이즈를 갖는 스위치들을 턴온 및 턴오프하고;
    상기 제2크기를 갖는 스위치들로 상기 제1크기의 너비 사이즈보다 큰 제2크기의 너비 사이즈를 갖는 스위치들을 턴온 및 턴오프하는 것을 특징으로 하는 증폭기의 동작 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 출력하는 단계는, 상기 턴온되어 상기 제2크기를 갖는 스위치들에서 생성된 전하를 상기 턴온된 상기 제1크기를 갖는 스위치들을 통해 상쇄하는 것을 특징으로 하는 증폭기의 동작 방법.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 턴온 및 턴오프하는 단계는, 상기 출력 신호가 상기 제2레벨이 되거나 기 설정된 임계 레벨 범위가 될 경우, 상기 제2크기를 갖는 스위치들을 턴오프하는 것을 특징으로 하는 증폭기의 동작 방법.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 턴온 및 턴오프하는 단계는, 상기 제2레벨의 출력 신호가 기 설정된 임계 잡음 레벨 범위가 될 경우, 상기 제1크기를 갖는 스위치들을 턴오프하는 것을 특징으로 하는 증폭기의 동작 방법.
  18. 제12항에 있어서,
    상기 저장하는 단계, 상기 제1크기를 갖는 스위치들 및 상기 제2크기를 갖는 스위치들이 턴오프될 경우, 상기 캐패시터들에 상기 제1레벨의 입력 신호를 저장하는 것을 특징으로 하는 증폭기의 동작 방법.
KR1020100065276A 2010-07-07 2010-07-07 증폭기 및 그 동작 방법 KR20120004660A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065276A KR20120004660A (ko) 2010-07-07 2010-07-07 증폭기 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065276A KR20120004660A (ko) 2010-07-07 2010-07-07 증폭기 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20120004660A true KR20120004660A (ko) 2012-01-13

Family

ID=45611092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065276A KR20120004660A (ko) 2010-07-07 2010-07-07 증폭기 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20120004660A (ko)

Similar Documents

Publication Publication Date Title
US9143119B2 (en) Comparator and analog-to-digital converter using the same
US8860600B1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
US8344930B2 (en) Successive approximation register analog-to-digital converter
JP2019526316A5 (ko)
US7880538B2 (en) Switched-capacitor amplifier arrangement and method
CN106712730B (zh) 一种可调节信号且可编程的增益放大器
US9331683B2 (en) Ramp signal generator with noise canceling function
TWI451692B (zh) 擬差動切換電容電路
US10063251B2 (en) Low-noise current-in class D amplifier with slew rate control mechanism
US20120043454A1 (en) Sampling and holding circuit, method of driving the same and imaging apparatus
US20150264284A1 (en) Ramp signal generator and cmos image sensor having the same
US20120154028A1 (en) Bias circuit and analog integrated circuit comprising the same
KR102642071B1 (ko) 채널 선택 필터를 갖는 고 선형 WiGig 기저대역 증폭기
KR20110101063A (ko) 스위치드 커패시터 앰프
US10396725B2 (en) Amplifier and reset method thereof
US20200259503A1 (en) Semiconductor device for reading and outputting signal from a sensor
US20170085251A1 (en) Preamplifier
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US9509264B2 (en) Differential amplifying circuit and microphone/amplifier system
KR20200006415A (ko) 제어 버퍼 회로 및 고주파 스위치 장치
KR20120004660A (ko) 증폭기 및 그 동작 방법
JP4869868B2 (ja) 増幅装置
KR102644012B1 (ko) 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치
KR100719189B1 (ko) 반도체 장치 및 카메라
US7683706B2 (en) Gain amplifier having switched-capacitor structure for minimizing settling time

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination