KR20120000451A - 무선주파수인식 태그 및 그것의 신호 수신 방법 - Google Patents

무선주파수인식 태그 및 그것의 신호 수신 방법 Download PDF

Info

Publication number
KR20120000451A
KR20120000451A KR1020100060818A KR20100060818A KR20120000451A KR 20120000451 A KR20120000451 A KR 20120000451A KR 1020100060818 A KR1020100060818 A KR 1020100060818A KR 20100060818 A KR20100060818 A KR 20100060818A KR 20120000451 A KR20120000451 A KR 20120000451A
Authority
KR
South Korea
Prior art keywords
voltage
voltage signal
signal
received
low pass
Prior art date
Application number
KR1020100060818A
Other languages
English (en)
Other versions
KR101701433B1 (ko
Inventor
송일종
이병훈
이승원
최철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100060818A priority Critical patent/KR101701433B1/ko
Priority to US13/093,254 priority patent/US8659394B2/en
Publication of KR20120000451A publication Critical patent/KR20120000451A/ko
Application granted granted Critical
Publication of KR101701433B1 publication Critical patent/KR101701433B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07771—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card the record carrier comprising means for minimising adverse effects on the data communication capability of the record carrier, e.g. minimising Eddy currents induced in a proximate metal or otherwise electromagnetically interfering object
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/095—User access; PIN code

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

본 발명에 따른 무선주파수인식 태그는 수신 신호로부터 제 1 전압 신호와 제 2 전압 신호를 생성하는 전압 신호 생성부, 제 1 전압 신호를 기준으로 미리 결정된 제 1 전압차를 갖는 인버팅 전압으로 제 2 전압 신호를 인버팅하여 데이터 펄스를 획득하는 인버터, 및 데이터 펄스를 버퍼링하여 수신 데이터를 복원하는 버퍼를 포함한다.

Description

무선주파수인식 태그 및 그것의 신호 수신 방법{RFID TAG AND METHOD FOR RECEIVING SIGNAL THEREOF}
본 발명은 RFID 태그에 관한 것으로서, 특히 신호 수신 성능이 향상된 RFID 태그 및 그것의 신호 수신 방법에 관한 것이다.
무선주파수인식(Radio Frequency IDentification, 이하 ‘RFID’라 칭하기로 함) 기술은 전파를 이용해 정보를 인식하는 기술을 의미한다. 이러한 RFID 기술을 사용하는 RFID 시스템은 RFID 리더와 RFID 태그를 포함한다.
RFID 리더는 컴퓨터 등의 정보 처리 장치에 연결되어 RFID 태그로부터 수집된 데이터를 처리하고, RFID 태그는 RFID 리더로부터 수신된 제어 신호 등에 의해 내부에 데이터를 기록 또는 독출하여 RFID 리더로 송신한다.
RFID 태그는 RFID 리더와 비접촉식으로 통신함으로 인해 이격 거리 또는 장애물 등으로 인해 RFID 태그에서 일정한 크기를 갖는 신호를 수신할 수 없다. RFID 태그는 일정하지 않은 세기를 갖는 신호를 수신함에 따라 신호 수신 성능이 저하된다는 문제점이 있었다.
본 발명의 목적은 무선주파수인식 태그의 신호 수신 성능 저하를 방지하는 무선주파수인식 태그 및 그것의 신호 수신 방법을 제공하는데 있다.
본 발명에 따른 무선주파수인식 태그는 수신 신호로부터 제 1 전압 신호와 제 2 전압 신호를 생성하는 전압 신호 생성부, 상기 제 1 전압 신호를 기준으로 미리 결정된 제 1 전압차를 갖는 인버팅 전압으로 상기 제 2 전압 신호를 인버팅하여 데이터 펄스를 획득하는 인버터, 및 상기 데이터 펄스를 버퍼링하여 수신 데이터를 복원하는 버퍼를 포함한다.
이 실시예에 있어서, 상기 인버터는 접지단에 연결된 전류원, 및 상기 제 1 전압 신호에 소스가 연결되고, 상기 제 2 전압 신호에 게이트가 연결되고, 상기 전류원에 연결된 드레인을 포함한 피모스 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 전압 신호 생성부는 상기 수신 신호로부터 상기 제 1 전압 신호를 생성하는 제 1 파형 검출기, 및 상기 수신 신호로부터 상기 제 2 전압 신호를 상기 제 1 전압 신호로부터 미리 결정된 제 2 전압차를 갖도록 생성하는 제 2 파형 검출기를 포함한다.
이 실시예에 있어서, 상기 제 1 파형 검출기는 상기 수신 신호로부터 상기 제 1 전압 신호를 생성하는 제 1 정류기, 및 상기 제 1 전압 신호를 저역 통과 필터링하여 상기 인버터로 제공하는 제 1 저역 통과 필터를 포함한다.
이 실시예에 있어서, 상기 제 2 파형 검출기는 상기 수신 신호로부터 상기 제 3 전압 신호를 생성하는 제 2 정류기, 상기 제 3 전압 신호로부터 상기 제 1 전압 신호와 상기 제 2 전압차를 갖는 상기 제 2 전압 신호를 생성하는 전압차 생성기, 및 상기 제 2 전압 신호를 저역 통과 필터링하여 상기 인버터로 제공하는 제 2 저역 통과 필터를 포함한다.
이 실시예에 있어서, 상기 제 1 전압 신호와 상기 제 3 전압 신호를 동일한 전압값을 갖도록 상기 제 1 정류기와 상기 제 1 저역 통과 필터 간의 접점과 상기 제 2 정류기와 상기 전압차 생성기 간의 접점이 상호 간에 연결된다.
이 실시예에 있어서, 상기 제 1 정류기와 상기 제 1 저역 통과 필터 간의 접점과, 상기 전압차 생성기와 상기 제 2 저역 통과 필터 간의 접점에 연결되어 상기 제 1 전압 신호와 상기 제 2 전압 신호 간의 전압 레벨을 조절하는 레벨 조절기를 더 포함한다.
본 발명의 무선주파수인식 태그의 신호 수신 방법은 수신 신호로부터 제 1 전압 신호를 생성하는 단계, 상기 수신 신호부터 상기 제 1 전압 신호로부터 제 1 전압차를 갖는 제 2 전압 신호를 생성하는 단계, 상기 제 1 전압 신호를 기준으로 제 2 전압차를 갖는 인버팅 전압을 생성하는 단계, 상기 제 2 전압 신호를 상기 인버팅 전압으로 인버팅하여 데이터 펄스를 획득하는 단계, 상기 데이터 펄스의 버퍼링을 통해 수신 데이터를 복원하는 단계를 포함한다.
이 실시예에 있어서, 상기 제 1 전압 신호와 상기 제 2 전압 신호 간에 미리 결정된 제 3 전압차 이상이 되면, 상기 제 1 전압 신호와 상기 제 2 전압 신호 간의 전압 레벨을 감소시키는 단계를 더 포함한다.
이 실시예에 있어서, 상기 수신 데이터를 복원하는 단계는 상기 데이터 펄스에 포함된 잡음 신호를 제거하는 단계를 더 포함한다.
본 발명에 의하면, 무선주파수인식 태그는 무선주파수인식 리더로부터의 수신 신호 크기의 변화에 따른 신호 수신 성능의 저하를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 무선주파수인식 시스템을 도시한 도면,
도 2는 도 1에 도시된 무선주파수인식 태그의 구조를 예시적으로 도시한 도면,
도 3은 도 2에 도시된 복조기의 구조를 예시적으로 도시한 도면,
도 4는 본 발명의 제 1 실시예에 따른 복조기의 상세 구조를 도시한 도면,
도 5는 본 발명의 제 2 실시예에 따른 복조기의 상세 구조를 도시한 도면,
도 6은 본 발명의 제 3 실시예에 따른 복조기의 상세 구조를 도시한 도면,
도 7은 본 발명의 제 4 실시예에 따른 복조기의 상세 구조를 도시한 도면,
도 8은 본 발명의 제 5 실시예에 따른 복조기의 상세 구조를 도시한 도면, 및
도 9는 본 발명의 실시예에 따른 복조기의 수신 신호 복원 동작을 도시한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.
본 명세서에서 "및/또는"이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, "연결되는/결합되는"이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 "포함한다" 또는 "포함하는"으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.
본 발명은 무선주파수인식(Radio Frequency IDentification, 이하 ‘RFID’라 칭하기로 함) 시스템에서 RFID 리더로부터의 신호 수신 성능을 향상시킨 RFID 태그를 제공한다.
도 1은 본 발명의 실시예에 따른 RFID 시스템을 도시한 도면이다.
도 1을 참조하면, RFID 시스템은 RFID 리더(10)와 RFID 태그(20)를 포함한다.
RFID 리더(10)는 RFID 태그(20)와 정보를 송수신한다. RFID 리더(10)는 RFID 태그로 일정한 주파수의 신호를 송신한다.
RFID 태그(20)는 RFID 리더(10)로부터 일정한 주파수의 신호 수신을 통해 전원, 즉 전압을 공급받아 활성화된다. 여기서, RFID 리더(10)로부터 전원을 공급받아 동작하는 RFID 태그(20)는 ‘수동형 RFID 태그’라 한다. 이와 달리 자체 전원을 포함하는 RFID 태그(20)는 ‘능동형 RFID 태그’라 한다. 본 발명은 RFID 리더(10)로부터 전원을 공급받는 수동형 RFID 태그(20)의 경우를 일예로 하여 설명하기로 한다.
활성화된 RFID 태그(20)는 RFID 리더(10)로부터 명령 신호가 수신되면, 전원을 공급받아 무선(RF) 신호 처리를 수행한다.
도 2는 도 1에 도시된 무선주파수인식 태그의 구조를 예시적으로 도시한 도면이다.
도 2를 참조하면, RFID 태그(20)는 복조기(100), 디지털 신호 처리부(200), 메모리(300), 및 변조기(400)를 포함한다.
복조기(100)는 신호를 수신하고, 수신 신호로부터 전압 신호(Vddu)를 발생시킨다. 전압 신호(Vddu)는 디지털 신호 처리기(200)와 메모리(300)에서 동작을 위한 전원 전압으로 사용된다. 복조기(100)는 수신 신호를 복조하고, 수신 데이터(R_DATA)를 디지털 신호 처리부(200)에 제공한다.
디지털 신호 처리부(200)는 기준 클럭 발생기(미도시), 중앙 처리 장치(미도시) 등을 구비한다. 디지털 신호 처리부(200)는 수신 데이터(R_DATA)를 디지털 신호 처리하고, 디지털 신호 처리를 통해 송신 데이터(T_DATA)를 발생한다. 디지털 신호 처리부(200)는 송수신되는 데이터를 메모리(300)에 저장하거나 독출할 수 있다.
메모리(300)는 디지털 신호 처리부(200)의 제어에 의해 데이터를 저장한다.
변조기(400)는 디지털 신호 처리부(200)로부터 발생된 송신 데이터를 수신한다. 변조기(400)는 송신 데이터를 변조하고, 변조된 송신 데이터를 송신한다.
본 발명에서는 수신 신호 크기에 따른 영향이 감소된 신호 복원을 위한 복조기(100)의 구조를 제안한다. 이러한 복조기(100)의 구조는 하기의 도면들을 통해 상세히 설명하기로 한다.
도 3은 도 2에 도시된 복조기의 구조를 예시적으로 도시한 도면이다.
도 3을 참조하면, 복조기(100)는 제 1 파형 검출기(110), 제 2 파형 검출기(120), 인버터(130), 및 버퍼(140)를 포함한다.
제 1 파형 검출기(110)는 수신 신호(L1, L2)로부터 제 1 전압 신호(Vab)를 생성한다. 여기서, 수신 신호는 수신 안테나 등을 통해 유도된 인덕터 신호(L1, L2)이다.
제 2 파형 검출기(120)는 수신 신호(L1, L2)로부터 제 1 전압 신호(Vab)와 미리 결정된 전압차(Vth)를 갖는 제 2 전압 신호(Venv)를 생성한다.
한편, 제 1 파형 검출기(110)와 제 2 파형 검출기(120) 각각은 정류 동작을 수행하는 정류기로 간주될 수 있다. 또한, 제 1 파형 검출기(110)와 제 2 파형 검출기(120)는 신호를 생성하는 하나의 전압 신호 생성부(101)로 간주될 수 있다.
인버터(130)는 인버팅 전압(Vpth)으로 제 2 전압 신호(Venv)를 인버팅하여 수신 데이터(R_DATA) 복원을 위한 데이터 펄스를 출력한다. 여기서, 인버팅 전압(Vpth)은 데이터 펄스를 검출하기 위한 전압으로, 제 1 전압 신호(Vab)를 기준으로 형성된다.
인버터(130)는 PMOS 트랜지스터(P)와 전류원(I)을 포함한다.
PMOS 트랜지스터(P)의 소스는 기준 전압, 즉 제 1 전압 신호(Vab)에 연결되고, 게이트는 파형 검출된 제 2 전압 신호(Venv)에 연결되고, 드레인은 전류원(I)에 연결된다.
전류원(I)은 접지단과 PMOS 트랜지스터(P)의 드레인 사이에 연결된다.
PMOS 트랜지스터(P)는 PMOS 트랜지스터(P)에 의해 형성된 인버팅 전압(Vpth)을 기준으로 수신되는 제 2 전압 신호(Venv)를 인버팅한다. 인버팅 동작에 의해 PMOS 트랜지스터(P)는 드레인으로부터 데이터 펄스를 출력한다.
버퍼(140)는 버퍼링 동작을 수행한다. 즉, 버퍼(140)는 데이터 펄스로부터 수신 데이터(R_DATA)를 복원한다. 여기서, 수신 데이터(R_DATA)는 디지털 신호의 형태를 갖는다.
본 발명은 인버터(130)에서 인버팅 전압(Vpth)을 수신 신호로부터 획득한 제 1 전압 신호(Vab)에 근거하여 생성한다. 따라서, 인버터(130)에서 제 2 전압 신호(Venv)를 인버팅하는 인버팅 전압(Vpth)이 제 1 전압 신호(Vab)를 기준으로 PMOS 트랜지스터에 의해 형성된 전압차(Vth(P))를 갖는다.
제 1 전압 신호(Vab)는 수신 신호로부터 획득된 신호이므로, 수신 신호의 세기가 변화하면 제 1 전압 신호(Vab)의 크기도 동시에 변화한다. 따라서, 제 1 전압 신호에 근거하여 생성된 인버팅 전압(Vpth)의 크기는 수신 신호의 세기에 따라 변화한다.
본 발명의 복조기는 수신 신호의 세기에 따라 수신 데이터(R_DATA)의 복원을 위한 인버팅 전압(Vpth)이 함께 변화한다. 따라서, 본 발명의 RFID 태그(100)는 RFID 리더(10)로부터의 수신 신호 세기의 변화에 따른 신호 수신 성능의 저하를 방지할 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 복조기의 상세 구조를 도시한 도면이다.
도 4를 참조하면, 복조기(100)는 제 1 파형 검출기(110), 제 2 파형 검출기(120), 인버터(130), 및 버퍼(140)를 포함한다.
제 1 파형 검출기(110)는 제 1 정류기(111)와 제 1 저역 통과 필터(112)를 포함한다.
제 1 정류기(111)는 제 1 다이오드(D1)를 포함한다. 제 1 다이오드(D1)는 일예로, 수신 신호로부터 제 1 전압 신호(Vab)를 생성한다. 제 1 다이오드(D1)는 교류 신호인 수신 신호를 직류 신호로 변환한다.
제 1 저역 통과 필터(112)는 제 1 커패시터(C1)와 제 1 전류원(I1)을 포함한다. 제 1 커패시터(C1)와 제 1 전류원(I1)은 각각 제 1 전압 신호(Vab)와 접지단에 병렬로 연결된다. 제 1 커패시터(C1)와 제 1 전류원(I1)은 제 1 전압 신호(Vab)를 저역 통과 필터링한다. 제 1 저역 통과 필터(112)는 저주파의 필요한 신호만를 포함한 제 1 전압 신호(Vab)를 출력한다.
제 2 파형 검출기(120)는 제 2 정류기(121), 전압차 생성기(122), 및 제 2 저역 통과 필터(123)를 포함한다.
제 2 정류기(121)는 제 2 다이오드(D2)를 포함한다. 제 2 다이오드(D2)는 일예로, 수신 신호로부터 제 2 전압 신호(Venv')를 생성한다. 제 2 다이오드(D2)는 교류 신호인 수신 신호를 직류 신호로 변환한다.
전압차 생성기(122)는 제 3 다이오드(D3)를 포함한다. 제 3 다이오드(D3)는 제 1 전압 신호(Vab)와 전압차(Vth(D3))를 갖도록 제 2 전압 신호(Venv')로부터 제 3 전압 신호(Venv)를 생성(Venv = Vab - Vth(D3))한다.
제 2 저역 통과 필터(123)는 제 2 커패시터(C2)와 제 2 전류원(I2)을 포함한다. 제 2 커패시터(C2)와 제 2 전류원(I2)은 각각 제 3 전압 신호(Venv)와 접지단에 병렬로 연결된다. 제 2 커패시터(C2)와 제 2 전류원(I2)은 제 3 전압 신호(Venv)를 저역 통과 필터링한다. 제 2 저역 통과 필터(123)는 저주파의 필요한 신호만를 포함한 제 3 전압 신호(Venv)를 출력한다. 제 2 전류원(I2)의 크기는 제 1 전류원(I1)에 비해 상대적으로 큰 크기를 갖는다.
제 1 파형 검출기(110)와 제 2 파형 검출기(120)는 각각 제 1 전압 신호(Vab)와 제 3 전압 신호(Venv)를 인버터(130)로 출력한다.
인버터(130)는 제 1 PMOS 트랜지스터(P1)와 제 3 전류원(I3)을 포함한다.
제 1 PMOS 트랜지스터(P1)의 소스는 기준 전압, 즉 제 1 전압 신호(Vab)에 연결되고, 게이트는 파형 검출된 제 3 전압 신호(Venv)에 연결되고, 드레인은 제 3 전류원(I3)에 연결된다.
제 3 전류원(I3)은 접지단과 제 1 PMOS 트랜지스터(P1)의 드레인 사이에 연결된다.
제 1 PMOS 트랜지스터(P1)는 제 1 전압 신호(Vab)를 기준으로 제 1 PMOS 트랜지스터(P1)의 임계 전압(Vth(P1))에 의해 형성된 인버팅 전압(Vpth)으로 제 3 전압 신호(Venv)를 인버팅한다. 제 1 PMOS 트랜지스터(P1)는 드레인을 통해 데이터 펄스를 버퍼(140)로 출력한다.
버퍼(140)는 인버터(Inv)를 포함한다. 인버터(Inv)는 데이터 펄스로부터 수신 데이터(R_DATA)를 복원한다. 인버터(Inv)에서 출력되는 수신 신호(R_DATA)는 디지털 데이터의 형태를 갖는다.
도 4의 복조기(100)는 도 3에서 도시한 바와 같은 제 1 PMOS 트랜지스터(P1)와 제 3 전류원(I3)으로 구성된 인버터(130)를 통해 수신 신호 세기에 따라 변화하는 인버팅 전압(Vpth)을 통해 수신 데이터(R_DATA)를 복원함으로써 수신 신호 크기의 변화에 따른 신호 수신 성능의 저하를 방지할 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 복조기의 상세 구조를 도시한 도면이다.
도 5를 참조하면, 복조기(100)는 제 1 파형 검출기(110), 제 2 파형 검출기(120), 인버터(130), 및 버퍼(140)를 포함한다. 제 1 파형 검출기(110)는 제 1 정류기(111)와 제 1 저역 통과 필터(112)를 포함한다. 제 2 파형 검출기(120)는 제 2 정류기(121), 전압차 생성기(122), 및 제 2 저역 통과 필터(123)를 포함한다.
도 5에 도시된 복조기(100)의 구조는 전압차 생성기(122)를 제외하고, 도 4에 도시된 복조기(100)와 유사한 구조를 갖는다. 따라서, 도 5에 도시된 복조기(100)의 상세 구조에서 전압 조절기(122)를 제외한 나머지 구성에 대한 설명은 도 4를 참조하기로 한다.
전압차 생성기(122)는 제 1 PMOS 트랜지스터(P1)를 포함한다. 제 1 PMOS 트랜지스터(P1)의 소스는 제 2 정류기(121)의 제 2 다이오드(D2)에 연결되고, 제 1 PMOS 트랜지스터(P1)의 게이트는 드레인에 연결된다. 제 1 PMOS 트랜지스터(P1)는 제 1 전압 신호(Vab)와 전압차(Vth(P1))를 갖도록 제 2 전압 신호(Venv')로부터 제 3 전압 신호(Venv)를 생성(Venv = Vab - Vth(P1))한다.
도 4와 도 5의 전압차 생성기(122)들 각각에 포함된 제 3 다이오드(D3)와 제 1 PMOS 트랜지스터(P1)는 소자들 각각에 설정된 임계 전압(Vth(D3), Vth(P1))을 통해 제 1 전압 신호(Vab)와 전압차(Vth(D3), Vth(P1))를 갖는 제 3 전압 신호(Venv)를 생성할 수 있다.
여기서, 도 5의 전압차 생성기(122)는 도 4의 전압차 생성기(122)와 달리 게이트와 드레인이 연결된 제 1 PMOS 트랜지스터(P1)를 포함한다. 그러므로, 본 발명의 다른 실시예들에서 전압차 생성기(122)는 도 5에서와 같이 게이트와 드레인이 연결된 제 1 PMOS 트랜지스터(P1)로 구현될 수도 있다.
도 6은 본 발명의 제 3 실시예에 따른 복조기의 상세 구조를 도시한 도면이다.
도 6을 참조하면, 복조기(100)는 제 1 파형 검출기(110), 제 2 파형 검출기(120), 인버터(130), 및 버퍼(140)를 포함한다. 제 1 파형 검출기(110)는 제 1 정류기(111)와 제 1 저역 통과 필터(112)를 포함한다. 제 2 파형 검출기(120)는 제 2 정류기(121), 전압차 생성기(122), 및 제 2 저역 통과 필터(123)를 포함한다.
도 6에 도시된 복조기(100)의 구조는 제 1 정류기(111)와 제 2 정류기(121)의 출력 단자들 간의 연결 구조를 제외하고, 도 5에 도시된 복조기(100)와 유사한 구조를 갖는다. 따라서, 도 6에 도시된 복조기(100)의 상세 구조에서 상술한 연결구조를 제외한 나머지 구성에 대한 설명은 도 5를 참조하기로 한다.
도 6의 복조기(100)는 제 1 정류기(111)와 제 1 저역 통과 필터(112) 사이의 접점과, 제 2 정류기(121)와 전압차 생성기(122)의 접점을 연결한다.
이를 통해 제 1 전압 신호(Vab)와 제 2 전압 신호(Venv') 간에 동일한 전압을 갖게 된다. 수신 신호로부터 획득된 제 1 전압 신호(Vab)와 제 2 전압 신호(Venv')가 동일한 전압을 갖지 못하면, 제 1 저역 통과 필터(112)의 제 1 전류원(I1)과 제 2 저역 통과 필터(123)의 제 2 전류원(I2)에 의해 신호 복원 시에 오류가 발생될 수 있다.
상술한 접점들(제 1 정류기(111)와 제 1 저역 통과 필터(112) 사이의 접점, 제 2 정류기(121)와 전압차 생성기(122)의 접점) 간의 연결을 통해서 제 1 전압 신호(Vab)와 제 3 전압 신호(Venv) 간에 발생되는 신호 복원 오류를 방지할 수 있다.
따라서, 본 발명의 다른 실시예들에서도 도 6에서 설명한 바와 같이 제 1 파형 검출기(110)와 제 2 파형 검출기(120) 상호 간의 연결을 통해 저역 통과 필터들(112, 123) 각각 내의 전류원들(I1, I2)에 의해 발생되는 오류를 방지할 수 있다.
도 7은 본 발명의 제 4 실시예에 따른 복조기의 상세 구조를 도시한 도면이다.
도 7을 참조하면, 복조기(100)는 제 1 파형 검출기(110), 제 2 파형 검출기(120), 인버터(130), 및 버퍼(140)를 포함한다.
제 1 파형 검출기(110)는 제 1 정류기(111)와 제 1 저역 통과 필터(112)를 포함한다.
제 1 정류기(111)는 제 1 NMOS 트랜지스터(N1)와 제 2 NMOS 트랜지스터(N2)를 포함한다. 제 1 NMOS 트랜지스터(N1)은 수신 신호(L1)로부터 제 1 검출 신호를 출력한다. 제 1 NMOS 트랜지스터(N1)의 소스는 수신 신호(L1)를 수신하고, 드레인은 제 1 검출 신호를 출력한다. 제 1 NMOS 트랜지스터(N1)의 소스와 게이트는 연결된다. 제 2 NMOS 트랜지스터(N2)는 수신 신호(L2)로부터 제 2 검출 신호를 출력한다. 제 2 NMOS 트랜지스터(N2)의 소스는 수신 신호(L2)를 수신하고, 드레인은 제 2 검출 신호를 출력한다. 제 2 NMOS 트랜지스터(N2)의 소스와 게이트는 연결된다.
제 1 정류기(111)는 제 1 NMOS 트랜지스터(N1)의 제 1 검출 신호와 제 2 NMOS 트랜지스터(N2)의 제 2 검출 신호를 합성하여 제 1 전압 신호(Vab)를 생성한다. 제 1 정류기(111)는 검출 신호들 간의 신호 합성을 위한 합성기(미도시)를 포함할 수도 있다.
제 1 저역 통과 필터(112)는 제 1 커패시터(C1)와 제 1 전류원(I1)을 포함한다. 제 1 커패시터(C1)와 제 1 전류원(I1)은 각각 제 1 전압 신호(Vab)와 접지단에 병렬로 연결된다. 제 1 커패시터(C1)와 제 1 전류원(I1)은 제 1 전압 신호(Vab)를 저역 통과 필터링한다. 제 1 저역 통과 필터(112)는 저주파의 필요한 신호만를 포함한 제 1 전압 신호(Vab)를 출력한다.
제 2 파형 검출기(120)는 제 2 정류기(121), 전압차 생성기(122), 및 제 2 저역 통과 필터(123)를 포함한다.
제 2 정류기(121)는 제 3 NMOS 트랜지스터(N3)와 제 4 NMOS 트랜지스터(N4)를 포함한다. 제 3 NMOS 트랜지스터(N3)은 수신 신호(L1)로부터 제 3 검출 신호를 출력한다. 제 3 NMOS 트랜지스터(N3)의 소스는 수신 신호(L1)를 수신하고, 드레인은 제 3 검출 신호를 출력한다. 제 3 NMOS 트랜지스터(N3)의 소스와 게이트는 연결된다. 제 4 NMOS 트랜지스터(N4)는 수신 신호(L2)로부터 제 4 검출 신호를 출력한다. 제 4 NMOS 트랜지스터(N4)의 소스는 수신 신호(L2)를 수신하고, 드레인은 제 4 검출 신호를 출력한다. 제 4 NMOS 트랜지스터(N4)의 소스와 게이트는 연결된다.
제 2 정류기(121)는 제 3 NMOS 트랜지스터(N3)의 제 3 검출 신호와 제 4 NMOS 트랜지스터(N4)의 제 4 검출 신호를 합성하여 제 2 전압 신호(Venv')를 생성한다. 제 2 정류기(121)는 검출 신호들 간의 신호 합성을 위한 합성기(미도시)를 포함할 수도 있다.
전압차 생성기(122)는 제 1 PMOS 트랜지스터(P1)를 포함한다. 제 1 PMOS 트랜지스터의 소스는 제 2 정류기(121)의 제 2 다이오드(D2)에 연결되고, 제 1 PMOS 트랜지스터(P1)의 게이트는 드레인에 연결된다. 제 1 PMOS 트랜지스터(P1)는 제 1 전압 신호(Vab)와 전압차(Vth(P1))를 갖도록 제 2 전압 신호(Venv')로부터 제 3 전압 신호(Venv)를 생성(Venv = Vab - Vth(P1))한다.
제 2 저역 통과 필터(123)는 제 2 커패시터(C2)와 제 2 전류원(I2)을 포함한다. 제 2 커패시터(C2)와 제 2 전류원(I2)은 각각 제 3 전압 신호(Venv)와 접지단에 병렬로 연결된다. 제 2 커패시터(C2)와 제 2 전류원(I2)은 제 3 전압 신호(Venv)를 저역 통과 필터링한다. 제 2 저역 통과 필터(123)는 저주파의 필요한 신호만를 포함한 제 3 전압 신호(Venv)를 출력한다. 제 2 전류원(I2)의 크기는 제 1 전류원(I1)에 비해 상대적으로 큰 크기를 갖는다.
인버터(130)는 제 2 PMOS 트랜지스터(P2)와 전류원(I3)을 포함한다.
제 2 PMOS 트랜지스터(P2)의 소스는 기준 전압, 즉 제 1 전압 신호(Vab)에 연결되고, 게이트는 파형 검출된 제 2 전압 신호(Venv)에 연결되고, 드레인은 제 3 전류원(I3)에 연결된다.
제 3 전류원(I3)은 접지단과 제 2 PMOS 트랜지스터(P2)의 드레인 사이에 연결된다.
제 2 PMOS 트랜지스터(P2)는 제 1 전압 신호(Vab)를 기준으로 제 2 PMOS 트랜지스터(P2)의 임계 전압(Vth(P2))에 의해 형성된 인버팅 전압(Vpth)으로 제 3 전압 신호(Venv)를 인버팅한다. 제 2 PMOS 트랜지스터(P2)는 드레인을 통해 데이터 펄스를 출력한다.
버퍼(140)는 비교기(Comp)를 포함한다. 비교기(Comp)는 데이터 펄스(+단자를 통해)와 기준 전압(Vref)(- 단자를 통해)을 수신한다. 비교기(Comp)에 수신된 데이터 펄스가 기준 전압(Vref)보다 작으면, 증폭기의 출력은 최대 마이너스(-) 레벨이 된다. 비교기(Comp)에 수신된 데이터 펄스가 기준 전압(Vref)보다 크면 증폭기의 출력은 최대 플러스(+) 레벨이 된다.
따라서, 비교기(Comp)(또는 증폭기)에서 출력되는 수신 신호(R_DATA)는 디지털 데이터의 형태를 갖는다.
여기서, 도 7의 제 1 정류기(121)와 제 2 정류기(122) 각각은 두 개의 NMOS 트랜지스터들을 포함한다. 또한, 도 7의 버퍼(140)는 인버터(Inv) 대신에 비교기(Comp)를 포함한다. 그러므로, 본 발명의 다른 실시예들에서 정류기들(121, 122)과 버퍼(140)는 도 7에서와 같은 구조로 구현될 수도 있다.
도 8은 본 발명의 제 5 실시예에 따른 복조기의 상세 구조를 도시한 도면이다.
도 8을 참조하면, 복조기(100)는 제 1 파형 검출기(110), 제 2 파형 검출기(120), 인버터(130), 버퍼(140), 및 레벨 조절기(150)를 포함한다.
제 1 파형 검출기(110)는 제 1 정류기(111), 제 2 정류기(113), 및 제 1 저역 통과 필터(112)를 포함한다.
제 1 정류기(111)는 제 1 NMOS 트랜지스터(N1)를 포함한다. 제 1 NMOS 트랜지스터(N1)는 일예로, 수신 신호로부터 제 1 전압 신호(Vab')를 생성한다. 제 1 NMOS 트랜지스터(N1)의 소스와 게이트는 상호 간에 연결(일예로, 다이오드 접속)되어 있다. 제 1 NMOS 트랜지스터(N1)는 교류 신호인 수신 신호를 직류 신호로 변환한다.
제 2 정류기(113)는 제 2 NMOS 트랜지스터(N2)를 포함한다. 제 2 NMOS 트랜지스터(N2)는 제 1 전압 신호(Vab')로부터 제 2 전압 신호(Vab)를 생성한다. 제 2 NMOS 트랜지스터(N2)의 소스와 게이트는 상호 간에 연결(일예로, 다이오드 접속)되어 있다.
제 1 저역 통과 필터(112)는 제 1 커패시터(C1)와 제 1 전류원(I1)을 포함한다. 제 1 커패시터(C1)와 제 1 전류원(I1)은 각각 제 2 전압 신호(Vab)와 접지단에 병렬로 연결된다. 제 1 커패시터(C1)와 제 1 전류원(I1)은 제 2 전압 신호(Vab)를 저역 통과 필터링한다. 제 1 저역 통과 필터(112)는 저주파의 필요한 신호만를 포함한 제 2 전압 신호(Vab)를 출력한다.
제 2 파형 검출기(120)는 제 3 정류기(121), 제 4 정류기(124), 전압차 생성기(122), 및 제 2 저역 통과 필터(123)를 포함한다.
제 3 정류기(121)는 제 3 NMOS 트랜지스터(N3)를 포함한다. 제 3 NMOS 트랜지스터(N3)는 일예로, 수신 신호로부터 제 3 전압 신호(Venv'')를 생성한다. 제 3 NMOS 트랜지스터(N3)의 소스와 게이트는 상호 간에 연결(일예로, 다이오드 접속)되어 있다. 제 3 NMOS 트랜지스터(N3)는 교류 신호인 수신 신호를 직류 신호로 변환한다.
제 4 정류기(124)는 제 4 NMOS 트랜지스터(N4)를 포함한다. 제 4 NMOS 트랜지스터(N4)는 제 3 전압 신호(Venv'')로부터 제 4 전압 신호(Venv')를 생성한다. 제 4 NMOS 트랜지스터(N4)의 소스와 게이트는 상호 간에 연결(일예로, 다이오드 접속)되어 있다.
전압차 생성기(122)는 제 1 PMOS 트랜지스터(P1)를 포함한다. 제 1 PMOS 트랜지스터의 소스는 제 2 정류기(121)의 제 2 다이오드(D2)에 연결되고, 제 1 PMOS 트랜지스터(P1)의 게이트는 드레인에 연결된다. 제 1 PMOS 트랜지스터(P1)는 제 2 전압 신호(Vab)와 전압차(Vth)를 갖도록 제 4 전압 신호(Venv')로부터 제 5 전압 신호(Venv)를 생성(Venv = Vab - Vth)한다.
제 2 저역 통과 필터(123)는 제 2 커패시터(C2)와 제 2 전류원(I2)을 포함한다. 제 2 커패시터(C2)와 제 2 전류원(I2)은 각각 제 5 전압 신호(Venv)와 접지단에 병렬로 연결된다. 제 2 커패시터(C2)와 제 2 전류원(I2)은 제 5 전압 신호(Venv)를 저역 통과 필터링한다. 제 2 저역 통과 필터(123)는 저주파의 필요한 신호만를 포함한 제 5 전압 신호(Venv)를 출력한다. 제 2 전류원(I2)의 크기는 제 1 전류원(I1)에 비해 상대적으로 큰 크기를 갖는다.
또한, 제 1 정류기(111)와 제 2 정류기(113)의 접점과, 제 3 정류기(121)와 제 4 정류기(124)의 접점은 상호 간에 연결된다.
이를 통해 제 1 전압 신호(Vab)와 제 2 전압 신호(Venv') 간에 동일한 전압을 갖게 된다. 수신 신호로부터 획득된 제 1 전압 신호(Vab)와 제 2 전압 신호(Venv')가 동일한 전압을 갖지 못하면, 제 1 저역 통과 필터(112)의 제 1 전류원(I1)과 제 2 저역 통과 필터(123)의 제 2 전류원(I2)에 의해 신호 복원 시에 오류가 발생될 수 있다.
상술한 접점들(제 1 정류기(111)와 제 1 저역 통과 필터(112) 사이의 접점, 제 2 정류기(121)와 전압차 생성기(122)의 접점) 간의 연결을 통해서 제 2 전압 신호(Vab)와 제 5 전압 신호(Venv) 간에 전압차(Vth)의 오류를 방지할 수 있다.
인버터(130)는 제 2 PMOS 트랜지스터(P2)와 제 3 전류원(I3)을 포함한다.
제 2 PMOS 트랜지스터(P2)의 소스는 기준 전압, 즉 제 2 전압 신호(Vab)에 연결되고, 게이트는 파형 검출된 제 2 전압 신호(Venv)에 연결되고, 드레인은 제 3 전류원(I3)에 연결된다.
제 3 전류원(I3)은 접지단과 제 2 PMOS 트랜지스터(P2)의 드레인 사이에 연결된다.
제 2 PMOS 트랜지스터(P2)는 제 2 전압 신호(Vab)를 기준으로 제 2 PMOS 트랜지스터(P2)의 임계 전압(Vth(P2))에 의해 형성된 인버팅 전압(Vpth)으로 제 5 전압 신호(Venv)를 인버팅한다. 제 2 PMOS 트랜지스터(P2)는 드레인을 통해 데이터 펄스를 출력한다.
버퍼(140)는 비교기(Comp)를 포함한다. 비교기(Comp)는 데이터 펄스(+단자를 통해)와 기준 전압(Vref)(- 단자를 통해)을 수신한다. 비교기(Comp)에 수신된 데이터 펄스가 기준 전압(Vref)보다 작으면, 증폭기의 출력은 최대 마이너스(-) 레벨이 된다. 비교기(Comp)에 수신된 데이터 펄스가 기준 전압(Vref)보다 크면 증폭기의 출력은 최대 플러스(+) 레벨이 된다.
따라서, 비교기(Comp)(또는 증폭기)에서 출력되는 수신 신호(R_DATA)는 디지털 데이터의 형태를 갖는다.
또한, 버퍼(140)는 데이터 펄스를 수신하는 비교기의 양(+)의 단자와 접지단 사이에 연결된 제 3 커패시터(C3)를 추가로 포함한다. 제 3 커패시터(C3)는 전압 펄스에 포함된 리플 신호에 의해 발생되는 수신 데이터(R_DATA)에 인접한 잡음 신호들을 제거할 수 있다.
레벨 조절기(150)는 제 3 PMOS 트랜지스터(P3)를 포함한다. 제 3 PMOS 트랜지스터(P3)의 소스는 전압차 생성기(122)와 제 2 저역 통과 필터(123)의 접점에 연결된다. 제 3 PMOS 트랜지스터(P3)의 드레인은 제 2 정류기(113)와 제 1 저역 통과 필터(112)의 접점에 연결된다. 제 3 PMOS 트랜지스터(P3)의 게이트는 소스와 연결된다.
제 3 PMOS 트랜지스터(P3)는 턴-온(turn-on) 동작을 위한 임계 전압(Vth(P3))를 갖는다. 제 3 PMOS 트랜지스터(P3)는 제 2 전압 신호(Vab)와 제 5 전압 신호(Venv) 간의 차가 임계 전압(Vth(P3)) 보다 큰 값을 가지면 턴-온 동작하여 전압 신호들(Vab, Venv) 간의 전압 레벨을 조절한다. 이와 반대로, 제 3 PMOS 트랜지스터(P3)는 제 2 전압 신호(Vab)와 제 5 전압 신호(Venv) 간의 차가 임계 전압(Vth(P3)) 보다 작은 값을 가지면 턴-오프 동작한다.
여기서, 도 8의 제 1 파형 검출기(110)는 제 2 정류기(113)를 포함하고, 제 2 파형 검출기(120)는 제 4 정류기(124)를 포함한다. 또한, 도 8의 버퍼(140)는 비교기(Comp)의 전압 펄스 입력 단자(양의 단자)에 제 3 커패시터(C3)를 포함한다. 또한, 도 8의 복조기는 레벨 조절기(150)를 포함한다.
그러므로, 본 발명의 다른 실시예들에서 제 1 파형 검출기(110)는 제 2 정류기(113)를 포함하고, 제 2 파형 검출기(120)는 제 4 정류기(124)를 포함한 구조를 갖도록 구현될 수 있다. 본 발명의 다른 실시예에서 버퍼(140)는 제 3 커패시터(C3)를 포함하도록 구현될 수 있고, 레벨 조절기(150)를 추가로 포함하도록 구현될 수 있다.
도 9는 본 발명의 실시예에 따른 복조기의 수신 신호 복원 동작을 도시한 그래프이다.
도 9를 참조하면, 도 4에 도시된 복조기(100)의 수신 신호 복원 동작을 일예로 하여 설명하기로 한다.
(a)는 수신 신호(L1, L2)를 도시한다. 여기서, 수신 신호(L1, L2)는 안테나에 의해 유도된 교류 신호이다.
제 1 파형 검출기(120)는 수신 신호(L1, L2)로부터 제 1 전압 신호(Vab)를 생성한다.
제 2 파형 검출기(120)는 수신 신호(L1, L2)로부터 제 2 전압 신호(Venv')를 생성한다. 제 2 파형 검출기는 전압 생성기(122)에 포함된 다이오드(D2)의 임계 전압(Vth(D2))에 근거한 전압차(Vth(D2))를 제 2 전압 신호(Venv')에 적용할 수 있다. 제 3 전압 신호(Venv)는 제 1 전압 신호(Vab)를 기준으로 전압차(Vth(D3))만큼 낮은 값을 갖는다.
인버터(130)는 제 1 전압 신호(Vab)에 근거하여 PMOS 트랜지스터(P1)에 의해 형성된 임계 전압(Vth(P1))차를 갖는 인버팅 전압(Vpth)으로 제 3 전압 신호(Venv)를 인버팅한다.
따라서, 제 1 전압 신호(Vab), 제 3 전압 신호(Venv), 인버팅 전압(Vpth)은 하기의 수학식 1과 같은 관계를 갖는다.
Figure pat00001
Figure pat00002
Figure pat00003
(b)는 파형 검출된 수신 신호(L1, L2), 제 1 전압 신호(Vab), 제 3 전압 신호(Venv), 인버팅 전압(Vpth)을 도시한다. 또한, Vth(D1)과 Vth(D2)는 동일한 값을 가질 수도 있다.
여기서, 인버팅 전압(Vpth)은 제 1 전압 신호(Vab)에 근거하여 생성된 신호이다. 수신 신호(L1, L2)의 세기가 변화하면, 수신 신호(L1, L2)로부터 획득된 제 1 전압 신호(Vab)의 크기도 동시에 변화한다. 따라서, 인버팅 전압(Vpth)은 수신 신호(Vpth)에 따라 가변적인 값을 가짐으로서 수신 신호 세기 변화에 따른 수신 성능이 저하되지 않는다.
버퍼(140)는 인버터(130)의 제 3 전압 신호(Venv)의 인버팅 동작에 따라 수신된 데이터 펄스를 버퍼링한다. 버퍼(140)는 버퍼링을 통해 디지털 형태의 수신 데이터(R_DATA)를 복원한다.
(c)는 디지털 형태의 수신 데이터(R_DATA)를 도시한다.
본 발명에서 제안된 복조기(100)는 PMOS 트랜지스터와 전류원을 포함한 인버터(130)의 사용에 의해 수신 신호 세기에 근거한 인버팅 전압(Vpth)으로 수신 데이터(R_DATA)를 복원할 수 있다.
따라서, 본 발명의 무선주파수 인식 태그는 장애물, 이격 거리 등에 따른 신호 수신 성능이 저하되지 않는다. 따라서, 본 발명에서 제안된 RFID 태그는 RFID 리더와의 이격 거리를 증대할 수 있다.
또한, 본 발명에서 제안된 복조기(100)의 적용이 가능한 신호 수신 장치는 수신 신호 세기에 따른 영향을 감소시켜 수신 데이터를 복원할 수 있다.
10: RFID 리더 20: RFID 태그
100: 복조기 200: 디지털 신호 처리부
300: 메모리 400: 변조기
101: 전압 신호 생성부 110: 제 1 파형 검출기
120: 제 2 파형 검출기 130: 인버터
140: 버퍼 150: 레벨 조절기
111, 113, 121, 124: 정류기들 112: 제 1 저역 통과 필터
122: 전압차 생성기 123: 제 2 저역 통과 필터

Claims (10)

  1. 수신 신호로부터 제 1 전압 신호와 제 2 전압 신호를 생성하는 전압 신호 생성부;
    상기 제 1 전압 신호를 기준으로 미리 결정된 제 1 전압차를 갖는 인버팅 전압으로 상기 제 2 전압 신호를 인버팅하여 데이터 펄스를 획득하는 인버터; 및
    상기 데이터 펄스를 버퍼링하여 수신 데이터를 복원하는 버퍼를 포함하는 무선주파수인식태그.
  2. 제 1 항에 있어서,
    상기 인버터는
    접지단에 연결된 전류원; 및
    상기 제 1 전압 신호에 소스가 연결되고, 상기 제 2 전압 신호에 게이트가 연결되고, 상기 전류원에 연결된 드레인을 포함한 피모스 트랜지스터를 포함한 무선주파수인식 태그.
  3. 제 1 항에 있어서,
    상기 전압 신호 생성부는
    상기 수신 신호로부터 상기 제 1 전압 신호를 생성하는 제 1 파형 검출기; 및
    상기 수신 신호로부터 상기 제 2 전압 신호를 상기 제 1 전압 신호로부터 미리 결정된 제 2 전압차를 갖도록 생성하는 제 2 파형 검출기를 포함하는 무선주파수인식 태그.
  4. 제 3 항에 있어서,
    상기 제 1 파형 검출기는
    상기 수신 신호로부터 상기 제 1 전압 신호를 생성하는 제 1 정류기; 및
    상기 제 1 전압 신호를 저역 통과 필터링하여 상기 인버터로 제공하는 제 1 저역 통과 필터를 포함하는 무선주파수인식 태그.
  5. 제 3 항에 있어서,
    상기 제 2 파형 검출기는 상기 수신 신호로부터 상기 제 3 전압 신호를 생성하는 제 2 정류기;
    상기 제 3 전압 신호로부터 상기 제 1 전압 신호와 상기 제 2 전압차를 갖는 상기 제 2 전압 신호를 생성하는 전압차 생성기; 및
    상기 제 2 전압 신호를 저역 통과 필터링하여 상기 인버터로 제공하는 제 2 저역 통과 필터를 포함하는 무선주파수인식 태그.
  6. 제 5 항에 있어서,
    상기 제 1 전압 신호와 상기 제 3 전압 신호를 동일한 전압값을 갖도록 상기 제 1 정류기와 상기 제 1 저역 통과 필터 간의 접점과 상기 제 2 정류기와 상기 전압차 생성기 간의 접점이 상호 간에 연결되는 무선주파수인식 태그.
  7. 제 6 항에 있어서,
    상기 제 1 정류기와 상기 제 1 저역 통과 필터 간의 접점과, 상기 전압차 생성기와 상기 제 2 저역 통과 필터 간의 접점에 연결되어 상기 제 1 전압 신호와 상기 제 2 전압 신호 간의 전압 레벨을 조절하는 레벨 조절기를 더 포함하는 무선주파수인식 태그.
  8. 수신 신호로부터 제 1 전압 신호를 생성하는 단계;
    상기 수신 신호부터 상기 제 1 전압 신호로부터 제 1 전압차를 갖는 제 2 전압 신호를 생성하는 단계;
    상기 제 1 전압 신호를 기준으로 제 2 전압차를 갖는 인버팅 전압을 생성하는 단계;
    상기 제 2 전압 신호를 상기 인버팅 전압으로 인버팅하여 데이터 펄스를 획득하는 단계; 및
    상기 데이터 펄스의 버퍼링을 통해 수신 데이터를 복원하는 단계를 포함하는 무선주파수인식 태그의 신호 수신 방법.
  9. 제 8 항에 있어서,
    상기 제 1 전압 신호와 상기 제 2 전압 신호 간에 미리 결정된 제 3 전압차 이상이 되면, 상기 제 1 전압 신호와 상기 제 2 전압 신호 간의 전압 레벨을 감소시키는 단계를 더 포함하는 무선주파수인식 태그의 신호 수신 방법.
  10. 제 8 항에 있어서,
    상기 수신 데이터를 복원하는 단계는
    상기 데이터 펄스에 포함된 잡음 신호를 제거하는 단계를 더 포함하는 무선주파수인식 태그의 신호 수신 방법.
KR1020100060818A 2010-06-25 2010-06-25 무선주파수인식 태그 및 그것의 신호 수신 방법 KR101701433B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100060818A KR101701433B1 (ko) 2010-06-25 2010-06-25 무선주파수인식 태그 및 그것의 신호 수신 방법
US13/093,254 US8659394B2 (en) 2010-06-25 2011-04-25 RFID tag and method receiving RFID tag signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100060818A KR101701433B1 (ko) 2010-06-25 2010-06-25 무선주파수인식 태그 및 그것의 신호 수신 방법

Publications (2)

Publication Number Publication Date
KR20120000451A true KR20120000451A (ko) 2012-01-02
KR101701433B1 KR101701433B1 (ko) 2017-02-03

Family

ID=45352002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060818A KR101701433B1 (ko) 2010-06-25 2010-06-25 무선주파수인식 태그 및 그것의 신호 수신 방법

Country Status (2)

Country Link
US (1) US8659394B2 (ko)
KR (1) KR101701433B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140066565A (ko) * 2012-11-23 2014-06-02 한국전자통신연구원 다중 전압 체배기를 포함하는 무선주파수 식별 태그 및 그 동작 방법
EP2874309B1 (en) * 2013-11-18 2017-01-04 EM Microelectronic-Marin SA Envelope detector circuit
US9906064B2 (en) * 2014-09-22 2018-02-27 Qualcomm Technologies International, Ltd. Receiver circuit
US9600699B1 (en) 2014-12-15 2017-03-21 Amazon Technologies, Inc. Wearable tuning surfaces for activating RFID buttons or controls
CN106169092B (zh) * 2016-07-08 2023-04-28 浙江悦和科技有限公司 一种rfid标签芯片中的射频调制电路
CN108710814B (zh) * 2018-05-15 2021-06-08 华南理工大学 一种无芯片rfid标签的结构模式信号的自动搜索方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662615B1 (ko) * 2006-01-13 2007-01-02 삼성전자주식회사 신호 변환 장치, 이를 구비한 ｒｆｉｄ 태그 및 ｒｆｉｄ태그의 구동 방법
KR20100027521A (ko) * 2008-09-02 2010-03-11 (주) 파루 무선인식태그 및 그 정보생성방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216683Y2 (ko) * 1981-03-20 1987-04-27
JPH10285087A (ja) 1997-04-10 1998-10-23 Omron Corp データキャリア及び識別システム
JPH11220338A (ja) 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP3874145B2 (ja) 1998-06-10 2007-01-31 ソニー株式会社 変調回路、送信装置及び送信回路
US6850468B2 (en) * 1999-09-17 2005-02-01 Seiko Epson Corporation Electronic timepiece, control method for electronic timepiece, regulating system for electronic timepiece, and regulating method for electronic timepiece
US6539062B1 (en) * 1999-10-21 2003-03-25 General Electric Company Pilot signal control for digital television DTV transmission
US6636119B2 (en) 2000-12-21 2003-10-21 Koninklijke Philips Electronics N.V. Compact cascode radio frequency CMOS power amplifier
US6784744B2 (en) 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
EP1527411B1 (en) * 2002-07-30 2013-02-27 Nxp B.V. Transponder with two supply voltages
JP4708723B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR20050106922A (ko) 2004-05-06 2005-11-11 매그나칩 반도체 유한회사 비접촉 스마트 카드
US7269395B2 (en) * 2004-08-04 2007-09-11 Agency For Science, Technology And Research Envelope detection circuit for low power communication systems
US7579906B2 (en) 2004-11-12 2009-08-25 National Semiconductor Corporation System and method for providing a low power low voltage data detection circuit for RF AM signals in EPC0 compliant RFID tags
US7417496B2 (en) 2005-12-06 2008-08-26 Electronics And Telecommunications Research Institute Demodulator circuit of RFID system
KR100751064B1 (ko) 2005-12-06 2007-08-22 한국전자통신연구원 정보복원을 위한 ｒｆｉｄ 저전력 복조회로
CA2576778C (en) * 2006-02-07 2014-09-02 Xinping Huang Self-calibrating multi-port circuit and method
KR100720227B1 (ko) 2006-07-18 2007-05-23 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 복조장치
JP4609394B2 (ja) 2006-07-28 2011-01-12 ソニー株式会社 復調回路及び受信装置
JP4314258B2 (ja) * 2006-09-28 2009-08-12 株式会社東芝 整流回路およびこれを用いた無線通信装置
KR101543646B1 (ko) * 2009-03-13 2015-08-12 삼성전자주식회사 Ｔｙｐｅ－ａ 복조 장치 및 이를 구비한 집적회로 카드
US8344878B2 (en) * 2009-09-30 2013-01-01 Alcatel Lucent Method and apparatus for the creation of an event-associated electronic device directory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662615B1 (ko) * 2006-01-13 2007-01-02 삼성전자주식회사 신호 변환 장치, 이를 구비한 ｒｆｉｄ 태그 및 ｒｆｉｄ태그의 구동 방법
KR20100027521A (ko) * 2008-09-02 2010-03-11 (주) 파루 무선인식태그 및 그 정보생성방법

Also Published As

Publication number Publication date
KR101701433B1 (ko) 2017-02-03
US20110316673A1 (en) 2011-12-29
US8659394B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
KR101701433B1 (ko) 무선주파수인식 태그 및 그것의 신호 수신 방법
KR102072522B1 (ko) 비접촉 통신 장치 및 그것을 포함한 유저 장치
JP4822588B2 (ja) 情報処理装置および情報処理デバイス
EP1842284B1 (en) A demodulator
EP2752792B1 (en) Receiver and method for near field communication
US8258958B2 (en) Dual antenna RFID tag
CN101038616B (zh) 用于非接触式ic卡和射频识别标签芯片的限幅保护电路
US20110011934A1 (en) Contactless ic card and wireless system
US20080238632A1 (en) Semiconductor integrated circuit device
JP2009290644A (ja) 応答器、質問器および通信装置
JP2004518376A (ja) 低電力受動トランスポンダ
CN1648932A (zh) 非接触式ic卡的读写器终端装置、通信系统及非接触式数据载体
US7593690B2 (en) Signal converter, RFID tag having signal converter, and method of driving RFID tag
EP3930133B1 (en) Internal voltage generation circuit of smart card and smart card including the same
WO2015103956A1 (zh) 一种动态整流控制电路与无源rfid及动态整流控制方法
KR20010050578A (ko) 진폭변조 반송파의 복조시 부정확한 데이터 복원을방지하기 위한 비접촉식 아이시 카드
CN113259292A (zh) 一种差分输入的射频识别标签调幅波包络信号解调电路
US7215723B2 (en) Demodulator for an amplitude-modulated alternating signal
KR20110134787A (ko) 무선주파수인식 태그 및 그것의 신호 수신 방법
CN110533124B (zh) 旗标保持电路以及旗标保持方法
US20100064152A1 (en) Ic chip, information processing device, information processing system, and programs
US9571210B2 (en) Signal processing device, signal processing method, and receiving device
WO2006038314A1 (ja) 信号抽出回路および非接触ｉｃカード
US9137062B2 (en) Wireless communication apparatus and wireless communication method
CN110649941B (zh) 一种非接触读卡器识别噪声的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 4