KR20110131113A - 볼티지 레귤레이터 - Google Patents

볼티지 레귤레이터 Download PDF

Info

Publication number
KR20110131113A
KR20110131113A KR1020110049177A KR20110049177A KR20110131113A KR 20110131113 A KR20110131113 A KR 20110131113A KR 1020110049177 A KR1020110049177 A KR 1020110049177A KR 20110049177 A KR20110049177 A KR 20110049177A KR 20110131113 A KR20110131113 A KR 20110131113A
Authority
KR
South Korea
Prior art keywords
voltage
terminal
output
voltage regulator
resistor
Prior art date
Application number
KR1020110049177A
Other languages
English (en)
Other versions
KR101731652B1 (ko
Inventor
미노루 스도우
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20110131113A publication Critical patent/KR20110131113A/ko
Application granted granted Critical
Publication of KR101731652B1 publication Critical patent/KR101731652B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(과제) 넓은 부하 용량의 범위에서, 경부하시에 안정적으로 동작시킬 수 있는 볼티지 레귤레이터의 제공.
(해결 수단) 볼티지 레귤레이터의 위상 보상 용량을 충전하는 회로를 형성하고, R1 과 Cz 에 의해 저주파에서의 제로 점을 생성하는 구성으로 하였다.

Description

볼티지 레귤레이터 {VOLTAGE REGULATOR}
본 발명은 넓은 부하 용량 범위에 있어서 경부하시에도 안정적으로 동작하는 볼티지 레귤레이터에 관한 것이다.
종래의 볼티지 레귤레이터 (100) 로는, 도 7 에 나타내는 바와 같은 회로가 알려져 있었다 (예를 들어, 특허문헌 1 참조).
배터리 (120) 의 전원 전압은 VDD 단자 (121) 와 VSS 단자 (123) 단자 사이에 인가된다. VOUT 단자 (124) 에는 부하 (125) 와 부하 용량 (126) 이 접속되어 있다. 기준 전압 회로 (101) 는 일정한 전압을 출력하고, 오차 증폭기 (102) 의 반전 입력 단자에 인가된다. VOUT 단자 (124) 의 전압은 저항 (104 와 105) 에 의해 분압되고, 분압된 전압은 오차 증폭기 (102) 의 비반전 입력 단자에 인가된다. 출력 트랜지스터 (103) 의 소스는 VDD 단자 (121) 에 접속되고, 드레인은 VOUT 단자 (124) 에 접속되며, 오차 증폭기 (102) 의 출력이 게이트에 접속되고, 오차 증폭기 (102) 의 출력에 의해 출력 트랜지스터 (103) 의 저항값이 제어된다. 즉, 저항 (104, 105) 에 의해 출력 전압을 분압한 전압이, 기준 전압 회로 (101) 의 출력 전압보다 작으면 오차 증폭기 (102) 의 출력은 낮아지고, 출력 트랜지스터 (103) 를 세게 바이어스하여 저항값을 낮춤으로써 VOUT 단자 (124) 의 전압이 상승하고, 반대로 저항 (104, 105) 에 의해 분압된 전압이 기준 전압보다 높으면 출력 트랜지스터 (103) 를 약하게 바이어스하여 저항값을 높이고, VOUT 단자 (124) 의 전압이 저하되어, VOUT 단자 (124) 에 일정한 전압이 출력되도록 제어된다.
CE 회로 (110) 는 CE 단자 (122) 에 인가되는 전압에 의해 볼티지 레귤레이터의 ON/OFF 를 제어한다.
저항 (104) 에 병렬로 접속되어 있는 용량 (106) 은 볼티지 레귤레이터의 위상 보상을 행한다.
도 8(a) 는 볼티지 레귤레이터의 저항 (104, 105) 과 용량 (106) 을 빼낸 회로이다.
VOUT 단자의 전압을 Vout, 저항 (104 와 105) 의 접속점의 전압을 Vfb 로 하면, VOUT 단자로부터 저항 (104 와 105) 의 접속점으로의 전달 함수는 식 (1) 내지 (3) 에 의해 부여된다.
Figure pat00001
Figure pat00002
Figure pat00003
여기서, R1, R2 는 각각 저항 (104, 105) 의 저항값이고, Cz 는 용량 (106) 의 용량값이다. 즉, 식 (2) 에 의해 부여되는 제로 (Zero) 점과 식 (3) 에 의해 부여되는 극 (Pole) 이 존재한다.
도 8(b) 와 (c) 는, 식 (1) 에 의해 부여되는 전달 함수의 보드 선도 ((b) 는 이득 (gain), (c) 는 위상) 를 나타내고 있다. (c) 에 나타내는 바와 같이, 위상은 주파수가 높아지면 0 도에서부터 제로 점의 주파수 (fz) 에서 45 도 진행되고, 최대 90 도까지 진행된다. 그 후, 극의 주파수 (fp) 에서 45 도로 되고, 다시 0 으로 되돌아온다. 즉, 주파수 fz 부근부터 fp 부근 사이에서는 위상을 진행시키는 효과가 있다.
도 9 에 2 극의 볼티지 레귤레이터의 보드 선도를 나타낸다.
볼티지 레귤레이터의 출력 단자 (124) 에는 부하 (125) 와 부하 용량 (126) 이 접속되어 극이 발생한다. 부하가 가볍고 부하 용량이 클 때에는, 극이 낮은 주파수에 발생하여 볼티지 레귤레이터의 대역이 좁아진다. 또한, 오차 증폭기 (102) 에도 극이 존재하기 때문에, 위상은 낮은 주파수에서 180 도 늦어짐으로써, 위상 여유가 없어진다 (0 에 가까워진다). 이 때의 볼티지 레귤레이터의 대역폭 (fbw) 은, 예를 들어 100 ㎐ 정도까지 저하된다.
도 10 에 저항 (104, 105) 및 용량 (106) 에 의해 적당한 위상 보상을 실시하였을 때의 2 극의 볼티지 레귤레이터 보드 선도를 나타낸다. 극의 주파수 (fp2) 부근에 제로 점 (주파수 (fz)) 을 발생시킴으로써, 이득 0 ㏈ 이상에 있어서 위상 여유를, 예를 들어 30 도 이상 확보할 수 있다.
일본 특허공보 제2706720호 (제 1 도)
그러나, 종래의 볼티지 레귤레이터에서는 넓은 부하 용량의 범위에서 경부하시에 안정적으로 동작하지 않는다는 과제가 있었다.
제로 점의 주파수를 100 ㎐ 정도까지 낮추려면, 식 (2) 보다 Cz × R1 의 시정수 (time constant) 로서 mSEC 오더가 필요해진다. 그러나, 도 7 에 나타내는 종래의 볼티지 레귤레이터에 있어서는 Cz × R1 의 시정수를 mSEC 오더로 하면 CE 단자 전압을 "L" 로부터 "H" 로 변화시켰을 때, 도 11(b) 에 나타내는 바와 같이 상승하는 데에 mSEC 오더의 시간이 걸려, 곧바로 상승할 필요가 있는 어플리케이션에서는 사용할 수 없다는 과제가 있었다.
그래서, 본 발명의 목적은 종래의 이와 같은 과제를 해결하여, 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작하는 볼티지 레귤레이터를 제공하는 것을 목적으로 하고 있다.
종래의 과제를 해결하기 위하여, 본 발명의 볼티지 레귤레이터는 이하와 같은 구성으로 하였다.
제 1 전원 단자와, 제 2 전원 단자와, 출력 단자와, 기준 전압 회로와, 상기 출력 단자와 상기 제 2 전원 단자 사이에 직렬로 접속된 제 1 저항 및 제 2 저항과, 반전 입력 단자를 상기 기준 전압 회로의 출력 단자에 접속하고, 비반전 입력 단자를 상기 제 1 저항 및 제 2 저항의 접속점에 접속하여, 비교 결과의 전압을 출력하는 제 1 오차 증폭 회로와, 상기 제 1 전원 단자와 상기 출력 단자 사이에 설치된, 상기 출력 단자의 전압이 일정한 값이 되도록 상기 제 1 오차 증폭 회로의 출력에 의해 게이트 전압이 제어되는 출력 트랜지스터와, 상기 출력 단자에 일단(一端)이 접속된 위상 보상용의 용량을 구비한 볼티지 레귤레이터로서, 상기 제 1 저항 및 제 2 저항의 접속점을 비반전 입력 단자에 접속하고, 출력 단자와 반전 입력 단자를 접속한 제 2 오차 증폭 회로와, 전원 투입 후, 또는 상기 볼티지 레귤레이터를 ON 한 후, 상기 위상 보상 용량을, 소정 시간 내에는 상기 제 2 오차 증폭 회로의 출력에 접속하고, 소정 시간 후에는 상기 제 1 저항 및 제 2 저항의 접속점에 접속하는 전환 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
본 발명의 볼티지 레귤레이터에 의하면, 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있고, 또한 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작시킬 수 있다.
도 1 은, 제 1 실시예의 볼티지 레귤레이터의 회로도이다.
도 2 는, 제 1 실시예의 볼티지 레귤레이터의 타이밍·차트이다.
도 3 은, 제 2 실시예의 볼티지 레귤레이터의 회로도이다.
도 4 는, 제 2 실시예의 볼티지 레귤레이터의 타이밍·차트이다.
도 5 는, 제 3 실시예의 볼티지 레귤레이터의 회로도이다.
도 6 은, 제 4 실시예의 볼티지 레귤레이터의 회로도이다.
도 7 은, 종래의 볼티지 레귤레이터를 나타내는 회로도이다.
도 8 은, 분압 회로의 이득·위상 특성이다.
도 9 는, 2 극의 볼티지 레귤레이터 보드 선도이다.
도 10 은, 3 극 1 제로의 볼티지 레귤레이터 보드 선도이다.
도 11 은, 전원 기동시의 볼티지 레귤레이터의 상승 특성을 나타내는 도면이다.
[실시예 1]
도 1 은, 제 1 실시예의 볼티지 레귤레이터를 나타내는 회로도이다. 제 1 실시예의 볼티지 레귤레이터는, 기준 전압 회로 (101) 와, 오차 증폭기 (102) 와, 저항 (104) 과, 저항 (105) 과, 용량 (106) 과, 출력 트랜지스터 (103) 와, 스위치 (112) 와, 스위치 (113) 와, 오차 증폭기 (107) 와, CE 회로 (110) 와, 타이머 회로 (111), VDD 단자 (121) 와, CE 단자 (122), VSS 단자 (123) 와, 출력 단자 (124) 로 구성되어 있다.
제 1 실시예의 볼티지 레귤레이터의 접속에 대하여 설명한다. 기준 전압 회로 (101) 의 출력은 오차 증폭기 (102) 의 반전 입력 단자에 접속된다. 오차 증폭기 (102) 의 비반전 입력 단자는 저항 (104) 과 저항 (105) 의 접속점에 접속되고, 출력은 Pch 트랜지스터 (103) 의 게이트에 접속한다. 저항 (104) 의 타단(他端)은 VOUT 단자 (124) 에 접속되고, 저항 (105) 의 타단은 VSS 단자 (123) 에 접속된다. Pch 트랜지스터 (103) 의 소스는 VDD 단자 (121) 에 접속되고, 드레인은 출력 단자 (124) 에 접속된다.
용량 (106) 의 일단은 VOUT 단자 (124) 에 접속되고, 타단은 스위치 (112 와 113) 에 접속되어 있다. 스위치 (112) 의 타단은 저항 (104 와 105) 의 접속점에 접속되고, 스위치 (113) 의 타단은 오차 증폭기 (107) 의 출력에 접속되어 있다. 오차 증폭기 (107) 의 비반전 입력 단자는 저항 (104 와 105) 의 접속점에 접속되고, 반전 입력 단자는 오차 증폭기 (107) 의 출력에 접속되어 있다.
CE 회로 (110) 의 출력은 타이머 회로 (111), 기준 전압 회로 (101), 오차 증폭기 (102), 오차 증폭기 (107) 에 입력되고, 입력은 CE 단자 (122) 에 접속된다. 타이머 회로 (111) 는 출력이 스위치 (112 와 113) 에 접속되어 ON/OFF 를 제어한다.
CE 회로 (110) 는 CE 단자 (122) 에 인가되는 전압에 의해 볼티지 레귤레이터의 ON/OFF 를 제어한다. 저항 (104) 및 용량 (106) 은 볼티지 레귤레이터의 위상 보상을 실시한다. 저항 (104) 및 용량 (106) 의 값은 크게 설정되어, Zer o 점의 주파수 (fz) 를 낮추고 있다.
다음으로, 제 1 실시예의 볼티지 레귤레이터의 동작에 대하여 도 2 의 타이밍·차트를 사용하여 설명한다. 처음에, CE 단자 (122) 의 전압이 "L" 일 때에는 볼티지 레귤레이터는 OFF 상태 (정지 상태) 에 있다. 그리고, 스위치 (112) 는 OFF 상태 (오픈) 이며, 스위치 (113) 는 ON 상태 (쇼트) 이다. 다음으로, CE 단자 (122) 의 전압이 "H" 가 되면, 볼티지 레귤레이터는 기동하여 ON 상태 (동작 상태) 가 된다. 그리고, 타이머 회로 (111) 는 임의의 Td 시간 내에는 스위치 (112) 를 OFF 상태 (오픈), 스위치 (113) 를 ON 상태 (쇼트) 로 유지한다. Td 시간 후에는 스위치 (112) 를 ON 상태 (쇼트), 스위치 (113) 를 OFF 상태 (오픈) 로 유지하는 신호를 발생시킨다. 즉 Td 시간 내에는, 오차 증폭기 (107) 의 출력이, 용량 (106) 을 저항 (104) 과 저항 (105) 의 접속점의 전압과 동일한 전압이 되도록 충전한다. Td 시간 후, 스위치 (113) 가 OFF 되고, 스위치 (112) 가 ON 됨으로써, 저항 (104) 과 용량 (106) 에 의한 제로 점이 발생하여, 볼티지 레귤레이터의 위상 보상에 용량 (106) 이 기여하게 된다.
요컨대, 전원 투입 후 또는 CE 단자 전압을 "L" 로부터 "H" 로 변화시킨 후, Td 시간에는 스위치 (113) 가 ON 되기 때문에, 오차 증폭기 (107) 의 출력이 용량 (106) 을 저항 (104 와 105) 의 접속점의 전압과 동일해지도록 충전한다. 그리고, 볼티지 레귤레이터의 상승 시간을 도 11(c) 에 나타내는 바와 같이 빠르게 할 수 있다. Td 시간 후에는 스위치 (113) 가 OFF 되고 스위치 (112) 가 ON 되기 때문에, 도 8 에 나타낸 위상 보상의 효과가 얻어진다.
이상에 의해, 제 1 실시예의 볼티지 레귤레이터에 있어서는, Td 시간 내에는 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있고, Td 시간 후에는 저항 (104) 과 용량 (106) 에 의한 제로 점의 생성에 의해, 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작시킬 수 있게 된다.
또한, 저항 (104) 과 용량 (106) 에 의한 시정수는 1 mSEC 이상으로 해도 된다.
[실시예 2]
도 3 에 제 2 실시예의 볼티지 레귤레이터의 회로도를 나타낸다. 도 1 과의 차이는, 스위치 (112, 113) 가 전압 검출 회로 (114) 의 출력에 의해 제어되고 있는 점이다. 전압 검출 회로 (114) 는, VOUT 단자 (124) 의 전압을 모니터하여 소정 전압값에 이른 것을 검출해서 스위치의 제어 신호를 출력한다.
다음으로, 제 2 실시예의 볼티지 레귤레이터의 동작에 대하여 도 4 의 타이밍·차트를 사용하여 설명한다. 처음에, CE 단자 (122) 의 전압이 "L" 일 때에는 볼티지 레귤레이터는 OFF 상태 (정지 상태) 에 있다. 그리고, 스위치 (112) 는 OFF 상태 (오픈) 이며, 스위치 (113) 는 ON 상태 (쇼트) 이다. 다음으로 CE 단자 (122) 의 전압이 "H" 가 되면, 볼티지 레귤레이터는 기동하여 ON 상태 (동작 상태) 가 된다. 그리고, 오차 증폭기 (102) 가 출력 트랜지스터 (103) 의 게이트 전압을 제어하여, 기준 전압 회로 (101) 의 출력 전압과 저항 (104, 105) 의 접속점의 전압이 동일하게 한다. 이렇게 하여, 볼티지 레귤레이터는 식 (4) 에 의해 부여되는 전압 (Vout) 이 된다.
Figure pat00004
여기서 Vref 는 기준 전압 회로 (101) 의 출력 전압값이다. 전압 검출 회로 (114) 는 VOUT 단자 (124) 의 전압이 식 (4) 에 의해 부여되는 전압의, 예를 들어 98 ％ 이하의 전압을 검출한다. 그리고, VOUT 단자 (124) 의 전압이 98 ％ 이하일 때에는 스위치 (112) 는 OFF 상태 (오픈), 스위치 (113) 는 ON 상태 (쇼트) 로 유지하는 신호를 발생시킨다. VOUT 단자 (124) 의 전압이 98 ％ 로 초과하면, 스위치 (112) 는 ON 상태 (쇼트), 스위치 (113) 는 OFF 상태 (오픈) 로 유지하는 신호를 발생시킨다. 요컨대, VOUT 단자 (124) 의 전압값이 Vout 의 98 ％ 이하일 때에는, 오차 증폭기 (107) 의 출력이 용량 (106) 을 저항 (104 와 105) 의 접속점과 동일한 전압이 되도록 충전한다. VOUT 단자 (124) 의 전압값이 Vout 의 98 ％ 를 초과하면, 스위치 (113) 가 OFF 되고 스위치 (112) 가 ON 됨으로써, 저항 (104) 과 용량 (106) 에 의한 제로 점이 발생하여 볼티지 레귤레이터의 위상 보상에 용량 (106) 이 기여한다. 이렇게 하여, 전원 투입 후 또는 CE 단자 전압을 "L" 로부터 "H" 로 변화시킨 후, VOUT 단자 (124) 의 전압값이 Vout 의 98 ％ 이하일 때에는, 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있다. 그리고, VOUT 단자 (124) 의 전압값이 Vout 의 98 ％ 를 초과하면 도 8 에 나타낸 위상 보상의 효과가 얻어지게 된다.
이상에 의해, 제 2 실시예의 볼티지 레귤레이터에 있어서는, VOUT 단자 (124) 의 전압값이, 예를 들어 Vout 의 98 ％ 를 초과하기까지는 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있고, 예를 들어 Vout 의 98 ％ 를 초과하면 저항 (104) 과 용량 (106) 에 의한 제로 점의 생성에 의해, 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작시킬 수 있게 된다.
또한, 전압 검출 회로 (114) 의 검출 전압은 임의의 검출 전압으로 설정해도 된다. 또한, 저항 (104) 과 용량 (106) 에 의한 시정수는 1 mSEC 이상으로 해도 된다.
[실시예 3]
도 5 에 제 3 실시예의 볼티지 레귤레이터의 회로도를 나타낸다. 도 1 과의 차이는, 오차 증폭기 (107) 의 비반전 입력 단자가 기준 전압 회로 (101) 의 출력에 접속되어 있는 점이다. 동작에 있어서는, Td 시간 후, 용량 (106) 의 타단의 전압은 기준 전압 회로 (101) 의 출력 전압값과 동일한 값으로 되어 있기 때문에, Td 시간 후의 동작은 도 1 의 볼티지 레귤레이터와 동일한 동작이 되어 동일한 효과가 있다.
이상에 의해, 제 ３ 실시예의 볼티지 레귤레이터에 있어서는, Td 시간 내에는 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있고, Td 시간 후에는 저항 (104) 과 용량 (106) 에 의한 제로 점의 생성에 의해, 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작시킬 수 있게 된다.
또한, 저항 (104) 과 용량 (106) 에 의한 시정수는 1 mSEC 이상으로 해도 된다.
[실시예 4]
도 6 에 제 4 실시예의 볼티지 레귤레이터의 회로도를 나타낸다. 도 3 과의 차이는, 오차 증폭기 (107) 의 비반전 입력 단자가 기준 전압 회로 (101) 의 출력에 접속되어 있는 점이다. 동작에 있어서는, Td 시간 후, 용량 (106) 의 타단의 전압은 기준 전압 회로 (101) 의 출력 전압값과 동일한 값으로 되어 있기 때문에, Td 시간 후의 동작은 도 3 의 볼티지 레귤레이터와 동일한 동작이 되어 동일한 효과가 있다.
이상에 의해, 제 4 실시예의 볼티지 레귤레이터에 있어서는, VOUT 단자 (124) 의 전압값이, 예를 들어 Vout 의 98 ％ 를 초과하기까지는 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있고, Vout 의 98 ％ 를 초과하면 저항 (104) 과 용량 (106) 에 의한 제로 점의 생성에 의해, 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작시킬 수 있게 된다.
또한, 전압 검출 회로 (114) 의 검출 전압은 임의의 검출 전압으로 설정해도 된다. 또한, 저항 (104) 과 용량 (106) 에 의한 시정수는 1 mSEC 이상으로 해도 된다.
이상 설명한 바와 같이, 본 발명의 볼티지 레귤레이터에 의하면, 볼티지 레귤레이터의 상승 시간을 빠르게 할 수 있으며, 또한 넓은 부하 용량의 범위에서 경부하시에도 안정적으로 동작시킬 수 있다.
또한, 모든 실시예에 있어서, CE 단자 (122) 에 접속된 CE 회로 (110) 를 구비한 구성으로 하여 설명하였다. 그러나, CE 회로 (110) 대신에 전원 전압을 검출하는 회로 (예를 들어 파워 온 클리어 회로) 를 구비한 구성이어도, 동일한 효과를 발휘한다.
101 : 기준 전압 회로
102 : 오차 증폭기
103 : 출력 트랜지스터
107 : 오차 증폭기
110 : CE 회로
111 : 타이머 회로
114 : 전압 검출 회로
122 : CE 단자
124 : VOUT 단자
125 : 부하
126 : 부하 용량

Claims (4)

  1. 제 1 전원 단자와, 제 2 전원 단자와, 출력 단자와, 기준 전압 회로와,
    상기 출력 단자와 상기 제 2 전원 단자 사이에 직렬로 접속된 제 1 저항 및 제 2 저항과,
    반전 입력 단자를 상기 기준 전압 회로의 출력 단자에 접속하고, 비반전 입력 단자를 상기 제 1 저항 및 제 2 저항의 접속점에 접속하여, 비교 결과의 전압을 출력하는 제 1 오차 증폭 회로와,
    상기 제 1 전원 단자와 상기 출력 단자 사이에 설치된, 상기 출력 단자의 전압이 일정한 값이 되도록 상기 제 1 오차 증폭 회로의 출력에 의해 게이트 전압이 제어되는 출력 트랜지스터와,
    상기 출력 단자에 일단이 접속된 위상 보상용의 용량을 구비한 볼티지 레귤레이터로서,
    상기 제 1 저항 및 제 2 저항의 접속점을 비반전 입력 단자에 접속하고, 출력 단자와 반전 입력 단자를 접속한 제 2 오차 증폭 회로와,
    전원 투입 후, 또는 상기 볼티지 레귤레이터를 ON 한 후, 상기 위상 보상 용량을, 소정 시간 내에는 상기 제 2 오차 증폭 회로의 출력에 접속하고, 소정 시간 후에는 상기 제 1 저항 및 제 2 저항의 접속점에 접속하는 전환 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
  2. 제 1 전원 단자와, 제 2 전원 단자와, 출력 단자와, 기준 전압 회로와,
    상기 출력 단자와 상기 제 2 전원 단자 사이에 직렬로 접속된 제 1 저항 및 제 2 저항과,
    반전 입력 단자를 상기 기준 전압 회로의 출력 단자에 접속하고, 비반전 입력 단자를 상기 제 1 저항 및 제 2 저항의 접속점에 접속하여, 비교 결과의 전압을 출력하는 제 1 오차 증폭 회로와,
    상기 제 1 전원 단자와 상기 출력 단자 사이에 설치된, 상기 출력 단자의 전압이 일정한 값이 되도록 상기 제 1 오차 증폭 회로의 출력에 의해 게이트 전압이 제어되는 출력 트랜지스터와,
    상기 출력 단자에 일단이 접속된 위상 보상용의 용량을 구비한 볼티지 레귤레이터로서,
    상기 제 1 저항 및 제 2 저항의 접속점을 비반전 입력 단자에 접속하고, 출력 단자와 반전 입력 단자를 접속한 제 2 오차 증폭 회로와,
    전원 투입 후, 또는 상기 볼티지 레귤레이터를 ON 한 후, 상기 위상 보상 용량을, 상기 볼티지 레귤레이터의 출력 전압이 소정의 전압 미만일 때에는 상기 제 2 오차 증폭 회로의 출력에 접속하고, 소정의 전압 이상일 때에는 상기 제 1 저항 및 제 2 저항의 접속점에 접속하는 전환 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 오차 증폭 회로는, 상기 비반전 입력 단자에 상기 기준 전압 회로의 출력 단자를 접속한 것을 특징으로 하는 볼티지 레귤레이터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 저항과 상기 위상 보상 용량에 의한 시정수가, 1 mSEC 이상인 것을 특징으로 하는 볼티지 레귤레이터.
KR1020110049177A 2010-05-28 2011-05-24 볼티지 레귤레이터 KR101731652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/790,019 US8188719B2 (en) 2010-05-28 2010-05-28 Voltage regulator
US12/790,019 2010-05-28

Publications (2)

Publication Number Publication Date
KR20110131113A true KR20110131113A (ko) 2011-12-06
KR101731652B1 KR101731652B1 (ko) 2017-04-28

Family

ID=45009078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049177A KR101731652B1 (ko) 2010-05-28 2011-05-24 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US8188719B2 (ko)
JP (1) JP5791348B2 (ko)
KR (1) KR101731652B1 (ko)
CN (1) CN102262412B (ko)
TW (1) TWI499884B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2759900B1 (en) 2013-01-25 2017-11-22 Dialog Semiconductor GmbH Maintaining the resistor divider ratio during start-up
CN103954821B (zh) * 2014-04-30 2016-09-14 上海电力学院 一种滤波电容等效串联电阻的纹波电压检测方法
JP6454169B2 (ja) * 2015-02-04 2019-01-16 エイブリック株式会社 ボルテージレギュレータ
FR3047815B1 (fr) * 2016-02-11 2018-03-09 STMicroelectronics (Alps) SAS Dispositif de commande d'un courant dans une charge de caracteristique courant-tension inconnue
US10078342B2 (en) 2016-06-24 2018-09-18 International Business Machines Corporation Low dropout voltage regulator with variable load compensation
US10423206B2 (en) * 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2706720B2 (ja) 1990-11-28 1998-01-28 セイコーインスツルメンツ株式会社 ボルテージ・レギュレーター
JP3020235B2 (ja) * 1991-10-25 2000-03-15 日本電信電話株式会社 半導体定電圧発生回路
JPH07129262A (ja) * 1993-10-28 1995-05-19 Sanyo Electric Co Ltd 定電圧回路
JP3564950B2 (ja) * 1997-06-24 2004-09-15 松下電器産業株式会社 半導体集積回路
US6259238B1 (en) * 1999-12-23 2001-07-10 Texas Instruments Incorporated Brokaw transconductance operational transconductance amplifier-based micropower low drop out voltage regulator having counterphase compensation
JP3660210B2 (ja) 2000-07-04 2005-06-15 シャープ株式会社 安定化電源装置及びそれを備えた電子機器
JP4721388B2 (ja) * 2001-08-13 2011-07-13 東北パイオニア株式会社 Ｄｃ−ｄｃコンバータおよびその駆動方法
JP2003330550A (ja) * 2002-03-06 2003-11-21 Ricoh Co Ltd 定電圧電源回路
JP3993473B2 (ja) * 2002-06-20 2007-10-17 株式会社ルネサステクノロジ 半導体集積回路装置
JP2004062374A (ja) * 2002-07-26 2004-02-26 Seiko Instruments Inc ボルテージ・レギュレータ
JP2005115659A (ja) * 2003-10-08 2005-04-28 Seiko Instruments Inc ボルテージ・レギュレータ
JP4212560B2 (ja) * 2005-01-21 2009-01-21 パナソニック株式会社 電源回路
JP4146846B2 (ja) 2005-03-31 2008-09-10 株式会社リコー ボルテージレギュレータの制御方法
JP2007011972A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP4613112B2 (ja) * 2005-07-22 2011-01-12 富士フイルム株式会社 レギュレータ回路
TWI314383B (en) * 2005-10-13 2009-09-01 O2Micro Int Ltd A dc to dc converter having linear mode and switch mode capabilities,a controller,a control method and an apparatus of said converter
US7868602B2 (en) * 2006-01-10 2011-01-11 Rohm Co., Ltd. Power supply device and electronic appliance therewith
JP2008152433A (ja) * 2006-12-15 2008-07-03 Toshiba Corp ボルテージレギュレータ
JP5352964B2 (ja) * 2007-03-29 2013-11-27 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ、電源電圧供給方法、電源電圧供給システム、およびｄｃ−ｄｃコンバータの制御方法
JP2007188533A (ja) * 2007-04-16 2007-07-26 Ricoh Co Ltd ボルテージレギュレータ及びボルテージレギュレータの位相補償方法
JP2010051155A (ja) * 2008-08-25 2010-03-04 Sanyo Electric Co Ltd 電源回路

Also Published As

Publication number Publication date
JP2011248869A (ja) 2011-12-08
TW201217938A (en) 2012-05-01
TWI499884B (zh) 2015-09-11
CN102262412B (zh) 2014-09-17
US20110291636A1 (en) 2011-12-01
KR101731652B1 (ko) 2017-04-28
US8188719B2 (en) 2012-05-29
CN102262412A (zh) 2011-11-30
JP5791348B2 (ja) 2015-10-07

Similar Documents

Publication Publication Date Title
KR101939845B1 (ko) 전압 레귤레이터
US9811101B2 (en) Power converter and method for regulating line transient response of the power converter
KR20150075034A (ko) 스위칭 레귤레이터 및 전자 기기
KR100967261B1 (ko) 전압 조정기
US9740221B2 (en) Method to limit the inrush current in large output capacitance LDO's
EP3066537B1 (en) Limiting current in a low dropout linear voltage regulator
US10401888B2 (en) Low-dropout voltage regulator apparatus
KR20110131113A (ko) 볼티지 레귤레이터
US20090001953A1 (en) Low dropout linear voltage regulator
US9645593B2 (en) Voltage regulator
CN108205348B (zh) 用于调节电子设备的启动和操作电压的电路
US10185338B1 (en) Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction
JP2015065801A (ja) スイッチング電源装置
EP2843819B1 (en) Area-efficient frequency compensation
KR20160070004A (ko) 전압 검출 회로
JP2016143341A (ja) ボルテージレギュレータ
KR20060125565A (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
US9158318B2 (en) Power supply apparatus which suprresses output voltage variation
KR102108777B1 (ko) 지연 회로, 발진 회로 및 반도체 장치
KR101089896B1 (ko) 저전압 강하 레귤레이터
TWI523387B (zh) 電源電路
US20230126379A1 (en) Systems and methods for detecting currents of power management systems
US10056910B2 (en) Oscillation circuit device
SU679966A1 (ru) Импульсный стабилизатор посто нного напр жени

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant