JP3020235B2 - 半導体定電圧発生回路 - Google Patents
半導体定電圧発生回路Info
- Publication number
- JP3020235B2 JP3020235B2 JP3280128A JP28012891A JP3020235B2 JP 3020235 B2 JP3020235 B2 JP 3020235B2 JP 3280128 A JP3280128 A JP 3280128A JP 28012891 A JP28012891 A JP 28012891A JP 3020235 B2 JP3020235 B2 JP 3020235B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant voltage
- circuit
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体定電圧発生回路に
係り、特に、外部から与えられた入力直流電圧に対し、
これより低い安定な定電圧を負帰還を利用することによ
り発生する半導体定電圧発生回路に関する。
係り、特に、外部から与えられた入力直流電圧に対し、
これより低い安定な定電圧を負帰還を利用することによ
り発生する半導体定電圧発生回路に関する。
【０００２】
【従来の技術】図２は従来の半導体定電圧発生回路の構
成を示す。この定電圧発生回路は電圧Ｖ refの基準電圧
を受け、入力電圧Ｖ1 より低い出力電圧Ｖ2 を発生す
る。この定電圧発生回路は差動増幅回路１及びエミッタ
フォロア駆動素子２から構成されており、回路の出力電
圧Ｖ2 が抵抗Ｒ1 ６、抵抗Ｒ2 ７で分圧され、差動増幅
回路１の逆相入力に帰還されている。出力端４では負荷
として容量Ｃ1５を駆動する。
成を示す。この定電圧発生回路は電圧Ｖ refの基準電圧
を受け、入力電圧Ｖ1 より低い出力電圧Ｖ2 を発生す
る。この定電圧発生回路は差動増幅回路１及びエミッタ
フォロア駆動素子２から構成されており、回路の出力電
圧Ｖ2 が抵抗Ｒ1 ６、抵抗Ｒ2 ７で分圧され、差動増幅
回路１の逆相入力に帰還されている。出力端４では負荷
として容量Ｃ1５を駆動する。
【０００３】本回路において、差動増幅回路１の正相入
力と逆相入力とが同一電圧となるように帰還作用が働く
ので、発生電圧Ｖ2 は Ｖ2 ＝Ｖ ref・（Ｒ2 ＋Ｒ1 ）／Ｒ1 …（１） で与えられる。出力電圧Ｖ2 の変動が差動増幅回路１で
増幅され、エミッタフォロア駆動素子２に負帰還を与え
ているので出力端４の出力電圧Ｖ2 を安定化することが
可能である。
力と逆相入力とが同一電圧となるように帰還作用が働く
ので、発生電圧Ｖ2 は Ｖ2 ＝Ｖ ref・（Ｒ2 ＋Ｒ1 ）／Ｒ1 …（１） で与えられる。出力電圧Ｖ2 の変動が差動増幅回路１で
増幅され、エミッタフォロア駆動素子２に負帰還を与え
ているので出力端４の出力電圧Ｖ2 を安定化することが
可能である。
【０００４】
【発明が解決しようとする課題】しかしながら、図２に
示す定電圧発生回路には、負帰還を利用しているため、
発振を生じる恐れがある。これは、出力電圧の変動信号
が増幅される際に、位相が回転し、ある周波数で１８０
°回転となり正帰還となるためである。１８０°位相が
回転した時に回路のループ利得が１以上ならば、発振す
る。この発振を防止するため、通常は増幅回路の狭帯域
化が採用される。これは図２に示すように、差動増幅回
路１の逆相入力−出力間に補償容量Ｃc ３を搭載するこ
とである。
示す定電圧発生回路には、負帰還を利用しているため、
発振を生じる恐れがある。これは、出力電圧の変動信号
が増幅される際に、位相が回転し、ある周波数で１８０
°回転となり正帰還となるためである。１８０°位相が
回転した時に回路のループ利得が１以上ならば、発振す
る。この発振を防止するため、通常は増幅回路の狭帯域
化が採用される。これは図２に示すように、差動増幅回
路１の逆相入力−出力間に補償容量Ｃc ３を搭載するこ
とである。
【０００５】本定電圧発生回路について帰還ループを出
力電圧Ｖ2 のノードで切ったときのループ利得を考察す
る。ループ利得の周波数特性について、主要な極として
補償容量Ｃc ３に起因する極ｐ1 は ｜ｐ1 ｜＝１／（Ｃc ・（Ｒ1 ／／Ｒ2 ）・Ｇ） …（２） が与えられ、負荷容量Ｃ1 ５１に起因する極ｐ2 は ｜ｐ2 ｜＝１／（Ｃ1 ・ ref） …（３） で与えられる。通常、｜ｐ1 ｜＜｜ｐ2 ｜となるよう補
償容量Ｃc ３を設定する。
力電圧Ｖ2 のノードで切ったときのループ利得を考察す
る。ループ利得の周波数特性について、主要な極として
補償容量Ｃc ３に起因する極ｐ1 は ｜ｐ1 ｜＝１／（Ｃc ・（Ｒ1 ／／Ｒ2 ）・Ｇ） …（２） が与えられ、負荷容量Ｃ1 ５１に起因する極ｐ2 は ｜ｐ2 ｜＝１／（Ｃ1 ・ ref） …（３） で与えられる。通常、｜ｐ1 ｜＜｜ｐ2 ｜となるよう補
償容量Ｃc ３を設定する。
【０００６】但し、式（２）におけるＲ1 ／／Ｒ2 は抵
抗Ｒ1 ６と抵抗Ｒ2 ７との並列抵抗であり、Ｇは差動増
幅回路１の利得である。また、式（３）における refは
エミッタフォロア駆動素子２の出力インピーダンスであ
り、これはほぼトランジスタのトランジスタコンダクタ
ンス gm に等しいので、 ref〜1 ／ gm ＝Ｖt ／Ｉ …（４） Ｉ＝Ｖ2 ／（Ｒ1 ＋Ｒ2 ） …（５） である。上記の式（４）及び（５）において、Ｉはこの
トランジスタのバイアス電流である。また、Ｖt は熱電
圧であり、温度２５°Ｃでは約２６ｍＶの定数となる。
抗Ｒ1 ６と抵抗Ｒ2 ７との並列抵抗であり、Ｇは差動増
幅回路１の利得である。また、式（３）における refは
エミッタフォロア駆動素子２の出力インピーダンスであ
り、これはほぼトランジスタのトランジスタコンダクタ
ンス gm に等しいので、 ref〜1 ／ gm ＝Ｖt ／Ｉ …（４） Ｉ＝Ｖ2 ／（Ｒ1 ＋Ｒ2 ） …（５） である。上記の式（４）及び（５）において、Ｉはこの
トランジスタのバイアス電流である。また、Ｖt は熱電
圧であり、温度２５°Ｃでは約２６ｍＶの定数となる。
【０００７】発振に対する安定性はこの２つの極の相対
関係で決まる。図３は回路の安定性を示すボード線図で
ある。同図中、で示している線は｜ｐ2 ｜／｜ｐ1 ｜
が大の場合を示しており、で示している線は｜ｐ2 ｜
／｜ｐ1 ｜が小の場合を示している。発振に対する安定
性を図３のボード線図でみると、ループ利得が０dBにな
った周波数における位相の−１８０°までの隔たりが位
相余裕であり、これが大きい程、定電圧発生回路は安定
である。これは図３に示すように｜ｐ1 ｜と｜ｐ2 ｜が
離れている。言い換えると、｜ｐ2 ｜／｜ｐ1 ｜が大き
い程安定である。
関係で決まる。図３は回路の安定性を示すボード線図で
ある。同図中、で示している線は｜ｐ2 ｜／｜ｐ1 ｜
が大の場合を示しており、で示している線は｜ｐ2 ｜
／｜ｐ1 ｜が小の場合を示している。発振に対する安定
性を図３のボード線図でみると、ループ利得が０dBにな
った周波数における位相の−１８０°までの隔たりが位
相余裕であり、これが大きい程、定電圧発生回路は安定
である。これは図３に示すように｜ｐ1 ｜と｜ｐ2 ｜が
離れている。言い換えると、｜ｐ2 ｜／｜ｐ1 ｜が大き
い程安定である。
【０００８】式（２）において、｜ｐ1 ｜を小さくする
には、抵抗Ｒ1 と抵抗Ｒ2 を増大すればよい。このとき
出力電圧Ｖ2 を一定にするためにＲ1 ／Ｒ2 は変えては
ならない。即ち、｜ｐ1 ｜を１／ｋにするためＲ1 ，Ｒ
2 をそれぞれｋ（＞１）倍することを考える。この場
合、式（５）よりバイアス電流Ｉが１／ｋになり、式
（４）よりエミッタフォロア駆動素子２の出力インピー
ダンス refがｋ倍になり、式（３）より｜ｐ2 ｜も１／
ｋになる。即ち、｜ｐ2 ｜と｜ｐ1 ｜との比は変わらな
いのでｐ1 とｐ2 の分離ができず、位相余裕は一定のま
まである。即ち｜ｐ 2 ｜／｜ｐ1 ｜大きくするには、補
償容量Ｃc ３を増大して｜ｐ1 ｜を小さくするのが唯一
の方法となり、この方法を用いる場合は、容量値を大き
くすることになってしまう。
には、抵抗Ｒ1 と抵抗Ｒ2 を増大すればよい。このとき
出力電圧Ｖ2 を一定にするためにＲ1 ／Ｒ2 は変えては
ならない。即ち、｜ｐ1 ｜を１／ｋにするためＲ1 ，Ｒ
2 をそれぞれｋ（＞１）倍することを考える。この場
合、式（５）よりバイアス電流Ｉが１／ｋになり、式
（４）よりエミッタフォロア駆動素子２の出力インピー
ダンス refがｋ倍になり、式（３）より｜ｐ2 ｜も１／
ｋになる。即ち、｜ｐ2 ｜と｜ｐ1 ｜との比は変わらな
いのでｐ1 とｐ2 の分離ができず、位相余裕は一定のま
まである。即ち｜ｐ 2 ｜／｜ｐ1 ｜大きくするには、補
償容量Ｃc ３を増大して｜ｐ1 ｜を小さくするのが唯一
の方法となり、この方法を用いる場合は、容量値を大き
くすることになってしまう。
【０００９】この種の定電圧発生回路では位相余裕を例
えば６０度確保する必要があり、このためには補償容量
Ｃc として数十ｐＦ以上要求され、半導体集積回路上に
大きな面積が必要となる。
えば６０度確保する必要があり、このためには補償容量
Ｃc として数十ｐＦ以上要求され、半導体集積回路上に
大きな面積が必要となる。
【００１０】本発明は上記の点に鑑みなされたもので、
定電圧発生回路中の補償容量に起因する極と、負荷容量
に起因する極の２つの極を補償容量を一定として独立に
設定させることを可能とし、回路全体として見た場合、
少ない補償容量で位相余裕が確保され、発振を抑制でき
る半導体定電圧発生回路を提供することを目的とする。
定電圧発生回路中の補償容量に起因する極と、負荷容量
に起因する極の２つの極を補償容量を一定として独立に
設定させることを可能とし、回路全体として見た場合、
少ない補償容量で位相余裕が確保され、発振を抑制でき
る半導体定電圧発生回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】半導体集積回路上に搭載
された外部電源電圧より低い定電圧を発生させ、出力電
圧端子と接地電圧端子に接続された抵抗により分圧され
た電圧と基準電圧とを比較増幅し、出力制御素子に負帰
還をかけ、出力電圧を安定化させる機能を有する定電圧
発生回路において、分圧用の抵抗とは別に出力電圧端子
と接地電圧端子間に抵抗を設ける。
された外部電源電圧より低い定電圧を発生させ、出力電
圧端子と接地電圧端子に接続された抵抗により分圧され
た電圧と基準電圧とを比較増幅し、出力制御素子に負帰
還をかけ、出力電圧を安定化させる機能を有する定電圧
発生回路において、分圧用の抵抗とは別に出力電圧端子
と接地電圧端子間に抵抗を設ける。
【００１２】
【作用】本発明は出力電圧端子と接地電圧端子間に抵抗
を設けることにより、定電圧発生回路中の補償容量に起
因する極と、負荷容量に起因する極の２つの極を、補償
容量を一定とし、各極を独立に設定することが可能とな
るため、２つの極の比を大きくすることができる。従っ
て、位相余裕を拡大することが可能となり、少ない補償
容量で定電圧発生回路を安定化する。
を設けることにより、定電圧発生回路中の補償容量に起
因する極と、負荷容量に起因する極の２つの極を、補償
容量を一定とし、各極を独立に設定することが可能とな
るため、２つの極の比を大きくすることができる。従っ
て、位相余裕を拡大することが可能となり、少ない補償
容量で定電圧発生回路を安定化する。
【００１３】
【実施例】図１は本発明の一実施例の半導体定電圧発生
回路の構成を示す。同図中、図２と同一構成部分には同
一符号を付し、その説明を省略する。また、同図中、抵
抗Ｒ1 ’６及び抵抗Ｒ2 ’７は図２の抵抗Ｒ1６及び抵
抗Ｒ 2 ７と同様のものである。本発明では電源電圧変換
回路の出力電圧端子４と接地電圧端子８の間に抵抗Ｒ 3
１０が搭載されている。
回路の構成を示す。同図中、図２と同一構成部分には同
一符号を付し、その説明を省略する。また、同図中、抵
抗Ｒ1 ’６及び抵抗Ｒ2 ’７は図２の抵抗Ｒ1６及び抵
抗Ｒ 2 ７と同様のものである。本発明では電源電圧変換
回路の出力電圧端子４と接地電圧端子８の間に抵抗Ｒ 3
１０が搭載されている。
【００１４】この回路のループ利得の周波数特性につ
き、定電圧発生回路中の補償容量に起因する極ｐ1 は分
圧用の抵抗Ｒ1 ６及びＲ2 ７と補償容量Ｃc ３及び差動
増幅回路１の利得で決定し、 ｜ｐ1 ｜＝１／（Ｃc ・Ｒ1 ’／／Ｒ2 ’）・Ｇ） …（６） となり、また、負荷容量に起因する極ｐ2 はエミッタフ
ォロア制御素子２の出力インピーダンスと負荷容量Ｃ1
５で決定するので、 ｜ｐ2 ｜＝１／（Ｃ1 ・ ref ) ＝ gm ／Ｃ1 ＝Ｉ／（Ｖt ・Ｃ1 ） ＝Ｖ2 ／（Ｖt ・Ｃ1 ・（（Ｒ1 ’＋Ｒ2 ’）／／Ｒ3 ）） …（７） となる。
き、定電圧発生回路中の補償容量に起因する極ｐ1 は分
圧用の抵抗Ｒ1 ６及びＲ2 ７と補償容量Ｃc ３及び差動
増幅回路１の利得で決定し、 ｜ｐ1 ｜＝１／（Ｃc ・Ｒ1 ’／／Ｒ2 ’）・Ｇ） …（６） となり、また、負荷容量に起因する極ｐ2 はエミッタフ
ォロア制御素子２の出力インピーダンスと負荷容量Ｃ1
５で決定するので、 ｜ｐ2 ｜＝１／（Ｃ1 ・ ref ) ＝ gm ／Ｃ1 ＝Ｉ／（Ｖt ・Ｃ1 ） ＝Ｖ2 ／（Ｖt ・Ｃ1 ・（（Ｒ1 ’＋Ｒ2 ’）／／Ｒ3 ）） …（７） となる。
【００１５】｜ｐ1 ｜はＲ1 ’／／Ｒ2 ’を増加するこ
とにより小さくでき、｜ｐ2 ｜は抵抗Ｒ3 １０を独立変
数に含むので、抵抗Ｒ3 １０を小さくすることにより大
きくすることができる。即ち、補償容量Ｃc ３を一定に
して、極ｐ1 と極ｐ2 とを独立に変化させ、｜ｐ2 ｜／
｜ｐ1｜を大きくすることが可能なので、補償容量Ｃ c
３を増大せず、即ち容量の半導体集積回路上の占有面積
を増大せずに位相余裕を増大することが可能となる。特
に、 （Ｒ1 ’＋Ｒ2 ’）／／Ｒ3 ＝Ｒ1 ＋Ｒ2 …（８） Ｒ1 ’／Ｒ2 ’＝Ｒ1 ／Ｒ2 …（９） にするとＲ1 ’／／Ｒ2 ’＞Ｒ1 ／／Ｒ2になるので、
図２の場合と出力電圧Ｖ 2 ，バイアス電流Ｉを同一にし
て位相余裕を増加させることが可能である。上記のよう
に出力電圧端子４と接地電圧端子８の間に分圧抵抗６，
７とは別に並列に抵抗１０を搭載することにより、極ｐ
1 及びｐ2 の比を大きくすることができる。
とにより小さくでき、｜ｐ2 ｜は抵抗Ｒ3 １０を独立変
数に含むので、抵抗Ｒ3 １０を小さくすることにより大
きくすることができる。即ち、補償容量Ｃc ３を一定に
して、極ｐ1 と極ｐ2 とを独立に変化させ、｜ｐ2 ｜／
｜ｐ1｜を大きくすることが可能なので、補償容量Ｃ c
３を増大せず、即ち容量の半導体集積回路上の占有面積
を増大せずに位相余裕を増大することが可能となる。特
に、 （Ｒ1 ’＋Ｒ2 ’）／／Ｒ3 ＝Ｒ1 ＋Ｒ2 …（８） Ｒ1 ’／Ｒ2 ’＝Ｒ1 ／Ｒ2 …（９） にするとＲ1 ’／／Ｒ2 ’＞Ｒ1 ／／Ｒ2になるので、
図２の場合と出力電圧Ｖ 2 ，バイアス電流Ｉを同一にし
て位相余裕を増加させることが可能である。上記のよう
に出力電圧端子４と接地電圧端子８の間に分圧抵抗６，
７とは別に並列に抵抗１０を搭載することにより、極ｐ
1 及びｐ2 の比を大きくすることができる。
【００１６】なお、本発明は上記の実施例に限定される
ことなく、エミッタフォロア駆動素子２をダーリントン
接続にしても同様の効果を得ることができる。
ことなく、エミッタフォロア駆動素子２をダーリントン
接続にしても同様の効果を得ることができる。
【００１７】
【発明の効果】上記のように本発明によれば、定電圧発
生回路中の補償容量に起因する極と、負荷容量に起因す
る極の２つの極を抵抗値の設定により、独立に変化させ
ることが可能となるので、回路全体として見た場合、少
ない補償容量で位相余裕が確保され、発振を抑制可能と
する。これにより定電圧発生回路の安定化が図ることが
できる。
生回路中の補償容量に起因する極と、負荷容量に起因す
る極の２つの極を抵抗値の設定により、独立に変化させ
ることが可能となるので、回路全体として見た場合、少
ない補償容量で位相余裕が確保され、発振を抑制可能と
する。これにより定電圧発生回路の安定化が図ることが
できる。
【図１】本発明の一実施例の半導体定電圧発生回路構成
を示す図である。
を示す図である。
【図２】従来の半導体定電圧発生回路構成を示す図であ
る。
る。
【図３】回路の安定性を示す図である。
１ 差動増幅回路 ２ エミッタフォロア駆動素子 ３ 補償容量 ４ 出力電圧端子 ５ 負荷容量 ６ 抵抗Ｒ1 ７ 抵抗Ｒ2 ８ 接地電圧端子 １０ 抵抗Ｒ3
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/46 - 1/62
Claims (1)
- 【請求項１】 半導体集積回路上に搭載された外部電源
電圧より低い定電圧を発生させ、出力電圧端子と接地電
圧端子に接続された抵抗により分圧された電圧と基準電
圧とを比較増幅し、出力制御素子に負帰還をかけ、出力
電圧を安定化させる機能を有する定電圧発生回路におい
て、前記出力電圧端子と前記接地電圧端子間に抵抗を設
けたことを特徴とする半導体定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280128A JP3020235B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280128A JP3020235B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119856A JPH05119856A (ja) | 1993-05-18 |
| JP3020235B2 true JP3020235B2 (ja) | 2000-03-15 |
Family
ID=17620727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3280128A Expired - Fee Related JP3020235B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020235B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4421909B2 (ja) * | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP4390620B2 (ja) * | 2004-04-30 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | ボルテージレギュレータ回路 |
| JP4854626B2 (ja) * | 2007-08-27 | 2012-01-18 | オンセミコンダクター・トレーディング・リミテッド | 低コンダクタアンプ |
| US8188719B2 (en) * | 2010-05-28 | 2012-05-29 | Seiko Instruments Inc. | Voltage regulator |
-
1991
- 1991-10-25 JP JP3280128A patent/JP3020235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05119856A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5850139A (en) | Load pole stabilized voltage regulator circuit | |
| US5896068A (en) | Voltage controlled oscillator (VCO) frequency gain compensation circuit | |
| EP1215807B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| US6960907B2 (en) | Efficient low dropout linear regulator | |
| JP3087838B2 (ja) | 定電圧発生回路 | |
| US5125112A (en) | Temperature compensated current source | |
| JPS6365166B2 (ja) | ||
| US6850118B2 (en) | Amplifier circuit and power supply provided therewith | |
| US3940708A (en) | Gain control circuit | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| JP3020235B2 (ja) | 半導体定電圧発生回路 | |
| US4958122A (en) | Current source regulator | |
| US4157493A (en) | Delta VBE generator circuit | |
| JP3360032B2 (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| US20050190475A1 (en) | Efficient low dropout linear regulator | |
| JPH023398B2 (ja) | ||
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| JP3036784B2 (ja) | 電圧調整回路 | |
| US4580104A (en) | High voltage operational amplifier | |
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JPS6222284B2 (ja) | ||
| JP2681303B2 (ja) | 圧電発振器 | |
| JPH0225286B2 (ja) | ||
| JP3177521B2 (ja) | 電源回路 | |
| SU415652A1 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |