KR20110128935A - Ｐｌｃｐ 헤더들을 인코딩하기 위한 기술들 - Google Patents

Ｐｌｃｐ 헤더들을 인코딩하기 위한 기술들 Download PDF

Info

Publication number
KR20110128935A
KR20110128935A KR1020117024366A KR20117024366A KR20110128935A KR 20110128935 A KR20110128935 A KR 20110128935A KR 1020117024366 A KR1020117024366 A KR 1020117024366A KR 20117024366 A KR20117024366 A KR 20117024366A KR 20110128935 A KR20110128935 A KR 20110128935A
Authority
KR
South Korea
Prior art keywords
header
block
bits
encoding
symbol
Prior art date
Application number
KR1020117024366A
Other languages
English (en)
Other versions
KR101747677B1 (ko
Inventor
바산쓰 가담
모니샤 고쉬
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20110128935A publication Critical patent/KR20110128935A/ko
Application granted granted Critical
Publication of KR101747677B1 publication Critical patent/KR101747677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H04L27/2607—Cyclic extensions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400) 및 장치가 제공된다. 블록-기반 통신 시스템 헤더의 물리(PHY) 층 헤더 및 매체 액세스 제어(MAC) 헤더는 패리티 비트들을 생성하기 위해 인코딩되고, 여기서 PHY 층 헤더는 적어도 하나의 주기적 전치(CP) 모드 비트들을 포함한다(S410). 패리티 비트들은 PHY 층 헤더 및 MAC 층 헤더에 첨부되어 비트 벡터를 생성한다(S420). 비트 벡터는 적어도 두 데이터 블록들로 분리되고, 여기서 제 1 데이터 블록은 적어도 CP 모드 비트들을 포함한다(S430). 미리 규정된 수의 테일 비트들은 각각의 데이터 블록에 첨부된다(S440). 두 데이터 블록들은 적어도 두 심볼들로 매핑되고, 여기서 제 1 데이터 블록은 제 1 심볼로 매핑되고, 제 1 심볼은 송신되는 제 1 헤더 심볼이다(S450).

Description

ＰＬＣＰ 헤더들을 인코딩하기 위한 기술들{TECHNIQUES FOR ENCODING PLCP HEADERS}
본 출원은 2009년 3월 19일에 출원된 미국 임시 출원 번호 제 61/161,586호의 이점을 주장한다.
본 발명은 일반적으로 블록-기반 통신 시스템에 관한 것으로, 특히 그와 같은 시스템들의 처리량을 개선하기 위한 기술들에 관한 것이다.
블록-기반 통신 시스템들은 무선 통신들에 통상적으로 이용되어 왔다. 그와 같은 시스템들의 예들은 직교 주파수 분할 멀티플렉싱(orthogonal frequency division multiplexing: OFDM) 변조 시스템, 단일 캐리어 블록 송신(single carrier block transmission: SCBT) 시스템 등이다. 블록-기반 통신 시스템들은 다중 경로 간섭에 강하여 고 주파수 이용 레이트를 가짐으로써 무선 통신에 매우 효율적이다.
그와 같은 시스템에 의해 송신된 신호는 프레임들 내에 조직되고, 여기서 각각의 프레임은 다양한 수의 심볼들을 포함한다. 도 1은 예를 들면, OFDM 시스템들에서 이용되는 예시적인 프레임 구조(100)를 도시한다. 프레임(100)은 물리 층 수렴 프로토콜(physical layer convergence protocol: PLCP) 프리앰블(preamble)(110), PLCP 헤더(header)(120), 및 PLCP 서비스 데이터 유닛(PLCP service data unit: PSDU)(130)을 포함한다. PLCP 프리앰블(110)은 초기 획득, 자동 이득 제어, 타이밍 및 주파수 동기화를 위하여, 및 채널 임펄스 응답의 초기 추정치를 얻기 위하여 정보를 반송한다.
PLCP 헤더(120)는 PSDU(130) 심볼들의 정확한 디코딩을 인에이블(enable)하는 파라미터들을 포함한다. 예를 들면, 이 파라미터들은 페이로드(payload) 길이, 변조 및 코딩 방식(modulation and coding scheme: MCS) 등을 포함한다. PLCP 헤더(120)는 물리(PHY) 층 헤더, 매체 액세스 제어(medium access control: MAC) 층 헤더, PHY 및 MAC 층 헤더들 내의 에러들을 검출하고 정정하기 위한 미리 규정된 수의 패리티 비트(parity bit), 및 테일 비트(tail bit)들로 구성된다. 패리티 비트들은 Reed-Salomon(RS) 인코더에 의해 생성되고 PHY 및 MAC 층 헤더들의 콘텐츠에 기초하여 계산된다. 수신기에서, 전체 PLCP 헤더(120)는 RS 디코더를 이용하여 디코딩되어야 한다. PSDU(130)는 MAC 층으로부터의 페이로드 데이터를 포함한다. PLCP 프리앰블(110) 및 헤더(120)는 일정한 수의 심볼들을 포함한다.
도 2는 두 부분들: 고속 푸리에 변환(fast Fourier transform: FFT) 윈도(window)인 유용부(210) 및 보호 구간(guard interval: GI)(220)을 포함하는 단일 OFDM 심볼(200)의 예를 도시한다. 또한 주기적 전치(cyclic prefix: CP)로 칭해지는 보호 구간은 심볼들의 시작부에서, 심볼의 종단, 즉 부분(212)이 반복되는 부분이다. 유용부(210)의 시간 지속기간(TFFT)은 보호 구간(220)의 시간 지속기간(TGI)보다 더 길다. 심볼(200)의 지속기간은 TSYM이다.
보호 구간(220)의 이용은 시스템 성능을 개선시키고 수신기를 간소하게 구현하지만, 결과적으로는 대역폭을 비효율적으로 이용한다. 예를 들면, 보호 구간(220)의 길이가 NGI 샘플들인 경우, 시스템의 대역폭 효율은 NGI/(N+NGI)의 인수만큼 감소되는데, 여기서 N은 심볼 내의 샘플들(서브캐리어들(subcarriers))의 수이다. 보호 구간 시간 지속기간(TGI)은 통상적으로 최악의 경우의 채널 상태들에 기초하여 얻어지므로, 결과적으로 대역폭이 비효율적으로 이용된다. 대역폭 이용을 개선하기 위한 하나의 방법은 보호 구간 시간 지속기간(TGI)을 채널 상태들에 기초하여 동적으로 적응시키는 것이다.
적응형 보호 구간을 이용하는 블록-기반 시스템들은 PLCP 헤더(120)(및 이의 PHY 헤더) 내의 주기적 전치(cyclic prefix)(CP) 모드를 포함한다. CP 모드는 보호 구간 시간 지속기간(TGI)을 나타낸다. 종래의 구현에서, 수신기들은 PLCP 프리앰블(110) 및 헤더(120)의 심볼들을 프로세스한다. 그 후에, PSDU(130)의 심볼들은 복조되고 디코딩될 수 있다. 일부 경우들에서, PLCP 헤더(120)는 자체의 제한된 길이로 인해 하나의 심볼 내에 포함될 수 없다. 예를 들면, ecma-392 표준에서 규정되는 인지형 네트워크 얼라이언스(Cognitive Network Alliance: CogNeA) 기반 시스템들의 특정 구현에서, 가장 낮은 MCS 모드를 이용하는 OFDM 심볼은 98 비트들을 지닐 수 있고, 반면에 전형적인 PLCP 헤더(120)는 198 비트들(40의 PHY 헤더 비트들, 80 MAC 헤더 비트들, 64 RS 패리티 비트들, 및 12의 테일 비트들)을 포함한다. 게다가, 블록-기반 수신기들은 고속 푸리에 변환(FFT) 윈도를 이상적으로 결정하기 위해 보호 구간 시간 지속기간(TGI)을 알아야만 한다.
전형적으로, 블록-기반 수신기들, 예를 들면, OFDM 수신기들은 수신된 심볼들을 프로세스하기 위해 파이프라이닝(pipelining)을 이용한다. 이 구현의 형태는 레이턴시(latency)를 감소시키고 추가로 수신기가 확인응답(acknowledgement: ACK) 패킷을 할당된 시간 내, 예를 들면, 짧은 상호-프레임 공간(short inter-frame space: SIFS) 윈도 내에 송신하는 것을 인에이블한다. 도 3은 종래의 OFDM 수신기(300)의 개략도를 도시한다. 파이프라인 프로세싱은 블록(n)의 시간에, FFT 모듈(310)이 n번째 블록을 프로세스하고, 채널 정정 모듈(320)이 (n-1)번째 블록을 프로세스하고, RS 디코더(330)가 (n-2)번째 블록을 디코딩하는 것을 의미한다. CP 모드 정보가 PLCP 헤더(120)에서 송신되면, 수신기(300)는 PLCP 헤더(120)의 심볼들이 완전히 RS 디코딩된 직후에 이 정보를 결정할 수 있다. 이는, RS 디코더(330)가 PLCP 헤더(120)를 지니는 심볼들의 디코딩을 완료할 때다. 이는 결과적으로 파리프라인 프로세스에서 스내그(snag)를 발생시켜 현저한 레이턴스가 유발된다. 예를 들면, PLCP 헤더(120)가 디코딩되고 있고 CP 모드가 이용가능하지 않을지라도, 수신기(300)는 보호 구간 시간 지속기간이 이용가능하지 않으므로, PSDU(130) 심볼들을 프로세싱하는 것을 시작할 수 없다. 결과적으로, 시스템의 전체 처리량이 감소한다.
그러므로 블록-기반 통신 시스템들의 성능 및 처리량을 개선하는 효율적인 해법을 제공하는 것이 유용할 것이다.
본 발명의 특정한 실시예들은 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법을 포함한다. 상기 방법은 블록-기반 통신 시스템 헤더의 물리(PHY) 층 헤더 및 매체 액세스 제어(MAC) 헤더를 인코딩하여 패리티 비트들을 생성하는 단계로서, 여기서 PHY 층 헤더는 적어도 주기적 전치(CP) 모드 비트들을 포함하는, 생성하는 단계; 패리티 비트들을 PHY 층 헤더 및 MAC 층 헤더에 부가하여 비트 벡터를 생성하는 단계; 비트 벡터를 적어도 두 데이터 블록들로 분리하는 단계로서, 제 1 데이터 블록은 적어도 CP 모드 비트들을 포함하는, 상기 분리 단계; 미리 규정된 수의 테일 비트들을 각각의 데이터 블록들에 부가하는 단계; 및 적어도 두 개의 데이터 블록들을 적어도 두 심볼들에 매핑(mapping)하는 단계로서, 제 1 데이터 블록이 제 1 심볼에 매핑되어서, 제 1 심볼이 송신되는 제 1 헤더 심볼이 되도록 하는, 상기 매핑 단계를 포함한다.
본 발명의 특정 실시예들은 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치를 추가로 포함한다. 상기 장치는 블록 코드를 이용하여 주기적 전치(CP) 모드 비트들을 인코딩하기 위한 블록 인코딩 유닛; 물리(PHY) 층 헤더 및 매체 액세스 제어(MAC) 층 헤더를 인코딩하여 패리티 비트들을 생성하기 위한 시스티매틱(systematic) Reed-Salomon(RS) 인코더로서, PHY 층 헤더는 적어도 블록 코딩형 CP 모드 비트들을 포함하는, 상기 시스티매틱 RS 인코더; 시스티매틱 RS 인코더의 출력을 적어도 두 데이터 블록들로 분리하고 미리 정해진 수의 테일 비트들을 각각의 데이터 블록들에 부가하기 위한 벡터 분리기로서, 제 1 데이터 블록은 적어도 CP 모드 비트들을 포함하는, 상기 벡터 분리기; 및 적어도 두 데이터 블록들을 적어도 두 심볼들에 매핑하기 위한 매퍼(mapper)로서, 제 1 데이터 블록은 제 1 심볼로 매핑되고, 제 1 심볼은 제 1 심볼에 매핑되어, 제 1 심볼이 송신되는 제 1 헤더 심볼이 되도록 하는, 상기 매퍼를 포함한다.
본 발명의 특정 실시예들은 블록-기반 통신 시스템의 송신기에 의해 송신된 물리 층 수렴 프로토콜(physical layer convergence protocol: PLCP) 헤더를 생성하기 위한 장치를 또한 포함하고, PLCP 헤더는 두 심볼들 내에서 송신된다. 제 1 송신 심볼은 PLCP 헤더의 제 1 절반으로 구성되고 적어도 주기적 전치(CP) 모드 비트들을 포함하고 제 2 송신 심볼은 PLCP 헤더의 제 2 절반으로 구성되고, 여기서 CP 모드 비트들은 블록 코딩되고 보호 구간의 시간 지속기간을 규정한다.
본 발명으로 간주되는 주제는 특히 명세서의 종결부에 있는 청구항들에서 특히 지정되고 명확하게 청구된다. 본 발명의 상술한 및 다른 특징들 및 장점들은 첨부된 도면들과 함께 취해지는 다음의 상세한 설명으로부터 분명할 것이다.
도 1은 OFDM 프레임 구조의 도면.
도 2는 OFDM 심볼의 도면.
도 3은 OFDM 수신기의 블록도.
도 4는 본 발명의 실시예에 따른 PLCP 헤더를 인코딩하기 위한 흐름도.
도 5는 본 발명의 실시예에 따라 구성되는 PHY 헤더 포맷을 도시하는 비제한적인 도면.
도 6은 본 발명의 실시예에 따른 장치의 블록도.
본 발명에 의해 개시되는 실시예들은 단지 본원에서의 신규한 내용들의 많은 유용한 이용들의 예들임을 주목하는 것이 중요하다. 일반적으로, 본 출원의 명세서에서 행해지는 진술들은 다양하게 청구되는 발명들 중 어느 것도 반드시 제한하는 것은 아니다. 더욱이, 일부 진술들은 일부 발명의 특징들에 적용되지만 다른 특징들에는 적용되지 않는다. 일반적으로, 달리 표시되지 않으면, 단수 요소들은 보편성을 상실하지 않고 복수 형태일 수 있고 역도 마찬가지이다. 도면들에서, 동일한 번호들은 여러 도면들을 통해 동일한 부분들을 나타낸다.
본 발명의 원리들에 다르면 새로운 PLCP 헤더 포맷이 규정되고 인코딩되어 수신기는 제 1 헤더 심볼 동안 CP모드 정보를 디코딩하는 것을 인에이블한다. 이는 나머지 헤더 심볼(들)이 디코딩되고 있는 동안 수신기가 제 1 페이로드 심볼을 프로세스하는 것을 가능하게 한다.
도 4는 본 발명의 실시예에 따라 PLCP 헤더를 인코딩하기 위한 프로세스를 기술하는 예시적이며 비제한적인 흐름도(400)를 도시한다. S410에서, PLCP 헤더의 PHY 및 MAC 헤더들은 시스티매틱 RS 인코더를 이용하여 인코딩되어, 'm'개의 패리티 비트들을 생성한다(m은 1보다 큰 정수이다). PHY 및 MAC 헤더들은 RS 인코딩에 의해 변하지 않는다. 이는 수신기에서 RS 디코딩 없이 보호 구간 지속기간을 얻도록 한다. 전형적인 동작 상태들에서 및 헤더가 로버스트(robust) 모드에서 구간 시간 지속기간이 신뢰가능하도록 간주되는 사실에 기초하여, 보호 구간 시간 을 알리는 CP 모드 비트들은 신뢰가능하다고 간주되는 점이 주목되어야 한다. 본 발명의 특정한 실시예들에서, 단일 블록 코드는 CP 모드 비트들의 신뢰성을 개선하여, 이 비트들의 전체 신뢰성이 PLCP 헤더 비트들의 나머지와 유사할 것을 보장하는데 이용될 수 있다. 게다가, CP 모드 비트들은 PLCP 헤더의 시작 부분에 배치된다.
단계 S420에서, 'm'의 패리티 비트들은 PHY 및 MAC 헤더 비트들에 부가되어 'k'의 비트들을 갖는 비트 벡터를 산출한다(k는 1보다 큰 정수이다). S430에서, 비트 벡터는 마찬가지로 2 데이터 블록들로 분리되고, 데이터 블록의 각각은 동일한 수의 비트들을 포함한다.
S440에서, 다수의 't' 테일 비트들(t는 1보다 큰 정수이다)은 각각의 데이터 블록에 첨부된다. 그 결과에 따른 비트 벡터의 길이는 'k+2t'이고 벡터는 2 심볼들로 정확하게 적합하도록 설계된다. S450에서, 각각의 데이터 블록은 독자적으로 인코딩되고 두 심볼들, 예를 들면, OFDM 심볼들로 매핑된다. 특히, 데이터 블록들을 심볼들로 매핑할 때, CP 모드(PLCP 헤더 내의 PHY 층 헤더에 설계된다)는 송신될 제 1 심볼에 포함된다.
본 발명의 바람직한 실시예에서 RS 인코더는 8개의 패리티 바이트들(즉, m=8)을 생성하고, 테일 비트들의 수는 6이고(즉 t=6) 테일 비트들을 포함하는 비트 벡터의 길이는 196비트들이다. 게다가, 비트 벡터는 인코딩되고 각각 98 비트들을 갖는 2의 OFDM 심볼들로 매핑 - 레이트-1/2 컨벌루셔널 인코딩(convolutional encoding) 및 직교 위상-시프트 키잉(quadrature phase-shift keying: QPSK) 매핑-될 수 있다.
도 5는 본 발명의 실시예에 따라 구성된 PHY 헤더 포맷(500)을 도시하는 비제한적인 도면을 도시한다. PHY 헤더(500)는 PLCP 헤더의 일부이고 적어도 PSDU 심볼들의 디코딩을 가능하게 하는 파라미터들을 포함한다. 특히, PHY 헤더(500)는 보호 구간 기속기간을 규정하는 CP 모드 필드(510)(비트들 b0 내지 b7), 송신 모드 필드(520)(비트들 b8 및 b9)를 포함하고, 비트들(b10 내지 b13)은 데이터 레이트 필드(530)에 속한다. 페이로드 데이터의 길이를 규정하는 길이 필드(540)는 비트들(b16 내지 b27)에 배치되고, 비트들(b28 및 b29)은 초기화 시드(initialization seed: SCR) 필드(550)를 지정하고, 인터리버 옵션(560)은 비트들(b32 및 b33)에 지정되고, 송신 전력 필드(570)는 비트들(b37 내지 b39) 내에 있다. PHY 헤더(500)는 또한 지점들(b14, b15, b30, b31 및 b34 내지 b36)에 위치되는 다수의 예비 비트들을 포함한다.
본 발명의 실시예에 따르면 반복 코드는 CP 모드 필드(510)를 인코딩하는데 이용된다. 이 실시예에 따르면, CP 모드 필드(510)(비트들(b0 및 b1))의 처음 두 비트들은 보호 구간 지속기간을 결정하고, 여기서 지속기간에 대한 비트들 사이의 매핑의 값들이 미리 규정된다. 그와 같은 매핑의 예가 표 1에 제공된다. 나머지 CP 모드 비트들(비트들 b2 내지 b7)은 비트들(b0 및 b1)의 반복이다. 즉, 비트들(b2, b4, 및 b6)은 지점(0)에서의 비트의 카피(copy)이고, 반면에 비트들(b3, b5 및 b7)은 비트(b1)의 카피이다.
CP 모드 비트들 C1 - C0 GI 지속기간
00 TFFT/16
01 TFFT/8
10 이용되지 않음
11 TFFT/32
도 6은 본 발명의 실시예에 따른 장치(600)의 비제한적인 도면을 도시한다. 장치(600)는 신뢰할 수 있는 CP 모드 비트들이 수신기에서 RS 디코딩을 실행하기 전에도 이용가능하여, 수신기가 제 1 수신 헤더 심볼을 프로세스한 후에 보호 구간 지속기간을 얻도록 하는 그러한 방식으로 PLCP 헤더의 인코딩이 가능하게 설계된다. 장치(600)는 블록 인코딩 유닛(610), 시스티매틱 RS 인코더(620), 벡터 분리기(630), 인코더(640), 및 매퍼(650)를 포함한다.
블록 인코딩 유닛(610)은 CP 모드의 j 비트들(예를 들면, PHY 헤더(500)의 b0 및 b1)을 수신하고 마지막의 'g-j' 비트들(예를 들면, PHY 헤더(500)의 b2 내지 b7)이 CP 모드 비트들을 반복하는 'g' 비트들을 출력한다. 블록 인코딩 유닛(610)의 출력은 PHY 헤더에 삽입된다. 파라미터들 'j' 및 'g'는 1보다 더 큰 정수들이다. 블록 인코딩 유닛(610)은 CP 모드 비트들을 인코딩하기 위해 반복 코드를 이용하는 것이 주목되어야 한다. 이는 단지 이용될 수 있는 코드에 대한 하나의 예이다. CP 모드 비트들을 코딩하기 위한 다른 가능한 코드들은 당업자에게 명백할 것이다.
시스티매틱 RS 인코더(620)는 PLCP 헤더의 PHY 및 MAC 헤더들을 인코딩한다. 시스티매틱 RS코드에서, 코드워드(codeword)는 통상적으로 고정된 위치에서, 원래의 메시지 바이트들을 포함한다. 그러므로, 수신기에서 RS 디코딩 프로세스를 실행하지 않고 메시지 바이트들을 액세스하는 것이 가능하다. 당업자는 RS 인코딩 및 디코딩 프로세스들을 잘 알 것이다. RS 인코더(620)의 출력은 PHY 및 MAC 헤더들에 부가되는 'm'의 패리티 비트들이다.
벡터 분리기(630)는 마찬가지로 PHY 및 MAC 헤더들 뿐만 아니라 패리티 비트들을 포함하는 입력 비트를 두 데이터 블록들(BLK1 및 BLK2)로 분리한다. 벡터 분리기(630)는 또한 't' 테일 비트들을 각각의 데이터 블록에 부가한다. 인코더(640)는 벡터 분리기(630)에 의해 생성되는 블록들을 인코딩하고, 인코딩된 데이터 블록들은 이후에 매퍼(650)에 의해 2개의 데이터 심볼들(예를 들면, OFDM 심볼들)에 매핑된다. 인코더(640)는 레이트-1/2 컨벌루셔널 코드, 터보 코드, 저밀도 패리티 체크(low-densty parity-check: LDPC) 등과 같은 에러 정정 코드를 이용할 수 있다. 인코더(640)는 추가로, 임의의 성상도 기반 방식(constellation based scheme)을 이용함으로써 데이터 블록들을 성상도 지점들로 변조한다. 매퍼(650)는 성상도 지점들을 OFDM 심볼 내의 서브 캐리어에 할당한다.
본 발명의 다양한 실시예들은 변조 방식들과 같이 OFDM을 이용하는 임의의 패킷 기반 통신 시스템들과 함께 이용될 수 있다. 특히, 본원에 개시되는 내용들은 적응성 보호 구간 지속기간 및 하 이상의 OFDM 심볼을 이용하여 PLCP 헤더 비트들을 송신하는 시스템들과 함께 이용될 수 있다. 예를 들면, 본 발명의 내용들은 ecma-392 표준 등을 이용하는 CogNeA 기반 시스템들에서 효율적으로 구현될 수 있다.
본 발명의 원리들은 하드웨어, 펌웨어, 소프트웨어 또는 이의 임의의 결합으로 구현될 수 있다. 더욱이, 소프트웨어는 바람직하게도 프로그램 저장 유닛, 컴퓨터 판독가능한 매체, 또는 기계 판독가능한 매체 상에 유형적으로 구현되는 응용 프로그램으로 구현된다. 당업자는 "기계 판독가능한 매체" 및/또는 "컴퓨터 판독가능한 매체"가 데이터를 저장할 수 있는 매체이고 디지털 회로, 아날로그 회로, 자기 매체 또는 이들의 결합체 형태일 수 있음을 인정할 것이다. 응용 프로그램은 임의의 적절한 아키텍처를 포함하는 기계에 의해 업로드되고 실행될 수 있다. 바람직하게도, 기계는 하나 이상의 중앙 처리 장치("CPU")들, 메모리, 입력/출력 인터페이스들과 같은 하드웨어를 갖는 컴퓨터 플랫폼 상에서 구현된다. 컴퓨터 플랫폼은 또한 운영 시스템 및 마이크로인스크럭션(microinstruction) 코드를 포함할 수 있다. 본원에 기술되는 다양한 프로세스들 및 기능들은 마이크로인스트럭션 코드의 일부이거나 아니면 응용 프로그램의 일부, 또는 이들의 결합일 수 있고, 이것들은 컴퓨터 또는 프로세서가 명시적으로 도시되지 않던간데 CPU에 의해 실행될 수 있다. 게다가, 추가 데이터 저장 유닛 및 인쇄 유닛과 같이 다양한 다른 주변 장치들이 컴퓨터 플랫폼에 접속될 수 있다.
본원에서 인용되는 모든 예들 및 조건부 용어는 독자가 본 발명의 원리들 및 발명자에 의해 본 기술을 발전하도록 기여되는 개념들을 이행하는데 도움을 줄 교육적 목적들로 의도되고, 그와 같이 특정하게 인용되는 예들 및 조건들에 대한 제한이 없는 것으로 해석되어야만 한다. 더욱이, 본원에서 원리들, 양태들, 및 볼 발명의 실시예들 뿐만 아니라 이들의 특정 예들을 인용하는 모든 진술들은 이의 구조 및 기능 등가물들 이 둘 모두를 포함하도록 의도된다. 게다가, 그와 같은 등가물들은 현재 널리 공지되어 있는 등가물들 뿐만 아니라 앞으로 개발될 등가물들 이 둘 모두, 즉 구조와 관계없이, 동일한 기능을 실행하도록 개발되는 임의의 요소들을 포함하도록 의도된다.
100: 프레임 200: 단일 OFDM 심볼
300: 종래의 OFDM 수신기 500: PHY 헤더
600: 장치

Claims (15)

  1. 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400)에 있어서:
    상기 블록-기반 통신 시스템 헤더의 물리(PHY) 층 헤더 및 매체 액세스 제어(medium access control: MAC) 헤더를 인코딩하여 패리티 비트(parity bit)들을 생성하는 단계(S410)로서, 상기 PHY 층 헤더는 적어도 주기적 전치(cyclic prefix: CP) 모드 비트들을 포함하는, 상기 패리티 비트 생성 단계(S410);
    상기 패리티 비트들을 상기 PHY 층 헤더 및 상기 MAC 층 헤더에 부가하여 비트 벡터를 생성하는 단계(S420);
    상기 비트 벡터를 적어도 두 데이터 블록들로 분리하는 단계로서, 제 1 데이터 블록은 적어도 상기 CP 모드 비트들을 포함하는, 상기 비트 백터 분리 단계(S430);
    미리 규정된 수의 테일 비트(tail bit)들을 각각의 데이터 블록들에 부가하는 단계(S440); 및
    상기 적어도 두 개의 데이터 블록들을 적어도 두 심볼들에 매핑(mapping)하는 단계(S450)로서, 상기 제 1 데이터 블록이 제 1 심볼에 매핑되어서, 상기 제 1 심볼이 송신되는 제 1 헤더 심볼이 되도록 하는, 상기 적어도 두 개의 데이터 블록 매핑 단계(S450)를 포함하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  2. 제 1 항에 있어서,
    상기 블록-기반 통신 시스템 헤더는 적어도 물리 층 수렴 프로토콜(physical layer convergence protocol: PLCP) 헤더인, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  3. 제 1 항에 있어서,
    상기 인코딩은 시스티매틱 리드-살로몬(systematic Reed-Salomon)(RS) 인코딩인, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  4. 제 1 항에 있어서,
    상기 CP 모드 비트들은 적어도 보호 구간의 시간 지속기간을 규정하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  5. 제 4 항에 있어서,
    상기 CP 모드 비트들은 상기 PHY 층 헤더 내의 제 1 비트들인, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  6. 제 5 항에 있어서,
    상기 보호 구간의 시간 지속기간은 RS 디코딩을 실행하지 않고 얻어지는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  7. 제 5 항에 있어서,
    상기 CP 모드 비트들은 블록 코드(block code)를 이용하여 코딩되는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  8. 제 1 항에 있어서,
    적어도 레이트-1/2 컨벌루셔널 코드(rate-1/2 convolutional code)를 인코딩하는 단계를 추가로 포함하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  9. 제 8 항에 있어서,
    성상도 기반 방식(constellation based scheme)을 이용하여 상기 데이터 블록들을 성상도 지점들로 변조하는 단계를 추가로 포함하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 방법(400).
  10. 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치(600)에 있어서:
    블록 코드를 이용하여 주기적 전치(CP) 모드 비트들을 인코딩하기 위한 블록 인코딩 유닛(610);
    물리(PHY) 층 헤더 및 매체 액세스 제어(MAC) 층 헤더를 인코딩하여 패리티 비트들을 생성하기 위한 시스티매틱 리드 살로몬(RS) 인코더로서, 상기 PHY 층 헤더는 적어도 블록 코딩형 CP 모드 비트들을 포함하는, 상기 시스티매틱 RS 인코더(620);
    상기 시스티매틱 RS 인코더의 출력을 적어도 두 데이터 블록들로 분리하고 미리 정해진 수의 테일 비트들을 각각의 데이터 블록들에 부가하기 위한 벡터 분리기로서, 제 1 데이터 블록은 적어도 상기 CP 모드 비트들을 포함하는, 상기 벡터 분리기(630); 및
    상기 적어도 두 데이터 블록들을 적어도 두 심볼들에 매핑하기 위한 매퍼(mapper)로서, 상기 제 1 데이터 블록은 제 1 심볼로 매핑되어, 상기 제 1 심볼이 제 1 심볼에 매핑되고, 상기 제 1 심볼이 송신되는 제 1 헤더 심볼이 되도록 하는, 상기 매퍼(650)를 포함하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치(600).
  11. 제 10 항에 있어서,
    상기 CP 모드 비트들은 보호 구간의 시간 지속기간을 규정하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치(600).
  12. 제 10 항에 있어서,
    상기 CP 모드 비트들은 상기 PHY 층 헤더 내의 제 1 비트들인, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치(600).
  13. 제 10 항에 있어서,
    상기 블록-기반 통신 시스템 헤더는 적어도 물리 층 수렴 프로토콜(PLCP) 헤더인, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치(600).
  14. 제 1 항에 있어서,
    적어도 레이트-1/2 컨벌루셔널 코드를 이용하여 상기 적어도 두 데이터 블록들을 인코딩하기 위한 인코더를 추가로 포함하는, 블록-기반 통신 시스템 헤더를 인코딩하기 위한 장치(600).
  15. 블록-기반 통신 시스템의 송신기에 의해 송신된 물리 층 수렴 프로토콜(PLCP) 헤더를 생성하기 위한 장치에 있어서,
    상기 PLCP 헤더는 두 심볼들 내에서 송신되고, 상기 제 1 송신 심볼은 상기 PLCP 헤더의 제 1 절반으로 구성되고 적어도 주기적 전치(CP) 모드 비트들을 포함하고 상기 제 2 송신 심볼은 상기 PLCP 헤더의 제 2 절반으로 구성되고, 상기 CP 모드 비트들은 블록 코딩되고 보호 구간의 시간 지속기간을 규정하는, 물리 층 수렴 프로토콜(PLCP) 헤더를 생성하기 위한 장치.
KR1020117024366A 2009-03-19 2010-02-25 Ｐｌｃｐ 헤더들을 인코딩하기 위한 기술들 KR101747677B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16158609P 2009-03-19 2009-03-19
US61/161,586 2009-03-19
PCT/IB2010/050827 WO2010106454A2 (en) 2009-03-19 2010-02-25 Techniques for encoding plcp headers

Publications (2)

Publication Number Publication Date
KR20110128935A true KR20110128935A (ko) 2011-11-30
KR101747677B1 KR101747677B1 (ko) 2017-06-15

Family

ID=42711910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024366A KR101747677B1 (ko) 2009-03-19 2010-02-25 Ｐｌｃｐ 헤더들을 인코딩하기 위한 기술들

Country Status (6)

Country Link
US (2) US9178659B2 (ko)
EP (1) EP2409441B1 (ko)
JP (1) JP5571764B2 (ko)
KR (1) KR101747677B1 (ko)
CN (1) CN102356583B (ko)
WO (1) WO2010106454A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462720B2 (en) * 2009-08-18 2013-06-11 Electronics And Telecommunications Research Institute Transmission/reception apparatus and method for frame including protocol version in ultra wideband system
US8401105B2 (en) * 2010-06-10 2013-03-19 Intel Mobile Communications GmbH Method for transmitting a data signal in a MIMO system
US8793358B1 (en) * 2011-04-27 2014-07-29 Juniper Networks, Inc. Flexible packet processing for network devices
US20140016511A1 (en) * 2012-07-15 2014-01-16 Jonathan Segev Rapid scanning for fast initial link setup
US9191097B2 (en) * 2012-12-20 2015-11-17 Intel Corporation Techniques for transmitting data via relay communication links
JP6618252B2 (ja) * 2014-12-16 2019-12-11 ソニーセミコンダクタソリューションズ株式会社 符号化装置、符号化方法、復号装置、復号方法、プログラム、および通信システム
WO2016143410A1 (ja) * 2015-03-09 2016-09-15 三菱電機株式会社 受信装置および送受信装置
US10075323B2 (en) * 2015-10-14 2018-09-11 Intel IP Corporation Interleaving and deinterleaving source data for single carrier modulation and coding schemes
JP2021150919A (ja) * 2020-03-23 2021-09-27 ソニーグループ株式会社 通信装置及び通信方法
JP6995964B2 (ja) 2020-11-17 2022-01-17 株式会社富士トレーラー製作所 暗渠形成装置
JP6995965B2 (ja) 2020-11-17 2022-01-17 株式会社富士トレーラー製作所 圃場縦口路形成装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818826A (en) * 1996-06-17 1998-10-06 International Business Machines Corporation Media access control protocols in a wireless communication network supporting multiple transmission rates
US7634020B2 (en) * 2003-03-11 2009-12-15 Texas Instruments Incorporated Preamble for a TFI-OFDM communications system
CN1823488A (zh) * 2003-07-15 2006-08-23 索尼株式会社 无线通信系统、无线通信装置和无线通信方法以及程序
US20050078598A1 (en) * 2003-08-21 2005-04-14 Anuj Batra Enhancement to the multi-band OFDM physical layer
US8842657B2 (en) * 2003-10-15 2014-09-23 Qualcomm Incorporated High speed media access control with legacy system interoperability
US8090857B2 (en) * 2003-11-24 2012-01-03 Qualcomm Atheros, Inc. Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks
WO2005071909A1 (en) * 2004-01-26 2005-08-04 Samsung Electronics Co., Ltd. Method and apparatus for setting, transmitting and receiving data for virtual carrier sensing in wireless network communication
JP4710321B2 (ja) * 2004-02-02 2011-06-29 ソニー株式会社 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム
JP4086304B2 (ja) * 2004-04-23 2008-05-14 株式会社東芝 通信装置、通信システム、および通信制御プログラム
US20060023802A1 (en) * 2004-07-28 2006-02-02 Texas Instruments Incorporated Concatenated coding of the multi-band orthogonal frequency division modulation system
US7813374B2 (en) * 2005-06-29 2010-10-12 Broadcom Corporation Multiple protocol wireless communication baseband transceiver
KR101106297B1 (ko) * 2005-12-23 2012-01-18 삼성전자주식회사 Ｏｆｄｍ 심볼의 주파수 호핑 방법
US7860128B2 (en) * 2006-06-28 2010-12-28 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video having a preamble design
US8102853B2 (en) * 2006-08-09 2012-01-24 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video having fixed size MAC header with an extension
US7965798B2 (en) * 2006-08-16 2011-06-21 Texas Instruments Incorporated Robust packet detection, symbol timing, channel length estimation and channel response estimation for wireless systems
US8130870B2 (en) * 2007-08-06 2012-03-06 Qualcomm Incorporated UWB system employing gaussian minimum shift key modulation, common mode signaling and beamforming
JP5153944B2 (ja) * 2008-08-26 2013-02-27 マーベル ワールド トレード リミテッド 物理層データユニットフォーマット
US8102929B2 (en) * 2009-02-12 2012-01-24 Qualcomm Incorporated Low power ultra wideband transceiver
US8711771B2 (en) * 2009-03-03 2014-04-29 Qualcomm Incorporated Scalable header extension

Also Published As

Publication number Publication date
US20160028573A1 (en) 2016-01-28
WO2010106454A2 (en) 2010-09-23
JP5571764B2 (ja) 2014-08-13
CN102356583A (zh) 2012-02-15
US9178659B2 (en) 2015-11-03
EP2409441B1 (en) 2015-07-29
KR101747677B1 (ko) 2017-06-15
EP2409441A2 (en) 2012-01-25
JP2012521131A (ja) 2012-09-10
CN102356583B (zh) 2014-06-25
US20110317722A1 (en) 2011-12-29
WO2010106454A3 (en) 2010-11-18
US9503298B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
KR101747677B1 (ko) Ｐｌｃｐ 헤더들을 인코딩하기 위한 기술들
KR101273409B1 (ko) 데이터 프레임들을 전송 및 수신하는 시스템 및 방법
RU2469478C2 (ru) Способ и устройство для передачи/приема управляющей информации в системе беспроводной связи
RU2498517C2 (ru) Способ кодирования управляющей информации в системе связи, а также способ и устройство для передачи и приема управляющей информации
RU2609067C2 (ru) Способ и устройство для передачи и приема информации в вещательной системе/системе связи
JP3686651B2 (ja) マルチキャストデータの送受信装置及び方法
RU2453992C2 (ru) Способ кодирования управляющей информации в системе беспроводной связи, а также способ и устройство для передачи и приема управляющей информации
KR102046826B1 (ko) 데이터 송신 방법 및 장치
WO2020092369A1 (en) Method and apparatus for generating a physical layer (phy) data unit for hybrid automatic repeat request (harq)
JP6550366B2 (ja) 無線通信システムにおけるデータブロック送信方法及び送信機
CN1833420A (zh) 选择传输参数的技术
CN103918235A (zh) 信号单元的长度字段的双重解读
JP2000236366A (ja) 増分冗長性伝送通信システムおよび通信システムにおける増分冗長性伝送方法
CN103931129A (zh) 包括指示零长度有效载荷的字段的信号单元
CN110708148A (zh) 一种信令字段指示方法及装置
US20050169261A1 (en) Method of signaling the length of OFDM WLAN packets
EP2304909A2 (en) Methods and systems for improving frame decoding performance using known information
TW200816733A (en) Efficient frame structure for digital satellite communication
WO2010102523A1 (zh) 数据发送装置及其方法、数据接收装置及其方法
WO2015127597A1 (zh) 一种发送、接收数据的方法、装置及系统
US11374704B2 (en) Mapping bit positions using predicted error values
WO2022142577A1 (zh) Ppdu的传输方法及相关装置
WO2021136662A1 (en) Communication devices and methods
CN113039731A (zh) 用于支持ieee 802.11的harq的设备和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant