JP5571764B2 - Ｐｌｃｐヘッダを符号化する技術 - Google Patents

Description

本出願は、２００９年３月１９日に出願された米国仮出願６１／１６１５８６の権利を主張する。

本発明は、広くは、ブロックベースの通信システムに関し、より具体的には、このようなシステムのスループットを向上させる技術に関する。

ブロックベースの通信システムは、従来、無線通信に対して使用されていた。このようなシステムの例は、直交周波数分割多重方式（ＯＦＤＭ）変調システム、及びシングルキャリアブロック伝送（ＳＣＢＴ）システム等である。ブロックベースの通信システムは、マルチパス干渉に対してロバストであり、高い周波数使用率を持ち、これにより無線伝送に対して高度に効率的である。

このようなシステムにより送信される信号は、フレームに組織化され、各フレームは、可変数のシンボルを含む。図１は、例えば、ＯＦＤＭシステムにおいて使用される例示的なフレーム構造１００を示す。フレーム１００は、物理層収束プロトコル（ＰＬＣＰ）プリアンブル１１０、ＰＬＣＰヘッダ１２０、及びＰＬＣＰサービスデータユニット（ＰＳＤＵ）１３０を含む。ＰＬＣＰプリアンブル１１０は、初期取得、自動ゲイン制御、タイミング及び周波数同期を実行し、チャネルインパルス応答の初期推定を得るための情報を運ぶ。

ＰＬＣＰヘッダ１２０は、ＰＳＤＵ１３０シンボルの正確な復号を可能にするパラメータを含む。例えば、これらのパラメータは、ペイロード長、及び変調及び符号化スキーマ（ＭＣＳ）等を含む。ＰＬＣＰヘッダ１２０は、物理（ＰＨＹ）層ヘッダ、媒体アクセス制御（ＭＡＣ）層ヘッダ、前記ＰＨＹ及びＭＡＣ層ヘッダのエラーを検出及び補正する所定数のパリティビット、並びにテールビットからなる。前記パリティビットは、リード・ソロモン（ＲＳ）エンコーダにより生成され、前記ＰＨＹ及びＭＡＣ層ヘッダのコンテンツに基づいて計算される。受信器において、ＰＬＣＰヘッダ１２０全体が、ＲＳデコーダを使用して復号されるべきである。ＰＳＤＵ１３０は、ＭＡＣ層からのペイロードデータを含む。ＰＬＣＰプリアンブル１１０及びヘッダ１２０は、一定数のシンボルを含む。

図２は、２つの部分、すなわち、高速フーリエ変換（ＦＦＴ）ウィンドウである有用部分２１及びガードインターバル（ＧＩ）２２０を含む単一ＯＦＤＭシンボル２００の図を示す。サイクリックプレフィックス（ＣＰ）とも称されるガードインターバルは、前記シンボルの始点における、前記シンボルの終点、すなわち、部分２１２の繰り返しである。有用部分２１０の持続時間（Ｔ_FFT）は、ガードインターバル２２０の持続時間（Ｔ_GI）のものより大きい。シンボル２００の持続時間は、Ｔ_SYMである。

ガードインターバル２２０の使用は、システム性能を向上させ、受信器実施を単純化するが、非効率的な帯域幅使用の結果となる可能性がある。例えば、ガードインターバル２２０の長さがＮ_GIサンプルである場合、前記システムの帯域幅効率は、Ｎ_GI/(Ｎ+Ｎ_GI)の係数で減少され、ここでＮはシンボル内のサンプル（サブキャリア）の数である。ガードインターバル持続時間Ｔ_GIは、通常は、最悪の場合のチャネル条件に基づいて得られ、したがって、帯域幅の非効率的な使用という結果となりうる。帯域幅使用を改良する１つのアプローチは、チャネル条件に基づいてガードインターバル持続時間Ｔ_GIを動的に適応させることである。

適応ガードインターバルを使用するブロックベースのシステムは、ＰＬＣＰヘッダ１２０（及びそのＰＨＹヘッダ）においてサイクリックプレフィックス（ＣＰ）モードを含む。前記ＣＰモードは、ガードインターバル持続時間Ｔ_GIを示す。従来の実施において、受信器は、ＰＬＣＰプリアンブル１１０及びヘッダ１２０のシンボルを処理する。この後に、ＰＳＤＵ１３０のシンボルは、復調及び復号されることができる。場合により、ＰＬＣＰヘッダ１２０は、限定的な長さのため、１つのシンボルに含まれることができない。例えば、ｅｃｍａ−３９２規格において規定されたコグニティブネットワークアライアンス（ＣｏｇＮｅＡ）ベースのシステムの特定の実施において、最小ＭＣＳモードを使用するＯＦＤＭシンボルは、９８のビットを運ぶことができるのに対し、典型的なＰＬＣＰヘッダ１２０は、１９８のビット（４０のＰＨＹヘッダビット、８０のＭＡＣヘッダビット、６４のＲＳパリティビット及び１２のテールビット）を含む。加えて、ブロックベースの受信器は、高速フーリエ変換（ＦＦＴ）ウィンドウを理想的に決定するためにガードインターバル持続時間Ｔ_GIを知るべきである。

典型的には、ブロックベースの受信器、例えば、ＯＦＤＭ受信器は、受信されたシンボルを処理するのにパイプライン方式（pipelining）を使用する。この形式の実施は、待ち時間を減少し、更に、前記受信器が、割り当てられた時間、例えば、短フレーム間スペース（ＳＩＦＳ）ウィンドウ内で承認（ＡＣＫ）パケットを送信することを可能にする。図３は、従来のＯＦＤＭ受信器３００の概略図を示す。このパイプライン処理は、ブロックｎの時間において、ＦＦＴモジュール３１０が、ｎ番目のブロックを処理し、チャネル補正モジュール３２０が、（ｎ−１）番目のブロックを処理し、ＲＳデコーダ３３０が、（ｎ−２）番目のブロックを復号することを意味する。前記ＣＰモード情報が、ＰＬＣＰヘッダ１２０において送信される場合、受信器３００は、ＰＬＣＰヘッダ１２０が完全にＲＳ復号された後にのみ、この情報を決定することができる。すなわち、ＲＳデコーダ３３０が、ＰＬＣＰヘッダ１２０を運ぶシンボルの復号を完了する場合のみである。これは、かなりの待ち時間を引き起こす前記パイプライン処理の障害（snag）の結果となる。例えば、ＰＬＣＰヘッダ１２０が復号されており、前記ＣＰモードが利用可能ではない間、前記ガードインターバル持続時間が利用可能ではないので、受信器３００は、ＰＳＤＵ１３０シンボルの処理を開始することができない。結果として、前記システムの全体的なスループットは減少される。

したがって、ブロックベースの通信システムの性能及びスループットを向上させる効率的な解決法を提供することは有利である。

本発明の特定の実施例は、ブロックベース通信システムヘッダを符号化する方法を含む。前記方法は、パリティビットを生成するように前記ブロックベース通信システムヘッダの物理（ＰＨＹ）層ヘッダ及び媒体アクセス制御（ＭＡＣ）ヘッダを符号化するステップであって、前記ＰＨＹ層ヘッダが少なくともサイクリックプレフィックス（ＣＰ）モードビットを含む、当該符号化するステップと、ビットベクトルを生成するように前記ＰＨＹ層ヘッダ及び前記ＭＡＣ層ヘッダにパリティビットを加えるステップと、前記ビットベクトルを少なくとも２つのデータブロックに分割するステップであって、第１のデータブロックが少なくとも前記ＣＰモードビットを含む、当該分割するステップと、各データブロックに所定数のテールビットを加えるステップと、前記少なくとも２つのデータブロックを少なくとも２つのシンボルにマッピングするステップであって、前記第１のデータブロックが第１のシンボルにマッピングされ、前記第１のシンボルが、送信される第１のヘッダシンボルである、当該マッピングするステップとを有する。

本発明の特定の実施例は、ブロックベース通信システムヘッダを符号化する装置を更に含む。前記装置は、ブロックコードを使用してサイクリックプレフィックス（ＣＰ）モードビットを符号化するブロック符号化ユニットと、パリティビットを生成するように物理（ＰＨＹ）層ヘッダ及び媒体アクセス制御（ＭＡＣ）層ヘッダを符号化するシステマティックリードソロモン（ＲＳ）エンコーダであって、前記ＰＨＹ層ヘッダが少なくとも前記ブロック符号化されたＣＰモードビットを含む、当該システマティックリードソロモンエンコーダと、前記システマティックＲＳエンコーダの出力を少なくとも２つのデータブロックに分割し、各データブロックに所定数のテールビットを加えるベクトルスプリッタであって、第１のデータブロックが少なくとも前記ＣＰモードビットを含む、当該ベクトルスプリッタと、前記少なくとも２つのデータブロックを少なくとも２つのシンボルにマッピングするマッパであって、前記第１のシンボルが、送信される第１のヘッダシンボルである、当該マッパとを有する。

本発明の特定の実施例は、ブロックベース通信システムの送信器により送信された物理層収束プロトコル（ＰＬＣＰ）ヘッダを生成する装置をも含み、前記ＰＬＣＰヘッダは、２つのシンボルにおいて送信される。第１の送信されるシンボルは、前記ＰＬＣＰヘッダの前半からなり、少なくともサイクリックプレフィックス（ＣＰ）モードビットを含み、第２の送信されるシンボルは、前記ＰＬＣＰヘッダの後半からなり、前記ＣＰモードビットは、ブロック符号化されており、ガードインターバルの持続時間を規定する。

本発明と見なされる対象は、明細書の末尾における請求項において特に指摘され、明確に請求される。本発明の前述の及び他のフィーチャ及び利点は、添付の図面と併せて以下の詳細な説明から明らかになる。

ＯＦＤＭフレーム構造の図である。 単一のＯＦＤＭシンボルの図である。 ＯＦＤＭ受信器のブロック図である。 本発明の一実施例によるＰＬＣＰヘッダを符号化するフローチャートである。 本発明の一実施例によって構成されたＰＨＹヘッダフォーマットを示す非限定的な図である。 本発明の一実施例による装置のブロック図である。

本発明により開示される実施例が、この中の革新的教示の多くの有利な使用の単なる例であることに注意することは重要である。一般に、本出願の明細書内の提示は、必ずしも様々な請求される発明のいずれも限定しない。更に、一部の提示は、一部の発明フィーチャに適用されうるが、他には適用されなくてもよい。一般に、他に示されない限り、単数形の要素は、一般性を失うことなく、複数であってもよく、逆もまた同様である。図面において、同様の番号は、複数の図を通して同様の部分を示す。

本発明の原理によると、新しいＰＬＣＰヘッダフォーマットは、受信器が前記第１のヘッダシンボル中に前記ＣＰモード情報を復号することを可能にするように規定され、符号化される。これは、前記受信器が第１のペイロードシンボルを、残りのヘッダシンボルが復号されている間に、処理することを可能にする。

図４は、本発明の一実施例によるＰＬＣＰヘッダを符号化するプロセスを記述する典型的かつ非限定的なフローチャート４００を示す。Ｓ４１０において、前記ＰＬＣＰヘッダの前記ＰＨＹ及びＭＡＣヘッダは、システマティックＲＳエンコーダを使用して符号化され、前記システマティックＲＳエンコーダは、'ｍ'のパリティバイトを生成する（ｍは１より大きい整数である）。前記ＰＨＹ及びＭＡＣヘッダは、前記ＲＳ符号化により変更されない。これは、前記受信器におけるＲＳ復号なしで前記ガードインターバル持続時間を得ることを可能にする。典型的な動作条件において、及び前記ヘッダがロバストモードで送信されるという事実に基づいて、前記ガードインターバル持続時間を伝える前記ＣＰモードビットが信頼できると見なされることに注意すべきである。本発明の特定の実施例において、単純なブロックコードが、前記ＣＰモードビットの信頼性を向上させるのに使用されることができ、これらのビットの全体的な信頼性が、前記ＰＬＣＰヘッダビットの残りと同様であることを保証する。加えて、前記ＣＰモードビットは、前記ＰＬＣＰヘッダの始点に配置される。

Ｓ４２０において、前記'ｍ'のパリティバイトは、'ｋ'のビットを持つビットベクトルを生成するように前記ＰＨＹ及びＭＡＣヘッダビットに加えられる（ｋは１より大きい整数である）。Ｓ４３０において、前記ビットベクトルは、２つのデータブロックに等しく分割され、前記データブロックの各々は、同数のビットを含む。

Ｓ４４０において、ある数'ｔ'のテールビット（ｔは１より大きい整数である）は、各データブロックに付けられる。結果として生じるビットベクトルの長さは'ｋ＋２ｔ'であり、前記ベクトルは、２つのシンボルに正確にフィットするように設計される。Ｓ４５０において、各データブロックは、独立に符号化され、２つのシンボル、例えば、ＯＦＤＭシンボルにマッピングされる。特に、前記データブロックを前記シンボルにマッピングする場合に、（前記ＰＬＣＰヘッダ内の前記ＰＨＹ層ヘッダにおいて設計される）前記ＣＰモードは、送信されるべき第１のシンボルに含められる。

本発明の好適な実施例において、前記ＲＳエンコーダは、８のパリティバイトを生成し（すなわち、ｍ＝８）、前記テールビットの数は６であり（すなわち、ｔ＝６）、前記テールビットを含む前記ビットベクトルの長さは１９６ビットである。加えて、前記ビットベクトルは、レート１／２の畳み込み符号化及び四位相偏移変調（ＱＰＳＫ）マッピングを使用して符号化され、９８のビットを各々持つ２つのＯＦＤＭシンボルにマッピングされることができる。

図５は、本発明の一実施例によって構成されたＰＨＹヘッダフォーマット５００を示す非限定的な図を示す。ＰＨＹヘッダ５００は、前記ＰＬＣＰヘッダの一部であり、ＰＳＤＵシンボルの復号を可能にするパラメータを少なくとも含む。特に、ＰＨＹヘッダ５００は、前記ガードインターバル持続時間を規定するＣＰモードフィールド５１０（ビットｂ０−ｂ７）、送信モードフィールド５２０（ビットｂ８及びｂ９）を有し、ビットｂ１０ないしｂ１３は、データレートフィールド５３０のものである。ペイロードデータの長さを規定する長さフィールド５４０は、ビットｂ１６ないしｂ２７に配置され、ビットｂ２８及びｂ２９は、初期化シード（ＳＣＲ）フィールド５５０を指定し、インターリーバオプション５６０は、ビットｂ３２及びｂ３３に示され、送信パワーフィールド５７０は、ビットｂ３７ないしｂ３９である。ＰＨＹヘッダ５００は、位置ｂ１４、ｂ１５、ｂ３０、ｂ３１及びｂ３４−ｂ３６に配置されたある数の予約ビットをも含む。

本発明の一実施例において、反復コードは、ＣＰモードフィールド５１０のビットを符号化するのに使用される。本実施例によると、ＣＰモードフィールド５１０の最初の２ビット（ビットｂ０及びｂ１）は、前記ガードインターバル持続時間を決定し、前記ビットの値から前記持続時間へのマッピングは、事前に規定される。このようなマッピングの例は、表１において提供される。残りのＣＰモードビット（ビットｂ２−ｂ７）は、ビットｂ０及びｂ１の反復である。すなわち、ビットｂ２、ｂ４及びｂ６は、位置０におけるビットのコピーであり、ビットｂ３、ｂ５及びｂ７は、ビットｂ１のコピーである。

図６は、本発明の一実施例による装置６００の非限定的な図を示す。装置６００は、前記受信器においてＲＳ復号を実行する前でさえも信頼できるＣＰモードビットが利用可能であるようにＰＬＣＰヘッダの符号化を可能にするように設計され、これにより第１の受信されたヘッダシンボルを処理した後に前記受信器が前記ガードインターバル持続時間を得ることを可能にする。装置６００は、ブロック符号化ユニット６１０、システマティックＲＳエンコーダ６２０、ベクトルスプリッタ６３０、エンコーダ６４０及びマッパ６５０を有する。

ブロック符号化ユニット６１０は、前記ＣＰモードの'ｊ'のビット（例えばＰＨＹヘッダ５００のｂ０及びｂ１）を受信し、'ｇ'のビットを出力し、ここで最後の'ｇ−ｊ'のビット（例えば、ＰＨＹヘッダ５００のｂ２−ｂ７）は、前記ＣＰモードビットの反復である。ブロック符号化ユニット６１０の出力は、前記ＰＨＹヘッダ内に挿入される。パラメータ'ｊ'及び'ｇ'は、１より大きい整数である。ブロック符号化ユニット６１０が、前記ＣＰモードビットを符号化するのに反復コードを使用することに注意すべきである。これは、使用されることができるコードに対する単なる一例である。前記ＣＰモードビットを符号化する他の可能なコードは、当業者に明らかである。

システマティックＲＳエンコーダ６２０は、ＰＬＣＰヘッダのＰＨＹ及びＭＡＣヘッダを符号化する。システマティックＲＳコードにおいて、コードワードは、通常は固定の場所における、元のメッセージバイトを含む。したがって、前記受信器において、ＲＳ復号プロセスなしで前記メッセージバイトにアクセスすることは可能である。当業者は、前記ＲＳ符号化及び復号プロセスをよく知っている。ＲＳエンコーダ６２０の出力は、前記ＰＨＹ及びＭＡＣヘッダに加えられている'ｍ'のパリティビットである。

ベクトルスプリッタ６３０は、前記パリティビット並びに前記ＰＨＹ及びＭＡＣヘッダを含む入力ビットベクトルを２つのデータブロック（ＢＬＫ１及びＢＬＫ２）に等しく分割する。ベクトルスプリッタ６３０は、また、各データブロックに'ｔ'のテールビットを加える。エンコーダ６４０は、ベクトルスプリッタ６３０により生成されたブロックを符号化し、前記符号化されたデータブロックは、マッパ６５０により２つのデータシンボル（例えば、ＯＦＤＭシンボル）にマッピングされる。エンコーダ６４０は、レート１／２の畳み込みコード、ターボコード、及び低密度パリティ検査（ＬＤＰＣ）等のようなエラー補正コードを使用することができる。エンコーダ６４０は、更に、配置（constellation）ベースのスキームを使用することにより前記データブロックを配置点に変調する。マッパ６５０は、前記配置点をＯＦＤＭシンボルのサブキャリアに割り当てる。

本発明の様々な実施例は、ＯＦＤＭのような変調スキームを使用するパケットベースの通信システムとともに使用されることができる。特に、ここに開示される教示は、前記ＰＬＣＰヘッダビットを送信するのに適応ガードインターバル持続時間及び１より多いＯＦＤＭシンボルを使用するシステムとともに使用されることができる。例えば、本発明の教示は、ｅｃｍａ−３９２規格等を使用するＣｏｇＮｅＡベースシステムにおいて効率的に実施されることができる。

本発明の原理は、ハードウェア、ファームウェア、ソフトウェア又はこれらの組み合わせとして実施されることができる。更に、前記ソフトウェアは、好ましくは、プログラム記憶ユニット、コンピュータ可読媒体、又はマシン可読媒体上で具体化されたアプリケーションプログラムとして実施される。従来技術の１つは、"マシン可読媒体"及び／又は"コンピュータ可読媒体"が、データを記憶することができる媒体であり、デジタル回路、アナロジ回路、磁気媒体又はこれらの組み合わせであることができることを認識する。前記アプリケーションプログラムは、適切なアーキテクチャを有するマシンにアップロードされ、実行されることができる。好ましくは、前記マシンは、１以上の中央処理ユニット（"ＣＰＵ"）、メモリ及び入出力インタフェースのようなハードウェアを有するコンピュータプラットフォーム上に実施される。前記コンピュータプラットフォームは、オペレーティングシステム及びマイクロ命令コードを含むこともできる。ここに記載された様々なプロセス及び機能は、このようなコンピュータ又はプロセッサが明示的に示されているか否かにかかわらず、ＣＰＵにより実行されることができる前記マイクロ命令コードの一部又は前記アプリケーションプログラムの一部のいずれか、又はこれらの組み合わせであることができる。加えて、追加のデータ記憶ユニット及び印刷ユニットのような様々な他の周辺ユニットは、前記コンピュータプラットフォームに接続されることができる。

ここに記載された全ての例及び条件付きの言葉は、読み手が本発明の原理及びこの分野を進めるために発明者により寄与された概念を理解するのを助ける教育的な目的を意図され、このような特定的に記載された例及び条件に限定しないと解釈されるべきである。更に、本発明の原理、態様及び実施例、並びにこれらの特定の例を記載するこの中の全ての提示は、これらの構造的及び機能的同等物の両方を包含することを意図される。加えて、このような同等物が、現在既知の同等物及び将来開発される同等物、すなわち、構造にかかわらず同じ機能を実行する開発された要素の両方を含むことが意図される。

Claims (14)

1. ブロックベース通信システムヘッダを符号化する方法において、
   パリティビットを生成するように前記ブロックベース通信システムヘッダの物理（ＰＨＹ）層ヘッダ及び媒体アクセス（ＭＡＣ）ヘッダを符号化するステップであって、前記ＰＨＹ層ヘッダが少なくともサイクリックプレフィックス（ＣＰ）モードビットを含む、当該符号化するステップと、
   ビットベクトルを生成するように前記ＰＨＹ層ヘッダ及び前記ＭＡＣ層ヘッダに前記パリティビットを加えるステップと、
   前記ビットベクトルを少なくとも２つのデータブロックに分割するステップであって、第１のデータブロックが少なくとも前記ＣＰモードビットを含む、当該分割するステップと、
   前記少なくとも２つのデータブロックの各データブロックに所定数のテールビットを加えるステップと、
   前記少なくとも２つのデータブロックを少なくとも２つのシンボルにマッピングするステップであって、前記第１のデータブロックが第１のシンボルにマッピングされ、前記第１のシンボルが、送信される第１のヘッダシンボルである、当該マッピングするステップと、
   を有する方法。
2. 前記ブロックベース通信システムヘッダが、少なくとも物理層収束プロトコル（ＰＬＣＰ）ヘッダである、請求項１に記載の方法。
3. 前記符号化が、システマティックリードソロモン（ＲＳ）符号化である、請求項１に記載の方法。
4. 前記ＣＰモードビットが、少なくともガードインターバルの持続時間を規定する、請求項１に記載の方法。
5. 前記ＣＰモードビットが、前記ＰＨＹ層ヘッダ内の最初のビットである、請求項４に記載の方法。
6. 前記ガードインターバルの持続時間が、ＲＳ復号を実行することなしに得られる、請求項５に記載の方法。
7. 前記ＣＰモードビットが、ブロックコードを使用して符号化される、請求項５に記載の方法。
8. 少なくともレート１／２の畳み込みコードを使用して前記少なくとも２つのデータブロックを符号化するステップを更に有する、請求項１に記載の方法。
9. 前記符号化が、配置ベーススキームを使用して前記データブロックを配置点に変調することを更に有する、請求項８に記載の方法。
10. ブロックベース通信システムヘッダを符号化する装置において、
    ブロックコードを使用してサイクリックプレフィックス（ＣＰ）モードビットを符号化するブロック符号化ユニットと、
    パリティビットを生成するように物理（ＰＨＹ）層ヘッダ及び媒体アクセス制御（ＭＡＣ）層ヘッダを符号化するシステマティックリードソロモン（ＲＳ）エンコーダと、
    前記システマティックＲＳエンコーダの出力を少なくとも２つのデータブロックに分割し、各データブロックに所定数のテールビットを加えるベクトルスプリッタであって、第１のデータブロックが少なくとも前記ＣＰモードビットを含む、当該ベクトルスプリッタと、
    前記少なくとも２つのデータブロックを少なくとも２つのシンボルにマッピングするマッパであって、前記第１のデータブロックが第１のシンボルにマッピングされ、前記第１のシンボルが、送信される第１のヘッダシンボルである、当該マッパと、
    を有する装置。
11. 前記ＣＰモードビットが、ガードインターバルの持続時間を規定する、請求項１０に記載の装置。
12. 前記ＣＰモードビットが、前記ＰＨＹ層ヘッダ内の最初のビットである、請求項１０に記載の装置。
13. 前記ブロックベース通信システムヘッダが、少なくとも物理層収束プロトコル（ＰＬＣＰ）ヘッダである、請求項１０に記載の装置。
14. 少なくともレート１／２の畳み込みコードを使用して前記少なくとも２つのデータブロックを符号化するエンコーダを更に有する、請求項１０に記載の装置。

Images