KR20110124022A - 저항형 메모리 장치 및 그 제조 방법 - Google Patents

저항형 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110124022A
KR20110124022A KR1020100043570A KR20100043570A KR20110124022A KR 20110124022 A KR20110124022 A KR 20110124022A KR 1020100043570 A KR1020100043570 A KR 1020100043570A KR 20100043570 A KR20100043570 A KR 20100043570A KR 20110124022 A KR20110124022 A KR 20110124022A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
memory device
organic thin
channel layer
Prior art date
Application number
KR1020100043570A
Other languages
English (en)
Other versions
KR101295888B1 (ko
Inventor
양용석
유인규
구재본
정순원
김강대
노용영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100043570A priority Critical patent/KR101295888B1/ko
Priority to US12/915,495 priority patent/US8278138B2/en
Publication of KR20110124022A publication Critical patent/KR20110124022A/ko
Application granted granted Critical
Publication of KR101295888B1 publication Critical patent/KR101295888B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항형 메모리 장치 및 그 제조 방법을 제공한다. 이 장치에서는 전자채널층이 스웰링 공정 및 열처리 공정에 의해 형성되므로, 전자채널층 안에 전도성 나노 입자의 분포가 균일하게 형성된다. 이로써 신뢰성이 향상된 저항형 메모리 장치를 제공할 수 있다. 또한, 이 방법에서는 프린팅 공정, 스웰링 공정 및 열처리 공정으로 전자채널층을 형성하므로, 제조 시간을 단축시킬 수 있다.

Description

저항형 메모리 장치 및 그 제조 방법{Resistive memory device and method of fabricating the same}
본 발명은 비휘발성 메모리 장치 및 그 제조 방법에 관한 것으로 더욱 상세하게는 저항형 메모리 장치 및 그 제조 방법에 관한 것이다.
최근에 널리 사용되는 반도체 메모리 소자의 예로서는 디램(DRAM : Dynamic Random Access Memory), 에스램(SRAM : Static RAM), 플래시(flash) 메모리 등을 들 수 있다. 이러한 반도체 메모리 소자들은 휘발성(volatile) 메모리 소자와 비휘발성(non-volatile) 메모리 소자로 구분할 수 있다. 상기 휘발성 메모리 소자란 전원 공급이 중단되면 메모리 셀(cell)에 저장된 데이터(data)를 모두 상실하는 메모리 소자로 디램 및 에스램 등이 여기에 속한다. 이와는 달리, 상기 비휘발성 메모리 소자는 전원 공급이 중단될지라도 메모리 셀에 저장된 데이터를 그대로 유지하는 메모리 소자로 플래시 메모리 등이 여기에 속한다.
디지털 카메라, MP3 플레이어 및 휴대전화기 등에 데이터 저장용으로 사용되는 메모리 소자는, 전원 공급이 없는 상태에서도 데이터를 보관하기 위하여, 상기 비휘발성 메모리 소자, 특히 플래시 메모리가 주로 사용되고 있다. 그러나 상기 플래시 메모리는 플로팅 게이트에 고전계로 전하를 축적하는 구조이므로 셀 구조가 복잡하여 고집적화의 장애 요인이 되고 있다. 이러한 새로운 차세대 반도체 메모리 소자로서는 강유전체 메모리 소자(Ferroelectric RAM: FRAM), 자기 메모리 소자(Magnetic RAM: MRAM), 상전이 메모리 소자(Phase-change RAM: PRAM), 저항형 메모리 장치(Resistive RAM: RRAM) 등이 제안되어 왔다.
본 발명이 해결하려는 과제는 신뢰성이 향상된 저항형 메모리 장치를 제공하는데 있다.
본 발명이 해결하려는 다른 과제는 제조 시간을 단축시킬 수 있는 저항형 메모리 장치의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 저항형 메모리 장치는, 기판 상의 제 1 전극; 상기 제 1 전극 상에 위치하는 전자채널층; 및 상기 전자채널층 상의 제 2 전극을 포함하되, 상기 전자채널층의 상부면은 굴곡진다.
상기 전자채널층의 상부면은 상기 제 2 전극 하부에서 돌출될 수 있다.
상기 전자채널층은 유기물 박막층과 그 내부에 산포된 전도성 나노 입자를 포함할 수 있다.
상기 제 1 전극과 상기 제 2 전극은 4eV~6eV의 일함수를 가지는 전도성막으로 형성될 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 저항형 메모리 장치의 제조방법은, 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 전자채널층을 형성하는 단계; 및 상기 전자채널층 상에 제 2 전극을 형성하는 단계를 포함하되, 상기 전자채널층의 상부면은 굴곡지게 형성된다.
상기 전자채널층을 형성하는 단계는, 평탄한 상부면을 가지는 유기물 박막층을 형성하는 단계; 상기 유기물 박막층의 소정 영역에 전도성 나노입자와 제 1 용매를 포함하는 제 1 용액을 공급하는 단계; 상기 제 1 용매로 상기 유기물 박막층을 스웰링(swelling)하는 동시에 상기 전도성 나노 입자를 상기 유기물 박막층 내로 침투시키는 단계; 및 어닐링(annealing) 공정을 진행하여 상기 제 1 용매를 휘발시키는 동시에 상기 전도성 나노 입자를 상기 유기물 박막층 내에 임베딩(embedding)하는 단계를 포함할 수 있다.
상기 전도성 나노 입자는 바람직하게는 상기 제 1 용매에 5~20 중량%로 포함될 수 있다.
상기 제 1 용액은 바람직하게는 1~20 centi Poise의 점도를 가질 수 있다.
상기 제 1 용액을 공급하는 단계는 잉크젯 프린팅, 스크린 프린팅, 오프셋 프린팅, 플렉소그라피 프린팅 또는 그라비아 프린팅 방법으로 진행될 수 있다.
상기 어닐링 공정은 바람직하게는 불활성 가스 분위기 하에서 100~200℃ 온도에서 진행될 수 있다.
상기 유기물 박막층을 형성하는 단계는, 유기화합물을 제 2 용매에 용해시켜 제 2 용액을 제조하는 단계; 상기 기판 상에 상기 제 2 용액을 공급하는 단계; 및 상기 제 2 용액을 경화하는 단계를 포함할 수 있다.
상기 제 2 용액을 공급하는 단계는, 스핀 코팅, 딥코팅, 잉크젯 프린팅, 스크린 프린팅, 오프셋 프린팅, 플렉소그라피 프린팅, 또는 그라비아 프린팅 방법으로 진행될 수 있다.
상기 유기물 화합물은 바람직하게는 상기 제 2 용매에 0.01~10.0 중량%로 포함될수 있다.
본 발명의 개념에 의한 저항형 메모리 장치에 의하면, 전자채널층이 스웰링 공정 및 열처리 공정에 의해 형성되므로, 전자채널층 안에 전도성 나노 입자의 분포가 균일하게 형성된다. 이로써 신뢰성이 향상된 저항형 메모리 장치를 제공할 수 있다.
또한 본 발명의 다른 개념에 의한 저항형 메모리 장치의 제조 방법에 의하면, 프린팅 공정, 스웰링 공정 및 열처리 공정으로 전자채널층을 형성하므로, 제조 시간을 단축시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항형 메모리 장치의 레이아웃이다.
도 2는 도 1을 I-I'선으로 자른 단면도이다.
도 3 내지 6은 도 2의 단면을 가지는 저항형 메모리 장치를 형성하는 과정을 순차적으로 나타내는 공정 단면도들이다.
도 7은 도 2의 단면을 가지는 저항형 메모리 장치에 임계 전압 이상의 전압을 인가했을 때 전자 채널층 내의 변화를 개략적으로 나타낸다.
도 8은 본 발명의 일 실시예에 따른 저항형 메모리 장치의 전류-전압 특성을 나타낸 그래프이다.
도 9는 본 발명의 실시예들에 따른 저항형 메모리 장치의 적용예를 나타낸 메모리 시스템의 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 저항형 메모리 장치의 레이아웃이다. 도 2는 도 1을 I-I'선으로 자른 단면도이다.
도 1 및 도 2를 참조하면, 기판(1) 상에 절연막(3)이 배치된다. 상기 기판(1)은 실리콘과 같은 반도체 기판일 수도 있고, 폴리에테르술폰(polyethersulfone,PES), 폴리(에틸렌 테레프탈레이트) {poly(ethylene terephthalte), PET}, 폴리카보네이트(Polycarbonate, PC), 폴리이미드(Polyimide, PI)와 같은 플라스틱 기판일 수도 있다. 상기 절연막(3)은 실리콘 산화막이나 실리콘 질화막이나 유기 고분자 계열의 절연막이 사용될 수 있다. 상기 절연막(3)은 층간절연막으로 사용될 수 있다. 상기 절연막(3) 상에 제 1 전극(5)이 배치된다. 상기 제 1 전극(5)은 일 방향으로 평행한 복수개의 라인 형태를 가질 수 있다. 상기 제 1 전극(5) 및 상기 절연막(3)은 유기물 박막층(7)으로 덮인다. 상기 유기물 박막층(7) 상에는 상기 제 1 전극(5)과 교차하는 제 2 전극(11)이 배치된다. 상기 제 1 전극(5)과 상기 제 2 전극(11)이 교차하는 지점에는 전자채널층(7a)이 배치된다. 상기 전자채널층(7a)은 상기 유기물 박막층(7)에 연결되며 상기 유기물 박막층(7)의 상부면보다 제 1 두께(T) 만큼 돌출되어 있다. 상기 전자채널층(7a) 내부에는 전도성 나노 입자들(9a)이 균일하게 분포되어 있다. 상기 전자채널층(7a)은 상기 전도성 나노 입자들(9a)을 제외하고 상기 유기물 박막층(7)과 동일한 유기 화합물을 포함할 수 있다. 그러나 상기 전자 채널층(7a)은 상기 유기물 박막층(7) 내의 유기 화합물들의 분자 간격보다 넓은 분자 간격을 가질 수 있다.
상기 전도성 나노 입자(9a)는 금속, 금속 산화물 및 탄소나노튜브를 포함하는 그룹에서 선택되는 적어도 하나일 수 있으며, 이때 상기 금속은 금, 은 및 구리를 포함하는 그룹에서 선택되는 적어도 하나일 수 있고, 상기 금속 산화물은 인듐주석산화물(ITO), 아연산화물(ZnO) 및 티타늄산화물(TiO2)을 포함하는 그룹에서 선택되는 적어도 하나일 수 있다.
상기 제 1 전극(5)과 상기 제 2 전극(11)은 약 4eV~6eV의 일함수를 가지는 물질로 형성될 수 있다. 구체적으로 상기 제 1 전극(5)과 상기 제 2 전극(11)은 알루미늄, 크롬, 은, 구리, 금, 니켈, 백금, 인듐주석산화물(ITO), 탄소나노튜브, 그라핀(Graphene) 및 전도성 유기재료를 포함하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
상기 유기 화합물은, 폴리엔비닐카바졸(PVK, poly-N-Vinylcarbazole), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, poly carbonate), 폴리비닐피롤리돈(PVP, polyvinyl pyrrolidone), 폴리염화비닐(PVC, polyvinyl chloride), 폴리스티렌(PS, polystyrene), 폴리플루오렌(PFO, polyfluorene), 폴리페닐렌비닐렌(PPV, polyphenylenevinylene), 에폭시(EP, epoxy), 폴리메틸메타크릴레이트(PMMA, polymethyl methacrylate), 폴리에틸렌(PE, polyehylene), 에틸렌 공중합체, 폴리비닐알콜(PVAL, polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리프로필렌(PP, polypropylene), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐아세탈, AS수지, ABS수지, 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI), 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루엔)(poly(vinyltoluene)), 시스-폴리부타디엔(cis-polybutadiene), 폴리이소프렌(polyisoprene), 폴리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl-1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluorop-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4-페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)), 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔)(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), 싸이탑(Cytop), 테프론(Teflon AF), 폴리프로필렌-코-1-부텐(polypropylene-co-1-butene), 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylenevinylene)), 폴리플루오렌(polyfluorene)과 같은 공액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜(polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3-bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌(polypyrene)과 같은 공액 헤테로고리형 폴리머, 피라졸린 화합물 (pyrazoline compounds), 폴리셀레노펜(polyselenophene), 폴리벤조퓨란 (polybenzofuran), 폴리인돌 (polyindole), 폴리피리다진 (polypyridazine), 벤지딘 화합물 (benzidine compounds), 스틸벤 화합물 (stilbene compounds), 트리아진 (triazines), 치환된 메탈로- 또는 메탈-프리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌(phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines), 플루오로나프탈로시아닌 (fluoronaphthalocyanines), C60 및 C70 풀러렌(fullerenes), N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체, N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide), 배쏘페난쓰롤린 (bathophenanthroline), 디페노퀴논 (diphenoquinones), 1,3,4-옥사디아졸 (1,3,4-oxadiazoles), 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane), α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)), 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene), 및 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene)을 포함하는 그룹에서 선택되는 적어도 하나, 이의 혼합물, 화합물, 올리고머 및 화합물 유도체일 수 있다.
다음은 도 2의 단면을 가지는 저항형 메모리 장치를 형성하는 과정을 도 3 내지 6을 참조하여 설명하기로 한다.
도 3을 참조하면, 기판(1) 상에 절연막(3)을 형성한다. 상기 절연막(3)을 형성하기 전에 상기 기판(1) 상에 복수의 트랜지스터 및 소자분리막을 형성할 수도 있다. 상기 절연막(3) 상에 제 1 전극(5)을 형성한다. 상기 제 1 전극(5)은 사진식각공정, 잉크젯 프린팅, 스크린 프린팅, 오프셋 프린팅, 플렉소그라피 프린팅 또는 그라비아 프린팅과 같은 방법으로 형성될 수 있다.
도 4를 참조하면, 상기 제 1 전극(5)이 형성된 상기 기판(1)의 전면 상에 유기물 박막층(7)을 형성한다. 상기 유기물 박막층(7)은 평탄한 상부면을 가지도록 형성될 수 있다. 상기 유기물 박막층(7)은 다음과 같이 형성될 수 있다. 먼저, 상기 유기 화합물을 제 1 용매에 용해시켜 제 1 용액을 제조한다. 상기 제 1 용매는 톨루엔(Toluene), 클로로포름(Chloroform), 1,1,2,2-테트라클로로에탄(1,1,2,2-tetrachloroethane), 테트라히드로퓨란(Tetrahydrofuran), 1,2-디클로로에탄(1,2-dichloroethane), 디클로로메탄(dichloromethane), 디메틸포름아미드(Dimethylformamide), 메틸 에틸 케톤(Methyl ethyl ketone), 1,4-디메틸벤젠(1,4-dimethylbenzene), 및 벤젠(Benzene)을 포함하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 상기 유기 화합물은 상기 제 1 용매에 0.01~10.0 중량%로 포함될 수 있다. 상기 제 1 용액을 제조한 후에, 상기 제 1 용액을 상기 기판(1) 상에 스핀 코팅, 딥코팅(deep coating), 잉크젯 프린팅, 스크린 프린팅, 오프셋 프린팅, 플렉소그라피 프린팅, 또는 그라비아 프린팅과 같은 방법으로 공급한다. 그 후에 열처리나 자외선 조사에 의해 상기 제 1 용액을 경화시킨다. 이로써 상기 유기물 박막층(7)을 형성할 수 있다.
도 5를 참조하면, 상기 유기물 박막층(7)의 소정 영역에 제 2 용액(9)을 공급한다. 상기 제 2 용액(9)은 제 2 용매(9b)와 상기 제 2 용매(9b)에 분산된 전도성 나노 입자(9a)를 포함한다. 상기 제 2 용매(9b)는 상기 유기물 박막층(7)을 부분적으로 녹이거나 스웰링할 수 있는 것으로서, 예를 들면 아세트알데하이드(Acetaldehyde), 아세트산(Acetic acid), 아세톤(Acetone), 아밀 아세테이트(Amyl acetate), 아밀 알콜(Amyl alcohol), 아닐린(Aniline), 벤즈알데하이드(Benzaldehyde), 벤젠(Benzene), 부타놀(Butanol), 카본 디설파이드(Carbon disulphide), 카본 테트라클로라이드(Carbon tetrachloride), 염소액(Chlorine(liquid)), 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 시클로헥사놀(Cyclohexanol), 시클로헥사논(Cyclohexanone), 1,2-디클로로에탄(1,2-dichloroethane), 디에틸에테르(Diethylether), 1,4-디메틸벤젠(1,4-dimethylbenzene), 디메틸포르마이드(Dimethylformamide), 디옥산(Dioxane), 에탄올(Ethanol), 에틸아세테이트(Ethyl acetate), 메탄올(Methanol), 메틸에틸케톤(Methyl ethyl ketone), 메틸이소부틸케톤(Methyl isobutyl ketone), 질산(Nitric acid), 니트로벤젠(Nitrobenzene), 페놀(Phenol), 황산(Sulphuric acid), 1,1,2,2-테트라클로로에탄(1,1,2,2-tetrachloroethane), 테트라하이드로퓨란(Tetrahydrofuran), 트리클로로에틸렌(Trichloroethylene) 및 크실렌(Xylene)을 포함하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 상기 제 2 용액(9)을 상기 유기물 박막층(7) 상에 공급하는 단계는, 잉크젯 프린팅, 스크린 프린팅, 오프셋 프린팅, 플렉소그라피 프린팅 또는 그라비아 프린팅 방법으로 진행될 수 있다. 상기 제 2 용액(9)은 1~20 centi Poise의 점도를 가질 수 있다.
상기 전도성 나노 입자(9a)는 바람직하게는 상기 제 2 용매(9b)에 5~20 중량%로 포함될 수 있다.
도 6을 참조하면, 상기 제 2 용액(9)을 상기 유기물 박막층(7) 상에 공급한 후에, 상기 제 2 용매(9b)는 그 하부에 위치하는 상기 유기물 박막층(7)을 팽창시켜(또는 스웰링하여) 전자채널층(7a)을 형성한다. 상기 스웰링하는데 필요한 공정 시간은 약 30초~5분이다. 이와 동시에 상기 용액(9) 안의 상기 전도성 나노 입자(9a)가 그 하부의 팽창된 전자 채널층(7a) 안으로 침투한다. 상기 전자채널층(7a)은 상기 유기물 박막층(7)의 평탄한 상부면으로부터 제 1 두께(T) 만큼 돌출될 수 있다. 후속으로, 불활성 가스 분위기하에서 열처리 공정을 진행하여 상기 제 2 용매(9b)는 휘발시키고 상기 전자 채널층(7a) 안에 상기 전도성 나노 입자(9a)를 분산된 상태로 임베딩(embeding)시킨다. 상기 열처리 공정은 100~200℃ 온도에서 진행될 수 있다. 상기 열처리 공정은 1~20분 동안 진행될 수 있다.
이와 같은 스웰링, 어닐링 및 임베딩 공정으로 상기 전도성 나노 입자(9b)는 상기 전자 채널층(7a) 안에 균일하게 분포될 수 있다. 이러한 방식은 대면적의 소자를 제작할 경우에 제작 과정 중에 균일성 및 재현성이 증가되는 효과를 나타낸다.
후속으로 도 2를 참조하여, 상기 전자 채널층(7a) 상에 제 2 전극(11)을 형성한다. 상기 제 2 전극(11)은 상기 제 1 전극(5)과 교차되도록 형성될 수 있다. 상기 제 2 전극(11)은 상기 제 1 전극(5)과 동일한 방법으로 형성될 수 있다. 이와 같은 방법으로 도 2의 저항형 메모리 장치를 형성할 수 있다.
도 7은 도 2의 단면을 가지는 저항형 메모리 장치에 임계 전압 이상의 전압을 인가했을 때 전자 채널층 내의 변화를 개략적으로 나타낸다.
도 7을 참조하면, 상기 전자 채널층(7a)에서 유기 화합물은 전자 주게 물질의 역할을 하고, 나노 입자는 전자 받게 물질의 역할을 한다. 외부에서 전압을 인가할 경우, 이 이종접합 사이에 전자의 주고 받기가 일어나면서 메모리 특성이 나타난다. 구체적인 예로서, 상기 제 1 전극(5)을 0V를 인가하고, 상기 제 2 전극(11)에 임계 전압(또는 문턱전압, 쓰기 전압) 이상의 전압이 인가했을 때, 전자 채널층(7a) 내부에서 상기 전도성 나노입자들(9b)이 이동하여 전도성 미세 통로(9c)를 형성할 수 있다. 상기 전도성 미세 통로(9c)가 한번 형성되면 소거 전압이 인가되기 전에는 제거되지 않을 수 있다.
도 8은 본 발명의 일 실시예에 따른 저항형 메모리 장치의 전류-전압 특성을 나타낸 그래프이다.
도 8을 참조하면, 상기 제 1 전극(5)을 0V를 인가하고, 제 2 전극(11)에 전압을 ①에서 ③방향으로 인가했을 때 측정된 전류는 임계 전압(Vt, threshold voltage)에서 급격히 증가한다. 다시 상기 제 2 전극(11)에 전압을 ④에서 ⑤ 방향으로 낮추더라도 전류는 거의 일정하다. 도 8의 그래프에서 0V와 임계전압 사이에서 두개의 전도도 상태인, 즉 저전도 상태와 고전도 상태를 가짐을 알 수 있다. 이러한 상태는 소거 전압을 인가하기 전까지, 전압이 0V가 되어도 유지된다. 이로써 본 실시예에 따른 저항형 메모리 장치는 복수의 전도도 상태를 가지는 비휘발성 메모리 소자의 특성을 가짐을 알 수 있다.
<적용예>
도 9는 본 발명의 실시예들에 따른 저항형 메모리 장치의 적용예를 나타낸 메모리 시스템의 블록도이다.
도 9를 참조하면, 본 발명에 따른 메모리 시스템(1000)은 비휘발성 메모리 장치(예를 들어, 본 발명의 저항형 메모리 장치(RRAM); 1100) 및 메모리 컨트롤러(1200)로 구성되는 반도체 메모리 장치(1300), 시스템 버스(1450)에 전기적으로 연결된 중앙처리장치(1500), 사용자 인터페이스(1600), 전원 공급 장치(1700)를 포함한다.
비휘발성 메모리 장치(1100)에는 사용자 인터페이스(1600)를 통해서 제공되거나 중앙처리장치(1500)에 의해서 처리된 데이터가 메모리 컨트롤러(1200)를 통해 저장될 수 있다. 비휘발성 메모리 장치(1100)는 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 메모리 시스템(1000)의 쓰기 속도가 획기적으로 빨라질 것이다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(1000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 메모리 시스템(1000)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
나아가, 본 발명에 따른 비휘발성 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 비휘발성 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline Integrated Circuit(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
5: 제 1 전극
7: 유기물 박막층
7a: 전자채널층
9: 제 2 용액
9a: 전도성 나노입자
9b: 제 2 용매
11: 제 2 전극

Claims (11)

  1. 기판 상의 제 1 전극;
    상기 제 1 전극 상에 위치하는 전자채널층; 및
    상기 전자채널층 상의 제 2 전극을 포함하되,
    상기 제 2 전극 하부에서 상기 전자채널층의 상부면은 상기 제 2 전극쪽으로 돌출되는 것을 특징으로 하는 저항형 메모리 장치.
  2. 제 1 항에 있어서,
    상기 전자채널층은 유기물 박막층과 그 내부에 산포된 전도성 나노 입자를 포함하는 것을 특징으로 하는 저항형 메모리 장치.
  3. 제 2 항에 있어서,
    상기 유기물 박막층은, 폴리엔비닐카바졸(PVK, poly-N-Vinylcarbazole), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, poly carbonate), 폴리비닐피롤리돈(PVP, polyvinyl pyrrolidone), 폴리염화비닐(PVC, polyvinyl chloride), 폴리스티렌(PS, polystyrene), 폴리플루오렌(PFO, polyfluorene), 폴리페닐렌비닐렌(PPV, polyphenylenevinylene), 에폭시(EP, epoxy), 폴리메틸메타크릴레이트(PMMA, polymethyl methacrylate), 폴리에틸렌(PE, polyehylene) 또는 에틸렌 공중합체를 포함하는 그룹에서 선택되는 적어도 하나, 이의 혼합물, 화합물, 올리고머 및 화합물 유도체인 것을 특징으로 하는 저항형 메모리 장치.
  4. 제 2 항에 있어서,
    상기 전도성 나노 입자는 금, 은 및 구리, 인듐주석산화물(ITO), 아연산화물(ZnO) 및 티타늄산화물(TiO2)을 포함하는 그룹에서 선택되는 적어도 하나인 것을 특징으로 하는 저항형 메모리 장치.
  5. 기판 상에 제 1 전극을 형성하는 단계;
    평탄한 상부면을 가지는 유기물 박막층을 형성하는 단계;
    상기 유기물 박막층의 소정 영역에 전도성 나노입자와 제 1 용매를 포함하는 제 1 용액을 공급하는 단계;
    상기 제 1 용매로 상기 유기물 박막층을 스웰링(swelling)하는 동시에 상기 전도성 나노 입자를 상기 유기물 박막층 내로 침투시키는 단계;
    어닐링(annealing) 공정을 진행하여 상기 제 1 용매를 휘발시키는 동시에 상기 전도성 나노 입자를 상기 유기물 박막층 내에 임베딩(embedding)하여 전자채널층을 형성하는 단계;
    상기 전자채널층 상에 제 2 전극을 형성하는 단계를 포함하는 저항형 메모리 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1 용매는 아세트알데하이드(Acetaldehyde), 아세트산(Acetic acid), 아세톤(Acetone), 아밀 아세테이트(Amyl acetate), 아밀 알콜(Amyl alcohol), 아닐린(Aniline), 벤즈알데하이드(Benzaldehyde), 벤젠(Benzene), 부타놀(Butanol), 카본 디설파이드(Carbon disulphide), 카본 테트라클로라이드(Carbon tetrachloride), 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 시클로헥사놀(Cyclohexanol), 시클로헥사논(Cyclohexanone), 1,2-디클로로에탄(1,2-dichloroethane), 1,4-디메틸벤젠(1,4-dimethylbenzene), 디메틸포르마이드(Dimethylformamide), 디옥산(Dioxane), 에탄올(Ethanol), 에틸아세테이트(Ethyl acetate), 메탄올(Methanol), 메틸에틸케톤(Methyl ethyl ketone), 페놀(Phenol), 테트라하이드로퓨란(Tetrahydrofuran), 트리클로로에틸렌(Trichloroethylene) 및 크실렌(Xylene)을 포함하는 그룹에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 전도성 나노 입자는 상기 제 1 용매에 5~20 중량%로 포함되는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 제 1 용액은 1~20 centi Poise의 점도를 가지는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법.
  9. 제 5 항에 있어서,
    상기 유기물 박막층을 형성하는 단계는,
    유기화합물을 제 2 용매에 용해시켜 제 2 용액을 제조하는 단계;
    상기 기판 상에 상기 제 2 용액을 공급하는 단계; 및
    상기 제 2 용액을 경화하는 단계를 포함하는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 유기물 화합물은 상기 제 2 용매에 0.01~10.0 중량%로 포함되는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법.
  11. 제 9 항에 있어서,
    상기 제 2 용매는 톨루엔(Toluene), 클로로포름(Chloroform), 1,1,2,2-테트라클로로에탄(1,1,2,2-tetrachloroethane), 테트라히드로퓨란(Tetrahydrofuran), 1,2-디클로로에탄(1,2-dichloroethane), 디클로로메탄(dichloromethane), 디메틸포름아미드(Dimethylformamide), 메틸 에틸 케톤(Methyl ethyl ketone), 1,4-디메틸벤젠(1,4-dimethylbenzene), 및 벤젠(Benzene)을 포함하는 그룹에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법.
KR1020100043570A 2010-05-10 2010-05-10 저항형 메모리 장치 및 그 제조 방법 KR101295888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100043570A KR101295888B1 (ko) 2010-05-10 2010-05-10 저항형 메모리 장치 및 그 제조 방법
US12/915,495 US8278138B2 (en) 2010-05-10 2010-10-29 Resistive memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043570A KR101295888B1 (ko) 2010-05-10 2010-05-10 저항형 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110124022A true KR20110124022A (ko) 2011-11-16
KR101295888B1 KR101295888B1 (ko) 2013-08-12

Family

ID=44901360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043570A KR101295888B1 (ko) 2010-05-10 2010-05-10 저항형 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8278138B2 (ko)
KR (1) KR101295888B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310913B1 (ko) * 2020-04-21 2021-10-08 포항공과대학교 산학협력단 액상 저항변화 메모리 소자
KR20220095778A (ko) * 2020-12-30 2022-07-07 한양대학교 산학협력단 바이오 멤리스티브 소자 및 그의 제조 방법
KR20220142203A (ko) * 2021-04-14 2022-10-21 한양대학교 산학협력단 금속-유기 골격체를 포함하는 전자 시냅스 소자의 활성층 형성용 조성물, 이를 이용한 활성층 형성 방법 및 활성층을 포함하는 전자 시냅스 소자

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796673B2 (en) * 2011-02-19 2014-08-05 United Arab Emirates University Semiconducting polymer
WO2013116273A1 (en) * 2012-01-30 2013-08-08 Applied Nanotech Holdings, Inc. Graphene-graphene oxide resistive random access memory
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
CN103219464B (zh) * 2013-04-28 2015-08-26 桂林电子科技大学 一种mma/bmi共聚物有机阻变存储器及其制备方法
TWI589041B (zh) * 2014-11-27 2017-06-21 國立臺灣大學 無機發光記憶體及其製造方法
EP3318111B1 (en) 2015-07-03 2023-10-04 National Research Council of Canada Method of printing ultranarrow-gap lines
CA2990283C (en) 2015-07-03 2023-02-28 National Research Council Of Canada Self-aligning metal patterning based on photonic sintering of metal nanoparticles
US11396610B2 (en) 2015-07-03 2022-07-26 National Research Council Of Canada Method of printing ultranarrow line
US11342344B2 (en) 2019-11-05 2022-05-24 Electronics And Telecommunications Research Institute Memory device and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070716A (ko) 2004-12-21 2006-06-26 한국전자통신연구원 유기 메모리 소자 및 제조 방법
KR101114770B1 (ko) * 2004-12-24 2012-03-05 삼성전자주식회사 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
US20070126001A1 (en) 2005-12-05 2007-06-07 Sung-Yool Choi Organic semiconductor device and method of fabricating the same
KR100744959B1 (ko) 2005-12-05 2007-08-02 한국전자통신연구원 유기 반도체 소자 및 그 제작 방법
KR100731117B1 (ko) 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 상변화 기억소자 및 그 동작방법
KR101224768B1 (ko) 2006-02-02 2013-01-21 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
KR20080048757A (ko) * 2006-11-29 2008-06-03 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
JP2008211185A (ja) 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
KR101485926B1 (ko) 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
KR100868096B1 (ko) 2007-04-25 2008-11-11 삼성전자주식회사 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법
KR100939543B1 (ko) 2008-03-12 2010-02-03 건국대학교 산학협력단 패턴형성용 고분자 및 이를 이용한 유기메모리 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310913B1 (ko) * 2020-04-21 2021-10-08 포항공과대학교 산학협력단 액상 저항변화 메모리 소자
KR20220095778A (ko) * 2020-12-30 2022-07-07 한양대학교 산학협력단 바이오 멤리스티브 소자 및 그의 제조 방법
KR20220142203A (ko) * 2021-04-14 2022-10-21 한양대학교 산학협력단 금속-유기 골격체를 포함하는 전자 시냅스 소자의 활성층 형성용 조성물, 이를 이용한 활성층 형성 방법 및 활성층을 포함하는 전자 시냅스 소자

Also Published As

Publication number Publication date
KR101295888B1 (ko) 2013-08-12
US20110272661A1 (en) 2011-11-10
US8278138B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
KR101295888B1 (ko) 저항형 메모리 장치 및 그 제조 방법
Li et al. High‐Performance Nonvolatile Organic Field‐Effect Transistor Memory Based on Organic Semiconductor Heterostructures of Pentacene/P13/Pentacene as Both Charge Transport and Trapping Layers
Zhou et al. Recent advances of flexible data storage devices based on organic nanoscaled materials
Wang et al. Highly reliable top-gated thin-film transistor memory with semiconducting, tunneling, charge-trapping, and blocking layers all of flexible polymers
Cho et al. Organic resistive memory devices: performance enhancement, integration, and advanced architectures
Kang et al. Printed, flexible, organic nano‐floating‐gate memory: Effects of metal nanoparticles and blocking dielectrics on memory characteristics
Lee et al. n‐Type doped conjugated polymer for nonvolatile memory
Kim et al. Flexible organic transistor memory devices
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
Han et al. Towards the development of flexible non‐volatile memories
Kang et al. Synergistic high charge-storage capacity for multi-level flexible organic flash memory
Wang et al. Graphene based non‐volatile memory devices
Park et al. Solution-processed nonvolatile organic transistor memory based on semiconductor blends
Baeg et al. High‐performance top‐gated organic field‐effect transistor memory using electrets for monolithic printed flexible NAND flash memory
Lai et al. Rewritable, moldable, and flexible sticker‐type organic memory on arbitrary substrates
Chiu et al. Multilevel nonvolatile transistor memories using a star-shaped poly ((4-diphenylamino) benzyl methacrylate) gate electret
US8134145B2 (en) Organic electronic device
Van Tho et al. Organic nano-floating-gate transistor memory with metal nanoparticles
Chi et al. Nonvolatile organic field-effect transistors memory devices using supramolecular block copolymer/functional small molecule nanocomposite electret
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
JP2007258282A (ja) 半導体装置、半導体装置の製造方法および記憶装置
Wang et al. Nonvolatile transistor memory with self-assembled semiconducting polymer nanodomain floating gates
Wang et al. Graphene/metal contacts: bistable states and novel memory devices
Yang et al. A multilevel vertical photonic memory transistor based on organic semiconductor/inorganic perovskite quantum dot blends
Shi et al. Fully Solution‐Processed Transparent Nonvolatile and Volatile Multifunctional Memory Devices from Conductive Polymer and Graphene Oxide

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 7