KR20110123116A - 광터치 패널 및 그 제조 방법 - Google Patents
광터치 패널 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20110123116A KR20110123116A KR20100042587A KR20100042587A KR20110123116A KR 20110123116 A KR20110123116 A KR 20110123116A KR 20100042587 A KR20100042587 A KR 20100042587A KR 20100042587 A KR20100042587 A KR 20100042587A KR 20110123116 A KR20110123116 A KR 20110123116A
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- film
- gate
- oxide semiconductor
- channel layer
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title description 20
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 18
- 150000004706 metal oxides Chemical class 0.000 claims description 18
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 112
- 239000010410 layer Substances 0.000 description 100
- 238000005530 etching Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical class [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000013075 data extraction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
광민감성 산화물 반도체 트랜지스터(light-sensitive oxide semiconductor transistor)를 이용한 광터치 패널 및 그 제조 방법이 개시된다. 개시된 광터치 패널은, 손과 펜 등의 직접 터치가 어려운 대형 디스플레이를 원거리에서 터치하듯이 제어할 수 있다. 또한, 개시된 광터치 패널의 제조 방법에 따르면, 광을 감지하기 위한 광센서 트랜지스터와 데이터를 인출하기 위한 스위치 트랜지스터를 간단한 공정으로 하나의 동일한 기판 상에 함께 형성할 수 있다.
Description
광터치 패널 및 그 제조 방법을 개시한다. 더욱 상세하게는, 광민감성 산화물 반도체 트랜지스터(light-sensitive oxide semiconductor transistor)를 이용한 광터치 패널 및 그 제조 방법을 개시한다.
터치 스크린이란 디스플레이 화면의 특정 위치에 사람의 손 또는 물체가 닿으면 그 위치를 파악하여 소프트웨어에 의해 특정 처리를 할 수 있도록, 화면에서 직접 입력 자료를 받을 수 있게 만든 장치를 말한다. 이를 위하여, 터치 스크린은 일반적인 디스플레이 패널에 터치 패널이라는 장치를 덧붙여서 그 기능을 발휘하도록 한다. 이러한 터치 패널에는 압력식 저항막 방식, 접촉식 정전용량 방식, 표면초음파전도(Surface Acoustic Wave; SAW) 방식, 적외선광 감지 방식 및 압전 방식 등의 다양한 종류가 있다. 이들 중에서, 압력식 저항막 방식의 터치 패널이 일반적으로 가장 많이 채용되고 있다. 기술의 발전에 따라 다양한 방식으로 터치 패널이 구현되고 있으며, 이에 따라 그 가격이 저렴해지면서 점차 그 사용이 일반화되고 있다. 최근에는 디스플레이 패널의 화소 내에 터치 센서를 일체화한 인셀(in-cell) 방식의 터치 스크린 패널도 개발되고 있다.
그러나, 지금까지 사용되고 있는 터치 스크린은 손이나 펜 등을 이용하여 패널에 직접 터치를 해야만 하는 방식이다. 따라서, 가장 널리 사용되는 압력식 저항막 방식의 터치 패널은 외부 압력에 의해 상부/하부 도전층이 손상되는 문제가 발생할 수도 있다. 또한, 이러한 방식은 센싱 효과가 우수할 수는 있지만, 패널과 사용자 사이가 가까워야 한다. 따라서, 터치 패널은 일반적인 테스크탑 컴퓨터, 노트북 컴퓨터, 또는 핸드폰이나 네비게이션과 같은 휴대용 장치 등의 소형 또는 중형 디스플레이에서만 사용이 가능하다. 그러나, 디스플레이가 점차 대형화되면서 사용자와 디스플레이 사이의 거리가 멀어지는 경우에는 터치 패널을 적용하기가 어려울 수도 있다.
광민감성 산화물 반도체 트랜지스터를 이용하여 원거리 조작이 가능한 광터치 패널을 개시한다.
또한, 광을 감지하기 위한 광센서 트랜지스터와 데이터를 인출하기 위한 스위치 트랜지스터를 간단한 공정으로 함께 형성할 수 있는 광터치 패널의 제조 방법을 개시한다.
본 발명의 일 유형에 따른 광터치 패널은, 광을 감지하기 위한 광센서 트랜지스터와 상기 광센서 트랜지스터로부터 데이터를 인출하기 위한 스위치 트랜지스터를 동일 기판 상에 포함하며, 상기 광센서 트랜지스터는 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료를 사용하고, 상기 스위치 트랜지스터는 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료를 사용할 수 있다.
예를 들어, 상기 광터치 패널은, 기판; 상기 기판 위에 각각 배치된 제 1 게이트 패턴 및 제 2 게이트 패턴; 상기 기판과 제 1 및 제 2 게이트 패턴을 덮도록 배치된 게이트 절연막; 상기 제 1 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 1 채널막; 상기 제 2 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 2 채널막; 상기 제 1 채널막의 양측과 상기 제 2 채널막의 양측으로 각각 배치된 소스/드레인 패턴; 및 상기 소스/드레인 패턴과 제 1 및 제 2 채널막을 덮도록 배치된 투명 절연층을 포함할 수 있으며, 여기서 상기 제 2 채널막은 상기 제 1 채널막의 적어도 상면을 둘러싸도록 더 배치되어 있고, 상기 제 1 채널막의 표면이 노출되도록 상기 제 1 채널막 상의 제 2 채널막의 일부가 제거되어 있을 수 있다.
예를 들어, 상기 제 1 게이트 패턴과 대향하도록 배치된 상기 제 1 채널막은 상기 광센서 트랜지스터의 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지며, 상기 제 2 게이트 패턴과 대향하도록 배치된 상기 제 2 채널막은 상기 스위치 트랜지스터의 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어질 수 있다.
반대로, 상기 제 1 게이트 패턴과 대향하도록 배치된 상기 제 1 채널막은 상기 스위치 트랜지스터의 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지며, 상기 제 2 게이트 패턴과 대향하도록 배치된 상기 제 2 채널막은 상기 광센서 트랜지스터의 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료로 이루어질 수도 있다.
예컨대, 상기 상대적으로 광에 민감한 산화물 반도체 재료는 InZnO를 포함할 수 있으며, 상대적으로 광에 민감하지 않은 산화물 반도체 재료는 GIZO(Gallium Indium Zinc Oxide)를 포함할 수 있다.
상기 소스/드레인 패턴은 상기 제 1 채널막의 상면 일부와 상기 제 2 채널막의 상면 일부를 덮고 있으며, 상기 소스/드레인 패턴과 상기 제 1 채널막 사이에 제 2 채널막이 더 배치될 수 있다.
다른 유형에 따른 광터치 패널은, 기판; 상기 기판 위에 각각 배치된 제 1 게이트 패턴 및 제 2 게이트 패턴; 상기 기판과 제 1 및 제 2 게이트 패턴을 덮도록 배치된 게이트 절연막; 상기 제 1 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 1 채널막; 상기 제 2 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 2 채널막; 상기 제 1 채널막의 양측과 상기 제 2 채널막의 양측으로 각각 배치된 소스/드레인 패턴; 및 상기 소스/드레인 패턴과 제 1 및 제 2 채널막을 덮도록 배치된 투명 절연층을 포함할 수 있으며, 여기서 상기 소스/드레인 패턴은 제 1 채널막의 상면 가장자리를 부분적으로 덮고 있고, 상기 제 2 채널막은 상기 소스/드레인 패턴의 상면 위로 연장되어 있을 수 있다.
한편, 본 발명의 또 다른 유형에 따른 광터치 패널의 제조 방법은, 기판 상에 제 1 및 제 2 게이트 패턴을 형성하는 단계; 상기 기판과 제 1 및 제 2 게이트 패턴 위에 전체적으로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제 1 게이트 패턴과 대향하는 위치에 제 1 채널막을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제 2 게이트 패턴과 대향하는 위치 및 상기 제 1 채널막의 적어도 상면에 제 2 채널막을 각각 형성하는 단계; 상기 제 1 채널막의 양측과 제 2 채널막의 양측으로 각각 소스/드레인 패턴을 형성하는 단계; 및 상기 소스/드레인 패턴과 상기 제 1 및 제 2 채널막 위로 전체적으로 투명 절연층을 형성하는 단계;를 포함할 수 있다.
예를 들어, 상기 제 1 채널막은 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지며, 상기 제 2 채널막은 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어질 수 있다.
반대로, 상기 제 1 채널막은 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지며, 상기 제 2 채널막은 상대적으로 광에 민감한 산화물 반도체 재료로 이루어질 수도 있다.
여기서, 상기 제 2 채널막을 형성하는 단계는, 제 2 채널막 재료를 상기 게이트 절연막과 제 1 채널막의 상부 표면 위에 전체적으로 형성하는 단계; 및 상기 게이트 절연막 상에서 상기 제 2 게이트 패턴과 대향하는 위치 및 상기 제 1 채널막의 적어도 상면을 제외한 나머지 영역의 제 2 채널막 재료를 제거하는 단계;를 포함할 수 있다.
또한, 상기 소스/드레인 패턴을 형성하는 단계는, 전도성 금속 또는 전도성 금속 산화물을 상기 게이트 절연막과 제 1 및 제 2 채널막 위에 전체적으로 형성하는 단계; 및 상기 제 1 및 제 2 채널막 상면의 전도성 금속 또는 전도성 금속 산화물을 부분적으로 제거하여, 상기 제 1 채널막의 상면과 제 2 채널막의 상면이 외부로 노출되도록 하는 단계;를 포함할 수 있다.
그리고, 상기 전도성 금속 또는 전도성 금속 산화물을 부분적으로 제거하는 단계에서, 상기 제 1 채널막의 상면에 형성되어 있는 제 2 채널막의 일부가 함께 제거될 수 있다.
또한, 본 발명의 또 다른 유형에 따른 광터치 패널의 제조 방법은, 기판 상에 제 1 및 제 2 게이트 패턴을 형성하는 단계; 상기 기판과 제 1 및 제 2 게이트 패턴 위에 전체적으로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제 1 게이트 패턴과 대향하는 위치에 제 1 채널막을 형성하는 단계; 상기 게이트 절연막과 상기 제 1 채널막 상에 전체적으로 소스/드레인 패턴을 형성하는 단계; 상기 제 2 게이트 패턴과 대향하는 위치에서 상기 소스/드레인 패턴을 관통하여 제 2 채널막을 형성하는 단계; 상기 제 1 채널막 상의 소스/드레인 패턴을 부분적으로 제거하여 상기 제 1 채널막의 표면이 외부로 노출되도록 하는 단계; 및 상기 소스/드레인 패턴과 상기 제 1 및 제 2 채널막 위로 전체적으로 투명 절연층을 형성하는 단계;를 포함할 수 있다.
예를 들어, 상기 제 2 채널막을 형성하는 단계는, 상기 제 2 게이트 패턴과 대향하는 위치에서 상기 소스/드레인 패턴의 일부분을 제거하여, 상기 게이트 절연막이 노출되도록 홀을 형성하는 단계; 및 상기 홀 내에 제 2 채널막을 채워 형성하는 단계;를 포함할 수 있다.
여기서, 상기 제 2 채널막은 상기 홀 주변의 상기 소스/드레인 패턴의 상면 위로 더 연장되어 있을 수 있다.
개시된 광터치 패널은, 손과 펜 등의 직접 터치가 어려운 대형 디스플레이를 원거리에서 터치하듯이 제어할 수 있다. 예를 들어, 레이저 포인터 등과 같은 간단한 광원 장치를 이용하여, 마치 모니터를 보면서 마우스로 컴퓨터를 제어하듯이 대형 디스플레이 장치를 손쉽게 제어할 수 있다.
또한, 개시된 광터치 패널의 제조 방법에 따르면, 광을 감지하기 위한 광센서 트랜지스터와 데이터를 인출하기 위한 스위치 트랜지스터를 간단한 공정으로 함께 형성할 수 있다.
도 1a 및 도 1b는 광민감성 산화물 반도체 트랜지스터의 동작 특성을 예시적으로 나타내는 그래프이다.
도 2는 디스플레이 화소와 광터치 센서가 일체화된 인셀(in-cell) 방식의 터치 스크린 패널의 화소 배열을 예시적으로 도시한다.
도 3은 도 2에 도시된 터치 스크린 패널에서 디스플레이 화소부와 광센서부가 일체화된 화소의 회로 구조를 예시적으로 도시한다.
도 4a 내지 도 4f는 본 발명의 일 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 5a 내지 도 5f는 본 발명의 다른 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 6a 내지 도 4g는 본 발명의 또 다른 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 7a 내지 도 7g는 본 발명의 또 다른 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 8은 본 발명에 따른 광터치 패널을 사용함으로써 광원 장치로 디스플레이 장치를 원격으로 제어하는 예를 개략적으로 보이는 개념도이다.
도 2는 디스플레이 화소와 광터치 센서가 일체화된 인셀(in-cell) 방식의 터치 스크린 패널의 화소 배열을 예시적으로 도시한다.
도 3은 도 2에 도시된 터치 스크린 패널에서 디스플레이 화소부와 광센서부가 일체화된 화소의 회로 구조를 예시적으로 도시한다.
도 4a 내지 도 4f는 본 발명의 일 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 5a 내지 도 5f는 본 발명의 다른 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 6a 내지 도 4g는 본 발명의 또 다른 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 7a 내지 도 7g는 본 발명의 또 다른 예에 따른 광터치 패널의 제조 방법을 도시하는 단면도이다.
도 8은 본 발명에 따른 광터치 패널을 사용함으로써 광원 장치로 디스플레이 장치를 원격으로 제어하는 예를 개략적으로 보이는 개념도이다.
이하, 첨부된 도면들을 참조하여, 광민감성 산화물 반도체 트랜지스터를 이용한 광터치 패널 및 그 제조 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
광민감성 산화물 반도체 트랜지스터는 채널 재료로서 광민감성 산화물 반도체를 사용한 트랜지스터이다. 예를 들어, 채널 재료로서 InZnO(IZO)와 같이 ZnO 계열 또는 ZnO에 In, Hf 등의 재료가 하나 이상 함유된 산화물 반도체 재료를 사용할 수 있다. 이러한 광민감성 산화물 반도체 트랜지스터는 입사광의 파장이나 광량에 따라 문턱 전압이 변하는 특성이 있기 때문에, 광센서로서 활용될 수 있다.
예를 들어, 도 1a 및 도 1b는 광민감성 산화물 반도체 트랜지스터의 동작 특성을 예시적으로 나타내고 있다. 여기서 도 1a는 광민감성 산화물 반도체 트랜지스터에 광이 인가되지 않았을 때의 Ids-Vgs 특성을 나타내는 그래프이며, 도 1b는 광이 인가되었을 때의 Ids-Vgs 특성을 나타내는 그래프이다. 도 1a의 그래프와 도 1b의 그래프를 비교할 때, 광민감성 산화물 반도체 트랜지스터에 광이 인가되면 문턱 전압이 음의 방향으로 이동한다는 것을 알 수 있다. 특히, 특정 게이트 전압(도 1a 및 도 1b의 예에서 광이 인가되지 않았을 때의 문턱 전압에 해당하는 전압)에서, 광민감성 산화물 반도체 트랜지스터에 광이 인가되었을 때와 광이 인가되지 않았을 때의 드레인 전류의 전류비가 대략 6(log10(10-7/10-13))이라는 것을 알 수 있다. 이러한 큰 전류비로 인해 광민감성 산화물 반도체 트랜지스터는 매우 높은 감도를 갖는 광센서로서 활용이 가능하다. 특히, 본 발명에 따른 광터치 패널의 광터치 센서로서 활용이 가능하다.
또한, 상기 광민감성 산화물 반도체 트랜지스터는 디스플레이 화소를 구동하기 위한 박막 트랜지스터(TFT)와 유사하게 박막 트랜지스터 구조로 형성될 수 있기 때문에, 디스플레이 화소와 광터치 센서를 일체로 형성한 인셀(in-cell) 방식의 터치 스크린 패널에 적용될 수 있다. 예를 들어, 도 2는 디스플레이 화소와 광터치 센서가 일체화된 인셀 방식의 터치 스크린 패널의 화소 배열 구조를 예시적으로 도시하고 있다. 도 2를 참조하면, 다수의 화소(10)들이 터치 스크린 패널 내에 2차원 배열되어 있다. 여기서, 다수의 화소(10)들 중 적어도 일부에는 영상의 디스플레이를 위한 디스플레이 화소부(10d)와 입사광의 감지를 위한 광센서부(10s)가 함께 형성되어 있다. 실시예에 따라서는, 모든 화소(10)들에 디스플레이 화소부(10d)와 광센서부(10s)가 각각 배치될 수도 있다. 그러나, 디스플레이의 해상도를 높이기 위하여 일부의 화소(10)에만 광센서부(10s)를 배치하는 것도 가능하다. 일반적으로, 광터치 제어를 위해 광터치 패널에 조사되는 광은 하나의 화소(10)에 비해 크기가 크기 때문에, 도 2에 도시된 바와 같이, 일부의 화소(10)에만 광센서부(10s)가 배치되어도 광이 입사되는 위치를 정확하게 특정하는 것이 가능하다.
도 3은 도 2에 도시된 터치 스크린 패널에서 디스플레이 화소부(10d)와 광센서부(10s)가 일체화된 화소(10)의 회로 구조를 예시적으로 도시하고 있다. 도 3을 참조하면, 디스플레이 화소부(10d)는 액정 셀(12) 및 상기 액정 셀(12)의 온/오프를 제어하기 위한 제 1 스위치 박막 트랜지스터(이하, 제 1 스위치 TFT)(11)를 포함할 수 있다. 또한, 광센서부(10s)는 입사광을 감지하기 위한 광센서 박막 트랜지스터(이하, 광센서 TFT)(14)와 상기 광센서 TFT(14)로부터 데이터를 인출하기 위한 제 2 스위치 트랜지스터(이하, 제 2 스위치 TFT)(13) 및 캐패시터(15)를 포함할 수 있다. 구체적으로, 제 1 및 제 2 스위치 TFT(11,13)의 게이트는 게이트 라인(GATE)에 연결되어 있다. 제 1 스위치 TFT(11)의 드레인은 데이터 라인(DATA)에 연결되어 있으며, 소스는 액정 셀(12)에 연결될 수 있다. 또한, 제 2 스위치 TFT(13)의 드레인은 센스 라인(SENSE)에 연결되어 있으며, 소스는 광센서 TFT(14)의 드레인과 연결될 수 있다. 그리고, 광센서 TFT(14)의 게이트와 소스는 모두 바이어스 전압 라인(Vbias)에 연결된다. 한편, 캐패시터(15)의 일단은 제 2 스위치 TFT(13)와 광센서 TFT(14) 사이에 연결되어 있으며, 타단은 광센서 TFT(14)의 게이트와 함께 바이어스 전압 라인에 연결된다.
이러한 구조에서 광센서 TFT(14)에 광이 입사하는 것을 감지하는 과정은 다음과 같이 수행될 수 있다. 먼저, 제 2 스위치 TFT(13)를 ON 시킨 후, 센스 라인을 통해 캐패시터(15)에 참조 전압(Vref)을 충전시킨다. 충전이 완료되면, 제 2 스위치 TFT(13)를 OFF 시킨다. 이러한 상태에서 광센서 TFT(14)에 광이 입사하면, 상기 광센서 TFT(14)의 문턱 전압이 음의 방향으로 이동하면서, 광센서 TFT(14)가 ON 된다. 그러면, 광센서 TFT(14)의 소스와 드레인 사이로 전류가 흐르게 되면서 캐패시터(15)에서 방전이 일어난다. 광의 인가를 멈추면, 광센서 TFT(14)의 문턱 전압이 원상태로 회복되어 광센서 TFT(14)가 OFF로 되고, 캐패시터(15)에서는 더 이상이 방전이 일어나지 않는다. 그런 후, 제 2 스위치 TFT(13)를 ON 시켜 캐패시터(15)에 남은 전하량을 읽어서 광센서 TFT(14)가 광에 노출되었는 지를 판별할 수 있다.
도 3에는 광센서 TFT(14)로부터 데이터를 인출하기 위한 광센서부(10s)의 회로 구조가 단지 예시를 위하여 매우 간단하게 도시되어 있다. 그러나, 실시예에 따라서는 더욱 복잡한 회로 구조가 광센서부(10s)에 채용될 수도 있다. 예를 들어, 도 3에 도시된 광센서부(10s)는 단지 한 개의 스위치 TFT(13)와 캐패시터(15)를 포함하고 있지만, 더욱 많은 수의 스위치 TFT(13)를 사용하여 더욱 복잡하고 정확한 데이터 인출 회로를 구성하는 것도 가능하다. 광센서부(10s)의 이러한 데이터 인출 회로 구조는, 예를 들어, 일반적인 이미지 획득 장치의 구동 회로를 참조하여 구성될 수도 있다.
또한, 도 2 및 도 3에서는 광센서부(10s)가 디스플레이 화소부(10d)와 함께 일체로 형성된 경우가 도시되었지만, 광센서부(10s)가 디스플레이 화소부(10d)와 분리되어 광센서부(10s)만을 포함하는 별도의 광터치 패널을 구성할 수도 있다. 이 경우, 광센서부(10s)만을 포함하는 광터치 패널은 디스플레이 화소부(10d)만을 포함하는 별도의 디스플레이 패널에 부착되어 사용될 수도 있다.
한편, 상기 광센서부(10s)의 스위치 TFT(13)와 광센서 TFT(14)는 모두 산화물 반도체를 채널 재료로서 사용하는 동일한 구조의 산화물 반도체 트랜지스터일 수 있다. 다만, 스위치 TFT(13)의 채널 재료인 산화물 반도체는 광에 민감하지 않은 재료를 사용하는 반면, 광센서 TFT(14)의 채널 재료인 산화물 반도체는 광에 민감한 재료를 사용할 수 있다. 예를 들어, 스위치 TFT(13)의 경우, 광에 민감하지 않은 GIZO(Gallium Indium Zinc Oxide)를 채널 재료로서 사용할 수 있다. 또한, 광센서 TFT(14)의 경우, 앞서 설명한 바와 같이, 광에 민감한 IZO를 채널 재료로서 사용할 수 있다. 이렇게 스위치 TFT(13)와 광센서 TFT(14)의 채널 재료가 다르기 때문에, 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 광터치 패널의 간단하고 효율적인 제조 방법이 요구된다.
도 4a 내지 도 4f는 상기 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 일 예에 따른 광터치 패널의 제조 방법을 예시적으로 도시하는 단면도이다. 이하에서 설명하는 광터치 패널의 제조 방법은 스위치 TFT(13)와 광센서 TFT(14)를 하나의 기판 상에 함께 형성하는 것에 주로 관심을 두기 때문에, 광터치 패널의 나머지 구성 요소들을 형성하는 방법에 대해서는 설명를 생략한다.
먼저, 도 4a를 참조하면, 기판(100) 상의 스위치 TFT 영역(130)과 광센서 TFT 영역(140)에 각각 제 1 및 제 2 게이트 패턴(101,110)을 형성한다. 도 4a에서 왼쪽의 스위치 TFT 영역(130)에 형성된 제 1 게이트 패턴(101)은 스위치 TFT(13)의 게이트가 되며, 오른쪽의 광센서 TFT 영역(140)에 형성된 제 2 게이트 패턴(110)은 광센서 TFT(14)의 게이트가 된다. 제 1 및 제 2 게이트 패턴(101,110)은 예를 들어 전도성 금속 또는 전도성 금속 산화물로 이루어질 수 있다. 기판(100) 위에 제 1 및 제 2 게이트 패턴(101,110)을 형성하기 위하여, 기판(100)의 상부 표면 위에 전체적으로 전도성 금속 또는 전도성 금속 산화물 재료를 증착할 수 있다. 그런 후, 스위치 TFT 영역(130)과 광센서 TFT 영역(140)에 각각 마스크(도시되지 않음)를 형성하고, 마스크가 형성되어 있지 않은 전도성 금속 또는 전도성 금속 산화물 재료의 나머지 영역을 에칭을 통해 제거할 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 기판(100)과 제 1 및 제 2 게이트 패턴(101,110) 위에 전체적으로 게이트 절연막(102)을 도포한다. 게이트 절연막(102)은 예를 들어 SiO2와 같은 반도체 산화물 재료로 이루어질 수 있다. 그런 후, 게이트 절연막(102) 상의 스위치 TFT 영역(130) 내에 제 1 게이트 패턴(101)과 대향하도록 제 1 채널막(103)을 먼저 형성한다. 상기 제 1 채널막(103)은 스위치 TFT(13)의 채널층이 된다. 이를 위해, 제 1 채널막(103)은 광에 민감하지 않은 산화물 반도체 재료로 이루어질 수 있다. 예컨대, 앞서 설명한 바와 같이, GIZO(Gallium Indium Zinc Oxide)를 제 1 채널막(103)으로서 사용할 수 있다. 제 1 채널막(103)은, 예를 들어, 광에 민감하지 않은 산화물 반도체 재료를 게이트 절연막(102)의 상부 표면 위에 전체적으로 형성한 후, 스위치 TFT 영역(130)을 제외한 나머지 영역의 산화물 반도체 재료를 에칭으로 제거함으로써 형성될 수 있다.
그리고, 도 4c에 도시된 바와 같이, 게이트 절연막(102) 상의 광센서 TFT 영역(140) 내에 제 2 게이트 패턴(110)과 대향하도록 제 2 채널막(104)을 형성한다. 이 과정에서, 제 1 채널막(103)의 적어도 상면을 둘러싸도록 제 2 채널막(104)이 부분적으로 남아 있게 된다. 광센서 TFT 영역(140) 내의 제 2 채널막(104)은 광센서 TFT(14)의 채널층이 된다. 이를 위해, 제 2 채널막(104)은 광에 민감한 산화물 반도체 재료로 이루어질 수 있다. 예컨대, 앞서 설명한 바와 같이, IZO를 제 2 채널막(104)으로서 사용할 수 있다. 제 2 채널막(104)은, 예를 들어, 광에 민감한 산화물 반도체 재료를 게이트 절연막(102)과 제 1 채널막(103)의 상부 표면 위에 전체적으로 형성한 후, 스위치 TFT 영역(130)과 광센서 TFT 영역(140)을 제외한 나머지 영역의 산화물 반도체 재료를 에칭으로 제거함으로써 형성될 수 있다.
그런 후, 도 4d를 참조하면, 제 1 채널막(103)과 제 2 채널막(104)의 양측으로 소스/드레인 패턴(105)을 형성한다. 소스/드레인 패턴(105)은 스위치 TFT(13) 및 광센서 TFT(14)의 소스 및 드레인 전극이 된다. 이를 위해, 상기 소스/드레인 패턴(105)은 예를 들어 전도성 금속 또는 전도성 금속 산화물로 이루어질 수 있다. 도 4d에 도시된 바와 같이, 스위치 TFT 영역(130)과 광센서 TFT 영역(140) 사이의 소스/드레인 패턴(105)은 스위치 TFT 영역(130)의 제 1 채널막(103)과 광센서 TFT 영역(140)의 제 2 채널막(104)을 전기적으로 연결하고 있다. 이러한 소스/드레인 패턴(105)은, 예컨대, 전도성 금속 또는 전도성 금속 산화물을 게이트 절연막(102)과 제 1 및 제 2 채널막(103,104) 위에 전체적으로 증착한 후에, 제 1 및 제 2 채널막(103,104)의 상면의 전도성 금속 또는 전도성 금속 산화물을 부분적으로 제거함으로써 형성될 수 있다. 이 과정에서, 스위치 TFT 영역(130) 내에 형성된 제 1 홀(120)에서 제 2 채널막(104)의 일부가 함께 제거되어 제 1 채널막(103)의 표면이 노출되도록 한다. 또한, 광센서 TFT 영역(140) 내에 형성된 제 2 홀(121)에서는 제 2 채널막(104)의 표면이 외부에 노출된다. 결과적으로, 소스/드레인 패턴(105)은 제 1 채널막(103)과 제 2 채널막(104)의 상면을 부분적으로 덮고 있으며, 제 1 채널막(103)의 상면과 제 2 채널막(104)의 상면은 중심 부분이 외부로 노출된다.
다음으로, 도 4e를 참조하면, 상기 소스/드레인 패턴(105) 및 노출된 제 1 채널막(103)과 제 2 채널막(104) 위로 전체적으로 투명 절연층(106)을 형성한다. 투명 절연층(106)은 제 2 채널막(104)에 광이 입사할 수 있도록 투명한 절연성 재료로 이루어질 수 있다. 예를 들어, SiO2를 투명 절연층(106)으로서 사용할 수 있다. 그런 후에는, 도 4e에 도시된 바와 같이, 광센서 TFT 영역(140) 내의 소스/드레인 패턴(105)이 노출되도록 투명 절연층(106)을 에칭하여 비어홀(107)을 형성한다. 그리고, 도 4f에 도시된 바와 같이, 전도성 금속 또는 전도성 금속 산화물 재료를 상기 비어홀(107)에 채워 컨택(108)을 형성한다. 컨택(108)은 예를 들어 광센서 TFT(14)의 소스를 바이어스 전압 라인(Vbias)에 연결시킨다. 이렇게 함으로써, 기판(100) 상의 스위치 TFT 영역(130)에는 스위치 TFT(13)가 형성되며, 광센서 TFT 영역(140)에는 광센서 TFT(14)가 형성될 수 있다.
상술한 방식으로 광터치 패널의 스위치 TFT(13)와 광센서 TFT(14)를 하나의 기판(100) 위에 간단하게 형성시킬 수 있다. 도 4a 내지 도 4f에 도시된 방법에 따르면, 스위치 TFT(13)는 광에 민감하지 않은 제 1 채널막(103)과 광에 민감한 제 2 채널막(104)의 이중 채널막 구조를 갖는다. 그러나, 광에 민감한 제 2 채널막(104)은 소스/드레인 패턴(105)으로 덮혀 있기 때문에, 광에 의한 영향을 받지 않는다. 따라서, 스위치 TFT(13)는 광의 입사 여부와 관계 없이 일정한 문턱 전압을 가질 수 있다.
도 5a 내지 도 5f는 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 다른 예에 따른 광터치 패널의 제조 방법을 예시적으로 도시하는 단면도이다. 도 4a 내지 도 4f에 도시된 방법과 비교할 때, 도 5a 내지 도 5f에 도시된 방법은 단지 제 1 채널막(103)과 제 2 채널막(104)의 형성 순서만이 바뀌어 있을 뿐이다. 따라서, 이하의 설명에서 도 4a 내지 도 4f에 도시된 방법과 공통되는 내용은 상세한 설명을 생략한다.
먼저, 도 5a를 참조하면, 기판(100) 상의 스위치 TFT 영역(130)과 광센서 TFT 영역(140)에 각각 제 1 및 제 2 게이트 패턴(101,110)을 형성한다. 도 5a에서 왼쪽의 스위치 TFT 영역(130)에 형성된 제 1 게이트 패턴(101)은 스위치 TFT(13)의 게이트가 되며, 오른쪽의 광센서 TFT 영역(140)에 형성된 제 2 게이트 패턴(110)은 광센서 TFT(14)의 게이트가 된다. 다음으로, 도 5b에 도시된 바와 같이, 기판(100)과 제 1 및 제 2 게이트 패턴(101,110) 위에 전체적으로 게이트 절연막(102)을 도포한다. 그런 후, 게이트 절연막(102) 상의 광센서 TFT 영역(140)에 내에 제 2 게이트 패턴(110)과 대향하도록 제 2 채널막(104)을 먼저 형성한다. 앞서 설명한 바와 같이, 상기 제 2 채널막(104)은 광센서 TFT(14)의 채널층이 된다. 따라서, 제 2 채널막(104)은 IZO와 같이 광에 민감한 산화물 반도체 재료로 이루어질 수 있다.
그리고, 도 5c에 도시된 바와 같이, 게이트 절연막(102) 상의 스위치 TFT 영역(130) 내에 제 1 게이트 패턴(101)과 대향하도록 제 1 채널막(103)을 형성한다. 이 과정에서, 제 2 채널막(104)의 적어도 상면을 둘러싸도록 제 1 채널막(103)이 부분적으로 남아 있게 된다. 스위치 TFT 영역(130) 내의 제 1 채널막(103)은 스위치 TFT(13)의 채널층이 되므로, 제 1 채널막(103)은 GIZO와 같이 광에 민감하지 않은 산화물 반도체 재료로 이루어질 수 있다.
다음으로, 도 5d에 도시된 바와 같이, 제 1 채널막(103)과 제 2 채널막(104)의 양측으로 소스/드레인 패턴(105)을 형성한다. 소스/드레인 패턴(105)은 스위치 TFT(13) 및 광센서 TFT(14)의 소스 및 드레인 전극이 된다. 소스/드레인 패턴(105)은, 예를 들어, 전도성 금속 또는 전도성 금속 산화물을 게이트 절연막(102)과 제 1 및 제 2 채널막(103,104) 위에 전체적으로 증착한 후에, 제 1 및 제 2 채널막(103,104)의 상부 부분의 전도성 금속 또는 전도성 금속 산화물을 제거함으로써 형성될 수 있다. 이 과정에서, 광센서 TFT 영역(140) 내의 제 2 홀(121)에서 제 1 채널막(103)의 일부가 함께 제거되어 제 2 채널막(104)의 표면이 외부로 노출되도록 한다. 또한, 스위치 TFT 영역(130) 내의 제 1 홀(120)에서는 제 1 채널막(103)의 표면이 외부에 노출된다.
그런 후, 도 5e를 참조하면, 상기 소스/드레인 패턴(105) 및 노출된 제 1 채널막(103)과 제 2 채널막(104) 위로 전체적으로 투명 절연층(106)을 형성한다. 그런 다음에, 도 5e에 도시된 바와 같이, 광센서 TFT 영역(140) 내의 소스/드레인 패턴(105)이 노출되도록 투명 절연층(106)을 에칭하여 비어홀(107)을 형성한다. 그리고, 도 5f에 도시된 바와 같이, 전도성 금속 또는 전도성 금속 산화물 재료를 상기 비어홀(107)에 채워 컨택(108)을 형성한다.
상술한 방식으로 광터치 패널의 스위치 TFT(13)와 광센서 TFT(14)를 하나의 기판(100) 위에 간단하게 형성시킬 수 있다. 도 5a 내지 도 5f에 도시된 방법에 따르면, 광센서 TFT(14)는 광에 민감한 제 2 채널막(104)과 광에 민감하지 않은 제 1 채널막(103)의 이중 채널막 구조를 갖는다. 그러나, 광에 민감하지 않은 제 1 채널막(103)은 소스/드레인 패턴(105)으로 덮혀 있고, 광에 민감한 제 2 채널막(104)만이 외부로 노출되어 있다. 따라서, 광센서 TFT(14)의 전기적 특성은 주로 제 2 채널막(104)에 의해 결정된다. 즉, 광센서 TFT(14)의 문턱 전압은 광의 입사 여부에 따라 달라지게 된다.
도 6a 내지 도 6g는 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 또 다른 예에 따른 광터치 패널의 제조 방법을 예시적으로 도시하는 단면도이다. 도 6a 내지 도 6g에 대한 설명에서도, 앞서 설명한 방법과 공통되는 점에 대해서는 상세한 설명을 생략한다.
먼저, 도 6a를 참조하면, 기판(100) 상의 스위치 TFT 영역(130)과 광센서 TFT 영역(140)에 각각 제 1 및 제 2 게이트 패턴(101,110)을 형성한다. 다음으로, 도 6b에 도시된 바와 같이, 기판(100)과 제 1 및 제 2 게이트 패턴(101,110) 위에 전체적으로 게이트 절연막(102)을 도포한다. 그런 후, 게이트 절연막(102) 상의 스위치 TFT 영역(130)에 내에 제 1 게이트 패턴(101)과 대향하도록 제 1 채널막(103)을 형성한다. 제 1 채널막(103)은 스위치 TFT(13)의 채널층이 되므로, 제 1 채널막(103)은 GIZO와 같이 광에 민감하지 않은 산화물 반도체 재료로 이루어질 수 있다.
그리고, 도 6c에 도시된 바와 같이, 게이트 절연막(102)과 제 1 채널막(103) 상에 전체적으로 소스/드레인 패턴(105)을 형성한다. 현 단계에서, 상기 소스/드레인 패턴(105)은 제 1 채널막(103)의 표면를 완전히 덮을 수 있다. 그런 후, 광센서 TFT 영역(140) 내의 소스/드레인 패턴(105)의 일부를 부분적으로 에칭하여 제거함으로써, 제 2 게이트 패턴(110)과 대향하는 제 3 홀(122)을 형성한다. 이에 따라, 광센서 TFT 영역(140)에서는 제 3 홀(122) 내부의 게이트 절연막(102)의 표면이 외부로 노출된다.
그런 다음, 도 6d에 도시된 바와 같이, IZO와 같이 광에 민감한 산화물 반도체 재료로 이루어진 제 2 채널막(104)을 제 3 홀(122) 내부에 채울 수 있다. 상기 제 2 채널막(104)은 제 3 홀(122) 주변의 소스/드레인 패턴(105)의 상면 위로도 더 연장되어 있을 수 있다. 결과적으로 제 2 채널막(104)은 소스/드레인 패턴(105)을 관통하여 형성된 것으로 볼 수 있다. 이를 위하여, 제 2 채널막(104)은 다음과 같은 과정으로 형성될 수 있다. 예를 들어, 광에 민감한 산화물 반도체 재료를 먼저 소스/드레인 패턴(105)의 표면 위로 전체적으로 도포한다. 이 과정에서, 광에 민감한 산화물 반도체 재료의 일부는 제 3 홀(122)의 내부를 채울 수 있다. 그런 후, 광센서 TFT 영역(140)에 마스크(도시되지 않음)를 형성하고, 마스크가 형성되어 있지 않은 상기 광에 민감한 산화물 반도체 재료의 나머지 부분을 에칭을 통해 제거할 수 있다. 그러면, 도 6d에 도시된 것과 같은 제 2 채널막(104)이 형성될 수 있다. 이렇게 제 2 채널막(104)이 형성됨으로써, 소스/드레인 패턴(105)은 상기 제 2 채널막(104)의 양측으로 나뉘어 배치된다.
도 6e를 참조하면, 다음 단계에서 스위치 TFT 영역(130) 내의 소스/드레인 패턴(105)의 일부를 에칭으로 제거함으로써 제 4 홀(124)을 형성한다. 이 과정에서, 제 4 홀(124) 내부의 제 1 채널막(103)의 표면이 외부로 노출되도록 한다. 그러면, 제 1 채널막(103) 상의 소스/드레인 패턴(105)이 부분적으로 제거되고, 상기 소스/드레인 패턴(105)은 제 1 채널막(103)의 양측으로 나뉘어 배치된다. 결과적으로, 제 1 채널막(103)의 상면 가장자리를 소스/드레인 패턴(105)이 덮고 있고, 상면 중심부는 외부로 노출된 형태가 된다.
그런 후, 도 6f에 도시된 바와 같이, 상기 소스/드레인 패턴(105)과 제 1 및 제 2 채널막(103,104) 위로 전체적으로 투명 절연층(106)을 형성한다. 그런 다음, 도 6g에 도시된 바와 같이, 광센서 TFT 영역(140) 내의 소스/드레인 패턴(105)이 노출되도록 투명 절연층(106)을 에칭하여 비어홀(107)을 형성한다. 그리고, 전도성 금속 또는 전도성 금속 산화물 재료를 상기 비어홀(107)에 채워 컨택(108)을 형성할 수 있다.
상술한 방법으로부터, 한 기판(100) 상의 스위치 TFT 영역(130)에는 스위치 TFT(13)를 형성하고, 광센서 TFT 영역(140)에는 광센서 TFT(14)를 형성할 수 있다. 도 6a 내지 도 6g에 도시된 방법에 따르면, 스위치 TFT(13)와 광센서 TFT(14)는 모두 단일한 층의 채널막을 각각 갖는다. 특히, 광센서 TFT(14)의 제 2 채널막(104)을 상대적으로 넓게 형성하는 것이 가능하다. 따라서, 상기 광센서 TFT(14)는 상대적으로 더 높은 감도를 가질 수도 있다.
도 7a 내지 도 7g는 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 또 다른 예에 따른 광터치 패널의 제조 방법을 예시적으로 도시하는 단면도이다. 도 6a 내지 도 6g에 도시된 방법과 비교할 때, 도 7a 내지 도 7g에 도시된 방법은 단지 제 1 채널막(103)과 제 2 채널막(104)의 형성 순서만이 바뀌어 있을 뿐이다. 따라서, 이하의 설명에서 도 6a 내지 도 6g에 도시된 방법과 공통되는 내용은 상세한 설명을 생략한다.
먼저, 도 7a를 참조하면, 기판(100) 상의 스위치 TFT 영역(130)과 광센서 TFT 영역(140)에 각각 제 1 및 제 2 게이트 패턴(101,110)을 형성한다. 다음으로, 도 7b에 도시된 바와 같이, 기판(100)과 제 1 및 제 2 게이트 패턴(101,110) 위에 전체적으로 게이트 절연막(102)을 도포한다. 그리고, 게이트 절연막(102) 상의 광센서 TFT 영역(140)에 내에 제 2 게이트 패턴(110)과 대향하도록, 예를 들어, 광에 민감한 산화물 반도체 재료로 이루어진 제 2 채널막(104)을 먼저 형성한다.
그런 후, 도 7c를 참조하면, 상기 게이트 절연막(102)과 제 2 채널막(104) 상에 전체적으로 소스/드레인 패턴(105)을 형성한다. 여기서, 상기 소스/드레인 패턴(105)은 제 2 채널막(104)의 표면를 완전히 덮을 수 있다. 그런 후, 스위치 TFT 영역(130) 내의 소스/드레인 패턴(105)의 일부를 부분적으로 에칭하여 제거함으로써, 제 1 게이트 패턴(101)과 대향하는 제 5 홀(125)을 형성한다. 이 과정에서, 스위치 TFT 영역(130)에서는 제 5 홀(125) 내부의 게이트 절연막(102)의 표면이 외부로 노출되록 한다.
그리고, 도 7d에 도시된 바와 같이, 광에 민감하지 않은 산화물 반도체 재료로 이루어진 제 1 채널막(103)을 제 5 홀(125) 내부에 채운다. 이 과정에서, 상기 제 1 채널막(103)은 제 5 홀(125) 주변의 소스/드레인 패턴(105)의 표면 위로도 더 연장될 수 있다. 이렇게 제 1 채널막(103)이 형성됨으로써, 소스/드레인 패턴(105)은 상기 제 1 채널막(103)의 양측으로 나뉘어 배치된다. 다음으로, 도 7e를 참조하면, 광센서 TFT 영역(140) 내의 소스/드레인 패턴(105)의 일부를 에칭하여 제거함으로써 제 6 홀(126)을 형성한다. 이 과정에서, 상기 제 6 홀(126) 내부의 제 2 채널막(104)의 표면이 외부로 노출되도록 한다. 그러면, 상기 제 2 채널막(104) 상의 소스/드레인 패턴(105)이 부분적으로 제거되어, 소스/드레인 패턴(105)은 제 2 채널막(104)의 양측으로 나뉘어 배치된다.
그런 다음, 도 7f에 도시된 바와 같이, 소스/드레인 패턴(105)과 제 1 및 제 2 채널막(103,104) 위로 전체적으로 투명 절연층(106)을 형성한다. 그리고, 도 7g에 도시된 바와 같이, 광센서 TFT 영역(140) 내의 소스/드레인 패턴(105)이 노출되도록 투명 절연층(106)을 에칭하여 비어홀(107)을 형성한다. 그리고, 전도성 금속 또는 전도성 금속 산화물 재료를 상기 비어홀(107)에 채워 컨택(108)을 형성할 수 있다. 상술한 방법으로부터, 한 기판(100) 상의 스위치 TFT 영역(130)에는 스위치 TFT(13)를 형성하고, 광센서 TFT 영역(140)에는 광센서 TFT(14)를 형성할 수 있다.
상술한 광터치 패널의 제조 방법은, 예를 들어, 디스플레이 화소와 광터치 센서를 일체로 형성한 인셀 방식의 터치 스크린 패널에도 적용될 수 있으며, 디스플레이 장치와 분리된 별도의 광터치 패널에도 그대로 적용될 수 있다. 디스플레이 장치와 분리된 별도의 광터치 패널은, 디스플레이 장치의 표면에 부착되어 사용되는 것이 일반적이다. 따라서, 이 경우에 기판(100)과 게이트 절연막(102)은 투명한 절연성 재료로 이루어 질 수 있다. 또한, 제 1 및 제 2 게이트 패턴(101,110)과 소스/드레인 패턴(105)은 ITO와 같이 투명한 전도성 재료로 이루어질 수 있다.
도 8은 상술한 방법으로 제조된 광터치 패널을 사용함으로써 간단한 광원 장치로 디스플레이 장치를 원격으로 제어하는 예를 개략적으로 보이는 개념도이다. 도 8을 참조하면, 상술한 광터치 패널이 적용된 디스플레이 장치(210)를 포함하는 광터치 스크린 장치(200)가 도시되어 있다. 디스플레이 장치(210)는 디스플레이 화소 내에 인셀 방식으로 광터치 패널이 일체화된 것일 수도 있고, 또는 표면에 광터치 패널이 부착된 것일 수도 있다. 이러한 광터치 스크린 장치(200)에서, 예를 들어, 레이저 포인터와 같은 간단한 광원 장치(220)로 디스플레이 장치(210)에 광을 조사하면, 광터치 패널 내에 배열된 광센서 TFT(14)가 광을 인식하게 된다. 따라서 마치 손이나 펜으로 터치 스크린을 터치하는 것과 동일한 효과를 얻을 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 광터치 패널 및 그 제조 방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
10.......화소 10d.....디스플레이 화소부
10s......광센서부 11,13...스위치 TFT
12.......액정 셀 14......광센서 TFT
15.......캐패시터 100.....기판
101,110..게이트 패턴 102.....게이트 절연막
103......제 1 채널막 104.....제 2 채널막
105......소스/드레인 패턴 106.....투명 절연층
107......비어홀 108.....컨택
130......스위치 TFT 영역 140.....광센서 TFT 영역
200......터치 스크린 장치 210....디스플레이 장치
220......광원 장치
10s......광센서부 11,13...스위치 TFT
12.......액정 셀 14......광센서 TFT
15.......캐패시터 100.....기판
101,110..게이트 패턴 102.....게이트 절연막
103......제 1 채널막 104.....제 2 채널막
105......소스/드레인 패턴 106.....투명 절연층
107......비어홀 108.....컨택
130......스위치 TFT 영역 140.....광센서 TFT 영역
200......터치 스크린 장치 210....디스플레이 장치
220......광원 장치
Claims (22)
- 광을 감지하기 위한 광센서 트랜지스터와 상기 광센서 트랜지스터로부터 데이터를 인출하기 위한 스위치 트랜지스터를 동일 기판 상에 포함하며,
상기 광센서 트랜지스터는 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료를 사용하고, 상기 스위치 트랜지스터는 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료를 사용하는 광터치 패널. - 제 1 항에 있어서,
상기 광터치 패널은:
기판;
상기 기판 위에 각각 배치된 제 1 게이트 패턴 및 제 2 게이트 패턴;
상기 기판과 제 1 및 제 2 게이트 패턴을 덮도록 배치된 게이트 절연막;
상기 제 1 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 1 채널막;
상기 제 2 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 2 채널막;
상기 제 1 채널막의 양측과 상기 제 2 채널막의 양측으로 각각 배치된 소스/드레인 패턴; 및
상기 소스/드레인 패턴과 제 1 및 제 2 채널막을 덮도록 배치된 투명 절연층을 포함하며,
상기 제 2 채널막은 상기 제 1 채널막의 적어도 상면을 둘러싸도록 더 배치되어 있으며, 상기 제 1 채널막의 표면이 노출되도록 상기 제 1 채널막 상의 제 2 채널막의 일부가 제거되어 있는 광터치 패널. - 제 2 항에 있어서,
상기 제 1 게이트 패턴과 대향하도록 배치된 상기 제 1 채널막은 상기 광센서 트랜지스터의 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지며, 상기 제 2 게이트 패턴과 대향하도록 배치된 상기 제 2 채널막은 상기 스위치 트랜지스터의 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지는 광터치 패널. - 제 3 항에 있어서,
상기 상대적으로 광에 민감한 산화물 반도체 재료는 InZnO를 포함하며, 상기 상대적으로 광에 민감하지 않은 산화물 반도체 재료는 GIZO(Gallium Indium Zinc Oxide)를 포함하는 광터치 패널. - 제 2 항에 있어서,
상기 제 1 게이트 패턴과 대향하도록 배치된 상기 제 1 채널막은 상기 스위치 트랜지스터의 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지며, 상기 제 2 게이트 패턴과 대향하도록 배치된 상기 제 2 채널막은 상기 광센서 트랜지스터의 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지는 광터치 패널. - 제 2 항에 있어서,
상기 소스/드레인 패턴은 상기 제 1 채널막의 상면 일부와 상기 제 2 채널막의 상면 일부를 덮고 있으며, 상기 소스/드레인 패턴과 상기 제 1 채널막 사이에 제 2 채널막이 더 배치되어 있는 광터치 패널. - 제 1 항에 있어서,
상기 광터치 패널은:
기판;
상기 기판 위에 각각 배치된 제 1 게이트 패턴 및 제 2 게이트 패턴;
상기 기판과 제 1 및 제 2 게이트 패턴을 덮도록 배치된 게이트 절연막;
상기 제 1 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 1 채널막;
상기 제 2 게이트 패턴과 대향하도록 상기 게이트 절연막 상에 부분적으로 배치된 제 2 채널막;
상기 제 1 채널막의 양측과 상기 제 2 채널막의 양측으로 각각 배치된 소스/드레인 패턴; 및
상기 소스/드레인 패턴과 제 1 및 제 2 채널막을 덮도록 배치된 투명 절연층을 포함하며,
상기 소스/드레인 패턴은 제 1 채널막의 상면 가장자리를 부분적으로 덮고 있으며, 상기 제 2 채널막은 상기 소스/드레인 패턴의 상면 위로 연장되어 있는 광터치 패널. - 제 7 항에 있어서,
상기 제 1 게이트 패턴과 대향하도록 배치된 상기 제 1 채널막은 상기 광센서 트랜지스터의 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지며, 상기 제 2 게이트 패턴과 대향하도록 배치된 상기 제 2 채널막은 상기 스위치 트랜지스터의 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지는 광터치 패널. - 제 7 항에 있어서,
상기 제 1 게이트 패턴과 대향하도록 배치된 상기 제 1 채널막은 상기 스위치 트랜지스터의 채널막으로서 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지며, 상기 제 2 게이트 패턴과 대향하도록 배치된 상기 제 2 채널막은 상기 광센서 트랜지스터의 채널막으로서 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지는 광터치 패널. - 기판 상에 제 1 및 제 2 게이트 패턴을 형성하는 단계;
상기 기판과 제 1 및 제 2 게이트 패턴 위에 전체적으로 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에서 상기 제 1 게이트 패턴과 대향하는 위치에 제 1 채널막을 형성하는 단계;
상기 게이트 절연막 상에서 상기 제 2 게이트 패턴과 대향하는 위치 및 상기 제 1 채널막의 적어도 상면에 제 2 채널막을 각각 형성하는 단계;
상기 제 1 채널막의 양측과 제 2 채널막의 양측으로 각각 소스/드레인 패턴을 형성하는 단계; 및
상기 소스/드레인 패턴과 상기 제 1 및 제 2 채널막 위로 전체적으로 투명 절연층을 형성하는 단계;를 포함하는 광터치 패널의 제조 방법. - 제 10 항에 있어서,
상기 제 1 채널막은 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지며, 상기 제 2 채널막은 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지는 광터치 패널의 제조 방법. - 제 11 항에 있어서,
상기 상대적으로 광에 민감한 산화물 반도체 재료는 InZnO를 포함하며, 상기 상대적으로 광에 민감하지 않은 산화물 반도체 재료는 GIZO(Gallium Indium Zinc Oxide)를 포함하는 광터치 패널의 제조 방법. - 제 10 항에 있어서,
상기 제 1 채널막은 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지며, 상기 제 2 채널막은 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지는 광터치 패널의 제조 방법. - 제 10 항에 있어서,
상기 제 2 채널막을 형성하는 단계는:
제 2 채널막 재료를 상기 게이트 절연막과 제 1 채널막의 상부 표면 위에 전체적으로 형성하는 단계; 및
상기 게이트 절연막 상에서 상기 제 2 게이트 패턴과 대향하는 위치 및 상기 제 1 채널막의 적어도 상면을 제외한 나머지 영역의 제 2 채널막 재료를 제거하는 단계;를 포함하는 광터치 패널의 제조 방법. - 제 10 항에 있어서,
상기 소스/드레인 패턴을 형성하는 단계는:
전도성 금속 또는 전도성 금속 산화물을 상기 게이트 절연막과 제 1 및 제 2 채널막 위에 전체적으로 형성하는 단계; 및
상기 제 1 및 제 2 채널막 상면의 전도성 금속 또는 전도성 금속 산화물을 부분적으로 제거하여, 상기 제 1 채널막의 상면과 제 2 채널막의 상면이 외부로 노출되도록 하는 단계;를 포함하는 광터치 패널의 제조 방법. - 제 15 항에 있어서,
상기 전도성 금속 또는 전도성 금속 산화물을 부분적으로 제거하는 단계에서, 상기 제 1 채널막의 상면에 형성되어 있는 제 2 채널막의 일부가 함께 제거되는 광터치 패널의 제조 방법. - 기판 상에 제 1 및 제 2 게이트 패턴을 형성하는 단계;
상기 기판과 제 1 및 제 2 게이트 패턴 위에 전체적으로 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에서 상기 제 1 게이트 패턴과 대향하는 위치에 제 1 채널막을 형성하는 단계;
상기 게이트 절연막과 상기 제 1 채널막 상에 전체적으로 소스/드레인 패턴을 형성하는 단계;
상기 제 2 게이트 패턴과 대향하는 위치에서 상기 소스/드레인 패턴을 관통하여 제 2 채널막을 형성하는 단계;
상기 제 1 채널막 상의 소스/드레인 패턴을 부분적으로 제거하여 상기 제 1 채널막의 표면이 외부로 노출되도록 하는 단계; 및
상기 소스/드레인 패턴과 상기 제 1 및 제 2 채널막 위로 전체적으로 투명 절연층을 형성하는 단계;를 포함하는 광터치 패널의 제조 방법. - 제 17 항에 있어서,
상기 제 2 채널막을 형성하는 단계는:
상기 제 2 게이트 패턴과 대향하는 위치에서 상기 소스/드레인 패턴의 일부분을 제거하여, 상기 게이트 절연막이 노출되도록 홀을 형성하는 단계; 및
상기 홀 내에 제 2 채널막을 채워 형성하는 단계;를 포함하는 광터치 패널의 제조 방법. - 제 18 항에 있어서,
상기 제 2 채널막은 상기 홀 주변의 상기 소스/드레인 패턴의 상면 위로 더 연장되어 있는 광터치 패널의 제조 방법. - 제 17 항에 있어서,
상기 제 1 채널막은 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지며, 상기 제 2 채널막은 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지는 광터치 패널의 제조 방법. - 제 20 항에 있어서,
상기 상대적으로 광에 민감한 산화물 반도체 재료는 InZnO를 포함하며, 상기 상대적으로 광에 민감하지 않은 산화물 반도체 재료는 GIZO(Gallium Indium Zinc Oxide)를 포함하는 광터치 패널의 제조 방법. - 제 17 항에 있어서,
상기 제 1 채널막은 상대적으로 광에 민감하지 않은 산화물 반도체 재료로 이루어지며, 상기 제 2 채널막은 상대적으로 광에 민감한 산화물 반도체 재료로 이루어지는 광터치 패널의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100042587A KR101611418B1 (ko) | 2010-05-06 | 2010-05-06 | 광터치 패널 및 그 제조 방법 |
| US12/929,301 US8890138B2 (en) | 2010-05-06 | 2011-01-13 | Optical touch panel and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100042587A KR101611418B1 (ko) | 2010-05-06 | 2010-05-06 | 광터치 패널 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110123116A true KR20110123116A (ko) | 2011-11-14 |
| KR101611418B1 KR101611418B1 (ko) | 2016-04-12 |
Family
ID=44901368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100042587A KR101611418B1 (ko) | 2010-05-06 | 2010-05-06 | 광터치 패널 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8890138B2 (ko) |
| KR (1) | KR101611418B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150126503A (ko) * | 2014-05-02 | 2015-11-12 | 엘지디스플레이 주식회사 | 유기전계 발광소자 |
| US9209337B2 (en) | 2012-03-13 | 2015-12-08 | Samsung Electronics Co., Ltd. | Photosensing transistors, methods of manufacturing the same, and display panels employing a photosensing transistor |
| US9423294B2 (en) | 2012-05-25 | 2016-08-23 | Samsung Display Co., Ltd. | Display device and optical inputting device with retarders |
| KR20180073125A (ko) * | 2016-12-22 | 2018-07-02 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014013961A1 (ja) * | 2012-07-19 | 2014-01-23 | シャープ株式会社 | 液晶表示装置 |
| CN102745906B (zh) * | 2012-07-26 | 2014-10-22 | 福耀玻璃工业集团股份有限公司 | 一种低辐射镀膜玻璃及其夹层玻璃制品 |
| TWI478033B (zh) | 2012-09-07 | 2015-03-21 | E Ink Holdings Inc | 電容式觸控面板的電容結構 |
| CN107256880B (zh) * | 2017-06-27 | 2021-08-20 | 京东方科技集团股份有限公司 | 一种显示器阵列基板、制备方法和显示器 |
| CN109214329A (zh) * | 2018-08-30 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种显示装置及数据监控方法 |
| CN111524917B (zh) * | 2020-04-29 | 2021-10-08 | 深圳市华星光电半导体显示技术有限公司 | 一种显示装置 |
| CN112034645A (zh) | 2020-09-03 | 2020-12-04 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
| CN113629084B (zh) * | 2021-07-20 | 2022-09-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643038B1 (ko) * | 2000-08-31 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 광센서 어레이 기판 |
| KR101413655B1 (ko) * | 2007-11-30 | 2014-08-07 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조 방법 |
| EP2146379B1 (en) * | 2008-07-14 | 2015-01-28 | Samsung Electronics Co., Ltd. | Transistor comprising ZnO based channel layer |
| WO2010047077A1 (ja) * | 2008-10-23 | 2010-04-29 | 出光興産株式会社 | 薄膜トランジスタ及びその製造方法 |
| US20110227878A1 (en) * | 2008-11-20 | 2011-09-22 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device using semiconductor device |
| CN101762922B (zh) * | 2008-12-24 | 2012-05-30 | 京东方科技集团股份有限公司 | 触摸式电子纸及其制造方法 |
| US8653531B2 (en) * | 2009-11-12 | 2014-02-18 | Sharp Kabushiki Kaisha | Thin film transistor and display device |
-
2010
- 2010-05-06 KR KR1020100042587A patent/KR101611418B1/ko active IP Right Grant
-
2011
- 2011-01-13 US US12/929,301 patent/US8890138B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209337B2 (en) | 2012-03-13 | 2015-12-08 | Samsung Electronics Co., Ltd. | Photosensing transistors, methods of manufacturing the same, and display panels employing a photosensing transistor |
| US9423294B2 (en) | 2012-05-25 | 2016-08-23 | Samsung Display Co., Ltd. | Display device and optical inputting device with retarders |
| KR20150126503A (ko) * | 2014-05-02 | 2015-11-12 | 엘지디스플레이 주식회사 | 유기전계 발광소자 |
| KR20180073125A (ko) * | 2016-12-22 | 2018-07-02 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8890138B2 (en) | 2014-11-18 |
| US20110272689A1 (en) | 2011-11-10 |
| KR101611418B1 (ko) | 2016-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101611418B1 (ko) | 광터치 패널 및 그 제조 방법 | |
| KR101631984B1 (ko) | 광센싱 회로, 상기 광센싱 회로의 제조 방법, 및 상기 광센싱 회로를 포함하는 광터치 패널 | |
| TWI594160B (zh) | 整合有觸控感測與壓力感測之顯示器 | |
| KR102263876B1 (ko) | 인셀 터치 액정 디스플레이 장치와 그 제조방법 | |
| TWI426322B (zh) | 觸控顯示面板 | |
| KR101546049B1 (ko) | 터치 디스플레이 패널 및 그 구동 방법 | |
| JP5481462B2 (ja) | 画素アレイおよびそれを有するディスプレイパネル | |
| KR101643376B1 (ko) | 광센서를 이용한 리모트 터치 패널 및 이를 구비하는 리모트 터치 스크린 장치 | |
| US8330880B2 (en) | Reflective type touch-sensing display panel and manufacturing method thereof | |
| CN107342308B (zh) | 一种有机发光显示面板和电子设备 | |
| WO2019041991A1 (zh) | 感测基板及感测板、显示面板和显示装置 | |
| WO2020211811A1 (zh) | 触控面板及其制备方法和显示装置 | |
| TWI465979B (zh) | 觸控面板 | |
| EP2624245A2 (en) | Pixel structure of organic electroluminescence device | |
| US20130088460A1 (en) | Optical touch screen apparatus and method of manufacturing the optical touch screen apparatus | |
| KR102018740B1 (ko) | 터치 감지 기능을 구비한 표시 장치 | |
| TWI460639B (zh) | 影像顯示系統 | |
| JP2008096523A (ja) | 表示装置 | |
| KR20100041318A (ko) | 광도전체를 이용한 터치스크린 기능이 내장된 액정표시장치 | |
| KR102056905B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| KR20150045288A (ko) | 터치 패널 | |
| KR101899482B1 (ko) | 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 | |
| KR101690600B1 (ko) | 터치 스크린 일체형 표시장치 및 그 제조 방법 | |
| WO2017020469A1 (en) | Array substrate and display apparatus including the same, and method for fabricating the same | |
| TWI614885B (zh) | 光感測單元及光學感測陣列結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190320 Year of fee payment: 4 |