KR20110119034A - 반도체 디바이스 테스트 유닛 - Google Patents

Abstract

생산성을 향상시킬 수 있는 반도체 디바이스 테스트 유닛을 개시한다. 개시된 반도체 디바이스 테스트 유닛은, 반도체 디바이스와 전기적 접촉 가능하도록 일면에 형성된 복수의 디바이스패드와, 상기 복수의 디바이스패드에 각각 대응하는 위치의 타면에 형성되어 상기 복수의 디바이스패드와 각각 통전 가능한 복수의 연결패드를 구비한 디바이스 플레이트와; 상기 복수의 연결패드 주위를 둘러싸도록 형성된 관통공과, 상기 관통공에서 판면방향을 따라 상기 관통공의 테두리부위에 형성된 복수 층의 에지부와, 상기 연결패드간의 간격보다 더 큰 간격으로 상기 복수층의 에지부 중 적어도 어느 한 층에 배치된 복수의 기판패드를 구비한 인쇄회로기판과; 상기 연결패드와 상기 기판패드를 전기적으로 연결하는 와이어를 포함하는 것을 특징으로 한다.

Description

반도체 디바이스 테스트 유닛{TEST UNIT FOR TESTING A SEMICONDUCTOR DEVICE}

본 발명은 반도체 디바이스 테스트 유닛에 관한 것으로, 보다 상세하게는 신호전달의 정확도와 생산성을 향상시킬 수 있는 반도체 디바이스 테스트 유닛에 관한 것이다.

반도체 디바이스 테스트 유닛은 반도체 디바이스 또는 웨이퍼와 같은 반도체 디바이스의 불량 여부를 판별하기 위한 테스트 장비와 반도체 디바이스 사이를 전기적으로 연결하는 장치로서, 테스트 소켓 또는 프로브카드 등으로 호칭되기도 한다.

상기 테스트 유닛은, 테스트 대상이 되는 반도체 디바이스의 각 핀에 대응하여 복수의 제1관통공이 형성된 인터포저 블록과, 외부의 테스트 장비로부터의 테스트 신호를 상기 반도체 디바이스의 각 핀들 사이에 전달하기 위한 인쇄회로기판을 구비한다.

상기 인쇄회로기판에는 상기 인터포저 블록의 복수의 제1관통공에 대응하여 복수의 제2관통공이 형성된다. 서로 대응하는 상기 제1 및 제2관통공을 관통하도록 와이어를 삽입한 다음, 상기 와이어를 에폭시와 같은 접착제로 고정한다. 그 다음에, 상기 제1 및 제2관통공으로부터 외부로 노출되도록 상기 와이어를 절단하고, 절단된 와이어 부위를 연마 처리하고 전도성 물질로 패딩함으로써 상기 제1관통공 및 제2관통공에 소정의 패드를 형성한다.

그런데, 기존에는 이와 같은 작업을 수작업으로 수행함에 따라 생산효율이 떨어지고 불량률이 높아진다.

특히, 상기 제1관통공 및 상기 제2관통공의 개수가 한 두 개가 아니라 반도체 디바이스의 핀 개수에 대응하는 개수로 마련되므로 작게는 수십개 많게는 수백 내지 수십만개까지 될 수 있으므로 반도체가 고집적화 될수록 와이어링 작업이 곤란해질 수 밖에 없다.

더욱이, 반도체 디바이스의 핀의 간격(피치)에 대응하여 마련되므로 상기 복수의 제1관통공들이 마련되므로, 피치가 작아지면 작아질수록 수작업으로 와이어링 하는 데에는 한계가 있을 수 밖에 없다.

본 발명의 목적은, 생산성을 향상시킬 수 있는 반도체 디바이스 테스트 유닛을 제공하는 것이다.

본 발명의 다른 목적은, 자동으로 와이어링 작업이 가능한 반도체 디바이스 테스트 유닛을 제공하는 것이다.

상기 목적은, 본 발명에 따라, 반도체 디바이스 테스트 유닛에 있어서, 반도체 디바이스과 전기적 접촉 가능하도록 일면에 형성된 복수의 디바이스패드와, 상기 복수의 디바이스패드에 각각 대응하는 위치의 타면에 형성되어 상기 복수의 디바이스패드와 각각 통전 가능한 복수의 연결패드를 구비한 디바이스 플레이트와; 상기 복수의 연결패드 주위를 둘러싸도록 형성된 관통공과, 상기 관통공에서 판면방향을 따라 상기 관통공의 테두리부위에 형성된 복수 층의 에지부와, 상기 연결패드간의 간격보다 더 큰 간격으로 상기 복수층의 에지부 중 적어도 어느 한 층에 배치된 복수의 기판패드를 구비한 인쇄회로기판과; 상기 연결패드와 상기 기판패드를 전기적으로 연결하는 와이어를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 유닛에 의해서 달성될 수 있다.

여기서, 상기 복수 층의 에지부는 상기 디바이스 플레이트에 인접한 제1층 에지부와, 상기 디바이스 플레이트를 기준으로 상기 제1층 에지부보다 높은 위치의 제2층 에지부를 포함할 수 있다.

또한, 상기 기판패드는 상기 제1층 에지부에 형성된 복수의 제1기판패드와, 상기 제2층 에지부에 형성된 복수의 제2기판패드를 포함할 수 있다.

그리고, 상기 복수의 제2기판패드간의 간격은 상기 복수의 제1기판패드의 간격과 같거나 클 수 있다.

여기서, 상기 제1기판패드 및 상기 제2기판패드는 서로 교호적으로 배치될 수 있다.

또한, 상기 복수층의 에지부 중 적어도 하나는 상기 관통공의 테두리에 대응하는 형상으로 마련될 수 있다.

상기한 바와 같이 구성된 반도체 디바이스 테스트 유닛에 따르면 다음과 같은 효과가 있다.

첫째, 생산성을 향상시키면서 불량률을 낮출 수 있다. 이는, 수작업으로 와이어링을 하더라도 와이어의 연결대상이 한 방향으로만 노출되어 있기 때문에 테스트 유닛의 생산성을 향상시킬 수 있다.

둘째, 자동으로 와이어링 작업이 가능하게 할 수 있다. 와이어 본딩 머신(미도시)을 이용하여 자동으로 와이어링 작업이 가능하다.

도 1은, 본 발명의 제1실시예에 따른 반도체 디바이스 테스트 유닛의 개략 단면도,
도 2는, 도 1의 반도체 디바이스 테스트 유닛의 요부 개략 평면도,
도 3은, 도 2의 요부 확대도,
도 4은, 본 발명의 제2실시예에 따른 반도체 디바이스 테스트 유닛의 요부 개략 평면도,
도 5는, 도 4의 V-V선에 따른 개략 단면도,
도 6는, 본 발명의 제3실시예에 따른 반도체 디바이스 테스트 유닛의 요부 개략 평면도,
도 7은, 도 6의 반도체 디바이스 테스트 유닛의 개략 단면도,
도 8은, 본 발명의 제4실시예에 따른 반도체 디바이스 테스트 유닛의 요부 개략 평면도,
도 9은, 도 8의 반도체 디바이스 테스트 유닛의 개략 단면도,
도 10는, 본 발명의 제5실시예에 따른 반도체 디바이스 테스트 유닛의 요부 개략 평면도,
도 11은, 도 10의 반도체 디바이스 테스트 유닛의 개략 단면도이다.

이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 따른 반도체 디바이스 테스트 유닛을 상세히 설명하기로 한다.

본 발명의 제1실시예에 따른 반도체 디바이스 테스트 유닛(100)은, 도 1 내지 도 3에 도시된 바와 같이, 디바이스 플레이트(110); 인쇄회로기판(120); 및 상기 디바이스 플레이트(110)와 상기 인쇄회로 기판(120)을 전기적으로 연결하기 위한 복수의 와이어(140)를 포함한다.

여기서, 도 2 및 도 3은 편의상 디바이스 플레이트(110)의 연결패드(113) 중 일부만이 와이어(140)로 연결된 반도체 디바이스 테스트 유닛(100)을 도시한 것이다.

상기 디바이스 플레이트(110)는 일면에 테스트 대상이 되는 반도체 디바이스(미도시)의 각 핀에 직접 또는 간접적으로 접촉하도록 형성된 복수의 디바이스패드(111)를 포함한다.

여기서, 간접적으로 복수의 디바이스패드(111)와 반도체 디바이스(미도시)의 핀을 접촉시키는 방식으로는 각 핀과 상기 복수의 디바이스패드(111) 사이에 프로브(미도시)를 개재시키는 방식이 고려될 수 있다. 이에 따라, 간접적으로 디바이스패드(111)와 그에 대응하는 핀을 서로 전기적으로 연결할 수 있다.

상기 복수의 디바이스패드(111)는 테스트 대상이 되는 반도체 디바이스의 핀들 간의 간격에 대응하는 간격으로 형성된다. 일례로서, 상기 복수의 디바이스패드(111)간의 간격(피치)은 0.1mm 일 수 있다.

상기 디바이스 플레이트(110)는 그 타면에 상기 복수의 디바이스패드(111)에 대응하는 위치에 각각 마련된 복수의 연결패드(113)를 더 포함한다.

상기 복수의 디바이스패드(111)와 상기 복수의 연결패드(113)는, 상기 디바이스 플레이트(110)를 관통하는 관통홀의 내면에 도금층을 형성한 비아홀(via hole, 112)을 통해서 서로 전기적으로 연결될 수 있다.

한편, 상기 인쇄회로기판(120)은 상기 디바이스 플레이트(110)와 상기 반도체 디바이스의 불량여부를 판단하기 위한 테스트 장비(미도시) 사이에 개재되어 양자를 전기적으로 연결한다. 보다 구체적으로 설명하면, 상기 테스트 장비(미도시)에서 상기 디바이스 플레이트(110)를 통해 상기 반도체 디바이스의 각 핀으로 소정의 테스트 신호를 전송할 수 있도록 상기 디바이스 플레이트(110)와 상기 테스트 장비(미도시)를 전기적으로 연결한다.

상기 인쇄회로기판(120)은 관통공(125)과; 상기 관통공(125)에서 판면방향을 따라 상기 관통공(125)의 테두리 부위에 형성된 복수 층의 에지부(121, 123)를 포함한다.

상기 관통공(125)은 도 2에 도시된 바와 같이, 사각형상으로 마련될 수 있다. 경우에 따라서는, 원형, 타원형, 다각형 등 다양한 형태로 마련될 수 있음은 물론이다.

또한, 상기 인쇄회로기판(120)은, 상기 복수 층의 에지부(121, 123)에 각각 마련된 복수의 기판패드(122, 124)를 더 포함할 수 있다.

여기서, 상기 인쇄회로기판(120)은 상기 복수 층에 각각 형성되는 상기 복수의 기판패드(122, 124)를 외부 반도체 장비(미도시)의 신호라인과 전기적으로 연결하기 위해, 각 층별로 회로 패턴이 형성된 다층기판일 수 있다.

상기 복수의 기판패드(122, 124) 간의 간격(피치, P2, P3)은 상기 연결패드(113)의 간격(P1)보다 더 크다. 이는, 상술한 바와 같이, 상기 연결패드(113)가 테스트 대상이 되는 반도체 디바이스의 핀들에 대응하도록 형성되고, 상기 반도체 디바이스들의 각 핀들은 상대적으로 작은 피치를 가지기 때문이다.

한편, 상기 디바이스 플레이트(110)는, 상기 연결패드(113)가 상기 관통공(125)을 통해 상기 복수의 기판패드(122, 124) 방향으로 노출되도록, 상기 인쇄회로기판(120)에 배치된다.

상기 디바이스 플레이트(110)와 상기 인쇄회로기판(120)은 서로 접착제 또는 체결구에 의해 결합되거나, 끼워 맞춤 결합 또는 걸림결합에 의해 결합될 수 있다. 그 결합 방식은 공지된 다양한 방식에 의해서 변경될 수 있다.

한편, 상기 복수의 와이어(140)는 상기 복수의 기판패드(122, 124)와 그에 대응하는 상기 복수의 연결패드(113)를 서로 전기적으로 연결한다.

상기 복수의 기판패드(122, 124) 및 상기 복수의 연결패드(113)가 모두 동일한 방향으로 노출되어 있기 때문에, 와이어(140)의 일단을 상기 복수의 기판패드(122, 124)에 본딩하고 그 타단을 대응하는 상기 복수의 연결패드(113)에 본딩하는 것이 가능하다.

이에 따라, 와이어 본딩 장치(미도시)를 이용하여 자동으로 상기 와이어(140)를 각 패드에 본딩할 수 있으므로 작업효율 및 생산성을 획기적으로 향상시킬 수 있다.

또한, 수작업에 비해 불량률을 현저히 낮출 수 있다.

한편, 상기 복수층의 에지부(121, 123)는 상기 디바이스 플레이트(110)에 인접한 제1층 에지부(121) 및 상기 디바이스 플레이트(110)를 기준으로 상기 제1층 에지부(121)보다 높은 위치의 제2층 에지부(123)를 포함한다. 여기서, 도면에는 2층으로 구성된 복수층의 에지부(121, 123)를 도시하였으나, 필요에 따라서 3층이상의 복수층 에지부를 구성할 수도 있음은 물론이다.

여기서, 상기 복수층의 에지부(121, 123)는 상기 관통공(125)의형상인 사각형에 대응하는 형상으로 마련될 수 있다. 물론, 경우에 따라서, 상기 복수층의 에지부(121, 123) 중 적어도 하나는 상기 관통공(125)의 형상인 사각형에 대응하지 않는 임의의 형상(가령, 원형, 다각형, 타원형 등)으로 마련될 수도 있다.

또한, 상기 복수의 기판패드(122, 124)는 상기 제1층 에지부(121)에 형성된 복수의 제1기판패드(122)와; 상기 제2층 에지부(123)에 형성된 복수의 제2기판패드(124)를 포함한다.

상기 복수의 제1기판패드(122) 및 상기 복수의 제2기판패드(124) 중 적어도 어느 하나는 상기 관통공(125)의 형상에 대응하는 방향을 따라 배치될 수 있다.

상기 복수의 제1기판패드(122) 및 상기 복수의 제2기판패드(124) 중 적어도 하나는 상기 연결패드(113)를 둘러싸도록 닫힌 형태로 마련될 수 있다. 다시 말해서, 상기 복수의 제1기판패드(122)는 도 2에 도시된 바와 같이, 상기 디바이스 플레이트(110)의 상기 연결패드(113)를 완전히 둘러싸도록 배치될 수 있다.

경우에 따라서는, 상기 복수의 제1기판패드(122) 및 상기 복수의 제2기판패드(124) 중 적어도 어느 하나는 상기 연결패드(113)를 완전히 둘러싸지 않고 일부 방향으로만 배치되고 다른 방향으로는 배치되지 않음으로써, 개방된 형태로 마련될 수도 있다.

여기서, 상기 복수의 제1기판패드(122) 간의 피치(P2)와 상기 복수의 제2기판패드(124) 간의 피치(P3)는 서로 같거나 다를 수 있다.

필요에 따라서, 상기 제2기판패드(124) 간의 피치(P3)가 상기 제1기판패드(122)간의 피치(P2)보다 더 클 수 있다. 즉, P1<P2<P3의 공식이 성립할 수 있다.

여기서, 상기 제2기판패드(124)와 상기 제1기판패드(122)는, 도 2 및 도 3에 도시된 바와 같이, 서로 교호적으로 배치될 수 있다. 보다 상세하게 설명하면, 상기 복수의 제1기판패드(122) 사이 마다 상기 제2기판패드(124)가 위치하도록 할 수 있다. 제1 및 제2기판패드(122, 124)들이 서로 교호적으로 배치됨에 따라 와이어링 작업이 보다 용이해 질 수 있다.

한편, 와이어(140) 본딩 순서의 일례로서, 도 3에 도시된 바와 같이, 상기 디바이스 플레이트(110)의 상기 복수의 연결패드(113) 중에서 최외각 라인(N1) 상에 배치된 최외각 연결패드(113)들부터 상기 제1층 에지부(121)에 형성된 제1기판패드(122)와 본딩하는 것이 바람직하다. 이는 먼저 연결된 와이어(140)로 인해 다음 패드들 간의 와이어 본딩 작업이 방해가 되는 것을 방지하기 위함이다.

보다 상세하게 설명하면, 최외각 라인(N1) 상의 연결패드(113)와 제1기판패드(122)를 먼저 와이어링 작업을 하고, 상기 최외각 라인(N1) 상의 상기 연결패드(113)의 와이어링 작업이 완료된 다음, 그 다음으로 최외각 라인(N2)을 따라 위치하는 연결패드(113)를 제1기판패드(122) 또는 제2기판패드(124)와 와이어링 작업한다. 상기 와이어링 작업은 와이어 본딩 머신(미도시)를 통해 자동 프로그래밍을 함으로써 자동으로 이루어 질 수 있다.

경우에 따라서는, 도 3에 도시된 바와 같이, 일렬로 배열된 3개의 연결패드(113A, 113B, 113C)가 있을 경우, 그 중 양측에 각각 배치된 2개의 연결패드(113A, 113C)는 상기 제1층 에지부(121)에 형성된 제1기판패드(122A, 122B)와 와이어(140A, 140C)로 각각 본딩될 수 있다. 여기서, 상기 제1기판패드(122A, 122B)는 서로 이웃한 기판패드일 수 있다.

상기 3개의 연결패드(113A, 113B, 113C) 중 가운데 위치하는 연결패드(113B)는 상기 제2층 에지부(123)에 형성된 제2기판패드(124A)와 와이어(140B)로 본딩되어 서로 전기적으로 연결될 수 있다.

이러한 방식으로 다른 열(종방향) 또는 행(횡방향)을 따라 일렬로 배치된 3개의 연결패드를 반복적으로 상기 제1기판패드(122) 또는 상기 제2기판패드(124)에 와이어(140)로 연결할 수 있다. 여기서, 도 3에 도시된 와이어 본딩 방식은 일례에 불과하고 다양하게 변경될 수 있다.

한편, 상기 인쇄회로기판(120)에는 테스트에 필요한 전기소자(127)들이 배치될 수 있다. 상기 전기소자(127)는 커패시터, 저항 등 다양한 전기고자를 포함할 수 있다.

또한, 본 발명에 따른 반도체 디바이스 테스트 유닛(100)은 인쇄회로기판(110)에 형성된 상기 관통공(125), 상기 복수 층의 에지부(121, 123), 상기 복수의 기판패드(122, 124), 상기 연결패드(113) 및 와이어(140)를 커버하는 커버부재(130)를 더 포함할 수 있다.

상기 커버부재(130)는 상기 관통공(125)이 형성된 상기 인쇄회로기판(110)을 보강하는 역할과 함께 패드(113, 122, 134) 및 미세한 와이어(140)들이 외부로 노출되지 않도록 보호하는 역할을 한다.

경우에 따라서, 상기 커버부재(130)는 생략될 수도 있다. 상기 커버부재(130)는 도면에 도시된 것 외에도 다양한 형상으로 마련될 수도 있다.

한편, 본 발명의 제2실시예에 따른 반도체 디바이스 테스트유닛(100a)은 도 4 및 도 5에 도시된 바와 같이, 상기 디바이스 플레이트(110); 인쇄회로기판(150); 및 상기 와이어(140)를 포함한다.

상기 인쇄회로기판(150)은 제1실시예의 그것(120)과 비교하여 원형의 관통공(150a); 복수층의 에지부(151, 153, 155, 157, 159); 및 상기 복수층의 에지부(151, 153, 155, 157, 159) 중 적어도 어느 하나에 배치된 복수의 기판패드(152, 154, 156, 158)를 포함한다.

여기서, 상기 관통공(150a)은 원형으로 도시되어 있으나, 이에 국한되지 않고 타원형, 또는 다각형으로 마련될 수도 있다.

상기 복수층의 에지부(151, 153, 155, 157, 159)는 관통공(150a)의 형상에 대응하는 형상으로 마련될 수 있다. 경우에 따라, 상기 복수층의 에지부(151, 153, 155, 157, 159) 중 일부는 관통공(150a)의 형상에 대응하지 않는 형상으로 마련될 수도 있다.

여기서, 상기 디바이스 플레이트(110) 상의 상기 복수의 연결패드(113)는 그 중심("O")을 기준으로 4분면으로 나눌 수 있으며, 각 분면 상에 존재하는 연결패드(113)는 해당 분면 상의 상기 복수층의 에지부(151, 153, 155, 157, 159)에 형성된 복수의 기판패드(152, 154, 156, 158)와 연결될 수 있다.

도 4는 4분면 중 A분면에 해당하는 연결패드(113)와 복수의 기판패드(152, 154, 156, 158)를 와이어(140)로 연결한 것을 도시하였으며, 나머지 3개 분면에 대해서는 설명의 편의를 위해 생략하였다.

A분면에서 중심("O")에서 최외각에 배치된 복수의 연결패드(113)는 제1층 에지부(151)에 배치된 제1기판패드(152)에 연결될 수 있다.

중심("O")에서 가장 가까운 연결패드(113)는 제4층 에지부(157)에 배치된 제4기판패드(158)에 연결될 수 있다.

그리고, 그 사이에 존재하는 연결패드(113)들은 제2층 내지 제3층 에지부(153, 155)에 배치된 제2 및 제3기판패드(154, 156)에 각각 연결될 수 있다.

여기서, 본 발명의 제2실시예에 따른 반도체 디바이스 테스트유닛(100a)은 제1실시예에서 설명한 바 있는, 상기 커버부재(미도시)를 더 포함할 수 있다.

이하에서는, 도 6 및 도 7을 참조하여, 본 발명의 제3실시예에 따른 반도체 디바이스 테스트유닛(100b)에 대해서 설명하기로 한다.

제3실시예에 따른 반도체 디바이스 테스트 유닛(100b)은, 도 6 및 도 7에 도시된 바와 같이, 상기 디바이스 플레이트(110); 인쇄회로기판(160); 및 상기 디바이스 플레이트(110)와 상기 인쇄회로기판(160)을 전기적으로 연결하는 복수의 와이어(140)를 포함한다.

상기 인쇄회로기판(160)은 관통공(167); 상기 관통공(167)에서 인쇄회로기판(160)의 판면 방향을 따라 상기 관통공(167)의 테두리 부위에 형성된 복수층의 에지부(161, 163, 165); 및 상기 복수층의 에지부(161, 163, 165) 중 적어도 어느 한 층에 배치된 복수의 기판패드(162A, 162B, 164A, 164B, 166A, 166B)를 포함한다.

상기 디바이스 플레이트(110)에 형성된 상기 연결패드(113)가 가로방향으로 M행, 세로방향으로 N열의 총 M행 x N열의 매트릭스 형태로 구성된 것으로 가정하자.

이 때, 상기 연결패드(113)와 전기적으로 연결될 상기 복수의 기판패드(162A, 162B, 164A, 164B, 166A, 166B)는 상기 연결패드(113)를 중심으로 좌우 양측에 각각 이격 배치될 수 있다.

여기서, 상기 복수층의 에지부(161, 163, 165)는, 도 6 및 도 7에 도시된 바와 같이, 상기 가로방향을 따라 계단식으로 배치되는 경우에는 좌우측에 각각 N/2개의 층이 존재하도록 마련될 수 있다. 경우에 따라서는, 도면에 도시된 것과 달리, 상기 복수층의 에지부(161, 163, 165)가 상기 가로방향의 반대인 세로방향을 따라 계단식으로 배치되는 경우 상하측에 각각 M/2개의 층이 존재하도록 마련될 수도 있다.

좌측의 복수의 기판패드(162A, 164A, 166A)는 저층에서 고층으로 갈수록 한 층에 배치된 기판패드(162A, 164A, 166A)의 개수가 많아질 수 있다. 이 경우, 각 층 기판패드(162A, 164A, 166A)는 서로 동일한 피치를 가질 수 있다. 필요에 따라서, 상기 좌측 복수 기판패드(162A, 164A, 166A)는 고층으로 갈수록 피치가 커질 수도 있다.

또한, 상기 우측 복수의 기판패드(162B, 164B, 166B)는 상기 좌측 기판패드(162A, 164A, 166A)와 상기 관통공(167)을 중심으로 서로 대칭으로 마련될 수 있다. 물론, 테스트 대상이 되는 반도체 디바이스가 좌우 비대칭인 경우 등, 경우에 따라서 좌우측 기판패드(162A, 164A, 166A, 162B, 164B, 166B)는 상기 관통공(167)에 대해 (정확하게는 상기 중심선("O")) 비대칭으로 마련될 수도 있다.

여기서, N, M이 홀수인 경우 어느 좌우 또는 상하 양쪽 중 어느 한 쪽이 다른 쪽에 비해 한 층이 더 마련될 수 있다. 가령, N=7인 경우, 좌측에 3층, 우측에 4층의 에지부가 마련될 수 있다.

도 7에 도시된 바와 같이, 좌측 최외각 연결패드열(113)은 좌측 1층에지부(161)에 마련된 좌측 제1기판패드(162A)와 상기 와이어(140)로 연결된다.

좌측 최외각에서 중심선("O") 방향으로 갈수록, 연결패드 열(113)은 각각 좌측 2층 및 3층 에지부(163, 165)에 마련된 좌측 제2 및 제3기판패드(164A, 166A)에 와이어(140)로 연결된다.

한편, 우측 최외각 연결패드열(113)은 우측 1층 에지부(161)에 마련된 우측 제1기판패드(162B)에 연결되며, 나머지 그 다음 연결패드열(113)은 각각 우측 2층 및 3층에지부(163, 165)에 마련된 우측 제2 및 제3기판패드(164B, 166B)에 와이어(140)로 연결된다.

본 발명의 제4실시예에 따른 반도체 디바이스 테스트유닛(100c)은 도 8 및 도 9에 도시된 바와 같이, 상기 디바이스 플레이트(110); 인쇄회로기판(180); 및 상기 와이어(140)를 포함한다.

상기 인쇄회로기판(180)은 제3실시예에서 설명한 바 있는 M행 x N열의 연결패드(113)와 전기적으로 연결될 복수의 기판패드(178, 179, 181, 182, 183, 184)를 포함한다.

상기 복수의 기판패드(178, 179, 181, 182, 183, 184)는 관통공(177)을 사이에 두고 좌우측에 각각 마련된 좌측 에지부(171, 172, 173) 및 우측 에지부(174, 175, 176)에 마련될 수 있다.

좌측 에지부(171, 172, 173)에 형성된 좌측 복수의 기판패드(178, 179, 181)를 서로 교호적으로 배치될 수 있다.

보다 상세하게 설명하면, 상기 제1층 기판패드(178)의 사이에 대응하는 위치에 상기 제2층 기판패드(179)가 배치될 수 있다. 또한, 상기 제3층 기판패드(181)는 상기 제2층 기판패드(179) 사이에 대응하는 위치에 배치될 수 있다.

상기 좌측 에지부(171, 172, 173) 및 우측 에지부(174, 175, 176)는 각각 복수층으로 마련될 수 있다.

도 9에 도시된 바와 같이, 중심선(O)을 기준으로 좌측열의 연결패드(113)는 상기 좌측 에지부(171, 172, 173)에 와이어(140)로 연결된다. 상기 좌측열의 연결패드(113) 중 최외각에 위치하는 연결패드(113)가 가장 저층의 좌측 에지부(171)에 배치된 기판패드(178)와 전기적으로 연결된다.

그 다음 열의 연결패드(113)는 최저층 에지부(171)보다 한 층 더 높은 2층 에지부(172)에 배치된 기판패드(179)와 전기적으로 연결되고, 중심선(O)에 가장 근접한 열의 연결패드(113)는 최고층(도 9에서는 3층)의 기판패드(181)와 와이어(140)에 의해 전기적으로 연결된다.

중심선("O")을 기준으로 상술한 좌측의 반대인 우측열의 연결패드(113)도, 상술한 좌측열의 연결패드 연결순서와 동일한 순서로 우측 에지부(174, 175, 176)에 각각 형성된 복수의 기판패드(182, 183, 184)에 와이어(140)로 전기적으로 연결된다.

본 실시예와 상술한 제3실시예를 비교하면, 제3실시예의 1층 및 2층에지부(161, 163)는 관통공(167)의 테두리를 따라 전체로 닫힌(closed) 형태로 형성된 반면, 본 제4실시예의 경우 기판패드(178, 179, 181, 182, 183, 184)가 형성될 부위만 에지부(171, 172, 174, 175)가 마련된 차이점이 있다.

한편, 본 발명의 제5실시예에 따른 반도체 디바이스 테스트 유닛(100d)은 도 10 및 도 11에 도시된 바와 같이, 상기 디바이스 플레이트(110); 인쇄회로기판(190); 및 와이어(140)를 포함한다.

상기 인쇄회로기판(190)은, 상기 디바이스 플레이트(110)의 상기 연결패드(113)를 노출시키기 위한 관통공(191)과; 상기 관통공(191)에서 판면방향을 따라 상기 관통공(191)의 테두리 부위에 형성된 복수층의 에지부(192, 193, 194, 195, 196, 197)와; 상기 복수층의 에지부(192, 193, 194, 195, 196, 197) 중 적어도 어느 한 층에 마련된 복수의 기판패드(201, 202, 203, 204, 205, 206)를 포함한다.

여기서, 제4실시예의 복수층의 에지부(171, 172, 173, 174, 175, 176)가 상기 관통공(191)을 중심으로 양측에 각각 배치된 반면, 본 실시예에서는 상기 복수층의 에지부(192, 193, 194, 195, 196, 197)가 일측에만 배치된다.

상기 복수의 기판패드(201, 202, 203, 204, 205, 206)는 서로 인접한 기판패드에 대해 상호 교호적으로 배치된다. 보다 상세하게 설명하면, 상기 복수의 제1층 기판패드(201)들 사이 사이에 대응하여 상기 복수의 제2층 기판패드(202)가 배치되고, 상기 복수의 제2층 기판 패드(202) 사이 사이에 대응하여 상기 제3층 기판패드(203)가 배치된다. 나머지 4층 내지 6층 기판패드(204, 205, 206)도 마찬가지로 교호적으로 배치될 수 있다.

그리고, 상기 복수층의 에지부(192, 193, 194, 195, 196, 197) 중 최저층의 에지부(192)에 형성된 제1기판패드(201)부터 가장 인접한 연결패드열(113a) 끼리 서로 와이어(140)로 전기적으로 연결될 수 있다.

그 다음에, 제2층 에지부(193)에 형성된 제2기판패드(202)와 그 다음으로 인접한 연결패드열(113b)끼리 서로 와이어(140)로 전기적으로 연결된다.

이러한 방식으로, 최고층 에지부(197)에 형성된 제6기판패드(206)와 가장 멀리 떨어진 연결패드 열(113f)이 서로 와이어(140)로 연결됨으로써, 상기 디바이스 플레이트(110)와 상기 인쇄회로기판(190) 간의 전기적 연결이 완료된다.

이러한 와이어(140) 연결(본딩) 작업이 완료된 후에, 상술한 제1실시예의 상기 커버부재(도 1의 130)를 상기 인쇄회로기판의 상부에 결합함으로써, 상기 본딩 완료된 와이어(140) 및 상기 기판패드(201, 202, 203, 204, 205, 206)를 보호할 수 있다.

한편, 상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다.

따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.

100, 100a, 100b, 100c, 100d: 반도체 디바이스 테스트유닛
110: 디바이스 플레이트 111: 디바이스패드
112: 비아홀 113: 연결패드
120, 150, 160, 170, 190: 인쇄회로기판
121, 151, 161, 171, 174, 191: 제1층 에지부
123, 153, 163, 172, 175, 192: 제2층 에지부
122: 제1기판패드 124: 제2기판패드
130: 커버부재 140: 와이어

Claims (5)

1. 반도체 디바이스 테스트 유닛에 있어서,
   반도체 디바이스와 전기적 접촉 가능하도록 일면에 형성된 복수의 디바이스패드와, 상기 복수의 디바이스패드에 각각 대응하는 위치의 타면에 형성되어 상기 복수의 디바이스패드와 각각 통전 가능한 복수의 연결패드를 구비한 디바이스 플레이트와;
   상기 복수의 연결패드 주위를 둘러싸도록 형성된 관통공과, 상기 관통공에서 판면방향을 따라 상기 관통공의 테두리부위에 형성된 복수 층의 에지부와, 상기 연결패드간의 간격보다 더 큰 간격으로 상기 복수층의 에지부 중 적어도 어느 한 층에 배치된 복수의 기판패드를 구비한 인쇄회로기판과;
   상기 연결패드와 상기 기판패드를 전기적으로 연결하는 와이어를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 유닛.
2. 제1항에 있어서,
   상기 복수 층의 에지부는 상기 디바이스 플레이트에 인접한 제1층 에지부와, 상기 디바이스 플레이트를 기준으로 상기 제1층 에지부보다 높은 위치의 제2층 에지부를 포함하며,
   상기 기판패드는 상기 제1층 에지부에 형성된 복수의 제1기판패드와, 상기 제2층 에지부에 형성된 복수의 제2기판패드를 포함하는 것을 특징으로 하는 반도체 디바이스 테스트 유닛.
3. 제2항에 있어서,
   상기 복수의 제2기판패드간의 간격은 상기 복수의 제1기판패드의 간격과 같거나 큰 것을 특징으로 하는 반도체 디바이스 테스트 유닛.
4. 제2항 또는 제3항에 있어서,
   상기 제1기판패드 및 상기 제2기판패드는 서로 교호적으로 배치된 것을 특징으로 하는 반도체 디바이스 테스트 유닛.
5. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 복수층의 에지부 중 적어도 하나는 상기 관통공의 테두리에 대응하는 형상으로 마련된 것을 특징으로 하는 반도체 디바이스 테스트 유닛.

Images