KR20110115389A - 그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법 - Google Patents

그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20110115389A
KR20110115389A KR1020100034868A KR20100034868A KR20110115389A KR 20110115389 A KR20110115389 A KR 20110115389A KR 1020100034868 A KR1020100034868 A KR 1020100034868A KR 20100034868 A KR20100034868 A KR 20100034868A KR 20110115389 A KR20110115389 A KR 20110115389A
Authority
KR
South Korea
Prior art keywords
graphene
coating layer
parts
solution
weight
Prior art date
Application number
KR1020100034868A
Other languages
English (en)
Other versions
KR101179711B1 (ko
Inventor
정재창
Original Assignee
(주)로엔케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)로엔케이 filed Critical (주)로엔케이
Priority to KR1020100034868A priority Critical patent/KR101179711B1/ko
Publication of KR20110115389A publication Critical patent/KR20110115389A/ko
Application granted granted Critical
Publication of KR101179711B1 publication Critical patent/KR101179711B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 전도도가 높은 그라핀 코팅 방법 및 상기 방법을 포함하는 반도체 소자의 제조 방법에 관한 것으로, 그라핀 옥사이드 용액을 초순수에 희석하여 기재 위에 도포하는 단계; 상기 도포된 그라핀 옥사이드 용액을 수소 가스 플라즈마 처리하여 환원하는 단계; 및 상기 환원된 그라핀 옥사이드 용액을 베이크하여 그라핀 코팅층을 형성하는 단계를 포함하는 그라핀 코팅층 형성 방법과 상기 방법을 도입한 반도체 소자의 제조 방법에 관한 것이다.

Description

그라핀 코팅층 형성 방법 및 상기 방법을 포함하는 반도체 소자의 제조 방법{Method for Forming Graphene Coating Layer and Method for Manufacturing Semiconductor Device Comprising the Method}
본 발명은 전도도가 높은 그라핀 코팅층 형성 방법 및 상기 방법을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
현대 사회의 빠른 산업 성장에 따라, 가스켓팅(gasketing), 자동차 용품, 휴대용 전자 장비, 가전 제품 및 개인용 PC 등과 같은 다양한 제품에 적용할 수 있는 고집적의 고성능 반도체 소자에 대한 수요가 증가하고 있다.
반도체 소자는 실리콘 웨이퍼 등의 기재 위에 빛에 반응하는 감광제를 코팅한 다음, 회로도가 그려진 필름을 덧씌우고 자외선 등의 광원을 이용하여 노광한 후, 광원이 닿은 실리콘 웨이퍼 부분을 습식/건식 식각하는 과정을 반복 실시하여 제조한다.
최근 선폭 두께가 0.1㎛(미크론) 이하로 축소된 반도체 소자를 제조하기 위하여, 인장 강도, 내마모성, 열경화성 및 열가소성 등과 더불어, 뛰어난 전기 전도성 및 열 전도성을 가지는 복합 나노 물질 개발에 대한 많은 연구가 보고되고 있다.
현재 알려진 복합 나노 물질로는 1991년 일본 NEC 연구소의 이지마 스미오 박사가 처음 발견한 탄소나노튜브(Carbon Nano Tube, CNT)가 있다. 탄소나노튜브는 탄소 원자가 서로 벌집 형태로 결합하여 원통형을 이루고 있는 물질로서, 강철보다 10만 배 이상 높은 강도를 가진다. 탄소나노튜브는 실리콘 웨이퍼와 마찬가지로 주변 환경 조건에 따라 도체나 반도체로 변형이 용이할 뿐만 아니라, 전기 전도도가 우수하고, 길이가 증가해도 전기 저항값이 일정하며, 열전도율 또한 높아 내부 발열을 쉽게 방출해낼 수 있다. 특히, 탄소나노튜브는 자체 발광성에 의해 LCD 패널처럼 따로 백라이트를 장착할 필요가 없기 때문에 반도체 소자에 도입하는 경우 지금보다 약 만 배 이상 집적도가 높은 CPU나 메모리용 반도체 소자를 제조할 수 있다.
하지만, 종래 반도체 소자의 경우 실리콘 웨이퍼에 회로 필름을 붙여 제조하기 때문에 제조 공정이 간단한 반면, 탄소나노튜브는 이미 형성되어 있는 가느다란 선을 일정한 모양으로 배열해야 하기 때문에 지금까지 사용된 반도체 소자 제조용 프로세스나, 장치 등을 적용할 수 없다. 예컨대, 단일 탄소나노튜브를 제조하기 위해서는 반응 가스 분위기하에서 금속 촉매를 첨가하여 반응시키기 때문에 생산 단가가 높다. 아울러, 탄소나노튜브는 적절한 크기로 조절하는 것이 매우 어렵고, 금속 특성을 향상시키기 위하여 탄소나노튜브를 분리할 때 분리/정제가 어려워 최종 생성물이 오염되기 쉽다는 단점이 있다.
이에, 다양한 분야에 채용할 수 있도록 우수한 화학적, 기계적 물성을 가지면서, 간단한 방법으로 제조할 수 있는 새로운 복합 나노 물질의 개발이 절대적으로 시급한 실정이다.
그 대안으로 2004년 영국 맨체스터 대학(Manchester University)의 안드레 제임(Andre Geim) 연구 그룹은 흑연(graphite)으로부터 그라핀을 제조하는 방법을 소개하였으며, 이후 그라핀은 복합 나노 물질 분야에서 가장 많은 관심의 대상이 되고 있다.
그라핀은 흑연으로부터 6각형 벌집 모양으로 이루어진 2차원 적층 탄소 시트를 한층 또는 수 층 두께로 분리해 낸 구조물이다. 상기 시트 두께는 대략 탄소 원자 한 개에 불과한 0.3nm인 것으로 보고되고 있다.
상기 그라핀은 주어진 두께의 시트의 결정 방향성에 따라서 전기적 특성 변화가 가능하다. 따라서, 사용자가 원하는 방향으로 전기적 특성을 발현시켜 소자를 쉽게 디자인할 수 있다는 장점이 있다. 그라핀 내에서의 전자 이동속도는 약 20,000∼50,000 cm2/Vs로 구리보다 100배 빠르며, 그라핀의 내열성 및 강도는 탄소나노튜브와 유사하다.
따라서 그라핀을 반도체 소자의 채널 또는 금속 배선 제조 공정에 도입하는 경우, 응답 속도가 빠르고 전기 소모량 및 저항이 감소하여 효율성이 개선된 반도체 소자를 제조할 수 있다.
하지만, 상기 그라핀은 탄소나노튜브와 마찬가지로 생산 비용이 높을 뿐만 아니라, 넓은 면적의 고순도 시트로 제조하기가 매우 어렵다는 단점이 있다.
특허문헌 1에는 니켈 및 구리와 같은 메탈 단결정 또는 실리콘 단결정 위에 화학기상증착(CVD)법으로 카본을 증착하여 그라핀층을 형성하는 방법이 알려져 있다. 하지만, 이 방법의 경우 그라핀층이 특정 결정판 위에서만 성장하기 때문에 그 적용 범위가 한정되어 넓은 면적의 그라핀층을 형성하는 것이 매우 어렵다. 더욱이, 그라핀 특성을 확보하기 위하여 그라핀층 두께를 1nm 이하로 제조하는 경우, 전자 이동 채널의 면적이 작아 충분한 전자 이동 속도 및 전자 이동 양을 확보하기 어렵다.
특허문헌 2 및 3에는 메탈 단결정(1) 등의 기재 위에 그라핀층을 성장시켜 그라핀 코팅층을 형성하는 방법이 개시되어 있다. 하지만, 이 방법에서는 그라핀 코팅층(3)과 함께 일정 두께의 비정질 카본층(amorphous carbon)(5)이 성장한다(도 4 참조). 그 결과 최종적으로 얻어진 층은 그라핀층 보다 흑연층에 가까워 그라핀 특성을 나타내지 않는다. 따라서, 지금까지 전자 이동에 적합한 순수한 그라핀 코팅층을 얻는 것은 거의 불가능한 것으로 알려져 있다.
이에, 반도체 소자 제조에 적용할 수 있는 넓은 면적과 균일한 두께를 가지며, 전도도가 높은 그라핀 코팅층을 형성할 수 있는 방법과 이를 이용한 반도체 소자의 제조 방법이 요구된다.
특허문헌 1: 미국 특허출원 제2010/0051907호
Alfonso Reina et al, "Large Area, Few-Layer Graphene Films on Arbitrary Substrates by Chemical Vapor Deposition": Nano Letters, 2009, 9(1), pp 30-35 Xuesong Li et al, "Evolution of Graphene Growth on Ni and Cu by Carbon Isotope Labeling": Nano Lett. 2009, 9(12), pp 4268-4272
종래의 문제점들을 해결하기 위하여, 본 발명에서는 고순도의 그라핀 코팅층 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명에서는 상기 그라핀 코팅층 형성 방법을 포함하는 반도체 소자 제조 방법을 제공하는 것을 목적으로 한다.
그라핀 코팅층 형성 방법
상기 목적을 달성하기 위하여, 본 발명의 그라핀 코팅층 형성 방법은 다음과 같은 단계를 포함한다.
그라핀 옥사이드 용액을 초순수에 희석하여 기재 위에 도포하는 단계;
상기 도포된 그라핀 옥사이드 용액을 수소 가스 플라즈마 처리하여 환원하는 단계; 및
상기 환원된 그라핀 옥사이드 용액을 베이크하여 그라핀 코팅층을 형성하는 단계.
상기 본 발명의 방법에 사용되는 기재로는 ISO 구조 및 다층 금속 배선 구조를 포함하거나 포함하지 않는 실리콘 웨이퍼 또는 니켈 및 구리 등의 금속판을 이용한다.
또한, 본 발명의 방법에서는 상기 그라핀 옥사이드 용액을 초순수로 희석함으로써 그라핀 옥사이드 용액 중에 용해되어 있던 금속 잔여물이나, 염산 농도를 감소시킬 수 있다.
이때, 상기 초순수는 그라핀 옥사이드 용액 100중량부에 대하여 500중량부∼10,000중량부, 바람직하게 1,000중량부∼4,000중량부를 사용하는 것이 바람직하다. 만약, 상기 초순수의 사용량이 500중량부 미만일 경우 그라핀 옥사이드 용액의 농도가 높아 균일한 코팅 효과를 얻기 어렵고, 사용량이 10,000중량부를 초과하는 경우 코팅 두께가 얇게 형성되어 충분한 양의 전자 전달이 어렵게 된다.
상기 그라핀 옥사이드 용액 환원 공정은 상온에서 1mbar∼20mbar 압력하에서 수소(H) 플라즈마 가스를 10W∼200W 전력으로 약 5초∼300초간 주입하여 실시한다. 이때, 플라즈마 처리 전력이 10W 미만인 경우 그라핀의 탄소 결합 사이에 수소가 충분히 침투하지 못하여 환원 반응이 이루어지지 못하고, 플라즈마 처리 전력이 200W를 초과하여도 환원 반응 효과에는 큰 변화가 없어 공정 비용만 증가한다.
상기 그라핀 용액에 대한 베이크 공정은 300℃∼400℃ 하에서 5분∼50분간 수행된다.
또한, 본 발명의 방법에서 상기 그라핀 용액 도포 단계 내지 베이크 공정 단계는 1회∼10회 이상 수차례 반복 실시할 수 있다. 이러한 반복 도포 방법에 의해 얻어진 그라핀 코팅층의 총 두께는 1∼500nm, 바람직하게 20∼100nm인 것이 바람직하다.
그라핀 옥사이드 용액 제조 방법
이때, 상기 본 발명의 방법에서 사용되는 상기 그라핀 옥사이드 용액은 특허 출원 제2009-121009호(동일 출원인에 의한 2009년 12월 8일자 특허 출원)에 기재된 그라핀 옥사이드 용액 제조 방법에 의해 제조된 그라핀 옥사이드 용액을 이용하는 것이 바람직하다. 보다 구체적으로 그라핀 옥사이드 용액은 다음과 같은 단계에 의해 제조할 수 있다.
(a) 천연흑연을 산화시켜 산화흑연을 제조하는 단계;
(b) 진한 황산에 상기 산화흑연, 제1 산화제 및 제2 산화제를 첨가하여 박리된 그라핀 시트 함유 용액을 제조하는 단계;
(c) 홀을 구비한 멤브레인 컬럼에 상기 그라핀 시트 함유 용액을 투입하고 밀봉하는 단계;
(d) 상기 멤브레인 컬럼을 염화수소 수용액에 침지하여 1차 음파 처리를 실시하는 단계; 및
(e) 상기 멤브레인 컬럼을 초순수에 침지하고 2차 음파 처리를 실시하여 그라핀 옥사이드 수용액을 제조하는 단계.
상기 그라핀 수용액 제조 과정에서 (a) 천연흑연을 산화시키는 방법은
천연흑연, 제3 산화제 및 황산을 고온에서 혼합하는 단계;
상기 혼합물을 증류수로 희석하는 단계; 및
상기 혼합물로부터 반응 용액을 제거하는 단계를 포함한다.
상기 제3 산화제로는 오산화인(P2O5), 과망간산칼륨(KMnO4) 및 과산화수소수(H2O2) 등으로부터 선택되는 하나 이상의 산화제를 예로 들 수 있으며, 바람직하게는 오산화인(P2O5)을 사용한다. 상기 제3 산화제는 상기 천연흑연 전체 100중량부에 대하여 약 100중량부∼150중량부, 바람직하게 100중량부∼130중량부로 사용할 수 있다. 만약, 제3 산화제의 함량이 100중량부 미만인 경우 천연흑연의 산화 공정이 원활하게 수행되지 못하고, 제3 산화제의 함량이 150중량부를 초과하는 경우 효과 대비 비용이 증가하는 문제점이 발생한다.
상기 황산은 천연흑연의 산화 효과를 증가시키기 위하여 사용하는 것으로, 상기 천연흑연의 전체 100중량부에 대하여 약 200중량부∼600중량부, 바람직하게 약 400중량부를 사용할 수 있다.
상기 천연흑연에 대한 산화 공정은 약 80℃∼100℃, 바람직하게 약 90℃ 온도에서 수행된다.
또한, 상기 (b) 그라핀 시트 함유 용액을 제조하는 방법은 상기 산화흑연을 진한 황산에 첨가하여 제1 혼합물을 형성하는 단계;
상기 제1 혼합물을 저온에서 교반하면서 제1 산화제를 첨가하여 제2 혼합물을 형성하는 단계; 및
상기 제2 혼합물을 고온에서 교반하면서 제2 산화제를 첨가하여 제3 혼합물을 형성하는 단계를 포함한다.
상기 제1 및 제2 산화제는 산화흑연 막 사이에 침투하여 그라핀 시트를 분리시키는 역할을 수행하는 물질로서, 구체적으로 상기 제1 및 제2 산화제는 각각 독립적으로 오산화인, 과망간산칼륨 및 과산화수소수 용액으로부터 선택되는 하나 이상의 산화제를 예로 들 수 있다. 보다 구체적으로, 상기 제1 산화제는 과망간산칼륨이고, 제2 산화제는 과산화수소수 용액을 이용한다. 또한, 상기 제1 산화제는 산화흑연 전체 100중량부에 대하여 300중량부∼400중량부의 비율, 바람직하게 약 330중량부의 비율로 사용할 수 있고, 상기 제2 산화제는 산화흑연 전체 100중량부에 대하여 3,000중량부∼3,500중량부의 비율, 바람직하게 약 3,300중량부의 비율로 사용할 수 있다. 만약, 제1 산화제의 함량이 300중량부 미만이거나, 제2 산화제의 함량이 3,000중량부 미만인 경우, 산화흑연으로부터 그라핀 시트 분리 공정이 원활하게 수행되지 못한다. 또한, 제1 산화제의 함량이 400중량부를 초과하거나, 제2 산화제의 함량이 3,500중량부를 초과하는 경우 효과 대비 생산 비용이 증가한다.
또한, 상기 제2 혼합물 형성 공정은 저온, 바람직하게 0℃에서 수행되고, 상기 제3 혼합물 형성 공정은 고온, 바람직하게 50℃에서 수행된다.
또한, 상기 (c) 단계에서 사용되는 멤브레인 컬럼은 그라핀 용액을 제조할 때 생성되는 여러 가지 부산물들을 수용액으로부터 분리하기 위한 장치로서, 친수성 컬럼인 것이 바람직하다. 상기 멤브레인에 구비된 홀의 크기는 10nm∼10,000nm, 더욱 바람직하게는 100nm∼500nm, 더욱 바람직하게는 200nm인 것이 바람직하다. 만약, 멤브레인 홀 크기가 10nm 미만인 경우 부산물들이 홀 입구를 막아 분리가 어렵고, 홀 크기가 10.000nm를 초과하는 경우 부산물들과 함께 그라핀 시트 용액이 멤브레인으로부터 외부로 누출되는 문제가 있다.
이때, 상기 멤브레인 컬럼은 양쪽을 밀봉하여 염화수소 수용액에 침지되었을 때 그라핀 함유 용액이 멤브레인 컬럼 외부로 누출되지 못하도록 한다.
상기 (d) 단계의 1차 음파 처리 공정은 이온 부산물의 제거 속도를 향상시키기 위하여 수행되는 공정으로서, 멤브레인 컬럼을 염화수소 수용액에 침지한 다음 1차 음파 처리 공정을 실시함으로써 산화흑연으로부터 그라핀 시트를 박리할 때 발생하는 메탈 이온과 같은 부산물들이 그라핀 시트와 재결합되는 것을 약화시킬 수 있다. 상기 1차 음파 처리 공정은 상온에서 수차례, 바람직하게 1∼5회 반복 실시한다.
이때, 상기 염화 수용액의 농도는 약 0.5wt% 이상이 바람직하며, 보다 바람직하게는 0.5∼20wt%, 더욱 바람직하게 2∼7wt%이다. 만약, 염화수소 수용액의 농도가 약 0.5wt% 이하인 경우 부산물 결합 방지 효과가 미비하고, 염화수소 수용액 농도가 너무 높은 경우 멤브레인 컬럼이 손상된다.
또한, 상기 (e) 단계의 2차 음파 처리 공정을 수행하는 동안 그라핀 시트 함유 용액에 함유되어 있던 부산물 등이 멤브레인 컬럼에 구비된 홀을 통하여 초순수로 확산되기 때문에 멤브레인 내부에서 불순물의 농도가 낮아진다. 상기 2차 음파 처리 공정은 상온에서 수차례, 바람직하게는 1∼5회 반복 실시한다.
반도체 소자의 제조 방법
또한, 본 발명에서는 상기 그라핀 코팅층 형성 방법을 도입한 반도체 소자의 제조 방법을 제공한다. 이때, 본 발명의 그라핀 코팅층 형성 방법을 포함하는 반도체 소자의 제조 방법은 특별히 어느 하나의 방법으로 한정되지 않고, 일반적인 반도체 소자의 제조 방법을 적절히 선택하여 추가로 적용할 수 있다. 본 발명의 그라핀 코팅층 형성 방법을 도입한 반도체 소자의 제조 방법의 이해를 돕기 위하여, 도 1에 반도체 소자의 소자분리산화막을 형성하는 방법을 예를 들어 설명하고자 한다.
본 발명의 반도체 소자의 제조 방법은
기재(21) 위에 본 발명의 그라핀 코팅층 형성 방법을 이용하여 다층의 그라핀 코팅층(23)을 형성하는 단계;
상기 다층의 그라핀 코팅층(23) 위에 절연막(25)을 증착하는 단계;
상기 절연막(25) 위에 반사방지막(27) 및 감광막(29)을 형성하는 단계;
상기 감광막(29)을 패터닝하여 감광막 패턴(29-1)을 형성하는 단계;
상기 감광막 패턴(29-1)을 식각 마스크막으로 이용하여 상기 방사방지막(27) 및 절연막(25)을 식각하여 반사방지막 패턴(27-1) 및 절연막 패턴(25-1)을 형성하는 단계; 및
상기 절연막 패턴(25-1)을 식각 마스크로 이용하여 상기 그라핀 코팅층(23)을 식각하여 그라핀 패턴(23-1)을 형성하는 단계를 포함한다.
상기 방법에서 반도체 기재는 ISO 구조 및 다층 금속 배선 구조를 포함하거나 포함하지 않는 실리콘 웨이퍼 또는 니켈 및 구리 등의 금속판을 이용할 수 있다. 예컨대, 본 발명의 방법을 소자분리산화막 형성 방법에 도입하는 경우 상기 기재는 실리콘 웨이퍼가 바람직하며, 본 발명의 방법을 금속 배선을 형성하는 방법에 도입하는 경우 상기 기재는 다층 금속 배선 구조를 포함하는 실리콘 웨이퍼가 바람직하다.
또한, 본 발명의 반도체 소자의 제조 방법에서는 상기 그라핀 코팅층 형성 방법을 이용하여 다층의 그라핀 코팅층을 형성하는 단계를 수차례 반복하여 실시할 수 있다.
전술한 바와 같이, 본 발명에서는 본 발명의 코팅층 형성 방법을 제공함으로써 넓은 면적과 균일한 두께를 가지며 일정한 전자 이동 속도가 확보된 그라핀층을 형성할 수 있으며, 이러한 방법을 도입한 반도체 소자의 제조 방법에 따라서 높은 전도도를 가지는 고집적의 반도체 소자를 제조할 수 있다.
도 1은 본 발명의 구현예에 따른 그라핀 코팅층 형성 방법을 도시한 공정 개략도이다.
도 2는 상기 도 1의 방법에서 그라핀 코팅층 형성 단계를 도시한 공정 개략도이다.
도 3은 본 발명의 그라핀 코팅층 형성 방법을 도입한 반도체 소자의 제조 방법에 의해 얻어진 소자분리산화막에 대한 전자현미경(SEM) 사진이다.
도 4는 종래 화학기상증착 방법을 이용한 그라핀 코팅층 형성 방법을 도시한 공정 개략도이다.
본 발명의 반도체 소자의 제조 방법을 도 1 및 2를 참조하여 보다 구체적으로 설명하면 다음과 같다.
먼저, 실리콘 웨이퍼로 이루어진 기재(21) 상부에 본 발명의 그라핀 코팅 방법을 이용하여 그라핀 코팅층(23)을 형성한다.
이때, 상기 그라핀 코팅층은 그라핀 옥사이드 용액을 초순수에 희석시켜 기재(11) 위에 도포하고, 수소(H) 플라즈마 가스를 1mbar∼20mbar 압력하에서 10W∼200W 전력으로 약 5초∼300초간 처리하여 그라핀 옥사이드 용액을 환원시킨 다음, 베이크하여 형성한다. 이때, 그라핀 옥사이드 용액 도포 공정 내지 베이크 공정은 수차례, 예를 들면 약 1회∼약 10회 반복 실시할 수 있다. 보다 구체적으로 약 10nm 두께의 그라핀 코팅층 형성 과정을 5회 반복 실시하여 총 두께 50nm의 그라핀 코팅층(11-1. 11-2, 11-3, 11-4, 11-5)을 형성하는 것이 바람직하다(도 2 참조).
전술한 바와 같이 본 발명의 방법에 의해 적층된 그라핀 코팅층은 넓은 면적과 균일한 두께를 가짐으로써, 일정한 전자 이동 속도를 확보할 수 있다.
이어서, 상기 그라핀층(23) 상부에 절연막(25)을 증착한다.
상기 절연막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막으로 이루어진 군으로부터 선택된 하나 이상의 절연막을 들 수 있으며, 바람직하게 실리콘 산화질화막을 이용한다. 또한, 상기 절연막의 두께는 상기 그라핀층 두께 총 100에 대하여 5∼1,000 두께 비로 증착한다.
상기 절연막(25) 상부에 반사방지막(27) 및 감광막(29)을 순차적으로 형성한다.
상기 반사방지막 및 감광막은 일반적인 반도체 소자 제조 공정에 사용되는 포지티브형 또는 네거티브형 감광막이면 특별히 제한하지 않는다. 또한, 상기 감광막 패터닝 단계는 건식 리소그라피 또는 이머젼 리소그라피 공정으로 실시한다.
상기 감광막(29) 및 반사방지막(27)에 대한 노광 및 현상/식각 공정을 실시하여 감광막 패턴(29-1) 및 반사방지막 패턴(27-1)으로 이루어진 적층 패턴을 형성한다.
상기 적층 패턴을 식각 마스크로 이용하여 상기 절연막(25)을 식각하여 절연막 패턴(25-1)을 형성한다.
이때, 상기 절연막 패턴 형성을 위한 식각 공정은 CH2F4 및 C4F8 혼합 식각 가스를 사용하여 실시한다.
그 다음, 상기 절연막 패턴을 식각 마스크로 이용하여 상기 기재(21)가 노출될 때까지 그라핀 코팅층(23)을 식각하여 그라핀 패턴(23-1)을 형성한다.
이때, 상기 그라핀층 식각 공정은 산소(O2) 식각 가스를 이용하여 폴리 또는 금속층 식각 공정에 주로 사용되는 ICP(Inductively Coupled Plasma) 장비로 20∼60℃에서 인-시츄로 수행되는 건식 식각 공정으로 수행되는 것이 바람직하다.
이어서, 후속 공정으로 상기 그라핀 패턴(23-1)을 포함하는 기재(21) 전면에 화학기상증착법(CVD)을 이용하여 고밀도플라즈마(HDP) 산화막(미도시)을 증착하고, 평탄화함으로써 높은 전도도를 가지는 소자분리산화막(미도시)을 형성할 수 있다.
[실시예]
제조예 1. 그라핀 옥사이드 용액 제조 방법
800 매쉬의 99% 천연흑연(40g, (주)로엔케이 제조)을 오산화인(P2O5, Aldrich Co.)(40g)이 함유된 진한 황산(SO3 함유)(160g)에 첨가한 후, 약 95℃에서 10시간 반응시켰다. 반응 완료 후에 반응물을 냉각시킨 다음, 증류수를 첨가하여 반응물을 희석시켰다. 반응물을 여과하여 산화흑연(30g)을 얻었다.
상기 얻어진 산화흑연(30g, Aldrich Co.)을 진한 황산(1000g)에 첨가한 후, 온도를 0℃로 낮추었다. 반응 용액을 교반하면서 과망간칼륨(100g, Aldrich Co.)을 서서히 적가하였다. 적가 완료 후, 반응 용액을 50℃에서 5시간 추가 교반하면서 20% 과산화수소수 용액(1000g)을 서서히 적가하였다.
반응 완료 후, 반응 용액(200g)을 200nm 크기의 홀이 구비된 멤브레인(Sigma-Aldrich Co. 셀루로스 다이알리시스 멤브레인) 안에 투입하고 멤브레인의 양끝을 밀봉하였다. 밀봉된 멤브레인을 5% HCl 수용액(10L)이 담긴 수조에 침지한 후 교반하면서 1차 음파 처리하였다. 상기 수조 속의 HCl 수용액을 3차례 갈아주면서 음파 처리를 반복하였다. 이어서, 수조에 초순수(10L)를 넣고 멤브레인을 재침지한 다음 교반하면서 2차 음파 처리를 실시하였다. 수조 속의 초순수를 약 2차례 갈아주면서 음파 처리를 반복한 후, 멤브레인을 수조로부터 분리하여 멤브레인으로부터 순수한 그라핀 옥사이드 용액을 얻었다.
실시예 1. 그라핀 코팅층 형성 방법을 이용한 반도체 소자의 제조 방법
상기 제조예 1에서 얻어진 그라핀 옥사이드 용액(10g)을 초순수(1L)에 희석하여 스핀 코팅법으로 실리콘 웨이퍼 위에 총 10nm 두께씩 5회 반복 실시하여 형성한 다음, 수소 가스 플라즈마를 100W 전력으로 10mbar로 60초간 주입하여 그라핀 용액을 환원하였다. 400℃로 10분간 결과물을 베이크하여 약 50nm 두께의 다층 그라핀 코팅층을 형성하였다.
상기 최상층 그라핀층 상부에 실리콘 질화막(SiON)을 50nm 두께로 증착한 후, 반사방지막과 감광막을 도포하였다. 노광 장비를 이용하여 상기 감광막을 노광 한 후, 현상하여 감광막 패턴을 형성하였다.
상기 감광막 패턴을 식각 마스크로 이용하면서 CH2F4 및 C4F8 혼합 식각 가스를 사용하여 상기 실리콘 질화막은 식각하여 실리콘 질화막 패턴을 형성하였다.
실리콘 웨이퍼가 노출될 때까지 실리콘 질화막 패턴을 식각 마스크로 이용하여 산소(O2) 식각 가스를 도입한 폴리 에쳐(Poly etcher)(Lam Research사 제조, TCP-9400DFM)로 적층된 그라핀층을 식각하여 그라핀 패턴을 형성하였다.
상기 그라핀 패턴을 포함하는 실리콘 웨이퍼 전면에 CVD 법을 이용하여 HDP 산화막을 증착한 다음, 평탄화하여 20∼170 S/cm의 전기 전도도를 가지는 20um의 소자분리산화막 패턴을 형성하였다(도 3 참조).
1, 11, 21: 기재
11-1, 11-2, 11-3, 11-4, 11-5: 그라핀 시트
23: 다층의 그라핀 코팅층
23-1: 그라핀 패턴
25: 절연막
25-1: 절연막 패턴
27: 반사방지막
27-1: 반사방지막 패턴
29: 감광막
29-1: 감광막 패턴
3: 그라핀 성장층
5: 비정질 카본 성장층

Claims (15)

  1. 그라핀 옥사이드 용액을 초순수에 희석하여 기재 위에 도포하는 단계;
    상기 도포된 그라핀 옥사이드 용액을 수소 가스 플라즈마 처리하여 환원하는 단계; 및
    상기 환원된 그라핀 옥사이드 용액을 베이크하여 그라핀 코팅층을 형성하는 단계를 포함하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  2. 청구항 1에 있어서,
    상기 기재는 실리콘 웨이퍼 또는 금속 배선 구조를 포함하는 금속판인 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  3. 청구항 1에 있어서,
    상기 그라핀 옥사이드 수용액 환원 단계는 1mbar∼20mbar 압력하에서 수소(H) 플라즈마 가스를 10W∼200W 전력으로 약 5초∼300초간 주입하여 실시하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  4. 청구항 1에 있어서,
    상기 그라핀 옥사이드 용액 도포 단계 내지 베이크 단계는 1회∼10회 반복 실시하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  5. 청구항 1에 있어서,
    상기 그라핀 코팅층의 총 두께는 1nm∼500nm인 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  6. 청구항 1에 있어서,
    상기 그라핀 옥사이드 용액은
    (a) 천연흑연을 산화시켜 산화흑연을 제조하는 단계;
    (b) 진한 황산에 상기 산화흑연, 제1 산화제 및 제2 산화제를 첨가하여 박리된 그라핀 시트 함유 용액을 제조하는 단계;
    (c) 상기 그라핀 시트 함유 용액을 홀을 구비한 멤브레인 컬럼에 투입하고 밀봉하는 단계;
    (d) 상기 멤브레인 컬럼을 염화수소 수용액에 침지하여 1차 음파 처리하는 단계;
    (e) 상기 멤브레인 컬럼을 초순수에 침지하고 2차 음파 처리하여 그라핀 옥사이드 용액을 제조하는 단계를 포함하는 방법에 의해 제조되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  7. 청구항 6에 있어서,
    상기 (a) 천연흑연을 산화시키는 방법은
    천연흑연, 제3 산화제 및 황산을 고온에서 혼합하는 단계;
    상기 혼합물을 증류수로 희석하는 단계; 및
    상기 혼합물로부터 반응 용액을 제거하는 단계를 포함하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  8. 청구항 7에 있어서,
    상기 제3 산화제는 오산화인, 과망간산칼륨 및 과산화수소수로부터 선택되는 하나 이상의 산화제이며, 상기 천연흑연 전체 100중량부에 대하여 약 100중량부∼150중량부로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  9. 청구항 6에 있어서,
    상기 (b) 황산은 상기 천연흑연 전체 100중량부에 대하여 약 200중량부∼600중량부의 비율로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  10. 청구항 6에 있어서,
    상기 (b) 그라핀 시트 함유 용액을 제조하는 방법은
    상기 산화흑연을 진한 황산에 첨가하여 제1 혼합물을 형성하는 단계;
    상기 제1 혼합물을 저온에서 교반하면서 제1 산화제를 첨가하여 제2 혼합물을 형성하는 단계; 및
    상기 제2 혼합물을 고온에서 교반하면서 제2 산화제를 첨가하여 제3 혼합물을 형성하는 단계를 포함하는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  11. 청구항 10에 있어서,
    상기 제1 산화제는 오산화인, 과망간산칼륨 및 과산화수소수 용액으로부터 선택되는 하나 이상의 산화제이며, 산화흑연 전체 100중량부에 대하여 300중량부∼400중량부의 비율로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  12. 청구항 10에 있어서,
    상기 제2 산화제는 오산화인, 과망간산칼륨 및 과산화수소수 용액으로부터 선택되는 하나 이상의 산화제이며, 산화흑연 전체 100중량부에 대하여 3,000중량부∼3,500중량부의 비율로 포함되는 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  13. 청구항 6에 있어서,
    상기 (c) 단계의 멤브레인 컬럼에 구비된 홀의 크기는 10nm∼10,000nm인 것을 특징으로 하는 그라핀 코팅층 형성 방법.
  14. 기재 위에 상기 청구항 1의 방법에 의한 그라핀 코팅층을 형성하는 단계;
    상기 그라핀 코팅층 위에 절연막을 증착하는 단계;
    상기 절연막 위에 반사방지막 및 감광막을 형성하는 단계;
    상기 감광막을 패터닝하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크막으로 이용하여 상기 방사방지막 및 절연막을 식각하여 반사방지막 패턴 및 절연막 패턴을 형성하는 단계; 및
    상기 절연막 패턴을 식각 마스크로 이용하여 상기 그라핀 코팅층을 식각하여 그라핀 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 청구항 14에 있어서,
    상기 방법은 상기 그라핀 패턴 형성 단계 후에 상기 그라핀 패턴을 포함하는 기재 전면에 화학기상증착법을 이용하여 고밀도플라즈마(HDP) 산화막을 증착하는 단계; 및
    상기 고밀도플라즈마 산화막을 평탄화하여 소자분리산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020100034868A 2010-04-15 2010-04-15 그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법 KR101179711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100034868A KR101179711B1 (ko) 2010-04-15 2010-04-15 그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034868A KR101179711B1 (ko) 2010-04-15 2010-04-15 그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20110115389A true KR20110115389A (ko) 2011-10-21
KR101179711B1 KR101179711B1 (ko) 2012-09-10

Family

ID=45030063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034868A KR101179711B1 (ko) 2010-04-15 2010-04-15 그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101179711B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013184772A1 (en) * 2012-06-05 2013-12-12 Interfacial Solutions Ip, Llc Graphene coated substrates and resulting composites
US9048310B2 (en) 2012-10-29 2015-06-02 Samsung Electronics Co., Ltd. Graphene switching device having tunable barrier
US9643850B2 (en) 2012-08-16 2017-05-09 Samsung Electronics Co., Ltd. Method and apparatus for restoring properties of graphene
KR20190138189A (ko) * 2018-06-04 2019-12-12 세종대학교산학협력단 강자성 그래핀 및 이의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013184772A1 (en) * 2012-06-05 2013-12-12 Interfacial Solutions Ip, Llc Graphene coated substrates and resulting composites
US9551072B2 (en) 2012-06-05 2017-01-24 Stratasys, Inc. Graphene coated substrates and resulting composites
CN104541358B (zh) * 2012-06-05 2018-01-16 斯特拉塔西斯公司 石墨烯包覆的基材和所得的复合材料
US9643850B2 (en) 2012-08-16 2017-05-09 Samsung Electronics Co., Ltd. Method and apparatus for restoring properties of graphene
US9048310B2 (en) 2012-10-29 2015-06-02 Samsung Electronics Co., Ltd. Graphene switching device having tunable barrier
KR20190138189A (ko) * 2018-06-04 2019-12-12 세종대학교산학협력단 강자성 그래핀 및 이의 제조방법

Also Published As

Publication number Publication date
KR101179711B1 (ko) 2012-09-10

Similar Documents

Publication Publication Date Title
US8735985B2 (en) Doped graphene electronic materials
KR101262327B1 (ko) 그래핀의 롤투롤 전사 방법, 그래핀의 롤투롤 전사 장치 및 그래핀 롤
US8173095B2 (en) Method and apparatus for producing graphene oxide layers on an insulating substrate
US8278643B2 (en) Doped graphene electronic materials
Wang et al. Two-dimensional wide band-gap nitride semiconductor GaN and AlN materials: properties, fabrication and applications
CN104781305B (zh) 纳米线修饰的石墨烯及其制造和使用方法
US8563965B2 (en) Doped graphene electronic materials
KR101273695B1 (ko) 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
WO2015026181A1 (ko) 그래핀의 개질 방법 및 장치
KR101528664B1 (ko) 저압 화학기상증착방법을 이용한 단일층의 육방정계 질화붕소의 제조방법
KR101179711B1 (ko) 그라핀 코팅층 형성방법 및 상기 방법을 포함하는 반도체 소자의 제조방법
KR101294223B1 (ko) 대면적 그래핀 필름의 제조방법
Xu et al. Anisotropic ultrahigh hole mobility in two-dimensional penta-SiC 2 by strain-engineering: Electronic structure and chemical bonding analysis
KR20140075971A (ko) 그래핀-나노입자 구조체 및 이의 제조방법.
Wu et al. Direct fabrication of carbon nanotube-graphene hybrid films by a blown bubble method
US20150118491A1 (en) Hollow graphene nanoparticle and method for manufacturing the same
CN106191804A (zh) 一种磁性石墨烯纳米带/石墨烯复合薄膜的制备方法
JP5671896B2 (ja) 半導体装置及びその製造方法
Shin et al. Phosphorus doped graphene by inductively coupled plasma and triphenylphosphine treatments
KR102413334B1 (ko) 팽창성 흑연(expandable graphite)을 사용한 전도성 박막의 제조방법
KR101507065B1 (ko) 높은 분산 안정성을 지니는 부분적으로 환원된 그래핀 용액 및 이를 이용하여 제조된 코팅잉크
US20110186807A1 (en) Doped graphene electronic materials
KR101583045B1 (ko) 그라핀 필름 및 그라핀 파우더의 제조 방법과 이로부터 제조된 그라핀 필름 및 파우더
CN114604865B (zh) 石墨烯纳米带复合结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 7