KR20110101195A - 반도체 장치 제조 동안의 주문형 금속화 패턴 - Google Patents
반도체 장치 제조 동안의 주문형 금속화 패턴 Download PDFInfo
- Publication number
- KR20110101195A KR20110101195A KR1020117015855A KR20117015855A KR20110101195A KR 20110101195 A KR20110101195 A KR 20110101195A KR 1020117015855 A KR1020117015855 A KR 1020117015855A KR 20117015855 A KR20117015855 A KR 20117015855A KR 20110101195 A KR20110101195 A KR 20110101195A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- image data
- depositing
- polycrystalline semiconductor
- metallization
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000001465 metallisation Methods 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000004364 calculation method Methods 0.000 claims description 18
- 238000005457 optimization Methods 0.000 claims description 12
- 238000007689 inspection Methods 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 5
- 230000000704 physical effect Effects 0.000 claims description 3
- 238000013507 mapping Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 16
- 230000008021 deposition Effects 0.000 description 15
- 230000015654 memory Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 238000005424 photoluminescence Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000013481 data capture Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- HVMJUDPAXRRVQO-UHFFFAOYSA-N copper indium Chemical compound [Cu].[In] HVMJUDPAXRRVQO-UHFFFAOYSA-N 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012921 fluorescence analysis Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011897 real-time detection Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229940082569 selenite Drugs 0.000 description 1
- MCAHWIHFGHIESP-UHFFFAOYSA-L selenite(2-) Chemical compound [O-][Se]([O-])=O MCAHWIHFGHIESP-UHFFFAOYSA-L 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002792 vascular Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명의 실시예들은 다결정 반도체 기판상에 물질을 증착시키는 시스템 및 방법에 대한 것이다. 상기 방법은 다결정 반도체 기판의 특성들을 탐지하는 단계, 상기 기판의 특성들에 기초하여 배선들의 주문형 패턴의 화상 데이터를 생성하는 단계, 그리고 물질을 하나 또는 그 이상의 노즐들로부터 상기 기판상에 상기 주문형 패턴의 상기 화상 데이터에 따라 증착시키는 단계를 포함할 수 있다. 상기 특성들은 상기 기판의 그레인 경계들 및 상기 기판의 시트 저항에 있어서의 공간 변동들 및/또는 소수 캐리어 수명을 포함할 수 있다.
Description
반도체 장치 제조 동안의 주문형 금속화 패턴
광전지의 태양 전지 분야에서, 목표는 대부분 ,가능한 한 낮은 가격으로 주어진 전력 출력을 전달하는 것이다. 이러한 목적은 높은 효율 및 최소 생산 비용 모두를 요구한다. 원료 물질이 비용의 대부분을 차지할 수 있으므로, 가능한 한, 고-순도의 단-결정 실리콘보다는 다-결정 실리콘을 사용하는 것이 바람직하다. 다-결정 실리콘을 사용하는 것의 단점은, 그러나, 그것이 많은 효율-저하 결점들과 기판의 다양한 전기적 및 물리적 특성들의 내재적 불-균일성을 함유한다는 것이다.
반도체 장치, 이를 테면 광전지들은, 현재 비-주문형 공정들에 의하여 상업적으로 제조되는데, 이것은 복잡하고, 시간 소모적이며, 비싸고 주문형 제조에 적합하지 않다. 특히, 태양 전지들의 전방 표면(햇빛을 받는 표면)들 상에 금속화 그리드의 증착 공정들은 단일 금속화 패턴에 기초하는데 이는 각각의 다-결정 기판의 고유의 특성들을 고려하지 않은 것이다.
예를 들면, 다-결정 기판 내의 시트 저항값들은 기판의 상이한 영역들에서 다를 수 있다. 이 기술분야에는 시트 저항이 상대적으로 높은 값들인 경우, 금속화 그리드의 핑거들(fingers) 사이의 간격이, 시트 저항의 값이 낮은 경우에 비하여, 더 작아야 한다는 것이 알려져 있다. 따라서, 시트 저항의 평균값에 기초하여 디자인된 다-결정 기판을 위한 금속화 그리드는 효율적이지 않을 것이며 전류 손실을 야기할 것이다.
각각의 다-결정 기판의 고유한 특성들이 고려될 수 있는 주문형 반도체 장치의 생산을 위한 비용-효율적인 방법이 절실히 요구된다.
본 발명으로 여겨지는 대상은 본 명세서의 종결 부분에서 특별히 지적되고 명백히 청구된다.
본 발명은, 그러나, 구성 및 작동 방법, 대상, 특징들 및 이들의 장점에 대하여, 이하의 발명의 상세한 설명을 참조하여 다음의 도면들과 함께 읽을 때 가장 잘 이해될 것이다.
도 1은 본원 발명의 일부 실시예들에 따른 반도체 장치의 제조 동안에 주문형 금속화 패턴을 제조하기 위한 증착 시스템의 고도의 블록다이어그램이며;
도 2는 본 발명의 실시예들에 따른 반도체 장치의 제조 동안에 주문형 패턴들로 물질들을 증착하기 위한 방법의 흐름도이며;
도 3은 본 발명의 실시예들을 입증하는데 도움이 되는 다결정 반도체 표면의 그레인 경계들을 보여주는 예시도의 도해이며;
도 4는 본 발명의 실시예들에 따른 다결정 반도체 표면상의 예시적인 주문형 금속화 패턴의 도해이며; 그리고
도 5A 및 5B는 본 발명의 실시예들에 따른 다결정 반도체 표면상의 예시적 주문형 금속화 패턴을 생성하는 방법을 도해한다.
도해의 단순성과 명료성을 위하여, 도면들에 나타난 요소들은 반드시 정확하게 또는 비율에 맞게 도시된 것은 아니라는 점이 이해될 것이다. 예를 들면, 일부 요소들의 치수들은 명료성을 위하여 다른 요소들에 비하여 과장되었을 수 있다. 나아가, 적절하다고 고려된 경우, 참조 번호들은 대응되거나 또는 유사한 요소들을 지시하기 위하여 도면들 중에서 반복될 수 있다. 또한, 도면에 묘사된 일부 블록들은 단일의 기능으로 조합될 수 있다.
도 2는 본 발명의 실시예들에 따른 반도체 장치의 제조 동안에 주문형 패턴들로 물질들을 증착하기 위한 방법의 흐름도이며;
도 3은 본 발명의 실시예들을 입증하는데 도움이 되는 다결정 반도체 표면의 그레인 경계들을 보여주는 예시도의 도해이며;
도 4는 본 발명의 실시예들에 따른 다결정 반도체 표면상의 예시적인 주문형 금속화 패턴의 도해이며; 그리고
도 5A 및 5B는 본 발명의 실시예들에 따른 다결정 반도체 표면상의 예시적 주문형 금속화 패턴을 생성하는 방법을 도해한다.
도해의 단순성과 명료성을 위하여, 도면들에 나타난 요소들은 반드시 정확하게 또는 비율에 맞게 도시된 것은 아니라는 점이 이해될 것이다. 예를 들면, 일부 요소들의 치수들은 명료성을 위하여 다른 요소들에 비하여 과장되었을 수 있다. 나아가, 적절하다고 고려된 경우, 참조 번호들은 대응되거나 또는 유사한 요소들을 지시하기 위하여 도면들 중에서 반복될 수 있다. 또한, 도면에 묘사된 일부 블록들은 단일의 기능으로 조합될 수 있다.
[본 발명의 실시예들의 상세한 설명]
이하의 상세한 설명에서, 수많은 특정한 세부 사항들이 본 발명의 충분한 이해를 돕기 위하여 설정된다. 그러나, 본원 발명이 이들 특정의 세부사항들 없이도 실시될 수 있다는 것을 이 분야의 통상의 기술자들은 이해할 것이다. 다른 한편, 본원 발명을 난해하게 하지 않기 위하여, 잘 알려진 방법들, 절차들, 요소들 및 회로들은 상세히 기재되지 않는다.
본 발명의 실시예들은, 기판의 다양한 특성들의 불-균일성의 맵핑(mapping) 및 실시간 온라인 확인에 기초한 기판상의 주문형 물질 증착을 위한 방법 및 시스템에 관련된다. 본 발명의 예시적 실시예들은 주문형 금속화 패턴에 따른 반도체 장치의 제조 동안에 다중-결정 반도체 기판 또는 박막의 표면상에 금속화 그리드를 적용하기 위한 방법에 관련된다. 예를 들면, 상기 방법은, 광전지 (태양 전지)의 전방 표면으로서 사용되는 다중-결정 반도체 기판상에 금속화 그리드를 적용하기 위하여 사용될 수 있다. 금속화 패턴은 통상적으로 전기적 접점들을 생성하기 위하여 태양전지의 전방 표면(햇빛을 받는 표면)에 적용된다. 본 발명의 다른 실시예들에 따르면, 이 방법은 반도체 장치, 이를 테면 박막 트랜지스터 내의 다-결정 반도체로 만든 박막에 금속화 그리드를 적용하기 위하여 사용될 수 있다.
이 분야의 통상의 기술자들은, 본 발명의 실시예들은, 이러한 점에 제한되지 않으며, 주문형 금속화 패턴에 따른 금속화 적용 방법은 다른 용도들에도 적용될 수 있음을 이해할 것이다. 나아가, 이 분야의 통상의 기술자들은, 본 발명의 실시예들은 마찬가지로 비-금속성 물질들의 증착에도 적용될 수 있음을 이해할 것이다. 설명의 용이성과 명확성을 위하여, 본 발명의 실시예들은 주로 광전지의 전방 측면상의 금속화 네트워트의 주문형 금속화 패턴과 관련하여 설명된다.
여기서 지시되는 "기판" 이라는 용어는, 다결정 반도체들을 포함하는 증착된 박막 및 다중-결정 반도체 기판 모두를 포함한다. 반도체 기판은 예를 들면, 실리콘 (Si), 갈륨 비소 (GaAs) 및 구리 인듐 갈륨 셀레나이트 (CIGS) 그리고 다른 반도체 물질들을 포함할 수 있다.
본 방법은 드랍-온-디멘드 (drop-on-demand) 증착 시스템 이를 테면 잉크젯 프린터를 사용하여 광전지들의 대량 생산에 적용될 수 있다. 본 발명의 예시적인 일 실시예에 따르면, 이 증착 시스템은 국제 특허 출원 제PCT/IL2007/001468호에 기재된 바와 같은 잉크젯 시스템일 수 있으며, 상기 출원은 본 명세서에 참고자료로서 편입된다. 이 분야의 통상의 기술자에게는, 그러나, 본 발명의 실시예들이 그러한 사항에 제한되지 않으며 증착 시스템은 여하한 다른 잉크젯 프린팅 시스템, 에어로졸 젯(aerosol jetting) 시스템들 또는 디스펜서들(dispensers)을 포함할 수 있음이 명백할 것이다.
본 방법은 실시간으로 기판의 고유한 특성들을 확인하고, 적어도 고유한 특성들에 기초하여 주문형 패턴을 디자인하며, 그리고 주문형 패턴에 따라 금속화 그리드를 증착하는 단계를 포함할 수 있다. 주문형 패턴은, 기판의 하나 또는 그 이상의 고유한 특성들 및 특히, 기판 내의 불-균일성 또는 그러한 특성들을 고려한 최적화 계산에 기초할 수 있다. 주문형 패턴은, 다음의 특성들의 비-한정적(non-exhaustive) 목록 중 하나 이상에 기초하여 결정될 수 있다.: 기판의 그레인 경계들의 위치, 기판의 시트 저항의 불-균일성, 장치의 소수 캐리어 수명 맵, 기판의 크기 및 형태 그리고 생산 비용.
다-결정 반도체 기판은, 물질의 다-결정 성질에 기인한 그리고 물질 내의 불순물들에 기인한, 내재적인 불균질 특성들을 보유할 수 있다. 다-결정 반도체 기판의 그레인 경계들은 증진 재결합(enhanced recombination) 영역들이다. 이 현상은 이들 영역들에서 원치 않는 전류 손실 및 가열에 조력하며, 이는 장치의 효율 저감을 초래한다. 추가적으로, 제조 공정들은 기판 내의 불균질성 또는 공간 변동들의 추가적 특성들, 이를 테면, 전기적 및/또는 물리적 성질들의 불-균일성,을 생성할 수 있다. 예를 들면, 기판 내에 불-균일 이온 확산 패턴을 일으키는, 이온 확산 공정은 기판의 상이한 영역들에서 불-균일 접합 깊이(junction depth)값들 및/또는 시트 저항값들을 초래할 수 있다. 가공 동안의 온도의 변화 또한 기판의 다양한 특성들의 불균질성을 일으킬 수 있다.
본 발명의 실시예들에 따르면, 다-결정 반도체 기판의 고유한 불균질 특성들의 확인에 기초한, 실시간의, 주문형 패턴의 생성이 가능한 증착 시스템이 제공된다. 이하에서는 도 1을 참조하는데, 이는 본원 발명의 실시예들에 따른 예시적인 증착 시스템 (100)을 도표적으로 도시한다. 본 발명의 일부 실증적인 실시예들에서, 상기 시스템 (100)은 증착 유닛 또는 장치 (120), 프로세싱 또는 제어 장치 (130) 그리고 하나 또는 그 이상의 검사 또는 측정 장치들, 집합적으로 검사 시스템 (140)으로 지시됨, 을 포함할 수 있다. 증착 유닛 (120)은 잉크젯 프린팅 시스템 또는 여타 다른 드랍-온-디멘드 (drop-on-demand) 프린팅 시스템 일 수 있다. 예시적인 잉크젯 프린팅 시스템은 각각의 하나 또는 그 이상의 노즐들, 이를 통하여 증착 물질 이를 테면 전도성 잉크가 기판 상에 분사될 수 있음, 을 갖는 하나 또는 그 이상의 프린팅 헤드들을 포함할 수 있다. 증착 유닛 (120)은 국제 특허 출원 제PCT/IL2007/001468호에 기재된 바와 같은 잉크젯 시스템일 수 있다. 이 분야의 통상의 기술자가 이해하는 바와 같이, 검사 장치들은 스탠드 얼론(stand-alone) 장치들이거나 또는 하나의 시스템으로 조합될 수 있다.
측정 또는 검사 시스템 (140)은, 적어도 기판의 정확한 형태 및 크기의 결정 및 기판의 그레인 경계들의 맵핑 목적을 위하여, 기판의 화상 데이터를 캡쳐하기 위한, 광학 탐지기 (150), 이를 테면 카메라를 포함할 수 있다. 이 분야의 통상의 기술자들은, 본 발명의 실시예들은 단일 결정 기판상의 프린팅에 적용될 수 있으며, 이 경우 그레인 경계들의 맵핑 기능 작용은 관련되지 않는다는 것을 이해할 것이다.
검사 시스템 (140)은 기판 내의 에미터(emitter) 시트 저항을 매핑하기 위하여 시트 저항 맵핑 유닛 (160)을 더 포함할 수 있다. 시트 저항 맵핑 유닛 (160)은 여하한 적절한 방법, 이를 테면 예를 들면, 예컨대, 네덜란드의 SunLab B. V of Petten사에 의하여 Sherescan이라는 상표로 판매되는 맵핑 유닛을 사용하는 4점 주사 탐침(4-point scanning probe)을 수행하여, 에미터 시트 저항의 측정들을 수행할 수 있다. 이 분야의 통상의 기술자는, 본 발명의 실시예들이 그러한 장치를 사용하는데 제한되지 않고 다른 여타 시트 저항 맵핑 유닛도 마찬가지로 적용될 수 있음을 이해할 것이다. 본 발명의 실시예들에 따르면, 시트 저항 맵핑 데이터는 여하한 비-접촉, 비-파괴 측정 방법을 사용하여, 예를 들면, 헝가리, 부다페스트의 SemiLab co.사에 의하여 판매되는 제품들을 사용하여, 수집될 수 있다.
검사 시스템 (140)은 추가적으로 또는 시트 저항 맵핑 유닛 (160)에 대안적으로, 광전지의 벌크에서 소수 캐리어 수명을 매핑하기 위하여 소수 캐리어 수명 맵핑 유닛 (170)을 더 포함할 수 있다. 소수 캐리어 수명 맵핑 유닛 (170)은, 여하한 적절한 방법을 사용하여, 이를테면 CDI (carrier density imaging), LBIC (light beam inducted current), 형광분석 (photoluminescence), 시간분해능 광발광 특성 분석(time resolved photoluminescence characterization) 및 여타 방법들을 사용하여 소수 캐리어의 수명의 측정들을 수행할 수 있다.
프로세싱 또는 제어 유닛 (110)은, 검사 시스템 (140)으로부터 데이터를 수용하기 위하여 그리고 수용한 데이터에 기초하여 전도성 그리드 배선들의 주문형 패턴을 생성하기 위하여 프로세서 (130)를 포함할 수 있다. 프로세싱 유닛은 본 명세서에 기재된 방법들을 수행할 수 있다. 제어 유닛 (110)은 사용자 인터페이스 (105), 메모리 (125) 그리고 프로세서 (130)를 포함한다. 제어 유닛은 일반 목적의 마이크로컴퓨터에 장착될 수 있다. 비록 제어 유닛은 본 명세서에서 스탠드 어론(standalone) 시스템을 나타내지만, 그에 제한되는 것은 아니며, 대신 네트워크를 통하여 (도시되지 않음) 다른 컴퓨터 시스템들 (도시되지 않음)에 연결될 수 있다. 제어 유닛 (110)은 저장 매체, 이를 테면, 실시간 주문형 패턴의 생성으로부터 최적화 알고리즘들을 포함하는 지시들이 저장되어 있는 메모리 (125)를 포함할 수 있다. 메모리 (125)의 장착은 랜덤 액세스 메모리 (RAM), 하드 드라이브 및 읽기 전용 메모리 (ROM)를 포함할 수 있다. 사용자 인터페이스 (705)는, 사용자가 정보를 통신하고 프로세서 (710)로 선택들을 명령할 수 있도록 하기 위하여, 입력 장치, 이를 테면 키보드 또는 음성 인식 보조시스템을 포함할 수 있다. 사용자 인터페이스 (105)는 하나 또는 그 이상의 출력 장치들 이를 테면 디스플레이 또는 프린터, 그리고 하나 또는 그 이상의 입력 장치들 이를 테면 키보드, 마우스, 트랙-볼(track-ball), 또는 조이 스틱(joy stick)을 포함할 수 있다. 제어 유닛 (110)은 증착 유닛 (120) 및 증착 공정을 더욱더 제어할 수 있다.
이하에서는 도 2를 참고하며, 이는 본 발명의 실시예들에 따른 반도체 장치의 제조 동안 주문형 패턴들로 물질들의 증착을 위한 방법의 흐름도이다. 일부 실시예들에 따르면, 금속화 그리드 또는 금속화 네트워크는 일반적으로 그레인 경계들 위치들을 따를 수 있는데, 여기서, 만일 필요하다면, 예를 들면 보다 높은 에미터 시트 저항적으로 및/또는 짧은 소수 캐리어 수명을 나타내는 영역들에서, 추가적인 금속 배선들이 각각의 단-결정 내에 증착될 수 있다.
예시적인 본 발명의 실시예들에 따르면, 도 2의 박스 (210)에 도시된 바와 같이, 본 방법은 실시간으로 기판의 고유한 특성들을 확인하고 맵핑하는 단계를 포함할 수 있다. 기판의 고유한 특성들을 확인하는 단계는, 예를 들면, 기판의 정확한 형태 및 크기를 결정하는 단계 및 기판의 그레인 경계들을 맵핑하는 단계(박스 210A), 기판의 시트 저항에 있어서의 차이들을 측정하고 맵핑하는 단계 (박스 210B), 그리고 기판 내의 소수 전하 캐리어들의 수명에 있어서의 차이들을 측정하고 맵핑하는 단계 (박스 210C)를 포함할 수 있다.
다결정 그레인 경계들의 확인을 위한 다수의 비-파괴 측정 방법들이 있다. 본 발명의 실시예들에 따르면, 기판의 그레인 경계들의 맵핑은 광학 센서, 이를 테면 고 해상도 카메라를 사용하여 수행될 수 있다. 화상 데이터를 캡쳐 하기 전에, 조명의 환경 조건들이, 제어 다양한 파라미터들, 이를 테면 측면 조명을 사용할 것인지 여부, 빛의 편광, 차등간섭 대비(Differential Interference Contrast) 및 이와 유사한 것 등,이 다양한 파라미터들의 제어에 의하여 최적의 화상을 얻기 위하여 조정될 수 있다. 화상 데이터는, 반도체 장치의 제조 공정 동안에 실시간으로 캡쳐될 수 있다. 박막들이 아닌 다-결정 기판들로 만들어진 광전지들의 경우, 데이터 캡쳐 공정은 코팅 전에 원형(bare) 기판상에 수행될 수 있다. 박-막 광전지들의 경우, 다-결정 물질로 만든 박막이 기판상에 증착될 수 있으며, 데이터 캡쳐 공정은, 다른 박막들의 추가적 증착, 이를 테면 다결정 반도체의 표면상에 통상적으로 적용되는 무-반사 코팅(anti-reflective coating),의 전이나 또는 후의 어느 한 경우에 수행될 수 있다.
기판 크기의 확인 및 그레인 경계들의 맵핑은, 화상 프로세싱 알고리즘들, 이를 테면 예를 들면, 가장자리(edge) 탐지, 배선 탐지, 텍스쳐 분석 및 다른 것들,을 사용하는 단계를 포함할 수 있다. 예를 들면, 프로세싱 유닛 (110)은, 유닛 (150)으로부터 화상 데이터를 수용할 수 있으며 데이터를, 그레인 경계 맵핑 데이터를 얻기 위하여 프로세스 할 수 있다. 화상 프로세싱 알고리즘들은 프로세싱 유닛 (110)의 메모리 (125)에, 또는 대안적으로 검사 시스템 (140) 내의 다른 프로세싱 유닛 또는 다른 외부의 프로세싱 유닛 내에, 저장될 수 있다. 화상 프로세싱은 필요한 해상도에서 기판(웨이퍼)를 위한 그레인 경계들의 맵을 생성할 수 있다. 맵은 프로세싱 유닛 (110)의 메모리 (125)에 저장될 수 있으며 주문형 패턴의 계산을 위한 입력으로서 사용될 수 있다.
도 3은, 본 발명의 실시예들의 실증에 도움이 되는 다결정 반도체 표면의 그레인 경계들을 보여주는 예시적인 맵의 도해이다. 도시된 바와 같이, 예시적인 기판 (300)은 기판 내에 무작위로 배치된 다양한 크기의 그레인들을 포함한다. 예를 들면, 그레인 (310)은 그레인 (320)에 비하여 대략 10배 작은 영역을 갖는다.
도 2로 돌아가서, 기판의 고유한 특성들을 확인하는 것은, 예를 들면, 기판의 시트 저항의 분포의 맵을 생성하는 것을 포함할 수 있다. (박스 210B). 시트 저항의 측정 및 맵핑은, 여하한 적절한 방법 이를 테면 4-지점 주사 방법에 의하여 수행될 수 있다. 본 발명의 실시예들에 따르면, 맵핑 방법은, 전기용량(capacitive) 탐침으로 측정하는 것, 멤돌이 전류(eddy currents)를 측정하는 것 또는 광-유도 광발전 측정(light-induced photovoltaic measurement)을 포함할 수 있다. 시트 저항 맵은 프로세싱 유닛 (110)의 메모리 (125)에 저장될 수 있으며 주문형 패턴의 계산을 위하여 입력으로서 사용될 수 있다.
본 발명의 실시예들에 따르면, 기판의 고유한 특성들을 확인하는 것은, 예를 들면, 기판 내의 소수 캐리어 수명의 분포를 맵핑하는 것(박스 210C)을 포함할 수 있다. 소수 캐리어 수명의 측정은, CDI (캐리어 밀도 화상화), LBIC (광선속 유도 전류), 형광분석 (photoluminescence), 시간분해능 광발광 특성 분석(time resolved photoluminescence characterization)을 포함하며, 이에 제한되지 않는, 여하한 적절한 방법에 의하여 수행될 수 있다. 소수 캐리어 수명 맵은, 프로세싱 유닛 (110)의 메모리 (125)에 저장될 수 있으며, 주문형 패턴의 계산을 위한 입력으로서 사용될 수 있다.
본 발명의 실시예들에 따르면, 본원의 방법은 적어도 하나 이상의 확인된 기판의 고유한 특성들, 이를 테면 웨이퍼의 크기, 그레인 경계들, 시트 저항 및/또는 소수 캐리어 수명,에 기초하여 주문형 패턴을 디자인하는 것을 포함할 수 있다. (박스 220) 프로세서 (130)는, 유닛들 (150,160 및 170)로부터 수여된 적어도 하나 이상의 정보에 기초한, 태양 전지 효율의 증가 및 전류 손실들을 최소화할 수 있는 최적의 주문형 금속화 패턴을 결정하기 위한 최적화 계산을 수행할 수 있다. 예를 들면, 필요한 주문형 패턴은, 미리 결정된 필요한 제약들과 함께 계산될 수 있다. 일부 실시예들에 따르면, 그러한 제한들은 금속화 배선들로 덮인 총 면적 및 추가적으로 또는 대안적으로 금속화 그리드의 총 길이가 필요한 값들을 초과하지 않을 것일 수 있다.
최적화 계산은, 광전지의 광-전류 수집 성능에 관하여 최적화된, 광전지 내의 금속화 배선들의 패턴을 결정할 수 있다.
최적화 계산은 추가적 정보, 이를 테면 예를 들면, 금속화에 의한 상대적 피복율(coverage) (음영 영역)에 기초할 수 있다. 본 발명의 실시예들에 따르면, 최적화 알고리즘은 다-결정 태양 전지의 전방 표면의 금속화 네트워크 및 나아가 그러한 금속화 네트워크에서의 전류 유동을 모델링 할 수 있다. 이후, 최적화 알고리즘은 태양 전지에서 전류 손실들 및 열 소실을 계산할 수 있다. 최적화 계산은 하나 또는 그 이상의 제약들, 예를 들면 비용적 요소들과 관련됨, 을 포함할 수 있다. 그러한 제약의 일례는 증착되는 물질의 용량이다. 이 알고리즘은 증착될 물질의 주어진 일정 용량에서 태양 전지 효율 면에서 최적의 금속화 패턴을 계산할 수 있다. 이 알고리즘은 나아가 금속화 그리드로서 사용되는 물질의 용량의 증가에 따른 효율의 증가 전망을 계산할 수 있다. 이 계획은 제조업자가 웨이퍼 또는 장치당 실시간으로 주문형 비용-편익 최적 조건을 결정할 수 있도록 할 수 있다. 본 발명의 실시예들에 따르면, 금속화 패턴은 웨이퍼의 정확한 크기에 따라 맞춤화될 수 있고 웨이퍼의 실제 크기에 따라 감소 또는 확장되도록 생산할 수 있다.
이 계산은, 도 3에 도시된 바와 같은, 그레인 경계들에 주재하는 배선의 패턴들로 시작하는 반복적 계산일 수 있다. 그레인 경계들과 금속화 그리드를 상관시키는 동기는 태양 전지들의 효율을 증가시키고자 하는 의도로부터 도출된다. 이것은, 무작위 형태의 작은 단-결정 태양 전지들을, 다-결정 반도체 내의 그레인들의 크기와 형태들의 무작위성에 따라 효과적으로 조립하는 것으로 보일 수 있다. 효율은 감소할 수 있지만, 그러나 만약, 작은 영역을 갖는 그레인은, 요구되는 한계(threshold)보다 작음, 금속화 배선에 의하여 둘러싸일 수 있다. 따라서, 작은 그레인, 요구되는 한계(threshold)보다 작음,은 도 5A 및 5B에 도시된 바와 같이 예를 들면 다른 작은 인접 그레인과 단일 영역으로 통합될 수 있으며, 그리고 추가적 평행 금속화 배선들이, 도 4에 도시된 바와 같은 둘러싸인 영역들의 적어도 일부 내의 패턴에 추가될 수 있다.
주문형 패턴은 금속화 배선 결정, 각각은 단-결정을 정의함, 에 의하여 둘러싸인 영역들의 적어도 일부 내에 평행 금속화 배선들을 포함할 수 있다. 상이한 영역들에서 배선들 사이의 간격은 서로 다를 수 있다. 도 4는, 금속화 배선들 사이에 상이한 간격으로 패턴화된 두 영역들을 보여주는, 본 발명의 실시예들에 따른 다결정 반도체 표면상의 예시적인 주문형 금속화 패턴의 도해이다. 도시된 바와 같이, 예시적인 기판 (400)은 기판 내에 무작위로 배치된 다양한 크기의 그레인들을 포함한다. 예를 들면, 본 명세서에 상세히 설명된 검사 방법들에 기초하여, 영역 (410)가 영역 (420)보다 더 높은 에미터 시트 저항률(resistivity)에 대응하는 것으로 결정되었다. 따라서, 영역 (410) 내의 금속화 배선들은 보다 조밀하도록 디자인 되며, 즉 각각의 배선 사이에 더 작은 거리를 가지며, 영역 (420) 내의 배선들은 인접 배선들간의 거리가 더 넓다. 나아가, 예시적인 기판 (400)은, 재결합을 통한 과도한 전류 누설(leakage)을 최소화하도록, 소수 전하 캐리어들의 짧은 수명이 확인된 특정 영역들 상에는 부가되지 않을 수 있도록 맞춤화될 수 있다. 다른 추가적 또는 대안적 고려들이 주문형 패턴을 결정할 때 고려될 수 있다.
도 5 A 및 5B는 본 발명의 실시예들에 따른 다결정 반도체 표면상의 예시적인 주문형 금속화 패턴을 생성하는 방법을 실증하는 통합된 영역들을 갖는 예시적인 금속화 그리드의 도해들이다. 도시된 바와 같이, 예시적인 기판 (500)은 기판 내에 무작위로 배치된 다양한 크기들의 그레인들을 포함한다. 예를 들면, 그레인 (510)의 크기는 한계 크기 (영역)보다 큰 반면 그레인 (520 및 530) 모두의 크기는 한계 크기보다 작다. 본 발명의 실시예들에 따르면, 그레인들 (520 및 530)은 하나의 영역 (540)으로 통합되며, 이는 한계 크기보다 크다. 통합 공정은 금속화 네트워크가 한계 영역보다 작은 여하한 영역들을 함유하지 않을 때까지 반복적으로(in iterations) 수행될 수 있다.
본 발명의 실시예들에 따르면, 반복적 절차는 기판상에 증착될 전도성 물질의 용량의 제약에 따라 가공될 수 있다. 전도성 물질의 요구되는 소기의 용량에 기초하여, 프로세서는 어느 작은 그레인이 금속화 네트워트 내에 남아있고 어느 그레인들이 통합될 것인지 선택할 수 있다. 예를 들면, 이 절차는 전도성 물질의 용량에 기초하여 (배선의 폭 및 높이를 고려하여) 필요한 네트워크의 총 길이 (L0)를 계산하는 것으로 시작될 수 있다. 주어진 반복 절차에서 네트워크의 계산된 길이 (L)는 총 필요한 길이 (L0)에 비교된다. 만약 필요한 총 길이(L0)가 계산된 길이 (L)보다 작으면, 네크워크에서 가장 작은 그레인들이 그들의 최근접 및 최소 인접한 것들과 통합되고 새로운 길이가 다시 계산된다. 차후의 반복절차들에서, 이 절차는 계속되고 총 필요한 길이 (L0)를 새로운 계산된 길이 (L)와 비교한다. 이 절차는 총 필요 길이 (L0)가 금속화 네트워크의 계산된 길이와 동일하거나 또는 더 클 때까지 반복될 수 있다.
본 발명의 대안적 실시예들에 따르면, 물질의 총 용량을 계산에 대한 제약으로 하는 대신, 계산의 기초는 증착될 물질의 비용을 광전지의 변환 효율과 비교하는 것이다. 광전지의 광-전류 수집 효율은, 시트 저항 및 소수 전하 캐리어 수명의 측정된 파라미터들에 기초하여, 주어진 금속화 네트워크에 대하여 계산될 수 있다.
본 발명의 실시예들에 따르면, 도 2의 박스 (230)에 지시된 바와 같이, 이 방법은 주문형 패턴에 따라 검사된 반도체 기판상에 금속화 그리드를 형성하도록 전도성 물질을 증착하는 단계를 포함할 수 있다. 예를 들면, 금속화 배선들의 최적화된 패턴은 가변 높이 및 폭을 갖는 배선들을 포함할 수 있다. 배선들의 각각의 높이 및/또는 폭은 배선에 의하여 운반되도록 전류에 따라 디자인될 수 있다. 금속화 그리드는 광전지의 음영 영역들을 증가시키지 않고 금속 배선의 저항을 최소화하도록 디자인될 수 있다. 배선들은 여러 층들로 증착되도록 디자인될 수 있으며 층들의 수는 필요한 높이에 따라 결정될 수 있다. 배선의 형태는 테이퍼되거나(tapered) 또는 쐐기-형(wedge-like) 단면을 갖도록 디자인될 수 있다. 배선들의 테이퍼된 단면은 웨이퍼의 쉐이딩(shading)을 최소화할 수 있다. 그러한 배선들은 태양 전지의 효율을 증가시킬 수 있는데, 이는 태양으로부터 차단되어 있는 쉐이딩 영역이 감소되기 때문이다.
금속 배선들은, 표준의 더 넓고 "더 짧은(shorter)" 접촉점들과 동일한 전류 용량을 전달할 수 있는 보다 얇고 보다 높은 접촉 배선을 생성하기 위하여 멀티-패스(multi-pass) 프린팅을 할 수 있는, 프린팅 시스템에 의하여 인쇄될 수 있다. 그러한 배선들은 태양 전지의 효율을 증가시킬 수 있는데, 이는 태양으로부터 차단되어 있는 쉐이딩 영역이 감소되기 때문이다.
예시적인 본 발명의 실시예들에 따르면, 전류를 수집하기 위하여 사용된 금속화 그리드는 나뭇잎 내의 관다발(vascular) 시스템의 구조를 모방할 수 있다. 따라서, 주문형 패턴은, 그를 통하여 흐르도록 의도된 전류량에 따라 변화하는, 상이한 폭 및 높이를 갖는 금속화 배선들로 디자인될 수 있다. 상대적으로 낮은 전류가 수집되어야 하는 태양 전지의 영역들은 영역 내에 고르게 또는 무작위로 분포될 수 있는 좁고 짧은 배선들을 포함할 수 있으며 이들 좁은 배선들은, 더 큰 전류를 수용하도록 하기 위하여 그를 통하여 흐르도록 유도된 더욱 넓고 높은 배선들에 이를 수 있다. 금속화 그리드는 나아가 보다 큰 전류를 전달하도록 의도된 버스(bus) 배선들을 포함할 수 있다. 본 발명의 다른 실시예들에 따르면, 버스 배선들은 금속화 패턴으로부터 제외될 수 있다. 본 발명의 실시예들에 따르면, 선택적으로, 금속화 그리드는 제 1 증착 작업 후에 더 조사될 수 있다. 만약 필요하다면, 제 2 증착 공정이 탐지된 여하한 결손들을 수정하기 위하여 수행될 수 있다.
비록 본원 발명의 실시예들은 광전지의 전방 표면상의 금속화 패턴에 대하여 기재되어 있으나, 이 분야의 통상의 기술자는 본원 발명의 실시예들은 후면 접촉(back contact) 금속화에도 또한 사용될 수 있음을 이해할 것이다.
본원 발명의 일부 실시예들은 프로세서-기초 시스템에 의한 수행을 위한 소프트웨어에서 수행될 수 있다. 예를 들면, 본 발명의 실시예들은 코드로(in code) 수행될 수 있으며 그리고 명령들을 수행하기 위하여 시스템의 프로그램에 사용될 수 있는 명령들이 저장되어 있는 저장매체에 저장될 수 있다. 이 저장 매체는, 다음에 제한되는 것은 아니나, 플로피 디스크들, 광학 디스크들, 컴팩트 디스크 읽기-전용 메모리들 (CD-ROMs), 다시 쓰기 가능한 컴팩트 디스크 (CD-RW), 그리고 자기-광학 디스크들, 반도체 장치 이를 테면 읽기-전용 메모리들 (ROMs), 랜덤 액세스 메모리들 (RAMs), 이를 테면 다이다믹 RAM (DRAM), 지울 수 있는 프로그램 가능한 읽기-전용 메모리들 (EPROMs), 플래쉬 메모리들, 전기적으로 지울 수 있는 프로그램 가능한 읽기-전용 메모리들 (EEPROMs), 자기 또는 광학 카드들, 또는 프로그램할 수 있는 저장 장치들을 포함하여, 전자 명령들을 저장하는데 적절한 여하한 타입의 매체를 포함하는, 여하한 타입의 디스크를 포함할 수 있다.
그러한 시스템은, 이를 테면, 다음에 제한되는 것은 아니나, 다수의 중앙 프로세싱 유닛들 (CPU) 또는 여하한 다른 적절한 다-목적 또는 특정 프로세서들 또는 컨트롤러들, 다수의 입력 유닛들, 다수의 출력 유닛들, 다수의 메모리 유닛들, 그리고 다수의 저장 유닛들의 요소들을 포함할 수 있다. 그러한 시스템은 추가적으로 다른 적절한 하드웨어 요소들 및/또는 소프트웨어 요소들을 포함할 수 있다.
비록 본원 발명의 실시예들은 금속성 물질들에 대하여 기재되어 있으나, 본 발명은 이러한 측면에 제한되지 않으며 다른 물질들, 이를 테면 표면 특성 개질에 적절한 물질들, 에칭에 적절한 물질들, 부동화에 적절한 물질들, 표면 물리적 파라미터들, 이를 테면 표면 자유 에너지 또는 소수성,을 변화시키는데 적절한 물질들, 유리 프릿들을 함유하는 물질, 전도성 물질, 절연 물질들, 금속-유기 화합물들, 산들, 그리고 여하한 이들의 조합이 사용될 수 있다.
본 발명의 다른 실시예들에 따르면, 전술한 방법들 및 시스템은, 반도체 기판의 특성들에 따라 맞춤화된 최적의 패턴을 디자인하기 위하여, 그리고 필요한 영역들에 직접 선택적 에칭을 수행하기 위하여 포토리소그래피(photolithography) 용도들에 사용될 수 있다. 본 발명의 실시예들에 따른 방법들을 사용함으로써, 각각의 장치 또는 기판에 맞출 수 없는, 미리 정의된(predefined) 포토리소그래피 마스크를 생산할 필요를 제거할 수 있다. 본 발명의 실시예들에 따르면, 전술한 방법들 및 시스템은 추가적 용도들, 이를 테면, 추가의 프로세싱을 거치는, 기판의 물리적 및 전기적 특성의 실시간 탐지 및 확인에 기초한, 전자-빔 리소그래피 장치, 레이더 박리(laser ablation) 장치 또는 에칭 장치를 위한 주문형 데이터의 생산에 사용될 수 있다.
본 발명 일부 특징들이 본 명세서에서 도시되고 기재되었으나, 많은 변형들, 치환들, 변화들 및 등가물들이 통상의 기술자에게 자명할 것이다. 따라서, 첨부된 청구범위는 그러한 모든 변형물 및 변화물들 역시 본원 발명의 진정한 사상에 포함됨을 의도하고 있음을 이해하여야 한다.
Claims (15)
- 다음을 포함하는, 다결정 반도체 기판상에 물질을 증착시키는 방법:
다결정 반도체 기판상에 금속화 배선들의 그리드를 형성하도록, 물질을 하나 또는 그 이상의 노즐들로부터 기판상으로 증착시키는 단계,
여기서 상기 금속화 배선들의 하나 이상은 가변 높이(variable height)를 가짐. - 제1항에 있어서,
상기 금속화 배선들의 하나 이상은 가변 폭(variable width)을 가짐을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제1항에 있어서,
상기 금속화 배선들의 그리드에 대응하는 화상 데이터를 생성하는 단계를 포함하며,
여기서 상기 높이는 상기 배선에 의하여 운반되도록 의도된 전류(electrical current flow)의 용량에 따라 디자인됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제1항에 있어서,
상기 다결정 반도체 기판의 특성들을 탐지하는 단계를 포함하며,
상기 특성들은, 상기 기판의 그레인(grain) 경계들, 상기 기판의 크기 및 시트 저항에 있어서의 공간 변동 또는 상기 기판의 소수 캐리어 수명(minority carrier lifetime) 중 하나 이상이며,
여기서 상기 화상 데이터는 상기 기판의 특성들에 기초하여 생성됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 다음을 포함하는, 다결정 반도체 기판상에 물질을 증착시키는 방법:
다결정 반도체 기판의 특성을 탐지하는 단계, 여기서 상기 특성은 상기 기판의 그레인 경계들 및 상기 기판의 시트 저항에 있어서의 공간 변동들 또는 소수 캐리어 수명 중 하나 이상임;
상기 기판의 특성에 기초하여 배선들의 주문형 패턴의 화상 데이터를 생성하는 단계; 그리고
물질을 하나 또는 그 이상의 노즐들로부터 상기 기판상에 상기 주문형 패턴의 화상 데이터에 따라 증착시키는 단계. - 제 5항에 있어서,
상기 물질을 증착하는 단계는 디지탈 잉크젯 헤드를 사용하여 수행됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 주문형 패턴의 상기 화상 데이터를 생성하는 단계는 상기 주문형 패턴을 결정하기 위하여 최적화 계산을 수행하는 단계를 포함하며,
여기서 상기 계산은 상기 배선들의 총 길이를 고려한 제약 하에 수행됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 주문형 패턴의 상기 화상 데이터를 생성하는 단계는 상기 주문형 패턴을 결정하기 위하여 최적화 계산을 수행하는 단계를 포함하며,
여기서 상기 계산은 인접 배선들 사이의 간격을 고려하여 제한적으로 수행됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 주문형 패턴의 상기 화상 데이터를 생성하는 단계는, 광전지의 광-전류 수집 성능에 대하여 최적화된, 광전지 내의 금속화 배선들의 패턴을 결정하기 위한 최적화 계산을 수행하는 단계를 포함하는 것을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 주문형 패턴은 금속화 그리드를 나타내며 그리고 상기 주문형 패턴의 상기 화상 데이터를 생성하는 단계는 상기 배선들에 의하여 운반되도록 의도된 전류의 용량에 기초하여 상기 배선들의 높이 및 폭을 결정하는 단계를 포함하는 것을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 기판의 특성들을 탐지하는 단계 및 상기 화상 데이터를 생성하는 단계는 실시간으로 수행됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 물질을 상기 기판상에 증착시키는 단계는 광전지로부터 전류를 수집하기 위하여 전도성 전기 접점(conductive electrical contact)의 금속화 그리드를 생성하는 것을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 제 5항에 있어서,
상기 배선들의 단면은 쐐기 형태로 됨을 특징으로 하는, 다결정 반도체 기판상에 물질을 증착시키는 방법. - 다음을 포함하는 시스템:
다결정 반도체 기판의 특성들을 탐지하기 위한 검사 시스템, 여기서 상기 검사 시스템은 상기 기판의 물리적 특성들을 탐지하기 위한 광학 탐지기 및 소수 캐리어 수명 또는 시트 저항에 있어서의 공간 변동을 확인하기 위한 측정 유닛을 포함함;
상기 기판의 상기 특성들에 기초한 배선들의 주문형 패턴의 화상 데이터를 생성하기 위한 프로세서; 그리고
물질을 하나 또는 그 이상의 노즐로부터 상기 주문형 패턴의 상기 화상 데이터에 따라 상기 기판상에 증착하기 위한 프린팅 헤드. - 제 14항에 있어서,
상기 프로세서는 광전지의 광-전류 수집 성능에 대하여 최적화된, 광전지 내의 금속화 배선들의 패턴을 결정하기 위하여, 최적화 계산을 수행하기 위한 것임을 특징으로 하는 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12173808P | 2008-12-11 | 2008-12-11 | |
| US61/121,738 | 2008-12-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110101195A true KR20110101195A (ko) | 2011-09-15 |
Family
ID=42242405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117015855A KR20110101195A (ko) | 2008-12-11 | 2009-12-10 | 반도체 장치 제조 동안의 주문형 금속화 패턴 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110244603A1 (ko) |
| EP (1) | EP2377159A4 (ko) |
| KR (1) | KR20110101195A (ko) |
| CN (1) | CN102246313A (ko) |
| TW (1) | TW201034229A (ko) |
| WO (1) | WO2010067366A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI554857B (zh) * | 2011-05-23 | 2016-10-21 | 精工愛普生股份有限公司 | 資料產生方法 |
| US20130100275A1 (en) * | 2011-08-04 | 2013-04-25 | Kla-Tencor Corporation | Apparatus and method to estimate the potential efficiency of a polycrystalline solar cell |
| US8554353B2 (en) * | 2011-12-14 | 2013-10-08 | Gwangju Institute Of Science And Technology | Fabrication system of CIGS thin film solar cell equipped with real-time analysis facilities for profiling the elemental components of CIGS thin film using laser-induced breakdown spectroscopy |
| FR2990300B1 (fr) | 2012-05-04 | 2017-02-03 | Disasolar | Module photovoltaique et son procede de realisation. |
| CN102769073B (zh) * | 2012-08-03 | 2015-03-04 | 常州天合光能有限公司 | 太阳能电池表面金属化图样的串阻估算方法 |
| CN107204301B (zh) * | 2017-05-09 | 2019-04-02 | 北京大学 | 一种基于曲线长度的太阳能电池生产过程变化的检测方法 |
| CN107507885B (zh) * | 2017-07-17 | 2019-04-02 | 北京大学 | 基于多通道传感器数据的太阳能电池生产过程监测方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4239555A (en) * | 1979-07-30 | 1980-12-16 | Mobil Tyco Solar Energy Corporation | Encapsulated solar cell array |
| US4379202A (en) * | 1981-06-26 | 1983-04-05 | Mobil Solar Energy Corporation | Solar cells |
| US5698451A (en) * | 1988-06-10 | 1997-12-16 | Mobil Solar Energy Corporation | Method of fabricating contacts for solar cells |
| US20010035129A1 (en) * | 2000-03-08 | 2001-11-01 | Mohan Chandra | Metal grid lines on solar cells using plasma spraying techniques |
| US6620645B2 (en) * | 2000-11-16 | 2003-09-16 | G.T. Equipment Technologies, Inc | Making and connecting bus bars on solar cells |
| JP2005353691A (ja) * | 2004-06-08 | 2005-12-22 | Sharp Corp | 電極、太陽電池、これらの製造方法 |
| JP2005353904A (ja) * | 2004-06-11 | 2005-12-22 | Sharp Corp | 電極の形成方法、太陽電池の製造方法、電極、太陽電池 |
| US20070169806A1 (en) * | 2006-01-20 | 2007-07-26 | Palo Alto Research Center Incorporated | Solar cell production using non-contact patterning and direct-write metallization |
| WO2007076424A1 (en) * | 2005-12-27 | 2007-07-05 | Bp Corporation North America Inc. | Process for forming electrical contacts on a semiconductor wafer using a phase changing ink |
| US20080003364A1 (en) * | 2006-06-28 | 2008-01-03 | Ginley David S | Metal Inks |
-
2009
- 2009-12-10 CN CN2009801501974A patent/CN102246313A/zh active Pending
- 2009-12-10 WO PCT/IL2009/001177 patent/WO2010067366A1/en active Application Filing
- 2009-12-10 KR KR1020117015855A patent/KR20110101195A/ko not_active Application Discontinuation
- 2009-12-10 EP EP09831567A patent/EP2377159A4/en not_active Withdrawn
- 2009-12-10 US US13/139,408 patent/US20110244603A1/en not_active Abandoned
- 2009-12-11 TW TW098142495A patent/TW201034229A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW201034229A (en) | 2010-09-16 |
| WO2010067366A1 (en) | 2010-06-17 |
| CN102246313A (zh) | 2011-11-16 |
| EP2377159A4 (en) | 2012-10-31 |
| EP2377159A1 (en) | 2011-10-19 |
| US20110244603A1 (en) | 2011-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110101195A (ko) | 반도체 장치 제조 동안의 주문형 금속화 패턴 | |
| US7956337B2 (en) | Scribe process monitoring methodology | |
| Shanmugam et al. | Analysis of fine-line screen and stencil-printed metal contacts for silicon wafer solar cells | |
| JP2012501085A (ja) | 光電池エレメントの欠陥を位置特定し、不動化するためのシステムおよび方法 | |
| US8318239B2 (en) | Method and apparatus for detecting and passivating defects in thin film solar cells | |
| CN104067512A (zh) | 通过光学成像对用于光伏电池的硅晶圆进行质量鉴定 | |
| CN103155173A (zh) | 具有内置旁路二极管的光伏模块和用于制造具有内置旁路二极管的光伏模块的方法 | |
| Paternoster et al. | Fabrication, characterization and modeling of a silicon solar cell optimized for concentrated photovoltaic applications | |
| Lin et al. | A high-efficiency HIT solar cell with pillar texturing | |
| US20110005571A1 (en) | Method and apparatus for manufacturing solar cell, and solar cell | |
| Inns et al. | Measurement of metal induced recombination in solar cells | |
| US8486751B2 (en) | Method of manufacturing a photovoltaic cell | |
| JPWO2013179898A1 (ja) | 太陽電池モジュールとその製造方法および太陽電池モジュール製造管理装置 | |
| Straube et al. | Quantitative evaluation of loss mechanisms in thin film solar cells using lock-in thermography | |
| EP2851696B1 (en) | Method for the extraction of recombination characteristics at metallized semiconductor surfaces | |
| EP2296184B1 (en) | Method and apparatus for manufacturing solar cell | |
| Kunz et al. | Advances in evaporated solid-phase-crystallized poly-Si thin-film solar cells on glass (EVA) | |
| Nievendick et al. | Appearance of rift structures created by acidic texturization and their impact on solar cell efficiency | |
| Wang et al. | Quantifying the effect of Nanofeature size on the electrical performance of Black silicon emitter by nanoscale modeling | |
| Niyaz et al. | Estimation of module temperature for water-based photovoltaic systems | |
| Fischer et al. | A combined Statistical and TCAD Model as a method for understanding and reducing variations in multicrystalline Si solar cell production | |
| CN107636843A (zh) | 用于制造包括串联连接的多个薄膜光伏电池的光伏面板的方法 | |
| Nicolai et al. | Analysis of the EWT‐DGB solar cell at low and medium concentration and comparison with a PESC architecture | |
| Ke et al. | Investigation of interdigitated metallization patterns for polycrystalline silicon thin-film solar cells on glass | |
| US20100006146A1 (en) | Wafer-Specific Line Patterning For Solar Cells And The Like |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |