KR20110098297A - 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법 - Google Patents

누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20110098297A
KR20110098297A KR1020100017853A KR20100017853A KR20110098297A KR 20110098297 A KR20110098297 A KR 20110098297A KR 1020100017853 A KR1020100017853 A KR 1020100017853A KR 20100017853 A KR20100017853 A KR 20100017853A KR 20110098297 A KR20110098297 A KR 20110098297A
Authority
KR
South Korea
Prior art keywords
interlayer
ferroelectric
memory device
polymer
ferroelectric memory
Prior art date
Application number
KR1020100017853A
Other languages
English (en)
Other versions
KR101148798B1 (ko
Inventor
박철민
김은희
장지연
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020100017853A priority Critical patent/KR101148798B1/ko
Publication of KR20110098297A publication Critical patent/KR20110098297A/ko
Application granted granted Critical
Publication of KR101148798B1 publication Critical patent/KR101148798B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 트랜지스터에 관한 것으로서, 본 발명에 따른 강유전체 메모리 소자는 게이트 전극 기판과 강유전체층 사이에 개재되어 누설 전류를 감소시켜 상기 강유전체층의 강유전 특성을 향상시키는 역할을 하는 인터레이어(interlayer)가 개재되어 있는 것을 특징으로 한다.
또한, 본 발명에 따른 강유전체 메모리 소자의 제조 방법은 게이트 전극 기판과 강유전체층 사이에 인터레이어(interlayer)를 형성하는 단계를 포함하여, 강유전체 트랜지스터에서 흔히 발생하는 누설 전류를 크게 감소시키고, 나아가 강유전체 특성을 향상시킬 수 있는 강유전체 메모리 소자의 제조 방법을 제공하는 것을 기술적 목적으로 한다.

Description

누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법{FERROELECTRIC RANDOM ACCESS MEMORY DEVICE HAVING MEANS FOR SUPPRESSING LEAKAGE CURRENT AND METHOD OF MANUFACTURING THE SAME}
본 발명은 강유전체 메모리 소자에 관한 것으로서, 보다 구체적으로는 강유전체 메모리 소자에서 발생하는 누설 전류 문제를 개선할 수 있는 구조를 포함하는 강유전체 메모리 소자에 관한 것이다.
최근, 휴대 계산, 정보 처리, 통신 기술 등은 방대한 데이터 저장과 은닉, 빠른 조작을 할 수 있는 기술의 요구에 맞추어서 새롭게 발전/성장하고 있다. 이들의 수많은 애플리케이션은 편리함, 속도, 에너지 효율, 낮은 비용, 신뢰성 등을 요구한다. 이러한 요구를 맞추기 위해 비휘발성 메모리 기술이 발전하고 있다.
현재, 가장 널리 사용되는 비휘발성 메모리 기술은 플래시, 차지 저장 기술이다. 이것은 표준 실리콘 통합 회로 기술을 기반으로 하기 때문에, 저비용으로 상대적으로 고밀도로 형성할 수 있다. 플래시 메모리의 주요 결점은 낮은 속도, 사일클 에너지 사용, 제한된 사이클 수명 등이 있다.
비휘발성 메모리 기술의 다른 후보로서, 마그네틱(MRAM), 상변화(PRAM), 저항(RRAM), 강유전체(FRAM) 등이 고려되고 있다. 강유전체를 이용하는 FRAM(Ferroelectric Random Access Memory) 소자에 대한 연구는 무기질 강유전체 물질을 중심으로 시작하였다. 최근에 정보 저장과 처리 용량 대비 저가의 비용으로 제작이 가능하며, 공정 또한 비교적 간단하고 기존의 CMOS 공정에 쉽게 적용할 수 있는 장점을 가지고 개발되고 있는데, 강유전성 고분자를 이용한 Ferroelectric Polymer RAM이 대표적이다. 대표적 강유전성 고분자로서 Poly vinylidene fluoride(PVDF)계 고분자가 Polymer RAM에의 응용 가능성을 가지고 연구되고 있다.
준결정성 고분자로 알려진 PVDF는 적어도 4가지 이상(α,β,γ,δ(의 결정 구조를 가지는 고분자이다. 그중 β형 결정은 압전성(piezoelectricity)과 초전성(pyroelectricity), 강유전성(ferroelectricity) 등의 성질을 갖고 있는 것으로 유명하다. PVDF는 마이크론 단위의 pore를 가진 막 제조가 가능하고, 강유전 상을 이용한 유기 메모리 제조가 가능하다. PVDF-TrFE는 PVDF보다 분극정도가 작고, 조성비에 따라 큐리 온도(Curie temperature)가 다르게 나타나지만, 비교적 끓는점이 낮은 용매와의 용액 형성 및 박막 형성에 유리한 재료라 할 수 있다. 따라서, 소자에의 응용을 위해 필요한 박막 공정에 적용할 수 있는 것으로 평가된다.
특히 ferroelectric poly(vinylidene fluoride)(PVDF)와 trifluoroethylene(TrFE)을 가지는 ferroelectric field effect transistor(FeTFT), metal ferroelectric-insulator-semicond(MFIS), metal/ferroelectric/metal type capacitor와 같은 소자 요소를 만드는 것에 중점적인 연구가 되고 있다.
그러나, 소자가 소형화될수록 집적도는 더 높아져, 회로의 선폭이 좁아지면서 트랜지스터가 완벽한 스위치 역할을 하지 못하게 된다. 전류를 가두는 유전체의 두께가 얇아지면서 on/off 특성이 떨어져, 트랜지스터가 off 상태일 때에도 전류가 흐르는 누설 전류 특성이 증가하는 문제가 발생된다. P(VDF-TrFE)는 준결정성 고분자(semi-crystalline polymer)이기 때문에, 결정 결함(crystal defect)과 견고하지 않은 막 형태(film morphology) 등으로 인해 누설전류가 발생하지만, 이를 해결하기 위한 수단은 강구되지 못하고 있는 것이 현재의 실정이다.
본 발명은 상기한 종래 기술에서 나타나는 문제점을 해결하기 위한 것으로서, 그 한 가지 목적은 게이트 전극과 강유전체층 사이에, 인터레이어를 개재시켜 강유전체 메모리 소자에서 흔히 발생하는 누설 전류를 크게 감소시키고, 나아가 강유전체 특성을 향상시킬 수 있는 강유전체 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은, 강유전체층을 P(VDF-TrFE)로 형성하여, 끓는점이 낮은 용매와의 용액 형성 및 박막 형성을 용이하게 하는 것이다.
본 발명의 또 다른 목적은, 기판과 강유전체 층의 접착력을 향상시킬 수 있는 재료로 이루어진 인터레이어(예컨대, polymer brush type의 고분자, 전도성 고분자, 액정성 고분자 물질)를 게이트 전극과 강유전체층 사이에 제공하는 것이다.
본 발명의 또 다른 목적은, 게이트 전극과 강유전체층 사이에 인터레이어를 형성하여, 강유전체 메모리의 스위치 온/오프 특성을 향상시키는 것이다.
본 발명의 또 다른 목적은, 게이트 전극과 강유전체층 사이에 형성하는 인터레이어의 두께를 최소화하여, 소자의 집적도를 높여 생산성을 향상시키는 것이다.
본 발명의 또 다른 목적은, 펜타신을 이용하여, 채널층을 형성하여, 채널층의 박막 형성을 용이하게 하는 것이다.
본 발명의 또 다른 목적은 게이트 전극과 강유전체층 사이에, 인터레이어가 개재시키는 단계를 포함하여, 강유전체 메모리에서 흔히 발생하는 누설 전류를 크게 감소시키고, 나아가 강유전체 특성을 향상시킬 수 있는 강유전체 메모리 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, polymer brush type의 고분자, 전도성 고분자, 액정성 고분자 물질 중 하나로 인터레이어를 형성하는 단계를 포함하여, 기판과 강유전체 층의 접착력을 향상시킬 수 있는 강유전체 메모리 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 상기 방법에서 스핀코팅 방식으로 인터레이어를 형성하는 것이다.
본 발명의 또 다른 목적은, 상기 방법에서 톨루엔을 이용하여, 고정되지 않은 PMMA 코팅층을 제거하는 것이다.
본 발명의 또 다른 목적은, 상기 방법에서 진공 열증착 방식으로, 채널층을 형성하는 것이다.
본 발명의 또 다른 목적은, 상기 방법에서 적어도 두 번 이상의 열처리 단계를 수행하여, DLC-BCP 박막을 견고하게 증착하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따라서, 게이트 전극 역할을 하는 기판과, 강유전체층과, 채널층과, 소스 및 드레인 전극을 포함하는 강유전체 메모리 소자가 제공되는데, 상기 게이트 전극 기판과 강유전체층 사이에 개재되어 누설 전류를 감소시켜 상기 강유전체층의 강유전 특성을 향상시키는 역할을 하는 인터레이어가 개재되어 있는 것을 특징으로 한다.
한 가지 실시예에 있어서, 상기 강유전체층은 P(VDF-TrEE)로 형성될 수 있다.
한 가지 실시예에 있어서, 상기 인터레이어는 유기 고분자 혹은 무기 재료로 이루어질 수 있다.
한 가지 실시예에 있어서, 상기 인터레이어는 polymer brush type 유기 고분자, 전도성 고분자 type 유기 고분자 또는 액정성 고분자 type 유기 고분자일 수 있다.
한 가지 실시예에 있어서, 상기 인터레이어는 polymer brush type의 PMMA 유기 고분자, 전도성 고분자 type의 PEDOT:PSS 유기 고분자 또는 액정성 고분자 type의 DLC-BCP 유기 고분자일 수 있다.
한 가지 실시예에 있어서, 상기 인터레이어는 polymer brush type의 PMMA 유기 고분자로 형성되고, 그 두께는 3 nm 이하이다.
한 가지 실시예에 있어서, 상기 인터레이어는 TiO2, HfO2 및 Al2O3 무기 재료 중 하나일 수 있다.
본 발명의 다른 양태에 따라서, 게이트 전극 역할을 하는 기판과, 강유전체층과, 채널층과 소스 및 드레인 전극을 포함하는 강유전체 메모리 소자의 제조 방법이 제공되는데, 상기 방법은 상기 게이트 전극 기판과 강유전체층 사이에 누설 전류를 감소시켜 상기 강유전체층의 강유전 특성을 향상시키는 역할을 하는 인터레이어를 형성하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자는 종래의 강유전체 메모리 소자와 달리, 게이트 전극과 강유전체층 사이에, 인터레이어를 개재시킴으로써, 강유전체 트랜지스터에서 흔히 발생하는 누설 전류를 크게 감소시키고, 나아가 강유전체 특성을 향상시킬 수 있는 효과가 있다.
또한, 강유전체층을 P(VDF-TrFE)로 형성함으로써, 끓는점이 낮은 용매와의 용액 형성 및 박막 형성을 용이하게 하는 효과가 있다.
또한, polymer brush type의 고분자, 전도성 고분자, 액정성 고분자 물질 중 하나로 인터레이어를 형성함으로써, 기판과 강유전체 층의 접착력을 향상시킬 수 있는 효과가 있다.
또한, 인터레이어를 형성함으로써, 강유전체 메모리의 스위치 온/오프 특성을 향상시킬 수 있는 효과가 있다.
또한, 인터레이어를 두께를 최소화 하여, 소자의 집적도를 높여 생산성을 향상시킬 수 있는 효과가 있다.
또한, 펜타신을 이용하여, 채널층을 형성함으로써, 채널층의 박막 형성을 용이하게 하는 효과가 있다.
본 발명에 따른 강유전체 메모리 소자의 제조 방법은 게이트 전극과 강유전체층 사이에, 인터레이어가 개재시키는 단계를 포함함으로써 강유전체 메모리에서 흔히 발생하는 누설 전류를 크게 감소시키고, 나아가 강유전체 특성을 향상시킬 수 있는 강유전체 메모리 소자의 제조 방법을 제공할 수 있는 효과가 있다.
또한, polymer brush type의 고분자, 전도성 고분자, 액정성 고분자 물질 중 하나로 인터레이어를 형성하는 단계를 포함함으로써, 기판과 강유전체 층의 접착력을 향상시킬 수 있는 효과가 있다.
또한, 스핀코팅 방식으로 인터레이어를 형성할 수 있는 효과가 있다.
또한, 톨루엔을 이용하여, 고정되지 않은 PMMA 코팅층을 제거할 수 있는 효과가 있다.
또한, 진공 열증착 방식으로, 채널층을 형성할 수 있는 효과가 있다.
또한, 적어도 두 번 이상의 열처리 단계를 수행하여, DLC-BCP 박막을 견고하게 증착할 수 있는 효과가 있다.
도 1은 본 발명의 한 가지 실시예에 따라 인터레이어가 개재된 반도체 소자의 구조를 개략적으로 보여주는 도면이다.
도 2는 본 발명의 한 가지 실시예에 따라 형성한 3가지 종류의 인터레이어의 표면 상태를 보여주는 AFM 이미지이다.
도 3 내지 도 6은 인터레이어가 형성되지 않은 커패시터와 인터레이어가 형성된 커패시터의 성능(P-V)를 보여주는 도면이다.
도 7 내지 도 9는 인터레이어가 형성되지 않은 트랜지스터와 인터레이어가 형성된 트랜지스터의 성능(I-V)를 보여주는 도면이다.
도 10은 본 발명에 따른 강유전체 메모리 소자의 제조 방법의 전체 공정흐름도이다.
도 11은 본 발명에 따른 강유전체 메모리 소자의 제조 방법의 S200 단계의 첫 번째 실시예이다.
도 12는 본 발명에 따른 강유전체 메모리 소자의 제조 방법의 S200 단계의 두 번째 실시예이다.
도 13은 본 발명에 따른 강유전체 메모리 소자의 제조 방법의 S200 단계의 세 번째 실시예이다.
이하에서는 첨부 도면을 참조하여, 본 발명의 바람직한 실시예를 구체적으로 설명한다. 이하의 설명에 있어서, 당업계에 이미 널리 알려진 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 아무런 어려움 없이 이해할 수 있을 것이다.
도 1에는 본 발명의 한 가지 실시예에 따라 구성한 강유전체 메모리 소자, 더욱 구체적으로는 커패시터(100)와 트랜지스터(200)의 구조가 개략적으로 도시되어 있다.
커패시터(100)의 경우, 기판(110), 강유전체층(130) 및 금속층(예컨대, Al)(140)을 포함하고 있으며, 트랜지스터(200)의 경우, 기판(210), 강유전체층(230), 채널층(240), 소스(250) 및 드레인(260)을 포함한다. 그러나, 본 발명의 강유전체 메모리 소자는 종래의 것과는 달리, 강유전체층(130, 230)과 기판(110, 210) 사이에 인터레이어(interlayer)(120, 220)를 포함하고 있다.
이하에서는, 종래 기술과 구별되는 본 발명 특유의 구성을 중점적으로 설명한다.
먼저, 본 발명의 강유전체 메모리의 기판(110, 220)으로서 보론이 과도핑된 p++ Si 기판을 사용하였으며, 이는 상기 메모리에서 게이트 전극(110, 210) 역할을 한다.
다음에, 본 발명에 따르면, 게이트 전극 역할을 하는 p++ Si 기판(110, 210)과 후술하는 강유전체층(130, 230) 사이에 기능성 인터레이어(interlayer)(120, 220)를 형성하여, 그 사이의 계면을 제어하고, 누설 전류를 줄여 강유전체층의 강유전 특성을 향상시키는 것을 중요한 특징으로 한다. 이를 위해, 본 발명자는 이러한 기능성 인터레이어로 사용 가능한 재료로서, 유기 고분자 재료 및 무기 재료를 광범위하게 탐색하였으며, 이하에서 설명하는 바와 같이, 유기 고분자 재료로서 polymer brush type interlayer, 전도성 고분자 type interlayer, 액정성 고분자 type interlayer가 본 발명에 따른 인터레이어로 사용하기에 적합하다는 것을 찾아내었다.
도 10은 본 발명에 따른 강유전체 메모리 소자의 제조 방법의 전체 공정흐름도로 먼저, 보론(boron)으로 과도핑된 P++ Si 기판을 제공한다(S100). 다음으로, 상기 Si 기판 상에 인터레이어(interlayer)를 형성한다(S200). 본 발명에서, 상기 S200 단계의 인터레이어는 polymer brush type의 고분자, 전도성 고분자, 액정성 고분자 물질 중 어느 하나의 물질로 인터레이어를 형성하는 것을 중요한 한 가지 특징으로 한다.
도 11은 상기 S200 단계의 첫 번째 실시예의 세부흐름도를 나타내는 도면으로, 먼저 톨루엔(toluene)이 첨가된 PMMA 용액을 제조한다(S211). 구체적으로, 상기 S211 단계에서, polymer brush type interlayer의 한 재료로서, OH 작용기를 가진 PMMA(Polymethyl Methacrylate)를 선정하여 톨루엔에 1 wt% 용액으로 제조한다.
다음에, 상기 PMMA 용액을 예컨대, 2000 rpm으로 스핀 코팅하여, p++ Si 기판(110, 210) 위에 인터레이어(120, 220)인 PMMA을 형성한다(S213).
이어서, 상기 PMMA 층을 상기 기판 상에서 예컨대, 110℃에서 열처리하여 기판에 고정(anchoring)한다(S215). 후속하여, 톨루엔을 이용하여, 상기 PMMA 코팅층을 세정 후, 건조 하는데(S217), 이는 상기 S215 단계에서 고정되지 않은 PMMA 코팅층을 제거하기 위한 것이다.
도 12는 상기 S200 단계의 두 번째 실시예의 세부흐름도를 나타내는 도면으로, PEDOT:PSS 용액을 기판 상에 스핀코팅하여, PEDOT:PSS 층을 형성한다(S221). 구체적으로, 상기 S221 단계에서 전도성 고분자 type interlayer의 한 재료로서, Poly(3,4-ethylenedioxythiophene):Poly(styrenesulfonate)(PEDOT:PSS)를 p++ Si 기판(110, 210) 위에 4000 rpm으로 스핀 코팅하여, 인터레이어(120, 220)인 PEDOT:PSS 박막을 형성한다.
이어서, 상기 PEDOT:PSS 박막을 예컨대, 140℃에서 1시간 동안 열처리한 후(S223), 메틸에틸케톤(MEK-Methyl Ethyl Ketone) 용매로 PEDOT:PSS 박막을 세정하고 건조한다(S225).
도 13은 상기 S200 단계의 세 번째 실시예의 세부흐름도를 나타내는 도면으로, 먼저 싸이클로펜타논(cyclopentanone)이 첨가된 DLC-BCP 용액을 제조한다(S231). 구체적으로, 상기 S231 단계에서 액정성 고분자 type interlayer의 한 재료로서, DLC-BCP(Double Liquid Crystalline Side-Chain Type Block Copolymer)를 선정하여 cyclopentanone(1wt%)에 녹인 DLC-BCP 용액을 제조한다.
이어서, 상기 DLC-BCP 용액을 기판 상에 스핀코팅하여, DLC-BCP 박막을 형성한다(S233). 즉 상기 DLC-BCP 용액을 p++ Si 기판(110, 210) 위에 2000 rpm으로 60초간 스핀 코팅을 하여, 인터레이어(120, 220)인 DLC-BCP 박막을 형성한다.
후속하여, 상기 DLC-BCP 박막을 예컨대 220℃에서 4시간 동안 1차 열처리를 수행하고(S235), 이어서 상기 DLC-BCP 박막을 185℃에서 6시간 동안 2차 열처리를 수행한다(S237). 이러한 2단계 열처리를 통해 DLC-BCP 박막의 견고성을 높일 수 있다.
다음에, 상기와 같은 과정에 따라 형성한 인터레이어(120, 220) 상에 P(VDF-TrFE) 용액을 스핀코팅 후 열처리하여, P(VDF-TrFE) 코팅층을 형성한다(S300). 이는 PVDF계 고분자, 보다 구체적으로는 PVDF-TrFE로 이루어진 강유전체층(130, 230)을 상기 인터레이어(120, 220) 상에 형성하는 단계이다. 본 발명의 한 가지 실시예에서는 PVDF-TrFE 5wt% MEK 용액을 60초간 스핀 코팅하여 각 인터레이어 상에 P(VDF-TrFE) 코팅층을 형성하였다.
또한 본 발명에 있어 S300 단계 이후에 PVDF-TrFE의 결정성을 향상시키기 위하여, 135℃에서 2시간 동안 열처리하는 단계를 더 포함하는 것이 바람직하다.
다음으로, 펜타신을 진공 열증착하여, 채널층을 형성한다(S400). 구체적으로, 본 발명의 한 가지 실시예에서, 상기 강유전체층(230) 위에 진공 열증착 장비를 이용하여, 7.5×10-7 torr 하에서 펜타신을 0.2~0.3Å/s의 속도에서 60 nm 두께로 적층하여, 채널층(240)을 형성하였다.
다음에, 금속 재료를 증착하여, 상기 채널층 상부에 소스와 드레인을 형성한다(S500). 본 발명의 한 가지 실시예에서, 진공도 7.5×10-7 torr 하에서 각각 200㎛와, 50㎛의 채널 폭 및 길이를 갖는 소스와 드레인 Al 전극(250, 260)을 섀도우 마스크를 이용하여 1Å/s의 증착 속도에서 100 nm 두께로 형성하였다.
또한, 각 박막의 두께와 증착 속도는 진공 장비 내에 설치되어 있는 crystal quartz의 진동수 변화를 이용하여 조절하였다.
상기와 같이 제조한 두 종류의 강유전체 메모리 소자에 대해, 본 발명자는 여러 가지 특성을 평가하였다.
먼저, 상기 인터레이어의 미세구조를 살펴보기 위해서, Tapping Mode Atomic Force Microscope(TM-AFM) 분석을 수행하였다. 상기 분석을 위해 Nanoscope IV. Digital Instrument를 이용하였다. 본 발명의 실시예에서, 인터레이어(120, 220)로 이용한 polymer brush type interlayer인 PMMA, 전도성 고분자 type interlayer인 PEDOT:PSS, 액정성 고분자 type interlayer인 DLC-BCP를 촬영한 AFM 표면 이미지를 도 2에 나타내었다. PMMA의 경우, 고정되지 않은 PMMA가 일부 남아 있었고, 대체로 평평하였다. AFM 이미지에서 관측된 거칠기(roughness)는 1.155 nm이었으며, 실험한 인터레이어 중에서 표면의 거칠기가 가장 낮아 매끈한 경향이 있었다. PEDOT:PSS는 PMMA에 비해서 결정립의 크기가 크고 전체적인 결정의 모습을 확인할 수 있었다. AFM 이미지에서 관측된 거칠기는 1.167 nm이었으며, PMMA 표면보다 거칠다는 것을 알 수 있다. DLC-BCP의 AFM 표면 이미지에서 거칠기는 2.408 nm로 실험에 사용된 인터레이어 중 가장 표면이 거칠었다.
한편, 각 고분자 박막의 극성(polarity)을 알아보기 위하여, contact angle meter를 이용하였다. SEO 300A 장비를 이용하였으며, 증류수를 이용하여 contact angle을 측정하였다. 접촉각은 PMMA의 경우 42.7도, PEDOT:PSS의 경우 58.57도 이었다.
또한, 각 고분자 박막에 Al 전극(MFIM(Metal-Ferroelectronic-Insulator- Metal) 구조의 커패시터와 동일한 전극)을 증착하여, MIM(Metal-Insulator-Metal) 구조의 소자를 제조하였다. Agilent Technologies의 HP4284A를 이용하여 커패시턴스를 측정하였으며, 이를 이용하여 유전상수를 계산하였다. 계산된 PMMA의 유전율은 2.6 C2/Nm2이었고, PEDOT:PSS의 유전율은 36.6 C2/Nm2이었다.
본 발명에서, 재료의 강유전 특성은 virtual ground circuit을 이용하여 얻었다. Radiant Technolgies Precision LC unit을 이용하여 커패시터 성능을 측정하였으며, 그 결과를 도 3 내지 도 6에 나타내었다. 구체적으로, P-V 측정은 인터레이어를 형성하지 않은 커패시터와, 3종류의 인터레이어를 형성한 커패시터의 이력 곡선(hysteresis loop)를 측정하여 비교하였다. 전압을 10V부터 5V씩 증가시켜, 전압이 낮아 포화(saturation)되지 않은 이력 곡선과 명확하게 포화된 이력 곡선을 비교하였다.
도시한 바와 같이, 인터레이어를 형성하지 않은 커패시터에 30V를 인가했을 때, Pmax는 15.8μC/cm2, Pr은 15.8μC/cm2, Vc는 15.8μC/cm2이었다(도 3 참조). PMMA 인터레이어(120)를 형성한 커패시터에 30V를 인가했을 때, Pmax는 14.2μC/cm2, Pr은 10.8μC/cm2, Vc는 14.7μC/cm2 이었으며(도 4 참조), PEDOT:PSS 인터레이어(120)를 형성한 커패시터에 30V를 인가했을 때, Pmax는 14.6μC/cm2, Pr은 12μC/cm2, Vc는 13.2μC/cm2이었다(도 5 참조). DLC-BCP 인터레이어(120)를 형성한 커패시터는 앞의 실험과는 달리 상대적으로 Coercive voltage가 많이 증가하여, 포화시키기 위해 약 45V 이상의 전압을 걸어주어야 했다(도 6 참조).
PMMA 인터레이어(120)를 형성하였을 경우, Pr이 약 0.8 감소하였고, Vc는 약 1.7 증가하였으며, PEDOT:PSS 인터레이어(120)를 형성하였을 경우, Pr은 0.4 증가하였고, Vc는 0.2 증가하였으나, 이력 곡선은 눈에 띄게 변하지 않았다. 즉 약간의 Pr과 Vc의 증감이 있었으나, 본 발명에 따라 인터레이어를 형성한 커패시터의 성능은 크게 변화하지는 않았다.
한편, 트랜지스터 타입의 강유전체 메모리 소자의 전기적 특성을 반도체 시스템을 이용하여 기록하였다. 분석에 사용된 시스템은 Agilent Technologies의 E5270B, HP4284A이었으며, 모든 측정은 대기 실온에서 금속으로 차폐된 박스에서 수행하였다. 측정한 결과를 도 7 내지 도 9에 나타내었다.
인터레이어를 형성하지 않은 트랜지스터와, 상기 3종류의 인터레이어를 형성한 트랜지스터에 대해 I-V를 측정하여 비교하였다. I-V 곡선은 0 voltage의 흐르는 누설전류를 측정할 수 있어, 본 발명에 따라 형성한 인터레이어가 누설 전류에 어떠한 영향을 미쳤는지를 파악할 수 있는 데이터가 된다.
도 7 내지 도 9에 나타낸 바와 같이, 인터레이어를 형성하지 않은 경우, 약 1.34E-08A, PMMA 인터레이어(220)를 형성한 경우, 약 7.76E-08A, DLC-BCP 인터레이어(220)를 형성한 경우, 약 6.68E-09A의 누설 전류가 흐르는 것으로 측정되었다. 즉 PMMA 인터레이어(120)를 형성한 경우, 인터레이어를 형성하지 않은 경우와 비교하여, 약 2배 가량의 누설 전류가 감소하였다. DLC-BCP 인터레이어(120)를 사용한 경우, PMMA 인터레이어를 이용한 경우보다 더 낮은 누설전류를 보였는데, 이는 PMMA 인터레이어(약 2.6 nm)와 비교하여, 다소 더 두껍게 형성되었기 때문에, 누설전류를 더 줄일 수 있었던 것으로 보인다. 그러나 소자의 집적화가 이루어짐에 따라, 인터레이어의 두께가 너무 두꺼워진다면, 그 집적화가 어려워지게 된다. 따라서, 누설 전류를 감소시키면서 소자의 집적화 추세에 대응할 수 있도록 인터레이어의 두께를 조절하는 것이 바람직하다. 본 발명에서는, 인터레이어라고 하는 새로운 층이 강유전체 메모리 소자에 포함되어, 그 소자의 두께가 두꺼워지는 것은 필연적이지만, 누설 전류 감소 효과를 유지하면서 소자의 집적화 추세에 최대한 부응할 수 있도록 인터레이어의 두께를 제어, 예컨대 3 nm 이하로 제어하는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 따른 강유전체 메모리 소자의 제조 방법을 적용하면 강유전체 트랜지스터에서 흔히 발생하는 누설 전류를 크게 감소시키고, 나아가 강유전체 특성을 향상시킬 수 있는 효과를 누릴 수 있게 되는 것이다.
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다. 예컨대, 기능성 인터레이어로서, 유기 고분자를 예로 들었지만, 본 발명자의 실험에 따르면, TiO2, HfO2, AL2O3와 같은 무기 산화물층을 인터레이어로 하여, 트랜지스터에 적용하였을 때, 상기한 실시예와 유사하게 누설 전류를 감소시킨다는 것을 찾아내었다. 이 역시 본 발명의 범위 내에 속하는 것이며, 따라서 본 발명은 후술하는 특허청구의 범위 및 그 균등물에 의해서만 제한된다.
100: 커패시터형 강유전체 메모리 소자
200: 트랜지스터형 강유전체 메모리 소자
110, 210: 기판
120, 220: 인터레이어
130, 230: 강유전체층
240: 채널층
250: 소스
260: 드레인

Claims (19)

  1. 게이트 전극 역할을 하는 기판과, 강유전체층과, 채널층과, 소스 및 드레인 전극을 포함하는 강유전체 메모리 소자에 있어서, 상기 게이트 전극 기판과 강유전체층 사이에 개재되어 누설 전류를 감소시켜 상기 강유전체층의 강유전 특성을 향상시키는 역할을 하는 인터레이어가 개재되어 있는 것을 특징으로 하는 강유전체 메모리 소자.
  2. 청구항 1에 있어서, 상기 강유전체층은 P(VDF-TrEE) 고분자인 것을 특징으로 하는 강유전체 메모리 소자.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 인터레이어는 유기 고분자 혹은 무기 재료로 이루어진 것을 특징으로 하는 강유전체 메모리 소자.
  4. 청구항 3에 있어서, 상기 인터레이어는 polymer brush type 유기 고분자, 전도성 고분자 type 유기 고분자, 액정성 고분자 type 유기 고분자 중 어느 하나인 것을 특징으로 하는 강유전체 메모리 소자.
  5. 청구항 4에 있어서, 상기 인터레이어는 polymer brush type의 PMMA 유기 고분자, 전도성 고분자 type의 PEDOT:PSS 유기 고분자 또는 액정성 고분자 type의 DLC-BCP 유기 고분자인 것을 특징으로 하는 강유전체 메모리 소자.
  6. 청구항 5에 있어서, 상기 인터레이어는 polymer brush type의 PMMA 유기 고분자이고, 그 두께는 3 nm 이하인 것을 특징으로 하는 강유전체 메모리 소자.
  7. 청구항 3에 있어서, 상기 인터레이어는 TiO2, HfO2 및 Al2O3 무기 재료 중 하나인 것을 특징으로 하는 강유전체 메모리 소자.
  8. 청구항 1에 있어서, 상기 채널층은 펜타신(pentacene)으로 형성된 것을 특징으로 하는 강유전체 메모리 소자.
  9. 게이트 전극 역할을 하는 기판과, 강유전체층과, 채널층, 소스 및 드레인 전극을 포함하는 강유전체 메모리 소자의 제조 방법에 있어서, 상기 게이트 전극 기판과 강유전체층 사이에 인터레이어(interlayer)를 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  10. 청구항 9에 있어서, 상기 인터레이어는 polymer brush type의 고분자, 전도성 고분자, 액정성 고분자 물질 중 어느 하나의 물질로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  11. 청구항 10에 있어서, 상기 인터레이어는 polymer brush type의 고분자로 형성하고,
    톨루엔(toluene)을 첨가한 PMMA 용액을 제조하는 단계;
    상기 PMMA 용액을 기판 상에 스핀코팅하여, PMMA 박막을 형성하는 단계 및
    상기 PMMA 코팅층을 기판 상에서 열처리하여 고정하는 단계
    를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  12. 청구항 11에 있어서, 상기 PMMA 코팅층을 기판 상에서 열처리하여, 고정한 후, 톨루엔을 이용하여, 상기 기판에 고정되지 않은 PMMA 코팅층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  13. 청구항 10에 있어서, 상기 인터레이어를 형성한 후, 상기 인터레이어 상에 P(VDF-TrFE) 용액을 스핀코팅 후 열처리하여, P(VDF-TrFE) 강유전체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  14. 청구항 13에 있어서, 상기 P(VDF-TrFE) 강유전체층을 형성한 후, 펜타신을 진공 열증착하여 채널층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  15. 청구항 14에 있어서, 상기 채널층을 형성한 후, 금속 재료를 증착하여, 상기 채널층 상부에 소스와 드레인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  16. 청구항 10에 있어서, 상기 인터레이어는 전도성 고분자로 형성하고,
    PEDOT:PSS 용액을 기판 상에 스핀코팅하여, PEDOT:PSS 박막을 형성하는 단계 및
    PEDOT:PSS 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  17. 청구항 16에 있어서, 상기 PEDOT:PSS 박막을 열처리한 후, 메틸에틸케톤 용액을 이용하여, 상기 PEDOT:PSS 박막을 세정하고 건조하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  18. 청구항 10에 있어서, 상기 인터레이어는 액정성 고분자로 형성하고,
    싸이클로펜타논(cyclopentanone)이 첨가된 DLC-BCP 용액을 제조하는 단계;
    상기 DLC-BCP 용액을 기판 상에 스핀코팅하여, DLC-BCP 박막을 형성하는 단계 및
    상기 DLC-BCP 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  19. 청구항 18에 있어서, 상기 DLC-BCP 박막을 열처리하는 단계는,
    상기 DLC-BCP 박막을 200℃ 이상에서 1차 열처리하는 단계 및
    상기 DLC-BCP 박막을 200℃ 이하에서 2차 열처리하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
KR1020100017853A 2010-02-26 2010-02-26 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법 KR101148798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100017853A KR101148798B1 (ko) 2010-02-26 2010-02-26 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100017853A KR101148798B1 (ko) 2010-02-26 2010-02-26 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110098297A true KR20110098297A (ko) 2011-09-01
KR101148798B1 KR101148798B1 (ko) 2012-05-24

Family

ID=44951871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017853A KR101148798B1 (ko) 2010-02-26 2010-02-26 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101148798B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981358B2 (en) 2012-06-27 2015-03-17 Samsung Display Co., Ltd. Organic insulating layer composition, method of forming organic insulating layer, and organic thin film transistor including the organic insulating layer
FR3128608A1 (fr) * 2021-10-22 2023-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif piezoelectrique

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385735B1 (ko) 2013-03-18 2014-04-21 국립대학법인 울산과학기술대학교 산학협력단 강유전체 메모리 소자 및 그 제조 방법
KR20230016392A (ko) 2021-07-26 2023-02-02 현대자동차주식회사 2단자 메모리 소자, 그것의 제조 방법 및 2단자 메모리 소자를 포함하는 반도체 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887481B2 (ja) * 2002-08-20 2012-02-29 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイス
KR20060123368A (ko) * 2003-12-22 2006-12-01 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 비휘발성 메모리 장치 및 그 제조 방법
KR100988227B1 (ko) * 2005-09-12 2010-10-18 서울시립대학교 산학협력단 강유전체 메모리장치 및 그 제조방법
KR20080097977A (ko) * 2008-10-20 2008-11-06 서울시립대학교 산학협력단 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981358B2 (en) 2012-06-27 2015-03-17 Samsung Display Co., Ltd. Organic insulating layer composition, method of forming organic insulating layer, and organic thin film transistor including the organic insulating layer
FR3128608A1 (fr) * 2021-10-22 2023-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif piezoelectrique

Also Published As

Publication number Publication date
KR101148798B1 (ko) 2012-05-24

Similar Documents

Publication Publication Date Title
Kang et al. Non‐volatile Ferroelectric Poly (vinylidene fluoride‐co‐trifluoroethylene) Memory Based on a Single‐Crystalline Tri‐isopropylsilylethynyl Pentacene Field‐Effect Transistor
Park et al. Control of thin ferroelectric polymer films for non-volatile memory applications
Shin et al. Fabrication and characterization of MFISFET using Al2O3 insulating layer for non-volatile memory
Liu et al. Flexible Quasi‐van der Waals Ferroelectric Hafnium‐Based Oxide for Integrated High‐Performance Nonvolatile Memory
US20110108899A1 (en) Ferroelectric organic memories with ultra-low voltage operation
Kim et al. Ferroelectric synaptic devices based on CMOS-compatible HfAlO x for neuromorphic and reservoir computing applications
KR101148798B1 (ko) 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법
JP2007525829A (ja) 不揮発性強誘電体メモリ装置の製造方法及びその方法によって得られるメモリ装置
Chen et al. Flexible Hf0. 5Zr0. 5O2 ferroelectric thin films on polyimide with improved ferroelectricity and high flexibility
Jeong et al. Low Voltage and Ferroelectric 2D Electron Devices Using Lead‐Free BaxSr1‐xTiO3 and MoS2 Channel
US20080105864A1 (en) Ferroelectric Memory Device and Method For Manufacturing the Same
Chen et al. Bi 3.25 La 0.75 Ti 3 O 12 thin films on ultrathin Al 2 O 3 buffered Si for ferroelectric memory application
Park et al. Recent development in polymer ferroelectric field effect transistor memory
Bae et al. Organic ferroelectric field-effect transistor with P (VDF-TrFE)/PMMA blend thin films for non-volatile memory applications
Lee et al. Hybrid ferroelectric p (VDF-TrFE)/BZT insulators for pentacene-based nonvolatile memory applications
US20230326747A1 (en) Method for producing a ferroelectric layer or an antiferroelectric layer
Lim et al. Characteristics of LiNbO3 memory capacitors fabricated using a low thermal budget process
Debnath et al. Sol–gel derived BST (Ba x Sr 1− x TiO 3) thin film ferroelectrics for non-volatile memory application with metal–ferroelectric–semiconductor (MFS) structure
Kim et al. Fabrication and electrical characteristics of metal–ferroelectric–semiconductor field effect transistor based on poly (vinylidene fluoride)
Cheng et al. Solution-based fabrication and electrical properties of CaBi4Ti4O15 thin films
Tue et al. Fine-patterning of sol-gel derived PZT film by a novel lift-off process using solution-processed metal oxide as a sacrificial layer
Wang et al. Trifluoroethylene bond enrichment in P (VDF-TrFE) copolymers with enhanced ferroelectric behaviors by plasma fluorination on bottom electrode
Nguyen et al. Low-voltage organic ferroelectric field effect transistors using Langmuir–Schaefer films of poly (vinylidene fluoride-trifluororethylene)
Zhou et al. Characteristics of metal-Pb (Zr 0.53 Ti 0.47) O 3-TiO 2-Si capacitor for nonvolatile memory applications
Kim et al. Solution-processed conformal coating of ferroelectric polymer film and its application to multi-bit memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee