KR20110095141A - 전류 미러 회로 - Google Patents

전류 미러 회로 Download PDF

Info

Publication number
KR20110095141A
KR20110095141A KR1020110008887A KR20110008887A KR20110095141A KR 20110095141 A KR20110095141 A KR 20110095141A KR 1020110008887 A KR1020110008887 A KR 1020110008887A KR 20110008887 A KR20110008887 A KR 20110008887A KR 20110095141 A KR20110095141 A KR 20110095141A
Authority
KR
South Korea
Prior art keywords
transistor
switch
opamp
current
led
Prior art date
Application number
KR1020110008887A
Other languages
English (en)
Other versions
KR101194768B1 (ko
Inventor
게이터 크리스
지 반 에팅거 루돌프
Original Assignee
마이크렐 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크렐 인코포레이티드 filed Critical 마이크렐 인코포레이티드
Publication of KR20110095141A publication Critical patent/KR20110095141A/ko
Application granted granted Critical
Publication of KR101194768B1 publication Critical patent/KR101194768B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 2개의 LED 사이의 전류를 매칭하기 위한 전류 미러 회로를 제공한다. 상기 전류 미러 회로는 제1 트랜지스터, 제2 트랜지스터 및 제1 OPAMP를 포함하는 제1 보조회로, 제3 트랜지스터, 제4 트랜지스터 및 제2 OPAMP를 포함하는 제2 보조회로로 포함하여 구성된다. 상기 제1 보조회로는 제1 LED에 연결되고, 상기 제2 보조회로는 상기 제2 LED에 연결된다. 상기 전류 미러 회로는 또한 상기 제1 LED와 상기 제2 LED에 동일한 평균 전류가 통전하도록 유지하기 위하여 상기 제1 LED와 상기 제2 LED를 흐르는 전류를 연속적으로 스위칭 할 수 있는 4개의 스위치를 포함한다. 이러한 방식으로, 통상의 전류 미러 회로를 이용한 것보다 더 나은 전류 매칭을 얻을 수 있다. 전류의 스위칭 주파수는 LED의 발광상의 변화에 대해서 인간이 어떠한 변화도 감지하지 못하도록 인간의 눈 깜빡임의 빈도 이상이다.

Description

전류 미러 회로{CURRENT MIRROR CIRCUIT}
본 발명은 전류 미러 회로에 관한 것으로, 더욱 상세하게는 2개 이상의 LED(Light Emmitting Diode) 사이의 전류를 매칭시키기 위한 발광 다이오드(LED) 드라이버 회로에 관한 것이다.
전류 미러 회로는 일반적으로 상기 회로의 하나의 트랜지스터에서 다른 트랜지스터를 통하여 흐르는 레퍼런스 전류를 "카피(copy)" 하는데 사용된다. 이러한 회로는 하나 이상의 내장 전기 디바이스들에 흐르는 전류가 정확히 동일하거나 적어도 서로 근접할 것이 요구되는 장비에 일반적으로 사용된다. 예컨대, 이러한 회로들은 액정 디스플레이(LCD)의 백라이트(backlight), 휴대용 키패드, 증폭기, 모니터, 발광 다이오드(LED)를 이용하는 화면 등에 사용된다.
도 1은 종래의 전류 미러 회로(100)를 도시한 도면이다. 도시한 바와 같이, 전류 미러 회로(100)는 제1트랜지스터(102), 제2트랜지스터(104) 및 제2트랜지스터(104)의 드레인 단자와 전압원(VDD)에 연결된 저항(106)을 포함한다. 전기 디바이스(108)는 또한 제1트랜지스터(102)의 드레인 단자과 전압원(VS) 사이에 연결되어 있다. 이러한 전기 디바이스는 예컨대, LED가 될 수 있다.
비록 도 1에는 제1트랜지스터(102)와 제2트랜지스터(104)가 n타입 산화금속 반드체(NMOS, n-type metal-oxide-semiconductor)로서만 도시되어 있으나, p타입 산화금속 반드체(PMOS, p-type metal-oxide-semiconductor), npn BJT들(bipolar junction transitor), pnp BJT들를 이용한 전류 미러 회로가 사용될 수도 있음은 본 분야에 널리 알려진 사항이다. 따라서, 후술할 전류 미러 회로(100)는 NMOS 트랜지스터에 관한 것이나, PMOS 트랜지스터, npn BJT들, pnp BJT들에 적용될 수 있다.
전류 미러 회로(100)는 전기 디바이스(108)에 흐르는 전류(Iout)가 제2트랜지스터(104)에 흐르는 레퍼런스 전류(Iref)와 동일하도록 유지한다. 이를 위하여 제2트랜지스터(104)의 드레인과 게이트는 포화(saturation) 모드에서 동작하도록 연결되며, 제1 트랜지스터(102)와 제2 트랜지스터(104)가 서로 동일한 게이트-소스 전압을 갖도록 제1 트랜지스터(102)의 게이트는 제2 트랜지스터(104)의 게이트에 연결된다. 또한, 트랜지스터(102)가 또한 포화 모드에서 동작하기 위하여 트랜지스터(102)의 드레인 전압이 유지된다. 도 1에 도시한 바와 같이 상기 2개의 트랜지스터의 소스 단자는 서로 연결되며, 접지되어 있다.
포화모드에서 작용하는 트랜지스터를 흐르는 전류는 하기 수학식 1과 같이 산출된다.
Figure pat00001
따라서, 제1트랜지스터(102)와 제2트랜지스터(104)가 서로 동일하고 인가되는 게이트-소스간 전압이 서로 동일하다면, 흐르는 전류는 서로 같다. 상기 수학식 1에서 β는 트랜지스터 상수이고, 트랜지스터의 크기 및 재료에 따라 변한다. 또한, VGS는 트랜지스터의 게이트-소스 간 인가되는 전압이며, VTH는 트랜지스터의 문턱(threshold)전압이며, W/L는 트랜지스터 채널영역의 넓이에 대한 길이의 비(종횡비라고 하기도 한다.)를 의미한다. 상기 수학식 1에서 나타난 바와 같이, 2개의 트랜지스터가 동일한 재료를 이용하였으며 동일한 디멘션(dimension)이면 게이트-소스간 전압이 동일하다고 가정하면 상기 트랜지스터들에 흐르는 전류는 대략적으로 서로 동일하다. (동일한 디멘션을 가지고 또한 동일한 재료를 이용하였다면 β와 VTH 또한 서로 동일하기 때문이다.) 전류 미러 회로(100)에서, 제1트랜지스터(102)와 제2트랜지스터(104)는 동일하다고 가정하였으며, 따라서 레퍼런스 전류(Iref)는 제1트랜지스터(102)(또한 전기 디바이스(108))의 출력전류(IOUT)와 같다.
비록 전류 미러 회로(100)에서 2개의 트랜지스터들이 동일하다고 가정하였지만 실제로는 통상적인 경우는 아니다. 동일한 W/L과 동일한 재료를 가진 2개의 트랜지스터를 제조하려는 시도가 있지만, 일반적으로는 통상의 제조 방법을 이용하여 절대적으로 동일한 2개의 트랜지스터를 만들기는 불가능하다.
상기 관점에서, 2개의 트랜지스터가 완전히 동일하지 않더라도 2개의 트랜지스터 사이에 매칭된 전류를 제공할 필요가 있다.
본 발명의 목적은 전류 미러 회로에 포함된 트랜지스터들이 정확히 동일하지 않아도 2개의 전기 디바이스(LED 같은)에 흐르는 전류를 매칭시킬 수 있는 전류 미러 회로를 제공하는 것이다. 본 발명이 2개의 전기 디바이스에 대하여 설명하나, 본 발명의 범위를 이탈하지 않는 범위 내에서 본 발명은 2개 이상의 전기 디바이스와 관련된 더 복잡한 회로에도 적용가능하다.
본 발명의 일 실시예에 따르면, 제1 전기 디바이스와 제2 전기 디바이스를 통하여 전류를 제어하기 위한 전류 미러 회로가 제공된다. 전류 미러 회로는 제1 전기 디바이스를 위한 제1 전류와 제2 전기 디바이스를 위한 제2 전류를 발생시키는 전류 발생기를 포함한다. 본 발명의 일 실시예에 따르면, 상기 제1 전기 디바이스 및 상기 제2 전기 디바이스는 LEDs(Light Emmitting Diodes)이다.
상기 전류 미러 회로는 상기 제1 전기 디바이스인 제1 보조 회로를 더 포함한다. 상기 제1 보조회로는 상기 전류 발생기로부터 제1 전류를 얻기 위한 상기 제1 전류발생기에 연결된 제1 트랜지스터를 더 포함한다. 또한, 상기 제1 보조 회로는 제1 스위치와 제1 트랜지스터 사이에 연결된 제1 OPAMP(Operational Amplifier)를더 포함한다. 본 발명에 일 실시예에 따르면 상기 제1 OPAMP의 제1 단자는 제1 스위치에 연결되고, 상기 제1 OPAMP의 출력단자는 상기 제1 트랜지스터의 제1 단자, 제2 스위치 및 제3 스위치에 연결된다. 상기 제1 보조회로는 또한 상기 제1 전기 디바이스에 연결된 제2 트랜지스터를 포함한다. 본 발명에 따른 일실시예에 따르면, 상기 제2 트랜지스터의 제1 단자는 상기 제2 스위치에 연결되어 있다.
제1 보조 회로와 마찬가지로, 상기 전류 미러 회로 또한 상기 제2 전기 디바이스인 제2 보조 회로를 포함한다. 제2 보조회로는 전류 발생기로부터 제2 전류를 얻기 위한 전류 발생기에 연결된 제2 트랜지스터를 포함한다. 또한, 상기 제2 보조 회로는 제4 스위치와 제3 트랜지스터 사이에 연결된 제2 OPAMP를 포함한다. 본 발명의 일 실시예에 따르면, 상기 제2 OPAMP의 제1 입력 단자는 제4 스위치에 연결되고 상기 제2 OPAMP의 출력단자는 상기 제3 트랜지스터의 제1 단자, 상기 제3 스위치 및 상기 제2 스위치에 연결된다. 게다가, 상기 제2 보조회로는 상기 제2 전기 디바이스에 연결된 제4 트랜지스터를 포함한다. 본 발명의 일 실시예에 따르면, 상기 제4 트랜지스터의 제1 단자는 제3 스위치에 연결된다.
상기에서 언급된 상기 제1 보조회로와 상기 제2 보조회로는 상기 제1 전기 디바이스와 상기 제2 전기 디바이스 사이에서 기 정의된 주파수로 제1 스위치가 제1 OPAMP의 제1 입력단자를 스위칭하고 상기 제4 스위치가 상기 제2 OPAMP의 제1 입력단자를 스위칭할 수 있도록 상호 연결된다. 또한, 상기 제1 OPAMP와 상기 제2 OPAMP의 출력단자 사이에 기 정의된 주파수로 상기 제2 스위치는 상기 제2 트랜지스터의 제1 단자를 스위칭하고, 상기 제3 스위치는 상기 제4 트랜지스터의 제1 단자를 스위칭한다. 본 발명의 일 실시예에 따르면, 상기 기 정의된 주파수는 인간의 눈깜빡임 인지 이상이고(약 200Hz), 상기 제1 OPAMP와 상기 제2 OPAMP의 허용 주파수 대역폭의 최대 주파수 이하이다.(약 500kHz)
본 발명의 다른 실시예에 따르면, 제1 LED와 제2 LED에 흐르는 전류를 제어하기 위한 LED 드라이버 회로가 제공된다. 상기 LED 드라이버 회로는 상기 제1 LED를 위한 제1 전류와 상기 제2 LED를 위한 제2 전류를 발생하기 위한 전류 발생기를 포함한다. 또한, 상기 전류 미러 회로는 상기 제1 LED인 제1 보조회로를 포함한다. 본 발명의 일실시예에 따르면, 상기 제1 보조 회로는 상기 전류 발생기로부터의 제1 전류를 얻기 위한 전류 발생기에 연결된 제1 트랜지스터를 포함한다. 상기 제1 보조회로는 제1 스위치와 상기 제1 트랜지스터 사이에 연결된 제1 OPAMP를 더 포함한다. 제1 OPAMP의 제1 입력단자는 상기 제1 스위치에 연결되고, 상기 제1 OPAMP의 출력단자는 상기 제1 트랜지스터의 제1 단자, 제2 스위치 및 제3 스위치에 연결된다. 또한, 상기 제1 보조회로는 상기 제1 LED에 연결된 제2 트랜지스터를 포함한다. 본 발명의 일 실시예에 따르면, 상기 제2 트랜지스터의 제1 단자는 제2 스위치에 연결된다.
상기 LED 드라이버 회로는 상기 제2 LED인 제2 보조회로를 포함한다. 상기 제2 보조회로는 전류 발생기로부터의 제2 전류를 얻기 위한 전류 발생기에 연결된 제3 트랜지스터를 포함한다. 상기 제2 보조회로는 제4 스위치와 상기 제3 트랜지스터 사이에 연결된 제2 OPAMP를 더 포함한다. 본 발명의 일실시예에 따르면, 상기 제2 OPAMP의 제1 입력 단자는 제4 스위치에 연결되고 상기 제2 OPAMP의 출력단자는 사기 제3 트랜지스터의 제1 단자, 제3 스위치 및 상기 제2 스위치에 연결된다. 제2 보조회로는 또한 상기 제2 LED에 연결된 제4 트랜지스터를 포함한다. 일 실시예에 따르면, 상기 제4 트랜지스터의 제1 단자는 상기 제3 스위치에 연결된다.
상기 제1 보조회로와 상기 제2 보조회로는 상기 제1 스위치가 상기 제1 LED와 상기 제2 LED 사이에서 기 정의된 주파수로 상기 제1 스위치가 상기 제1 OPAMP의 제1 입력단자를 스위칭하고, 상기 제4 스위치가 상기 제2 OPAMP의 제1 입력 단자를 스위칭할 수 있도록 상호 연결된다. 또한, 상기 제1 OPAMP와 상기 제2 OPAMP의 출력단자 사이에서 기 정의된 주파수로 상기 제2 스위치가 상기 제2 트랜지스터의 제1 단자를 스위칭하고 상기 제3 스위치가 상기 제4 트랜지스터의 제1 단자를 스위칭한다. 본 발명의 일 실시예에 따르면, 상기 기 정의된 주파수는 항상 인간의 눈깜빡임 인지 이상이고(약 200Hz), 상기 제1 OPAMP와 상기 제2 OPAMP의 허용 주파수 대역폭의 최대 주파수이하이다.(약 500kHz)
상기와 같이 구성된 본 발명에 따르면, 스케일링된 트랜지스터를 이용하여 전류 미러 회로를 구성함으로써 2개의 전류 디바이스에 더 나은 매칭 전류를 공급할 수 있을 뿐만 아니라, 넓은 전압 강하 범위에서 동작할 수 있는 효과가 있다.
이하 본 발명의 바람직한 실시예는 도시된 부가도면으로 설명될 것이나 본 발명은 도시된 지시부호 또는 구성요소 등에 이에 한정되지 않는다.
도 1은 통상적인 전류 미러 회로를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 LED 드라이버 회로를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 상기 LED 드라이버 회로에 연결된 펄스 소스를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 LED 드라이버 회로(200)를 도시한 도면이다. LED 드라이버 회로(200)는 기본적으로 제1 LED(202)와 제2 LED(204)를 통하여 흐르는 전류를 매칭하는 전류 미러 회로이다. 도 2에 도시한 바와 같이, LED 드라이버 회로(200)는 제1 LED(202)의 제1 전류(Iref)와 제2 LED(204)의 제2 전류(I'ref)를발생시키는 전류 발생 및 분배기(206)를 포함한다. 도시한 바와 같이, 전류 발생 및 분배기(206), 제1 LED(202) 및 제2 LED(204)는 Vpos로 도시한 양(+)의 전압 단자에 연결된다.
전류 발생 및 분배기(206)는 2개의 동일한 값의 전류(Iref and I'ref)를 발생시키고 제1 LED(202)와 제2 LED(204)에 분배하는 회로 또는 디바이스면 어떤 것이라도 가능하다. 본 발명의 일 실시예에 따르면, 발생된 전류(Iref and I'ref) 값은 전류 발생 및 분배기(206)에 연결된 저항(Rset,208) 값에 따라 변한다. 도시한 바와 같이, 저항(208)은 전류 발생 및 분배기(206)와 Vneg의 음(-)의 전압 단자 사이에 연결된다.
기존의 구성에서, 2개의 LED에는 서로 동일한 전류가 발생되어야 하므로 발생된 전류(Iref and I'ref)는 서로 동일해야 한다. 그러나, 실제로는 상기 2개의 LED에 정확히 동일한 전류가 발생될 수 없으며 서로 약간 상이한 전류가 발생된다. 이러한 전류에서의 차이 및 LED 드라이버 회로(200)의 다양한 구성요소에서의 차이점(LED 드라이버 회로(200)의 소자에 대해서는 후술한다.) 때문에 제1 LED(202)에 흐르는 전류와 제2 LED(204)에 흐르는 전류는 통상적으로 동일하지 않다. 이러한 문제점을 해결하기 위하여, LED 드라이버 회로(200)는 상기 2개의 LED에 흐르는 전류를 연속적으로 스위칭하여 상기 2개의 LED를 통하여 흐르는 평균 전류를 동일하게 유지시킬 수 있는 복수의 스위치를 사용한다. 전류의 스위칭 주파수는 보통 인간의 눈깜빡임 인지(약 200Hz)보다 더 높으므로 인간은 상기 제1 LED와 상기 제2 LED중 어느 하나에 있어서 어떤 발광의 변화도 감지할 수 없다. 아래는 상기 2개의 LED의 스위칭과 상기 LED 드라이버 회로(200)의 구조에 대해 자세히 설명한다.
본 발명의 일 실시예에 따르면, Iref는 제1 트랜지스터를 통하여 LED 드라이버 회로(200)의 제1 보조회로에 공급되고, I'ref는 제3 트랜지스터를 통하여 LED 드라이버 회로(200)의 제2 보조회로에 공급된다. 본 발명의 일 실시예에 따르면, 제1 트랜지스터(210) 및 제3 트랜지스터(212)는 서로 동일하다.
제1 보조회로는 제1 LED(202)에 연결되고, 제1 트랜지스터(210), 제1 OPAMP(214) 및 제2 트랜지스터(216)를 포함한다. 본 발명의 일실시예에 따르면 제2 트랜지스터(216)은 제1 트랜지스터(210)의 스케일링된 버전(scaled version)이다. 즉, 제2 트랜지스터(216)를 흐르는 전류는 제1 트랜지스터(210)에 흐르는 전류(Iref)보다 크고 상기 전류(Iref)에 비례한다. 예컨대, 제2 트랜지스터(216)가 제1 트랜지스터(210)보다 10배 스케일링 되었다면, 10×Iref의 전류가 제2 트랜지스터(216)를 통하여 흐를 것이다. 제1 보조회로와 유사하게, 제2 보조회로는 제2 LED(204)에 연결되고, 제3 트랜지스터(212), 제2 OPAMP(218) 및 제4 트랜지스터(220)를 포함한다. 제4 트랜지스터(220)는 제3 트랜지스터(212)의 스케일링된 버전이다. 이는 제3 트랜지스터(212)를 흐르는 전류(I'ref)보다 크고 그에 비례하는 전류가 제4 트랜지스터(220)를 흐르는 것을 의미한다.
상기 트랜지스터들의 스케일링으로 제1 LED(202)와 제2 LED(204) 사이에서 매칭된 더 좋은 전류를 얻을 수 있기 때문에 제4 트랜지스터(220)와 제2트랜지스터(216)은 각각 제3 트랜지스터(212)와 제1 트랜지스터(210)의 스케일된 버전으로 선정된다. 이는 더 작은 트랜지스터일수록 전류의 미스매치(mismatch)가 더 지배적이나 스케일된 트랜지스터에서는 그렇지 않기 때문이다. 따라서, 제4 트랜지스터(220)와 제2 트랜지스터(216)는 제1 트랜지스터(210)와 제3 트랜지스터(212)에 의한 전류 미스매치에 비해 제4 트랜지스터(220)와 제2 트랜지스터(216)에 의한 전류 미스매치를 최소화하기 위하여 각각 제3 트랜지스터(212) 및 제1 트랜지스터(210)의 스케일된 버전이다. LED 드라이버 회로(200)의 이러한 측면은 본 발명의 회로의 작용을 상세히 설명할 때 후술한다.
도 2에 도시한 바와 같이, 제1 트랜지스터(210)의 드레인과 제3 트랜지스터(212)의 드레인은 각각 Iref and I'ref를 얻기 위하여 전류 발생 및 분배기(206)에 연결된다. 본 분야의 통상의 기술자라라면 이러한 연결은 제1 트랜지스터(210)와 제3 트랜지스터(212)가 NMOS 트랜지스터 또는 PMOS 트랜지스터라면 단지 적용가능하다는 사실을 알 것이다. 이러한 트랜지스터들이 NPN BJT들 혹은 PNP BJT들라면, 상기 트랜지스터들의 컬렉터 단자는 전류 발생 및 분배기(206)에 연결된다.
도시한 바와 같이, 제1 트랜지스터(210)의 드레인은 제1 OPAMP(214)의 양의 입력단자에 연결되며, 제3 트랜지스터(212)의 드레인은 제2 OPAMP(218)의 양의 단자에 연결된다. 이는 상기 트랜지스터들이 NMOS 트랜지스터 또는 PMOS 트랜지스터인 경우에만 한정된다. 상기 트랜지스터들이 BJT 트랜지스터라면, 그들의 컬렉터 단자는 상기 OPAMP들의 상기 서술한 단자에 연결된다.
도 2에 도시한 바와 같이, 제2 트랜지스터(216)의 드레인은 제1 LED(202)에 연결되며, 제4 트랜지스터(220)의 드레인은 제2 LED(204)에 연결된다. 다시, 이러한 연결은 NMOS 트랜지스터 또는 PMOS 트랜지스터에 적용된다. 만약 상기 2개의 트랜지스터들이 BJT 트랜지스터라면, 그들의 컬렉터 단자는 상기 언급된 LED들에 연결된다. 또한, 4개의 트랜지스터{예컨대 본 발명의 일 실시예에서는 제1 트랜지스터(210), 제3 트랜지스터(212), 제2 트랜지스터(216), 제4 트랜지스터(220)가 해당될 수 있다.}가 NMOS 트랜지스터(도 2에 도시한 바와 같이) 또는 PMOS 트랜지스터인 경우, 그들의 소스 단자는 서로 단락되고 음(-)의 전압 단자(Vneg)에 연결된다. 만약 그들이 BJT 트랜지스터라면, 그들의 에미터 단자는 서로 단락되고 Vneg에 연결된다.
도시한 바와 같이, 제1 트랜지스터(210)의 게이트와 제3 트랜지스터(212)의 게이트는 각각 제1 OPAMP(214)의 출력단자와 제2 OPAMP(218)의 출력단자와 연결된다. 마찬가지로 상기 트랜지스터들이 NMOS 트랜지스터(도 2에 도시한 바와 같이) 또는 PMOS 트랜지스터 중 하나인 경우에만 사실이다. 만약 이들이 PNP BJT 또는 NPN BJT라면, 그들의 베이스 단자는 상기 OPAMP들의 상기 언급된 단자에 연결된다.
전술한 구성요소와 별도로 LED 드라이버 회로(200)은 또한 4개의 스위치를 포함한다. 이들은 도 2에 도시한 바와 같이 제1 스위치(222), 제2 스위치(224), 제3 스위치(226) 및 제4 스위치(228)이다. 도시한 바와 같이, 제1 스위치(222)의 공통단자("Z"로 도시된)는 제1 OPAMP(214)의 양의 단자에 연결되어 제1 스위치(222)의 나머지 2개의 단자("A"와 "B"로 도시된)들은 각각 제1 LED(202)와 제2 LED(204)에 연결된다. 또한, 제4 스위치(228)의 공통 단자는 제2 OPAMP(218)의 양의 단자에 연결되어 상기 "A"와 "B" 단자들은 각각 제2 LED(204)와 제1 LED(202)에 연결된다.
제2 스위치(224)의 공통단자는 제2 트랜지스터(216)의 게이트에 연결되어 그것의 "A"와 "B" 단자들은 각각 제1 OPAMP(214)와 제2 OPAMP(218)의 공통단자에 연결된다. 마찬가지로, 제3 스위치(226)의 공통 단자는 제4 트랜지스터(220)의 게이트에 연결되어 그것의 "A"와 "B" 단자들에 각각 제2 OPAMP(218)과 제1 OPAMP(214)의 출력 단자에 연결된다. 본 분야의 통상의 기술자는 상기 언급된 연결이 제2 트랜지스터(216)과 제4 트랜지스터(220)이 NMOS 트랜지스터(도 2에 도시된) 또는 PMOS 트랜지스터 중 하나인 경우에만 타당하다는 사실을 알 수 있을 것이다. 만약 그들이 PNP 트랜지스터 또는 NPN 트랜지스터라면 그들의 베이스 단자들은 상기 언급된 스위치들의 게이트 단자 대신에 공통 단자에 연결된다.
하기에서는 LED 드라이버 회로(200)의 동작을 상세히 설명한다.
상기 제1 보조회로{제1 트랜지스터(210), 제1 OPAMP(214), 제2 트랜지스터(216)를 포함하는}는 상기 언급된 4개의 스위치를 통하여 제2 보조회로{제3 트랜지스터(212), 제2 OPAMP(218), 제4 트랜지스터(220)을 포함하는}에 연결된다. 모든 스위치들이 "A" 단자에 있을 때(도 2에 도시한 바와 같이), 상기 제1 LED(202)를 통하여 흐르는 전류는 Iref의 스케일된 버전이며 제2 LED(204)를 통하여 흐르는 전류는 I'ref의 스케일된 버전이다. 이는 모든 스위치들이 "A" 단자에 있을 때, 제2 트랜지스터(216)의 상기 게이트는 제1 OPAMP(214)의 출력 단자에 연결되며, 제4 트랜지스터(220)의 게이트는 제2 OPAMP(218)의 출력 단자에 연결되기 때문이다. 또한, 제1 OPAMP(214)의 음의 단자는 제2 트랜지스터(216)의 드레인{또한 제1 LED(202)에 연결된다.}에 연결되며 제2 OPAMP(218)의 음의 단자는 제4 트랜지스터(220)의 드레인{또한 제2 LED(204)에 연결된다.}에 연결된다.
전술한 연결에서 제1 트랜지스터(210)와 제2 트랜지스터(216)의 게이트들은 서로 단락되어 있으며, 제3 트랜지스터(212)와 제4 트랜지스터(220)의 게이트들도 마찬가지이다. 또한, OPAMP에서 2개의 입력 단자들이 등전위인 것은 본 분야의 통상의 기술자들에게 자명하다. 따라서, 제1 트랜지스터(210)과 제2 트랜지스터(216)의 드레인 단자들은 제1 OPAMP(214)의 각각의 입력 단자들에 연결되어 있기 때문에 양단자는 등전위이다. 마찬가지로, 제3 트랜지스터(212)와 제4 트랜지스터(220)의 드레인 단자들도 제2 OPAMP(218)의 각각의 입력 단자에 연결되어 있다.
제1 트랜지스터(210)과 제2 트랜지스터(216)의 게이트 전압이 같고 그들의 드레인-소스 전압이 또한 같기 때문에{제1 OPAMP(214)의 입력 단자들은 등전위이므로}, 제2 트랜지스터(216)을 흐르는 전류는 제1 트랜지스터(210)을 흐르는 전류(Iref)에 비례한다. 제2 트랜지스터(216)을 흐르는 전류는 제2 트랜지스터(216)은 제1 트랜지스터(210)의 스케일된 버전이기 때문에 Iref에 "비례"한다. 만약 상기 2개의 트랜지스터가 동일하다면, 제1 트랜지스터(210)과 제2 트랜지스터(216)에 흐르는 전류는 서로 동일하다.
마찬가지로, 제4 트랜지스터(220)에 흐르는 전류는 제3 트랜지스터(212)에 흐르는 전류(I'ref)에 비례한다. 이는 상기 트랜지스터들의 드레인 단자들이 등전위이고, 그들의 게이트 단자들이 단락되어 있기 때문이다. 또한, 제4 트랜지스터(220)이 제3 트랜지스터(212)의 스케일된 버전이기 때문에, 상기 트랜지스터들에 흐르는 전류는 비례하지만 동일하지는 않다.
전술한 설명은 모든 스위치들이 "A"단자에 있는 경우에 상정하여 설명하였다. 모든 스위치들이 "B"단자에 있을 때, 제1 OPAMP(214)의 음의 입력 단자들은 제2 LED(204)에 연결되고, 제2 OPAMP(218)의 음의 입력 단자는 제1 LED(202)에 연결된다. 또한, 제2 트랜지스터(216)의 게이트는 제2 OPAMP(218)의 출력 단자에 연결되고 제4 트랜지스터(220)의 게이트는 제1 OPAMP(214)의 출력 단자에 연결된다.
따라서, 제4 트랜지스터(220){과 제2 LED(204)}는 Iref에 비례하며, 제2 트랜지스터(216){과 제1 LED(202)}의 전류는 I'ref에 비례한다. 이러한 이유는 상기 경우에서 제1 OPAMP(214)의 입력단자가 제1 트랜지스터(210)과 제4 트랜지스터(220) 사이에 연결되어 제4 트랜지스터(220)의 게이트 단자는 제1 트랜지스터(210)의 게이트 단자와 단락되어 있기 때문이다. 따라서, 제1 트랜지스터(210)과 제4 트랜지스터(220)의 드레인-게이트 전압은 서로 같으므로 제4 트랜지스터(220)에 흐르는 전류는 제1 트랜지스터(210)에 흐르는 전류(Iref)에 비례한다. 동일한 원리가 제2 OPAMP(218), 제3 트랜지스터(212) 및 제2 트랜지스터(216)와 관련되 회로에도 적용된다.
전술한 바와 별도로, 스위치들이 "A"단자에 있을 때, 제1 LED(202)를 흐르는 전류는 Iref에 비례하며, 제2 LED(204)를 흐르는 전류는 I'ref에 비례한다. 스위치들이 "B"단자에 있을 때, 제1 LED(202)에 흐르는 전류는 I'ref에 비례하며, 제2 LED(204)를 흐르는 전류는 Iref에 비례한다. 상기에서 언급된 4개의 스위치들의 상태는 매우 빨리 변해서 인간의 눈은 발광 변화를 감지할 수 없다면, 2개의 LED{제1 LED(202), 제2 LED(204)}를 통하여 동일한 평균 전류가 흐르는 회로를 얻을 수 있다. 이것은 정확히 본 발명에서 따르는 방법론이다. 상기 4개의 스위치들은 "A" 단자와 "B" 단자 사이에서 인간 눈의 깜빡임 인지보다 높은 주파수(약 200Hz)이상의 주파수로 스위칭되므로 상기 2개의 LED를 보는 인간은 상기 LED 중 어느 하나의 발광에 있어서 어떠한 변화도 감지할 수 없다. 본 발명의 일 실시예에 따르면, 상기 스위칭 주파수는 항상 LED 드라이버 회로(200)의 2개의 OPAMP의 최대 허용 주파수 대역폭 이하로 유지된다. 통상적인 최대 주파수는 대략 500kHz이다. 적절한 스위칭 주파수의 일 예는 10 kHz이다(이는 인간 눈의 깜빡임을 인식하는 주파수 이상이고 상기 2개의 OPAMP의 최대 주파수보다 훨씬 적다.).
본 발명의 일 실시예에 따르면, LED 드라이버 회로(200)의 4개의 스위치들의 스위칭 상태는 내부 펄스 소스 또는 외부 펄스 소스에 의해 유도된다. 도 3에 도시된 실시예에서 펄스 소스(302)는 LED 드라이버 회로(200)에 연결되어 있다. 펄스 소스(302)는 LED 드라이버 회로(200)의 외부 펄스 소스 혹은 내부 펄스 소스 중 하나일 수 있다. 상기 스위치들이 펄스 소스(302)의 신호의 전이가 있으면 전환된다는 것은 본 분야의 통상의 기술자들에게 자명한 사항이다. 예컨대, 상기 스위치들은 펄스 소스(302)의 신호가 하이(high)에서 로우(low) 또는 로우에서 하이 중 하나로 전이될 때 전환된다.
2개의 다른 펄스 소스(내부 혹은 외부)가 LED 드라이버 회로(200)에 연결된 많은 경우가 있다(이는 도 3에 도시되지 않았다.). 이러한 경우, 외부 펼스 소스를 사용함으로써 외부 펄스 소스의 주파수가 인간 눈 깜빡임을 인식할 수 있는 주파수 이상으로 더 잘 유지(그리고 상기 2개의 OPAMP의 최대 허용 주파수 대역폭의 주파수 이하로)할 수 있다. 때때로 외부 펄스 소스는 LED의 출력 전류를 최대화 하기 위해서 100% 듀티 사이클(duty cycle)이 필요하다는 것은 본 분야의 통상의 기술자에게 자명한 사항이다. 이러한 경우, 상기 전류 소스는 스위칭 동작이 일어나지 않아 사익 2개의 LED간 전류 매칭이 어려울 수 있다. 이러한 잠재적인 문제점을 극복하기 위해서, 본 발명은 외부의 100% 듀티 사이클을 가지는 펄스 소스를 적용시 상기 전류 소스를 지속적으로 스위칭하여 좋은 매칭성을 유지하기 위하여 내부 펄스 소스를 통하여 자동적으로 스위칭한다. 본 발명의 일 실시예에 따르면 예컨대, 외부 펄스 소스로 PWM(Pulse Width Modulator)이 될 수 있다. 또한, LED 드라이버 회로(200)의 4개의 스위치를 전환시키는 다른 방법이 있고, 외부 펄스 소스를 통하여 스위칭하는 방법은 단지 일 실시예로 설명된 사실은 본 분야의 통상의 기술자에 자명하다.
비록 도 2와 도 3은 LED에 관해 도시하고 있지만, 도 2 및 도 3에 도시된 회로들은 또한 다른 전기 디바이스들 사이에서 전류를 매칭하는 데 이용될 수 있다는 사실은 본 분야의 통상의 기술자들에게 자명하다. 이는 도 2에 도시된 회로는 기본적으로 전류 미러 회로이고, 다른 2개의 전기 디바이스 간 전류를 미러링(mirroring)하는 데 이용될 수 있기 때문이다. 또한, 본 발명의 다른 실시예로, 도 2에 도시된 것과 유사한 회로가 2개 이상의 LED 또는 전기 디바이스들 간에 전류를 매칭시키는 데 이용될 수 있다. 이러한 회로는 LED 드라이버 회로(200)의 것과 동일한 원리를 이용하나, 아직 서술하기 쉽지 않은 더 복잡한 스위칭 매트릭스와 관련된다.
본 발명의 다양한 실시예는 2개의 전기 디바이스들 간에 더 나은 매칭된 전류를 제공한다. 통상의 전류 미러 회로에서 전류의 미스매칭(mismatching)은 주로 더 작은 트랜지스터{제1 트랜지스터(210)과 제3 트랜지스터(212)}, 전류 분배 및 2개의 OPAMP 사이에서의 입력 오프셋(offset) 때문에 발생된다는 사실은 본 분야의 통상의 기술자에게 자명하다. 이러한 문제를 완화시키기 위하여, 본 발명은 제1 트랜지스터(210)의 스케일된 버전으로 제2 트랜지스터(216)을 이용하고, 제3 트랜지스터(212)의 스케일된 버전으로 제4 트랜지스터(220)을 이용한다. 이러한 방식으로, 오직 "더 큰" 트랜지스터{제2 트랜지스터(216)과 제4 트랜지스터(220)}이 항상 상기 2개의 LED에 연결된다. LED 드라이버 회로(200)의 나머지 소자(주로 전류 미스매칭을 발생시키는)는 상기 2개의 LED 사이에의 스위칭을 계속 유지한다. 따라서, 본 발명을 이용함으로써, 단지 2개의 더 큰 트랜지스터들이 LED 드라이버 회로(200)에서 전류의 미스매칭을 유발하는 경우 더 나은 전류 매칭을 얻을 수 있으며, 이러한 2개의 트랜지스터들은 크기 때문에 이러한 트랜지스터들의 전류 미스 매칭은 매우 작다.
본 발명의 다른 이점은 LED 드라이버 회로(200)가 넓은 범위의 LED 전압 강하 범위에서 작동하게 한다는 점이다. LED 드라이버 회로(200)의 트랜지스터들이 포화 모드(saturation mode)에서 동작 중일 때, 상기 트랜지스터를 흐르는 전류 I는 하기 수학식 2와 같이 산출된다는 사실은 본 분야의 통상의 기술자들에게 자명하다. 이러한 전류는 게이트-소스 전압(VTH이고 상수 값)에만 의존하기 때문에, 상기 LED 드라이버 회로(200)는 트랜지스터들의 게이트 단자들이 스위치들의 사용으로 단락되었을 때 포화 모드에서 잘 작동한다.
Figure pat00002
그러나, 제1 LED(202) 및 제2 LED(204)를 통한 전류가 변하면(예컨대, Rset의 변화에 따라), 제2 트랜지스터(216) 및 제4 트랜지스터(220)을 통한 드레인-소스 전압 또한 변한다. 이는 상기 트랜지스터들이 선형 모드(linear mode)에서 동작하는 조건을 유발한다. 선형 모드에서, 트랜지스터의 전류 I는, 하기 수학식 3과 같이 산출된다. 이 식과는 별도로, 이러한 전류는 게이트-소스 전압뿐만 아니라, 드레인-소스 전압에도 의존한다. LED 드라이버 회로(200)가 또한 선형모드에서 잘 작동하는 것을 확실히 하기 위해서, 상기 트랜지스터들의 드레인-소스 전압은 동일해야 한다. 이는 LED 드라이버 회로(200)에 포함된 OPAMP에 의해 행해지는 데, 그들의 입력 단자에 연결된 트랜지스터들이 동일한 드레인 전압을 유지한다(입력 단자에서 등전위를 갖는 OPAMP의 특성때문이다.). 이러한 방식으로, LED 드라이버 회로(200)는 포화 모드 뿐만 아니라 선형 모드에서도 잘 작동하며, 따라서, LED 전압 강하의 넓은 범위에서 전류 매칭이 가능하다.
본 발명의 바람직한 실시예에서 설명한 바와 같이, 본 발명은 상기 실시예에만 한정되는 것은 아니다. 본 발명의 청구항에 기재된 내용의 취지 및 분야에서 벗어나지 않는 범위 내에서 본 분야의 통상의 기술자에게 자명한 다양한 변형, 변화, 변동, 대입 및 등가가 가능할 것이다.
Figure pat00003
200: LED 드라이버 회로 202: 제1 LED
204: 제2 LED 206: 전류 발생 및 분배기
208: 저항 210: 제1 트랜지스터
212: 제3 트랜지스터 214: 제1 OPAMP
216: 제2 트랜지스터 218: 제2 OPAMP
220: 제4 트랜지스터 222: 제1 스위치
224: 제2 스위치 226: 제3 스위치
228: 제4 스위치

Claims (24)

  1. 제1 LED(light emitting diode) 및 제2 LED를 통한 전류를 제어하기 위한 LED 드라이버 회로에 있어서, 상기 LED 드라이버 회로는,
    상기 제1 LED 용의 제1 전류와 상기 제2 LED 용의 제2 전류를 발생시키기 위한 전류 발생기;
    상기 제1 LED에 연결된 제1 보조회로; 및
    상기 제2 LED에 연결된 제2 보조회로;를 포함하여 구성되며,
    상기 제1 보조회로는,
    상기 전류 발생기로부터 상기 제1 전류를 입력받기 위하여 상기 전류 발생기에 연결된 제1 트랜지스터;
    제1 스위치와 상기 제1 트랜지스터 사이에 연결된 제1 OPAMP(operational amplifier)로서, 상기 제1 OPAMP의 제1 입력 단자는 상기 제1 스위치에 연결되고, 상기 제1 OPAMP의 출력 단자는 상기 제1 트랜지스터의 제1 단자, 제2 스위치, 및 제3 스위치에 연결된 제1 OPAMP; 및
    상기 제1 LED에 연결된 제2 트랜지스터로서, 상기 제2 트랜지스터의 제1 단자는 상기 제2 스위치에 연결된 제2 트랜지스터;를 포함하여 구성되며,
    상기 제2 보조회로는,
    상기 전류 발생기로부터 상기 제2 전류를 입력받기 위하여 상기 전류 발생기에 연결된 제3 트랜지스터;
    제4 스위치와 상기 제3 트랜지스터 사이에 연결된 제2 OPAMP로서, 상기 제2 OPAMP의 제1 입력 단자는 상기 제4 스위치에 연결되고, 상기 제2 OPAMP의 출력단자는 상기 제3 트랜지스터의 제1 단자, 제3 스위치, 및 제2 스위치에 연결된 제2 OPAMP; 및
    상기 제2 LED에 연결되며, 제1 입력단자는 상기 제3 스위치에 연결된 제4 트랜지스터;를 포함하여 구성되되,
    상기 제1 보조회로와 상기 제2 보조회로는, 상기 제1 LED와 상기 제2 LED 사이에서 기 정의된 주파수로, 상기 제1 스위치가 상기 제1 OPAMP의 상기 제1 입력 단자를 스위칭하며, 상기 제4 스위치가 상기 제2 OPAMP의 상기 제1 입력 단자를 스위칭하며,
    상기 제1 OPAMP 및 상기 제2 OPAMP의 상기 출력 단자들 사이에서 기 정의된 주파수로, 상기 제2 스위치가 상기 제2 트랜지스터의 상기 제1 단자를 스위칭하며, 제3 스위치가 상기 제4 트랜지스터의 상기 제1 단자를 스위칭하도록, 서로 연결된 것을 특징으로 하는 LED 드라이버 회로.
  2. 제1항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NMOS(n-type metal oxide semiconductor) 트랜지스터들 및 PMOS(p-type metal oxide semiconductor) 트랜지 터들 중의 적어도 하나이며, 상기 제1 트랜지스터의 드레인 및 상기 제3 트랜지스터의 드레인은 상기 전류 발생기에 연결된 것을 특징으로 하는 LED 드라이버 회로.
  3. 제1항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NPN BJT들(Bipolar Junction Transistors) 및 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터의 컬렉터 및 상기 제3 트랜지스터의 컬렉터는 상기 전류 발생기에 연결된 것을 특징으로 하는 LED 드라이버 회로.
  4. 제1항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NMOS 트랜지스터들 및 PMOS 트랜지스터들 중 적어도 하나이며, 상기 제1 트랜지스터의 드레인은 상기 제1 OPAMP의 제2 입력단자에 연결되며, 상기 제3 트랜지스터의 드레인은 상기 제2 OPAMP의 제2 입력단자에 연결된 것을 특징으로 하는 LED 드라이버 회로.
  5. 제1항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NPN BJT들 및 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터의 컬렉터는 상기 제1 OPAMP의 상기 제2 입력단자에 연결되며, 상기 제3 트랜지스터의 컬렉터는 상기 제2 OPAMP의 상기 제2 입력단자에 연결된 것을 특징으로 하는 LED 드라이버 회로.
  6. 제1항에 있어서,
    상기 제2 트랜지스터와 상기 제4 트랜지스터는 NMOS 트랜지스터들 및 PMOS 트랜지스터 중 적어도 하나이며, 상기 제2 트랜지스터의 드레인은 상기 제1 LED에 연결되며, 상기 제4 트랜지스터의 드레인은 상기 제2 LED에 연결된 것을 특징으로 하는 LED 드라이버 회로.
  7. 제1항에 있어서,
    상기 제2 트랜지스터와 상기 제4 트랜지스터는 NPN BJT들과 PNP BJT들 중 적어도 하나이며, 상기 제2 트랜지스터의 컬렉터는 상기 제1 LED에 연결되며, 상기 제4 트랜지스터의 컬렉터는 상기 제2 LED에 연결된 것을 특징으로 하는 LED 드라이버 회로.
  8. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NMOS 트랜지스터들과 PMOS 트랜지스터들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 소스 단자들은 상호 단락된 것을 특징으로 하는 LED 드라이버 회로.
  9. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NPN BJT들과 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 에미터 단자들은 상호 단락된 것을 특징으로 하는 LED 드라이버 회로.
  10. 제1항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제4스위치의 스위칭 상태들은 펄스 소스에 의해 유도되는 것을 특징으로 하는 LED 드라이버 회로.
  11. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NMOS 트랜지스터들 및 PMOS 트랜지스터들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 제1 단자는 게이트 단자인 것을 특징으로 하는 LED 드라이버 회로.
  12. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NPN BJT들과 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 제1 단자는 베이스 단자인 것을 특징으로 하는 LED 드라이버 회로.
  13. 제1 전기 디바이스 및 제2 전기 디바이스를 통한 전류를 제어하기 위한 전류 미러 회로에 있어서, 상기 전류 미러 회로는,
    상기 제1 전기 디바이스 용의 제1 전류와 상기 제2 전기 디바이스 용의 제2 전류를 발생시키기 위한 전류 발생기;
    상기 제1 전기 디바이스에 연결된 제1 보조회로; 및
    상기 제2 전기 디바이스에 연결된 제2 보조회로;를 포함하여 구성되며,
    상기 제1 보조회로는,
    상기 전류 발생기로부터 상기 제1 전류를 입력받기 위하여 상기 전류 발생기에 연결된 제1 트랜지스터;
    제1 스위치와 상기 제1 트랜지스터 사이에 연결된 제1 OPAMP(operational amplifier)로서, 상기 제1 OPAMP의 제1 입력 단자는 상기 제1 스위치에 연결되고, 상기 제1 OPAMP의 출력 단자는 상기 제1 트랜지스터의 제1 단자, 제2 스위치, 및 제3 스위치에 연결된 제1 OPAMP; 및
    상기 제1 전기 디바이스에 연결된 제2 트랜지스터로서, 상기 제2 트랜지스터의 제1 단자는 상기 제2 스위치에 연결된 제2 트랜지스터;를 포함하여 구성되며,
    상기 제2 보조회로는,
    상기 전류 발생기로부터 상기 제2 전류를 입력받기 위하여 상기 전류 발생기에 연결된 제3 트랜지스터;
    제4 스위치와 상기 제3 트랜지스터 사이에 연결된 제2 OPAMP로서, 상기 제2 OPAMP의 제1 입력 단자는 상기 제4 스위치에 연결되고, 상기 제2 OPAMP의 출력단자는 상기 제3 트랜지스터의 제1 단자, 제3 스위치, 및 제2 스위치에 연결된 제2 OPAMP; 및
    상기 제2 전기 디바이스에 연결되며, 제1 입력단자는 상기 제3 스위치에 연결된 제4 트랜지스터;를 포함하여 구성되되,
    상기 제1 보조회로와 상기 제2 보조회로는, 상기 제1 전기 디바이스와 상기 제2 전기 디바이스 사이에서 기 정의된 주파수로, 상기 제1 스위치가 상기 제1 OPAMP의 상기 제1 입력 단자를 스위칭하며, 상기 제4 스위치가 상기 제2 OPAMP의 상기 제1 입력 단자를 스위칭하며,
    상기 제1 OPAMP 및 상기 제2 OPAMP의 상기 출력 단자들 사이에서 기 정의된 주파수로, 상기 제2 스위치가 상기 제2 트랜지스터의 상기 제1 단자를 스위칭하며, 제3 스위치가 상기 제4 트랜지스터의 상기 제1 단자를 스위칭하도록, 서로 연결된 것을 특징으로 하는 전류 미러 회로.
  14. 제13항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NMOS(n-type metal oxide semiconductor) 트랜지스터들 및 PMOS(p-type metal oxide semiconductor) 트랜지 터들 중의 적어도 하나이며, 상기 제1 트랜지스터의 드레인 및 상기 제3 트랜지스터의 드레인은 상기 전류 발생기에 연결된 것을 특징으로 하는 전류 미러 회로.
  15. 제13항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NPN BJT들(Bipolar Junction Transistors) 및 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터의 컬렉터 및 상기 제3 트랜지스터의 컬렉터는 상기 전류 발생기에 연결된 것을 특징으로 하는 전류 미러 회로.
  16. 제13항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NMOS 트랜지스터들 및 PMOS 트랜지스터들 중 적어도 하나이며, 상기 제1 트랜지스터의 드레인은 상기 제1 OPAMP의 제2 입력단자에 연결되며, 상기 제3 트랜지스터의 드레인은 상기 제2 OPAMP의 제2 입력단자에 연결된 것을 특징으로 하는 전류 미러 회로.
  17. 제13항에 있어서,
    상기 제1 트랜지스터와 상기 제3 트랜지스터는 NPN BJT들 및 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터의 컬렉터는 상기 제1 OPAMP의 상기 제2 입력단자에 연결되며, 상기 제3 트랜지스터의 컬렉터는 상기 제2 OPAMP의 상기 제2 입력단자에 연결된 것을 특징으로 하는 전류 미러 회로.
  18. 제13항에 있어서,
    상기 제2 트랜지스터와 상기 제4 트랜지스터는 NMOS 트랜지스터들 및 PMOS 트랜지스터 중 적어도 하나이며, 상기 제2 트랜지스터의 드레인은 상기 제1 전기 디바이스에 연결되며, 상기 제4 트랜지스터의 드레인은 상기 제2 전기 디바이스에 연결된 것을 특징으로 하는 전류 미러 회로.
  19. 제13항에 있어서,
    상기 제2 트랜지스터와 상기 제4 트랜지스터는 NPN BJT들과 PNP BJT들 중 적어도 하나이며, 상기 제2 트랜지스터의 컬렉터는 상기 제1 전기 디바이스에 연결되며, 상기 제4 트랜지스터의 컬렉터는 상기 제2 전기 디바이스에 연결된 것을 특징으로 하는 전류 미러 회로.
  20. 제13항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NMOS 트랜지스터들과 PMOS 트랜지스터들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 소스 단자들은 상호 단락된 것을 특징으로 하는 전류 미러 회로.
  21. 제13항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NPN BJT들과 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 에미터 단자들은 상호 단락된 것을 특징으로 하는 전류 미러 회로.
  22. 제13항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제4스위치의 스위칭 상태들은 펄스 소스에 의해 유도되는 것을 특징으로 하는 전류 미러 회로.
  23. 제13항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NMOS 트랜지스터들 및 PMOS 트랜지스터들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 제1 단자는 게이트 단자인 것을 특징으로 하는 전류 미러 회로.
  24. 제13항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NPN BJT들과 PNP BJT들 중 적어도 하나이며, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 제1 단자는 베이스 단자인 것을 특징으로 하는 전류 미러 회로.
KR1020110008887A 2010-02-18 2011-01-28 전류 미러 회로 KR101194768B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/658,997 US8125162B2 (en) 2010-02-18 2010-02-18 Current mirror circuit
US12/658,997 2010-02-18

Publications (2)

Publication Number Publication Date
KR20110095141A true KR20110095141A (ko) 2011-08-24
KR101194768B1 KR101194768B1 (ko) 2012-10-26

Family

ID=44369192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008887A KR101194768B1 (ko) 2010-02-18 2011-01-28 전류 미러 회로

Country Status (4)

Country Link
US (1) US8125162B2 (ko)
KR (1) KR101194768B1 (ko)
CN (1) CN102164434B (ko)
TW (1) TWI434602B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594656B (zh) * 2012-06-27 2017-08-01 登豐微電子股份有限公司 線性電流調整器
CN102791062B (zh) * 2012-07-10 2014-06-25 广州昂宝电子有限公司 用于发光二极管(led)串的电流匹配的系统和方法
US9000846B2 (en) * 2013-06-11 2015-04-07 Via Technologies, Inc. Current mirror
CN104602396B (zh) * 2014-11-21 2017-05-24 深圳市海思半导体有限公司 一种wled驱动器和驱动控制方法
CN106954297A (zh) * 2016-09-23 2017-07-14 上海占空比电子科技有限公司 一种新型高效率的可控硅调光线性led驱动电路
EP3364722A1 (en) * 2017-02-21 2018-08-22 General Led Inc. Current splitting adapter for a tower system of led modules
CN111884628A (zh) * 2020-07-30 2020-11-03 武汉博畅通信设备有限责任公司 一种pin二极管负高压驱动电路
CN114299866B (zh) * 2021-12-31 2023-05-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN115032519B (zh) * 2022-04-19 2024-08-16 西安电子科技大学 一种FinFET单管单粒子瞬态效应的测试电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68921020T2 (de) * 1988-05-20 1995-06-29 Mitsubishi Electric Corp Integrierte MOS-Schaltung zum Steuern von lichtermittierenden Dioden.
JP5226920B2 (ja) 2001-08-24 2013-07-03 旭化成エレクトロニクス株式会社 ディスプレイパネル駆動回路
TWI435543B (zh) * 2008-02-06 2014-04-21 Mediatek Inc 半導體電路及減輕半導體電路中電流變動的方法
CN101510106B (zh) * 2008-02-15 2012-03-21 精拓科技股份有限公司 应用于晶体管的电流控制装置

Also Published As

Publication number Publication date
CN102164434A (zh) 2011-08-24
TW201136444A (en) 2011-10-16
US8125162B2 (en) 2012-02-28
TWI434602B (zh) 2014-04-11
CN102164434B (zh) 2014-01-08
KR101194768B1 (ko) 2012-10-26
US20110199018A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
KR101194768B1 (ko) 전류 미러 회로
US8653754B2 (en) Current driving circuit
US6538394B2 (en) Current source methods and apparatus for light emitting diodes
US9232595B2 (en) Backlight driving circuit and liquid crystal display device
JP6841099B2 (ja) 半導体装置、発光制御回路、及び、電子機器
US10548187B2 (en) Low-dropout current regulator for light head
JP2008276039A (ja) バックライト装置
JP5132791B2 (ja) 電流源、電流源回路、およびこの電流源回路の使用
US8773040B2 (en) Indicator drive circuit
US9635746B2 (en) Detecting circuit for open of LED array and LED driver apparatus using the same
KR101400606B1 (ko) 엘이디 조명 구동회로
JP2007019363A (ja) 半導体集積回路
TW201521001A (zh) 畫素單元及驅動電路
JP4985870B1 (ja) 定電流駆動装置およびそれを用いた負荷駆動装置
JP2011199401A (ja) 電源供給装置
KR100979835B1 (ko) 발광 다이오드 조명을 위한 정전류 공급 장치
US11009899B2 (en) Circuit and constant-current drive system having adjustable constant current output
JP2010283740A (ja) フォトｍｏｓリレー駆動回路およびそれを用いた半導体試験装置
KR100996460B1 (ko) 구동 전압 최적화 장치
JP2008016732A (ja) 発光ダイオード駆動回路
KR20240002569A (ko) Led 구동 회로 및 디스플레이 장치
KR20150109548A (ko) Bjt 베이스 전류 보상 회로 및 이를 이용하는 led 구동 장치
CN115985255A (zh) 电流驱动装置和显示装置
KR20150039515A (ko) 안정적인 전원 공급이 가능한 교류 led 구동회로
JPWO2023026919A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7