KR20110090918A - 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 - Google Patents

연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR20110090918A
KR20110090918A KR1020117010408A KR20117010408A KR20110090918A KR 20110090918 A KR20110090918 A KR 20110090918A KR 1020117010408 A KR1020117010408 A KR 1020117010408A KR 20117010408 A KR20117010408 A KR 20117010408A KR 20110090918 A KR20110090918 A KR 20110090918A
Authority
KR
South Korea
Prior art keywords
polishing
abrasive
water
soluble
polysilicon film
Prior art date
Application number
KR1020117010408A
Other languages
English (en)
Inventor
마사루 스즈끼
노리히또 나까자와
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20110090918A publication Critical patent/KR20110090918A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하기 위한 연마 방법이며, 산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해, 상기 폴리실리콘막을 연마하여 평탄화하는 제1 연마 공정과, 상기 제1 연마 공정에서 평탄화된 폴리실리콘막을, 적어도 산화세륨 입자와 물과 산과 수용성 폴리아민 또는 그의 염을 포함하는 제2 연마제에 의해 연마하고, 상기 이산화규소막의 노출에 의해 연마를 정지시키는 제2 연마 공정을 포함하는 연마 방법에 관한 것이다.

Description

연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 {ABRASIVE, POLISHING METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로 장치의 제조에 있어서의 화학적 기계적 연마용의 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 반도체 집적 회로 장치의 다층 배선 형성 공정에서의 커패시터, 게이트 전극 등에 사용되고 있는 다결정 실리콘(이하, 폴리실리콘이라고 기재함)막을 포함하는 피연마면을 평탄화하기 위해 적합한 연마제와 연마 방법 및 그 연마 방법을 사용하는 반도체 집적 회로 장치의 제조 방법에 관한 것이다.
최근, 반도체 집적 회로 장치의 고집적화·고기능화에 수반하여, 소자의 미세화·고밀도화를 위한 미세 가공 기술의 개발이 요구되고 있다. 특히, 화학적 기계적 연마 방법(Chemical Mechanical Polishing: 이하, CMP라고 나타냄)에 의한 평탄화 기술의 중요성이 높아지고 있다.
예를 들어, 반도체 집적 회로 장치의 미세화나 배선의 다층화가 진행됨에 따라서, 제조 공정에 있어서의 각 층에서의 표면의 요철(단차)이 커지기 쉽다. 이 단차가 포토리소그래피의 초점 심도를 초과하여, 충분한 해상도가 얻어지지 않게 된다는 문제를 방지하기 위해, CMP는 불가결한 기술이 되고 있다. CMP는, 구체적으로는 층간 절연막(ILD막: Inter-Level Dielectrics)의 평탄화, 쉘로우 트렌치 분리(STI: Shallow Trench Isolation), 텅스텐 플러그 형성, 구리와 저유전율막으로 이루어지는 다층 배선 형성 공정 등에서 사용되고 있다. 이러한 경우에는, 폴리실리콘막이 커패시터, 게이트 전극 외에 사용되는 경우가 많고, 폴리실리콘막을 포함하는 피연마면의 평탄화에도 CMP가 채용되고 있다.
반도체 집적 회로 장치의 제조 공정에 있어서, 폴리실리콘막을 포함하는 피연마면의 평탄화를 행할 때에는, 연마 대상인 폴리실리콘막의 하층에 스토퍼층으로서 이산화규소막을 성막하고, 폴리실리콘막의 연마 속도와 이산화규소막의 연마 속도의 비(이하, (A의 연마 속도)/(B의 연마 속도)를 「A와 B의 연마 속도비」라고 함)를 크게 함으로써, 스토퍼층이 노출되었을 때에 피연마면의 평탄화를 실현할 수 있도록 하고 있다.
이 폴리실리콘막을 포함하는 피연마면의 평탄화를 위한 연마제로서, 퓸드 실리카와 콜로이드 실리카 중 적어도 한쪽의 지립과 염기성 화합물인 아민으로 이루어지는 조성물이 제안되어 있다(예를 들어, 하기 특허문헌 1 참조). 그러나, 이 연마용 조성물을 사용한 경우는, 연마하려는 부분뿐만 아니라 남기고 싶은 부분까지 화학적 에칭에 의해 제거되어 버려, 디싱이라는 오목부가 발생하기 쉽다는 문제가 있었다.
또한, 폴리실리콘막을 포함하는 피연마면의 연마 방법으로서, 산화세륨 입자를 포함하는 연마용 조성물에 의해 평탄화된 후, 추가로 이산화규소(실리카) 지립을 포함하는 연마제에 의해 연마하는 기술이 제안되어 있다(예를 들어, 하기 비특허문헌 1 참조). 이 비특허문헌 1에 의하면, 산화세륨 입자를 포함하는 연마용 조성물에 의한 연마는 압력에 대하여 비선형성을 갖고, 고압력이 인가된 부분만을 연마할 수 있으므로, 디싱을 억제하면서 평탄화를 행할 수 있다고 되어 있다. 그리고, 그 후 남은 폴리실리콘막을 이산화규소 지립에 의해 연마하여 제거함으로써, 고평탄화된 피연마면을 얻을 수 있다고 되어 있다.
그러나, 비특허문헌 1에 제시된 연마 방법에 있어서는, 상이한 종류의 지립(산화세륨 입자와 이산화규소 입자)을 각각 함유하는 연마용 조성물(연마제)을 조합하여 연마하고 있으므로, 연마제의 공급 기구 전체가 복잡해져, 비용이나 설비의 설치 공간의 증대로 이어졌다. 또한, 2종류의 지립이 혼합됨으로써 지립의 응집이 발생하여, 연마 흠집의 발생이나 평탄성의 악화가 발생하기 쉬워지는 등의 문제가 있었다.
일본 특허 제3457144호(실시예)
"Planarization of the Poly-Si gate for Non Volatile Memories," L. Baud, L. Canevari, C. Romanelli, G. Spinolo, M. Rivoire, International Conference on Planarization/CMP Technology proceedings Octber, 2007 P87-91
본 발명은, 이들 문제를 해결하기 위하여 이루어진 것으로, 반도체 집적 회로 장치의 제조에 있어서, 폴리실리콘막을 포함하는 피연마면을 화학적 기계적으로 연마하기 위하여 적합하며, 디싱이나 연마 흠집을 발생시키지 않고 고평탄화가 가능한 연마제와 연마 방법을 제공하는 것을 목적으로 하고 있다. 본 발명의 또 다른 목적 및 이점은, 이하의 설명으로부터 밝혀질 것이다.
본 발명의 제1 형태는, 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하기 위한 연마 방법이며, 산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해, 상기 폴리실리콘막을 연마하여 평탄화하는 제1 연마 공정과, 상기 제1 연마 공정에서 평탄화된 폴리실리콘막을, 적어도 산화세륨 입자와 물과 산과 수용성 폴리아민 또는 그의 염을 포함하는 제2 연마제에 의해 연마하고, 상기 이산화규소막의 노출에 의해 연마를 정지시키는 제2 연마 공정을 포함한다.
본 발명의 제2 형태는, 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하기 위한 연마 방법이며, 산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해, 상기 폴리실리콘막을 연마하여 평탄화하는 제1 연마 공정과, 상기 제1 연마 공정에서 평탄화된 폴리실리콘막을, 상기 제1 연마제에 수용성 폴리아민과 물을 첨가함으로써 제조된 제2 연마제에 의해 연마하고, 상기 이산화규소막의 노출에 의해 연마를 정지시키는 제2 연마 공정을 포함한다.
본 발명의 제3 형태는, 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하기 위한 연마제이며, 산화세륨 입자와 물과 산 및 수용성 폴리아민 또는 그의 염을 함유하고, pH가 7 내지 13인 연마제이다. 또한, 본 발명의 제4 형태는, 반도체 집적 회로 장치의 제조 방법이며, 상기 제1 형태 및 제2 형태의 연마 방법에 의해 피연마면을 연마하는 공정을 포함한다.
본 발명의 연마 방법에 의하면, 반도체 집적 회로 장치의 제조에 있어서, 폴리실리콘막을 포함하는 피연마면을 연마하는 제1 연마 공정에서, 폴리실리콘막의 오목부와 볼록부의 단차를 디싱을 억제하면서 평탄화할 수 있고, 또한 제2 연마 공정에서, 폴리실리콘막과 그 바로 아래의 이산화규소막 사이에서 적절한 연마 속도비를 얻을 수 있다. 따라서, 폴리실리콘막을 포함하는 피연마면을 효율적으로 고평탄화시킬 수 있다.
또한, 본 발명의 연마제에 의하면, 반도체 집적 회로 장치의 제조에 있어서 폴리실리콘막을 포함하는 피연마면을 연마하는 경우에, 폴리실리콘막과 그 바로 아래의 이산화규소막 사이에서 적절한 연마 속도비를 얻을 수 있으므로, 피연마면의 고평탄화를 실현할 수 있다.
도 1의 (a) 내지 (c)는 본 발명의 실시 형태에 있어서, 폴리실리콘막을 포함하는 피연마면의 연마 상태를 도시하는 단면도이다.
도 2는 본 발명의 연마 방법에 사용할 수 있는 연마 장치의 일례를 도시하는 도면이다.
이하에, 본 발명의 실시 형태를 도면, 표, 식, 실시예 등을 사용하여 설명한다. 또한, 이들 도면, 표, 식, 실시예 및 설명은 본 발명을 예시하는 것이며, 본 발명의 범위를 제한하는 것이 아니다. 본 발명의 취지에 합치하는 한 다른 실시 형태도 본 발명의 범주에 속할 수 있다. 또한, 도면 중, 동일한 부호는 동일한 요소를 나타낸다.
본 발명의 실시 형태의 연마 방법은, 반도체 집적 회로 장치(이하, 반도체 디바이스라고도 함)의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 화학적 기계적으로 연마하는 연마 방법이며, 산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해, 폴리실리콘막을 연마하여 평탄화하는 제1 연마 공정과, 이 제1 연마 공정에서 평탄화된 폴리실리콘막을, 산화세륨 입자와 물과 산과 수용성 폴리아민 또는 그의 염을 포함하는 제2 연마제에 의해 연마하여, 바로 아래에 형성되어 있는 이산화규소막이 노출된 시점에 연마를 정지시키는 제2 연마 공정을 구비하고 있다.
또한, 본 발명에 있어서, 폴리실리콘막은 1개의 반도체 디바이스에 2개소 이상 포함되어 있어도 된다. 또한, 「피연마면」이란, 반도체 디바이스를 제조하는 과정에서 나타나는 중간 단계의 표면을 의미한다.
본 발명의 실시 형태에 있어서, 제1 연마 공정에서 사용되는 제1 연마제는, 폴리실리콘막을 포함하는 피연마면을 화학적 기계적으로 연마하기 위한 연마제이며, 산화세륨 입자와 물과 산을 각각 함유한다. 분산제를 공존시켜도 좋다.
산화세륨 입자를 포함하는 제1 연마제를 사용하는 제1 연마 공정에 있어서는, 피연마면의 폴리실리콘막에 대한 연마 속도가 압력에 대하여 비선형성을 갖고, 보다 높은 압력이 인가되는 볼록부를 선택적으로 고속으로 연마할 수 있다. 따라서, 폴리실리콘막의 오목부와 볼록부의 단차를 해소하여, 피연마면을 평탄화할 수 있다. 또한, 제1 연마제는 지립인 산화세륨 입자의 응집이 없기 때문에, 분산 안정성도 우수하여 연마 결함을 발생시키지 않는다.
제2 연마 공정에서 사용되는 제2 연마제는, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 화학적 기계적으로 연마하기 위한 연마제이며, 산화세륨 입자와 물과 산과 수용성 폴리아민을 각각 함유한다. 분산제를 공존시켜도 좋다. 연마제의 공급 기구를 간이화하여 비용이나 설비의 설치 공간을 저감하기 위해, 제2 연마제는, 제1 연마제에 수용성 폴리아민과 물을 더 첨가한 액(슬러리)으로 할 수 있다. 그렇게 제조한 경우, 제2 연마제는, 산화세륨 입자와 물과 산 및 수용성 폴리아민을 함유하는 조성물이 된다.
제2 연마제에 의한 폴리실리콘막의 연마에 있어서는, 이 연마제에 함유되는 아민 물질(수용성 폴리아민)의 존재에 의해, 폴리실리콘막의 표면에 마이너스로 대전된 실라놀기가 형성되기 때문에, 연마 지립으로서 종래부터의 실리카 입자 대신에 산화세륨 입자를 사용함으로써, 화학 반응에 의한 연마 작용이 높아진다. 따라서, 제2 연마제는 폴리실리콘막에 대하여 높은 연마 속도를 나타낸다. 또한, 이 제2 연마제는 지립인 산화세륨 입자의 응집이 없기 때문에, 분산 안정성도 우수하여 연마 결함을 발생시키지 않는다는 이점이 있다.
바로 아래에 이산화규소막을 갖는 폴리실리콘막의 연마에 있어서, 산화세륨 입자와 물과 수용성 폴리아민을 함유하는 제2 연마제를 사용하면, 폴리실리콘막의 연마 속도(Vps)와 이산화규소막의 연마 속도(Vso)의 비(즉, 연마 속도비(Vps/Vso))를 크게 할 수 있다. 따라서, 이산화규소막이 노출된 시점에 용이하게 연마를 정지시킬 수 있어, 피연마면인 폴리실리콘막의 요철을 고평탄화시킬 수 있다. 연마 속도비(Vps/Vso)는 10 이상인 것이 바람직하고, 보다 바람직하게는 20 이상이다.
이 제2 연마제는, 상기한 제1 연마 공정에서 평탄화된 폴리실리콘막을, 이산화규소막을 스토퍼막으로 하여 연마하는 제2 연마 공정에 사용되는 연마제이지만, 그의 사용은 제1 연마 공정 후의 폴리실리콘막의 연마용으로 한정되지는 않는다. 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하는 용도로 널리 사용할 수 있다.
제1 연마제 및 제2 연마제에 배합되는 지립인 산화세륨 입자로서는, 예를 들어 일본 특허 공개 평11-12561호 공보 또는 일본 특허 공개 제2001-35818호 공보에 개시되어 있는 산화세륨 입자를 사용할 수 있다. 즉, 질산세륨(IV) 암모늄 수용액에 알칼리를 첨가하여 수산화세륨 겔을 제작하고, 여과, 세정, 소성하여 얻어지는 산화세륨 분말을 바람직하게 사용할 수 있다. 또한, 고순도의 탄산세륨을 분쇄 후 소성하고, 또한 분쇄, 분급하여 얻어지는 산화세륨 입자도 바람직하게 사용할 수 있지만, 특별히 이들에 한정되지는 않는다. 또한, 지립으로서는 이산화규소 등을 포함하지 않는 산화세륨뿐인 것이 바람직하다.
산화세륨 입자의 평균 입경(직경)은, 연마 특성과 분산 안정성의 관점에서 0.01 내지 0.5㎛의 범위인 것이 바람직하다. 0.02 내지 0.3㎛의 범위가 보다 바람직하고, 또한 0.05 내지 0.2㎛의 범위가 바람직하다. 평균 입경이 지나치게 크면, 반도체 기판 등의 표면에 스크래치 등의 연마 흠집이 발생하기 쉬워진다. 평균 입경이 지나치게 작으면, 연마 속도가 지나치게 낮아질 우려가 있다. 또한, 단위 체적당의 표면적이 커지기 때문에, 표면 상태의 영향을 받기 쉽다. 그로 인해, pH나 첨가제 농도 등의 조건에 따라서는 응집되기 쉬워지는 경우가 있다. 응집이 일어나면, 기판 표면에 스크래치 등의 연마 흠집이 발생하기 쉬워진다.
제1 연마제에 배합되는 산으로서는, 질산, 황산, 염산, 인산, 붕산, 탄산 등의 무기산, 및 옥살산, 시트르산, 포름산, 아세트산, 벤젠술폰산 등의 유기산을 들 수 있다. 이들 산의 가수는 10 이하인 것이 바람직하고, 보다 바람직하게는 가수가 8 이하인 산, 더욱 바람직하게는 가수가 5 이하인 산이 좋다. 이 범위 내의 산을 사용하면 해리성이 좋아, 산의 첨가량을 억제할 수 있다. 이보다도 가수가 많은 산을 사용하면 해리성이 나빠져, 산의 첨가량이 많아진다. 또한, 1분자의 산이 n개의 수소 이온을 방출하는 것일 때, n가의 산이라고 칭한다.
제1 연마제에 있어서는, 이들 산의 배합에 의해 연마제의 pH를 3.5 내지 6, 보다 바람직하게는 4 내지 5.5의 범위로 조정하는 것이 바람직하다. 이 pH 범위에서는, 산화세륨 입자의 표면의 플러스 전위가 높아지기 때문에, 후술하는 분산제가 산화세륨 입자의 표면에 흡착되기 쉬워진다. 그로 인해, 분산제의 농도가 낮아도, 폴리실리콘막의 연마에 있어서의 평탄화 특성을 충분히 발현할 수 있다.
제1 연마제 및 제2 연마제에 배합되는 물로서는 특별히 제한은 없지만, 다른 성분에 대한 영향, 불순물의 혼입이나 pH 등에 대한 영향을 작게 하는 관점에서, 순수, 초순수, 이온 교환수(탈이온수) 등을 바람직하게 사용할 수 있다. 물의 함유량은 95.0 내지 99.99질량%가 바람직하고, 특히 98.0 내지 99.5질량%인 것이 바람직하다.
제2 연마제에 배합되는 수용성 폴리아민으로서는 1분자 중에 2개 이상의 아미노기를 갖는 수용성의 화합물이면 어떤 것이든 사용할 수 있다. 또한, 수용성이란, 연마제로서 사용하는 농도에 있어서, 그 연마제의 액 중에 완전하게 용해되어 있는 상태를 의미하며, 통상은 순수에 1질량% 이상, 바람직하게는 5질량% 이상 용해되는 것을 의미한다. 구체적으로는, 수용성 폴리아민으로서 수용성 폴리에테르폴리아민, 수용성 폴리알킬렌폴리아민, 폴리에틸렌이민, 수용성 폴리비닐아민, 수용성 폴리아릴아민, 수용성 폴리리신 및 수용성 키토산으로 이루어지는 군으로부터 선택되는 1종 이상의 화합물이 바람직하다. 특히 바람직한 수용성 폴리아민은, 수용성 폴리에테르폴리아민 및 수용성 폴리알킬렌폴리아민이다. 또한, 이들 수용성 폴리아민의 염이 배합되어도 된다. 염을 형성하는 산으로서는, 질산, 황산, 염산, 인산, 붕산, 탄산 등의 무기산이나 옥살산, 시트르산, 포름산, 아세트산, 벤젠술폰산 등의 유기산을 들 수 있다. 또한, 제1 연마제에 상기 수용성 폴리아민을 첨가함으로써 형성된 염(중화물)이, 제2 연마제에 배합되어 있어도 좋다.
수용성 폴리아민의 분자량은, 수용성을 갖는 범위의 분자량이면 특별히 한정되는 것은 아니나, 중량 평균 분자량(Mw)으로, 100 내지 100,000의 범위인 것이 바람직하고, 100 내지 2000의 범위가 보다 바람직하다. 중량 평균 분자량(Mw)이 100 미만인 경우에는 배합의 효과가 작다. 중량 평균 분자량(Mw)이 100,000을 초과하면, 가령 수용성의 것이어도, 연마제의 유동성 등의 물성에 악영향을 줄 우려가 있다. 중량 평균 분자량(Mw)이 2000을 초과하면, 순수에 대한 용해성이 저하되는 경우가 많다. 특히 바람직한 수용성 폴리아민은, 중량 평균 분자량이 100 내지 2000인 수용성 폴리에테르폴리아민 및 수용성 폴리알킬렌폴리아민이다. 산화세륨 입자에 대한 분산 안정화 효과가 높다는 관점에서는, 수용성 폴리아민의 보다 바람직한 중량 평균 분자량(Mw)은 150 내지 800이며, 더욱 바람직한 중량 평균 분자량(Mw)은 150 내지 400이다.
여기서, 폴리에테르폴리아민이란, 2개 이상의 아미노기와 2개 이상의 에테르성 산소 원자를 갖는 화합물을 의미한다. 아미노기로서는 ２급 아미노기(-NH-)나 3급 아미노기를 가져도 되지만, 1급 아미노기(-NH2)를 갖는 것이 보다 바람직하다. 즉, 폴리에테르폴리아민으로서는 2개 이상의 1급 아미노기를 갖고, 다른 아미노기를 실질적으로 갖지 않는 화합물이 바람직하고, 특히 1급 아미노기만을 2개 갖는 폴리에테르디아민이 바람직하다.
또한, 폴리에테르폴리아민으로서는 다가 알코올이나 폴리에테르폴리올의 수산기에 있어서의 수소 원자를, 아미노알킬기로 치환한 구조를 갖는 화합물이 바람직하다. 여기서, 다가 알코올로서는 2 내지 6가의 알코올, 특히 2가 알코올이 바람직하고, 폴리에테르폴리올로서는 2 내지 6가의 폴리옥시알킬렌폴리올, 특히 폴리옥시알킬렌디올이 바람직하다. 아미노알킬기로서는 2-아미노에틸기, 2-아미노프로필기, 2-아미노-1-메틸에틸기, 3-아미노프로필기, 2-아미노-1,1-디메틸에틸기, 4-아미노부틸기 등의, 탄소수 2 내지 6의 아미노알킬기가 바람직하다.
상기 다가 알코올로서는 에틸렌글리콜, 디에틸렌글리콜, 프로필렌글리콜, 디프로필렌글리콜 등의 탄소수 2 내지 8의 2가 알코올이 바람직하다.
이 2가 알코올은 에테르성 산소 원자를 가져도 된다. 상기 폴리에테르폴리올로서는 트리에틸렌글리콜이나 테트라에틸렌글리콜과 같은 폴리에틸렌글리콜(즉, 폴리옥시에틸렌디올), 트리프로필렌글리콜이나 테트라프로필렌글리콜과 같은 폴리프로필렌글리콜(즉, 폴리옥시프로필렌디올), 폴리(옥시프로필렌·옥시에틸렌)디올과 같은, 2종 이상의 옥시알킬렌기를 갖는 폴리옥시알킬렌디올 등의 반복 단위가 탄소수 2 내지 6의 옥시알킬렌기인 것이 바람직하다.
폴리알킬렌폴리아민이란, 3개 이상의 아미노기가 알킬렌기를 통하여 결합한 화합물을 의미한다. 말단의 아미노기는 1급 아미노기이며, 분자 내의 아미노기는 ２급 아미노기인 것이 바람직하다. 보다 바람직하게는, 양쪽 분자 말단에 1급 아미노기를 갖고, 분자 내에 1개 이상의 ２급 아미노기를 갖는 선 형상 폴리알킬렌폴리아민이다. 아미노기와 다른 아미노기 사이에 끼워져 있던 알킬렌기로부터 이루어지는 결합 부분은, 1분자 내에 2개소 이상 존재하게 되지만, 이들 복수의 아미노기 사이의 결합 부분은 서로 동일해도 좋고 상이해도 좋다. 모두 동일하거나, 혹은 양쪽 말단의 1급 아미노기에 결합하는 2개의 아미노기 사이의 결합 부분은 동일하고, 또한 다른 아미노기 사이의 결합 부분과는 상이한 것이 바람직하다. 1개의 아미노기 사이의 결합 부분에 포함되는 탄소수는 2 내지 8이 바람직하고, 특히 양쪽 말단의 1급 아미노기에 결합하는 2개의 아미노기 사이의 결합 부분에 포함되는 탄소수는 2 내지 8, 그 이외의 아미노기 사이의 결합 부분에 포함되는 탄소수는 2 내지 6이 바람직하다.
상기한 폴리에테르디아민 및 폴리알킬렌폴리아민으로서는 하기 화학식 1로 표시되는 구조를 갖는 화합물이 바람직하다.
Figure pct00001
식 중, R은 탄소수 2 내지 8의 알킬렌기를 나타내고, X는 산소 원자 또는 -NH-를 나타낸다.
또한, k는 폴리에테르디아민의 경우에는 2 이상의 정수를 나타내고, 폴리알킬렌폴리아민의 경우에는 1 이상의 정수를 나타낸다. 1분자 중의 복수의 R은 서로 상이해도 좋다.
특히 폴리에테르디아민으로서는 하기 화학식 2로 표시되는 구조를 갖는 화합물이 바람직하고, 폴리알킬렌폴리아민으로서는 하기 화학식 3으로 표시되는 구조를 갖는 화합물이 바람직하다.
Figure pct00002
Figure pct00003
이들 식 중, R1은 에틸렌기 또는 프로필렌기, R2는 탄소수 2 내지 6의 알킬렌기, R3는 탄소수 2 내지 6의 알킬렌기, R4는 탄소수 2 내지 8의 알킬렌기, m은 1 이상의 정수, n은 1 이상의 정수를 나타낸다. R1과 R2는 동일해도 좋고 상이해도 좋고, R3와 R4도 동일해도 좋고 상이해도 좋다.
화학식 2로 표시되는 폴리에테르디아민으로서는, 예를 들어 폴리옥시프로필렌디아민(R1, R2가 프로필렌기, m이 1 이상인 화합물), 폴리옥시에틸렌디아민(R1, R2가 에틸렌기, m이 1 이상인 화합물), 4,7,10-트리옥사-트리데칸-1,13-디아민(R1이 에틸렌기, R2가 트리메틸렌기, m이 2인 화합물) 등이 있다. 화학식 3으로 표시되는 폴리알킬렌폴리아민으로서는, 예를 들어 테트라에틸렌펜타민(R3, R4가 에틸렌기, n이 2인 화합물), 펜타에틸렌헥사민(R3, R4가 에틸렌기, n이 3인 화합물), 헵타에틸렌옥타민(R3, R4가 에틸렌기, n이 5인 화합물), N,N'-비스(3-아미노프로필)-에틸렌디아민(R3가 에틸렌기, R4가 트리메틸렌기, n이 1인 화합물), N,N'-비스(2-아미노에틸)-1,4-부탄디아민(R3가 테트라메틸렌기, R4가 에틸렌기, n이 1인 화합물) 등이 있다.
이들 수용성 폴리아민은, 제2 연마제에 의한 폴리실리콘막의 연마를 촉진함과 함께, 이산화규소막에 대한 연마 속도를 억제하는 작용을 한다. 수용성 폴리아민을 첨가하면, 폴리실리콘막의 연마의 촉진과 이산화규소막의 연마 속도 억제가 가능하게 되는 것은, 제2 연마제 중의 산화세륨 입자의 표면 및 피연마면의 이산화규소막에, 수용성 폴리아민(예를 들어, 폴리옥시프로필렌디아민)이 흡착되기 때문이라고 사료된다. 이러한 수용성 폴리아민의 흡착에 의해, 산화세륨 입자와 피연마면의 이산화규소막의 접촉이 저해됨으로써, 이산화규소막의 연마의 진행이 억제된다. 폴리실리콘막에 관해서는, 수용성 폴리아민에 의한 화학적 변화를 받아 표면에 실라놀기가 형성되고, 지립인 산화세륨 입자가 기계적인 작용에 의해 깎이기 쉬워지기 때문에, 연마가 촉진되는 것이라고 사료된다.
상기한 수용성 폴리아민 중에서는, 특히 펜타에틸렌헥사민(PEHA) 혹은 폴리에테르디아민(예를 들어, 폴리옥시프로필렌디아민)의 사용이 바람직하다.
이들을 수용성 폴리아민으로 하는 연마제에 있어서는, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)가 높아져, 폴리옥시에틸렌 디아민 배합 시에는 연마 속도비 20 이상, PEHA 배합 시에 있어서는 연마 속도비 100 이상까지 달성할 수 있다.
상기한 폴리실리콘막의 연마 촉진과 이산화규소막의 연마 억제의 효과를 충분히 얻기 위해, 제2 연마제에 있어서의 수용성 폴리아민 또는 그의 염의 함유량은 0.01 내지 20질량%의 범위에서, 연마 속도, 연마제 슬러리의 균일성, 수용성 폴리아민의 중량 평균 분자량(Mw) 등을 고려하여 적절히 설정하는 것이 바람직하다. 수용성 폴리아민 또는 그의 염의 함유량은, 제2 연마제 전체에 대하여 0.01 내지 5질량%의 범위에 있는 것이 보다 바람직하다.
제2 연마제의 pH는 분산성의 관점에서는 4 내지 13의 범위로 할 수 있지만, 제2 연마 공정에 있어서의 연마는 알칼리성측이 촉진되기 때문에, 보다 바람직한 pH는 7 내지 13이다. 더욱 바람직하게는 pH 8 내지 13의 범위로 한다.
제1 연마제 및 제2 연마제에는 다른 성분을 공존시켜도 좋다. 대표적인 것으로 분산제나 폴리실리콘막 보호제를 들 수 있다. 분산제란, 산화세륨 입자를 순수 등의 분산매 중에 안정적으로 분산시키기 위하여 첨가하는 것이다. 폴리실리콘막 보호제는, 폴리실리콘막의 표면에 흡착되어 그 표면을 보호하기 위한 것이고, 이에 의해 디싱이 억제된다. 분산제나 폴리실리콘막 보호제는 병용해도 좋고, 또한 분산 작용과 폴리실리콘막 보호 작용을 병용하는 화합물(예를 들어, 수용성 중합체)을 사용해도 좋다.
분산제로서는 음이온성, 양이온성, 비이온성, 양성의 계면 활성제나 계면 활성 작용이 있는 수용성 중합체를 사용할 수 있다. 여기서, 계면 활성제는 중량 평균 분자량(Mw)이 500 이하인 것을 말하는 것으로 한다. 또한, 계면 활성제 및 계면 활성 작용이 있는 수용성 중합체에는, 아미노기를 갖는 화합물을 포함하지 않는 것으로 한다. 중량 평균 분자량(Mw)이 500 이하인 계면 활성제로서는 알킬벤젠술폰산염, 테트라알킬암모늄염, 폴리옥시에틸렌알킬에테르 등을 들 수 있다. 계면 활성 작용이 있는 수용성 중합체로서는 폴리아크릴산염 등의 카르복실산염기를 갖는 수용성 중합체나 폴리비닐피롤리돈 등의 다른 수용성 중합체를 들 수 있다. 특히, 카르복실산 암모늄염기를 갖는 수용성 중합체가 바람직하다. 구체적으로는, 폴리아크릴산의 카르복실산기의 적어도 일부가 카르복실산 암모늄염기로 치환된 중합체(이하, 폴리아크릴산 암모늄으로 나타냄) 등을 들 수 있다. 계면 활성 작용이 있는 수용성 중합체의 중량 평균 분자량(Mw)은 500을 초과하는 것이 바람직하고, 특히 800 내지 100,000의 범위가 바람직하다. 폴리실리콘막 보호제로서는 폴리비닐피롤리돈, 폴리에틸렌글리콜, 폴리비닐알코올, 다당류 등의 수용성 중합체를 들 수 있다. 다당류로서는 풀루란, 셀룰로오스, 덱스트린, 히드록시에틸셀룰로오스, 히드록시프로필셀룰로오스 등을 들 수 있다. 특히, 중량 평균 분자량(Mw)이 10,000 이상인 다당류가 바람직하다.
분산제(분산 작용을 갖는 수용성 중합체를 포함함)를 사용하는 경우, 그의 배합 비율은 산화세륨 입자의 질량에 대하여 0.1 내지 2.0질량%로 하는 것이 바람직하고, 0.3 내지 1.5질량%로 하는 것이 보다 바람직하다. 분산제의 배합 비율이 이 범위보다 낮으면, 지립인 산화세륨 입자의 분산성이 불충분해지기 쉽다. 또한, 분산제의 배합 비율이 이 범위보다 높으면, 연마 시의 평탄성이나 연마 속도에 대하여 영향을 주는 경향이 보인다. 분산제 이외의 폴리실리콘막 보호제의 배합 비율은, 연마제의 전량에 대하여 0.01 내지 10질량%로 하는 것이 바람직하고, 0.02 내지 1.0질량%로 하는 것이 보다 바람직하다. 폴리실리콘막 보호제의 배합 비율이 이 범위보다 낮으면, 에칭이 진행되어 디싱을 억제할 수 없다. 또한, 폴리실리콘막 보호제의 배합 비율이 이 범위보다 높으면, 연마 속도가 저하되고, 또한 분산성이 악화된다.
제1 연마제 및 제2 연마제는, 반드시 상기 구성 성분 모두가 미리 혼합된 것으로서 연마 공정에 공급될 필요는 없다. 연마 공정에 공급되었을 때에 비로소 모든 구성 성분이 혼합되어 연마제의 조성이 되도록 해도 좋다. 예를 들어, 제2 연마 공정에 있어서, 산화세륨 입자와 물과 산 및 필요에 따라 분산제(예를 들어, 폴리아크릴산 암모늄)를 포함하는 액과, 수용성 폴리아민을 포함하는 액으로 나누어, 연마 시에 적절히 혼합 비율을 조정하여 사용해도 좋다. 또한, 그 밖의 나누는 방법으로 나눈 2액을, 적절히 비율을 조정하여 혼합하여 사용해도 좋다. 예를 들어, 산화세륨 입자와 수용성 폴리아민과 물 및 필요에 따라 분산제를 혼합한 액에 pH 조절 등을 위하여 산을 첨가함으로써, 제2 연마제를 제조해도 좋다.
본 발명의 실시 형태에서는, 우선 제1 연마 공정에 있어서, 폴리실리콘막을 포함하는 피연마면을, 산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해 화학적 기계적으로 연마하여, 폴리실리콘막을 평탄화한다. 계속해서, 제2 연마 공정에 있어서, 제1 연마 공정에서 평탄화된 폴리실리콘막을, 산화세륨 입자와 물과 수용성 폴리아민을 포함하는 제2 연마제에 의해 연마하여, 폴리실리콘막의 바로 아래의 이산화규소막이 노출된 시점에 연마를 정지시킨다. 제2 연마제는 제1 연마제에 물과 수용성 폴리아민을 첨가하여 제조하는 것이 바람직하다.
제1 연마 공정 및 제2 연마 공정에 있어서의 연마의 상태를 도 1에 도시한다. 도 1의 (a)는 연마 전의 반도체 디바이스의 단면을 모식적으로 도시하는 도면이다. 이 반도체 디바이스는 실리콘 기판(1) 상에 스토퍼층으로서의 이산화규소막(2)이 패턴 형상으로 형성되고, 그 위에 폴리실리콘막(3)이 적층되어 형성된 구조를 갖고 있다.
제1 연마 공정에 있어서는, 도 1의 (b)에 도시한 바와 같이 산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해 폴리실리콘막(3)이 화학적 기계적으로 연마되어, 표면(피연마면)의 요철(단차)이 평탄화된다.
제1 연마 공정은, 폴리실리콘막(3)의 볼록부와 오목부의 단차가 감소하여, 거의 평탄해질 때까지 행하는 것이 바람직하다. 이 단차가 작아 평탄해질수록, 후술하는 제2 연마 공정에 있어서의 연마가 용이해지지만, 제1 연마 공정에 필요로 하는 시간이 너무 길어진다는 문제가 있어, 실용적인 범위에서 평탄화를 달성하면 된다. 예를 들어, 폴리실리콘막(3)의 오목부와 볼록부의 단차가 100nm 이하로 되는 것이 바람직하고, 50nm 이하로 되는 것이 보다 바람직하다. 폴리실리콘막(3)의 단차는 표면 단차계에 의해 측정할 수 있다. 또한, 폴리실리콘막(3)의 오목부와 볼록부의 막 두께의 차로부터도 산정할 수도 있다. 또한, 자동 연마 장치에 있어서는, 연마 시의 피연마면과 연마 패드의 접촉 저항의 변동을 연마 테이블의 구동 전류의 변화로부터 알 수 있는 것에 의해, 단차의 해소(평탄화)를 검지할 수도 있다.
일반적으로, 연마에 의해 볼록부가 감소하고 피연마면과 연마 패드의 접촉 면적이 증대하면, 연마 저항이 증대한다. 구동 전류의 변곡점을 검출함으로써, 단차가 없어져 평탄화된 것을 검지할 수 있다.
계속하여 제2 연마 공정에 있어서는, 도 1의 (c)에 도시한 바와 같이 제1 연마 공정에서 평탄화된 폴리실리콘막(3)이, 산화세륨 입자와 물과 수용성 폴리아민을 포함하는 제2 연마제에 의해 연마된다. 이때, 제2 연마제에 의한 폴리실리콘막(3)의 연마 속도(Vps)와 이산화규소막(2)의 연마 속도(Vso)의 비(Vps/Vso)를 바람직하게는 10 이상, 보다 바람직하게는 20 이상으로 함으로써, 이산화규소막(2)이 노출된 시점에 피연마면(4)의 요철을 고평탄화시킬 수 있다.
제1 연마 공정 및 제2 연마 공정에 있어서, 연마 장치로서는 공지의 연마 장치를 사용할 수 있다. 도 2는 본 발명의 제1 실시 형태에 사용되는 연마 장치의 일례를 도시하는 도면이다. 이 연마 장치는 폴리실리콘막을 포함하는 피연마면을 갖는 반도체 디바이스(11)를 보유 지지하는 연마 헤드(12)와, 연마 정반(13)과, 연마 정반(13)의 표면에 부착된 연마 패드(14)와, 연마 패드(14)에 연마제(15)를 공급하는 연마제 공급 배관(16)을 구비하고 있다. 그리고, 연마 헤드(12)에 보유 지지된 반도체 디바이스(11)를 연마 패드(14)에 접촉시켜, 연마 헤드(12)와 연마 정반(13)을 상대적으로 회전 운동시켜 연마를 행하도록 구성되어 있다. 또한, 본 발명의 실시 형태에 사용되는 연마 장치는 이러한 구조의 것에 한정되지 않는다.
연마 헤드(12)는 회전 운동뿐만 아니라, 직선 운동을 해도 좋다. 또한, 연마 정반(13) 및 연마 패드(14)는 반도체 디바이스(11)와 동일 정도 또는 그 이하의 크기여도 좋다. 그 경우는, 연마 헤드(12)와 연마 정반(13)을 상대적으로 이동시킴으로써, 반도체 디바이스(11)의 전체면을 연마할 수 있도록 하는 것이 바람직하다. 또한, 연마 정반(13) 및 연마 패드(14)는 회전 운동을 행하는 것이 아니어도 좋고, 예를 들어 벨트식으로 일방향으로 이동하는 것이어도 좋다.
이러한 연마 장치의 연마 조건에는 특별히 제한은 없지만, 연마 헤드(12)에 하중을 가하여 연마 패드(14)에 꽉 누름으로써, 보다 연마 압력을 높여 연마 속도를 향상시킬 수 있다. 연마 압력은 0.5 내지 50kPa 정도가 바람직하고, 연마 속도의 반도체 디바이스(11) 내 균일성, 평탄성, 스크래치 등의 연마 결함 방지의 관점에서, 3 내지 40kPa 정도가 보다 바람직하다. 연마 정반(13) 및 연마 헤드(12)의 회전 수는 50 내지 500rpm 정도가 바람직하지만 이것에 한정되지 않는다.
연마 패드(14)로서는 통상의 부직포, 발포 폴리우레탄, 다공질 수지, 비다공질 수지 등으로 이루어지는 것을 사용할 수 있다. 또한, 연마 패드(14)로의 연마제(15)의 공급을 촉진하거나, 혹은 연마 패드(14)에 연마제(15)가 일정량 저류되도록 하기 위해, 연마 패드(14)의 표면에 격자 형상, 동심원 형상, 나선형 등의 홈 가공이 실시되어 있어도 좋다.
이렇게 구성되는 본 발명의 연마 방법에 의하면, 반도체 디바이스의 제조에 있어서, 폴리실리콘막을 포함하는 피연마면을, 디싱을 발생시키지 않고 화학적 기계적으로 연마하여 고평탄화시킬 수 있다. 또한, 제1 연마 공정 및 제2 연마 공정에 있어서, 동종의 지립(산화세륨 입자)을 함유하는 연마제를 사용하여 연마를 행하고 있으므로, 연마제의 공급 기구를 단순하게 할 수 있어 비용이나 설비 공간의 증대를 억제할 수 있다. 또한, 이종의 지립의 혼합에 의한 응집이 발생하지 않으므로, 연마 흠집의 발생이나 평탄성의 악화가 발생하기 어렵다.
또한, 커패시터나 게이트 전극으로서 사용되는 폴리실리콘막의 피연마면을, 본 발명의 연마 방법을 사용하여 연마함으로써, 고집적화·고기능화가 이루어진 반도체 디바이스를 제조할 수 있다.
반도체 디바이스의 제조는, 예를 들어 이하에 기재하는 수순으로 행할 수 있다. 즉, 실리콘 기판 상에 플라즈마-CVD법, 저압-CVD법, 스퍼터법, 스핀 코팅법 등의 방법으로 이산화규소막을 형성한 후, 이산화규소막의 소정의 영역을 에칭에 의해 제거하여 개구부를 형성하고, 계속해서 이 이산화규소막 상의 전체면에 폴리실리콘막을 퇴적시켜, 도 1의 (a)에 도시한 바와 같은 적층 구조를 형성한 후, 상기 제1 연마 공정과 제2 연마 공정을 순서대로 행함으로써 폴리실리콘막을 연마하여, 이산화규소막이 노출된 시점에 연마를 정지한다. 이렇게 해서, 이산화규소막 상의 폴리실리콘막을 완전히 제거하고, 개구부 내의 폴리실리콘막만을 남겨 평탄화함으로써, 폴리실리콘 게이트 또는 플러그가 형성된다.
실시예
이하, 본 발명의 실시예를 설명한다. 실시예에 있어서 「%」는, 특별히 언급하지 않는 한 질량%를 의미한다. 또한, 특성값은 하기의 방법에 의해 측정하여 평가했다.
[pH]
요꼬가와 덴끼샤제의 pH81-11을 사용하여 25℃에서 측정했다.
[지립의 평균 입경]
레이저 산란·회절 장치(호리바 세이사꾸쇼제, 상품명: LA-920)를 사용하여 구했다.
[연마 특성]
(1) 연마 조건
전자동 CMP 연마 장치(Applied Materials사제, 상품명: Mirra)를 사용하여 연마를 행했다. 이때, 연마 패드는 로델(Rodel)사제의 2층 패드 IC-1400의 K-groove 또는 단층 패드 IC-1000의 K-groove를 사용하고, 연마 패드의 컨디셔닝에는 미쯔비시 머티어리얼사제의 MEC100-PH3.5L을 사용했다. 연마제의 공급 속도는 200밀리리터/분으로 하고 연마 정반 및 연마 헤드의 회전 수는 각각 127rpm 및 123rpm으로 했다.
(2) 피연마물
실시예 1 내지 16 및 비교예 1에 의해 얻어진 제2 연마제의 연마 특성의 측정용으로는, CVD법에 의해 폴리실리콘막을 성막한 8인치 실리콘 웨이퍼 기판과, 열산화법에 의해 이산화규소막을 성막한 8인치 실리콘 웨이퍼 기판을 각각 사용했다. 또한, 실시예 17 내지 19 및 비교예 2, 3에 있어서의 연마 특성의 측정용으로는, 열산화법에 의해 이산화규소막을 성막하고, 리소그래피에 의해 개구부를 형성한 후, 그 위에 CVD법에 의해 폴리실리콘막을 퇴적한, Semtech에 의해 규정되는 864패턴 8인치 실리콘 웨이퍼를 사용했다.
(3) 연마 특성의 측정·평가 방법
연마 속도의 측정에는, KLA-Tencor사제의 막 두께 측정기 UV-1280SE를 사용했다. 디싱량의 측정에는, KLA-Tencor사제의 프로파일러 P-16을 사용하여, 864패턴 웨이퍼의 패턴 구조에 있어서, 이산화규소막을 50㎛ 간격으로 선 형상으로 리소그래피하고, 그 상부에 폴리실리콘막을 퇴적시킨 구조(통상 50㎛ 폭의 라인 앤 스페이스라고 함)에 대하여 측정을 행했다.
우선, 제1 연마 공정에서 사용하는 제1 연마제 A, B를 제조했다.
[제1 연마제 A, B의 제조]
산화세륨 입자와 중량 평균 분자량(Mw) 5000의 폴리아크릴산 암모늄과 질산을, 탈이온수 중에서 교반하면서 혼합하여, 액의 전체 질량에 대한 산화세륨 입자의 농도가 1.0%, 폴리아크릴산 암모늄의 농도가 850ppm, 질산의 농도가 420ppm인 연마제 A를 제조했다. 이 연마제 A의 pH는 5.0이며, 지립(산화세륨 입자)의 평균 입경은 0.17㎛였다.
또한, 산화세륨 입자와 중량 평균 분자량(Mw) 5000의 폴리아크릴산 암모늄과 옥살산을, 탈이온수 중에서 교반하면서 혼합하여, 액의 전체 질량에 대한 산화세륨 입자의 농도가 1.0%, 폴리아크릴산 암모늄의 농도가 850ppm, 옥살산의 농도가 3040ppm인 연마제 B를 제조했다. 이 연마제 B의 pH는 5.0이며, 지립(산화세륨 입자)의 평균 입경은 0.17㎛였다.
계속해서, 이렇게 하여 얻어진 제1 연마제 A, B의 연마 특성(이산화규소막의 연마 속도와 폴리실리콘막의 연마 속도)을, 연마압 13.8kPa에서 각각 측정했다. 측정 결과를 제1 연마제 A, B의 조성 및 pH와 함께 표 1에 나타낸다.
Figure pct00004
(실시예 1 내지 7)
제1 연마제 A와 탈이온수를 1:3의 질량비로 혼합하고(즉 탈이온수에 의해 4배로 희석하고), 이것에 수용성 폴리아민인 펜타에틸렌헥사민(PEHA)을, 액의 전체 질량에 대하여 표 2에 나타내는 각 비율의 양을 첨가했다. 이렇게 해서, 표 2에 나타내는 pH값을 갖는 연마제(제2 연마제) A1 내지 A7을 각각 제조했다.
계속해서, 이렇게 하여 얻어진 제2 연마제 A1 내지 A7을 사용하여, 상기한 피연마물(이산화규소막이 성막된 실리콘 웨이퍼 기판 및 폴리실리콘막이 성막된 실리콘 웨이퍼 기판)을 각각 표 3에 나타내는 연마압으로 60초간 연마하여, 연마 특성(이산화규소막의 연마 속도(Vso)와 폴리실리콘막의 연마 속도(Vps))을 각각 측정했다. 그리고, 이들 측정값으로부터, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)를 각각 산출했다. 이들 결과를 표 3에 나타낸다.
(실시예 8, 9)
제1 연마제 A와 탈이온수를, 실시예 8에 있어서는 1:9의 질량비로, 실시예 9에 있어서는 1:99의 질량비로 각각 혼합하고, 이것에 PEHA를 액의 전체 질량에 대하여 0.1%를 첨가했다. 이렇게 해서, 표 2에 나타내는 pH값을 갖는 연마제(제2 연마제) A8 및 A9를 각각 제조했다.
계속해서, 이렇게 하여 얻어진 제2 연마제 A8, A9를 사용하여, 상기 피연마물(이산화규소막이 성막된 실리콘 웨이퍼 기판 및 폴리실리콘막이 성막된 실리콘 웨이퍼 기판)을 각각 표 3에 나타내는 연마압으로 60초간 연마하여, 이산화규소막의 연마 속도(Vso)와 폴리실리콘막의 연마 속도(Vps)를 각각 측정했다. 그리고, 이들 측정값으로부터, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)를 각각 산출했다. 이들 결과를 표 3에 나타낸다.
(실시예 10 내지 13)
제1 연마제 A와 탈이온수를 1:3의 질량비로 혼합하고, 이것에 수용성 폴리아민인 중량 평균 분자량(Mw) 230의 폴리옥시프로필렌디아민(POPD)(BASF사제, 상품명; 폴리에테르아민)을, 액의 전체 질량에 대하여 표 2에 나타내는 각 비율로 첨가했다. 이렇게 해서, 표 2에 나타내는 pH값을 갖는 연마제(제2 연마제) A10 내지 A13을 각각 제조했다.
계속해서, 이렇게 하여 얻어진 제2 연마제 A10 내지 A13을 사용하여, 상기 피연마물(이산화규소막이 성막된 실리콘 웨이퍼 기판 및 폴리실리콘막이 성막된 실리콘 웨이퍼 기판)을 각각 표 3에 나타내는 연마압으로 60초간 연마하여, 이산화규소막의 연마 속도(Vso)와 폴리실리콘막의 연마 속도(Vps)를 각각 측정했다. 그리고, 이들 측정값으로부터, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)를 각각 산출했다. 이들 결과를 표 3에 나타낸다.
(실시예 14, 15)
제1 연마제 A와 탈이온수를 1:9의 질량비로 혼합하고, 이것에 POPD를 액의 전체 질량에 대하여 표 2에 나타내는 각 비율로 첨가했다. 이렇게 해서, 표 2에 나타내는 pH값을 갖는 연마제(제2 연마제) A14 및 A15를 각각 제조했다.
계속해서, 이렇게 하여 얻어진 제2 연마제 A14, A15를 사용하여, 상기 피연마물(이산화규소막이 성막된 실리콘 웨이퍼 기판 및 폴리실리콘막이 성막된 실리콘 웨이퍼 기판)을 각각 표 3에 나타내는 연마압으로 60초간 연마하여, 이산화규소막의 연마 속도(Vso)와 폴리실리콘막의 연마 속도(Vps)를 각각 측정했다. 그리고, 이들 측정값으로부터, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)를 각각 산출했다. 이들 결과를 표 3에 나타낸다.
(실시예 16)
제1 연마제 B와 탈이온수를 1:3의 질량비로 혼합하고, 이것에 POPD를 액의 전체 질량에 대하여 0.5% 첨가했다. 이렇게 해서, 표 2에 나타내는 pH값을 갖는 연마제(제2 연마제) B1을 제조했다.
계속해서, 이렇게 하여 얻어진 제2 연마제 B1을 사용하여, 상기 피연마물(이산화규소막이 성막된 실리콘 웨이퍼 기판 및 폴리실리콘막이 성막된 실리콘 웨이퍼 기판)을 연마압 20.7kPa에서 60초간 연마하여, 이산화규소막의 연마 속도(Vso)와 폴리실리콘막의 연마 속도(Vps)를 각각 측정했다. 그리고, 이들 측정값으로부터, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)를 산출했다. 이들 결과를 표 3에 나타낸다.
(비교예 1)
제1 연마제 A와 탈이온수를 1:3의 질량비로 혼합하여, 표 2에 나타내는 pH값을 갖는 연마제 A0으로 했다. 계속해서, 이 연마제 A0을 사용하여, 상기 피연마물(이산화규소막이 성막된 실리콘 웨이퍼 기판 및 폴리실리콘막이 성막된 실리콘 웨이퍼 기판)을 연마압 20.7kPa에서 60초간 연마하여, 이산화규소막의 연마 속도(Vso)와 폴리실리콘막의 연마 속도(Vps)를 각각 측정했다. 그리고, 이들 측정값으로부터, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)를 산출했다. 이들 결과를 표 3에 나타낸다.
Figure pct00005
Figure pct00006
표 3의 측정 결과로부터, 산화세륨 입자와 분산제와 산과 물을 함유하는 제1 연마제에 물과 수용성 폴리아민을 첨가하여 얻어진 실시예 1 내지 16의 제2 연마제는, 폴리실리콘막과 이산화규소막의 연마 속도비(Vps/Vso)가 15 이상으로 매우 크게 되어 있는 것을 알았다. 따라서, 실시예 1 내지 16의 연마제는, 폴리실리콘막을 포함하는 피연마면의 연마에 있어서, 이산화규소막을 스토퍼막으로서 사용하여, 효율적으로 고평탄화시킬 수 있는 것을 알았다. 이에 대해, 비교예 1의 연마제 A0은, 제1 연마제 A를 물로 희석하기만 하고 수용성 폴리아민이 첨가되어 있지 않으므로, 연마 속도비(Vps/Vso)가 매우 작게 되어 있다. 따라서, 이산화규소막을 스토퍼막으로 하는 연마에는 사용할 수 없는 것을 알았다.
(실시예 17)
상기한 피연마물(864패턴 8인치 실리콘 웨이퍼)에 대하여, 제1 연마 공정에서, 제1 연마제 A에 의해 13.8kPa의 연마압에서 120초간 연마를 행했다. 제1 연마 공정 후, 폴리실리콘막의 볼록부(라인부)와 오목부(스페이스부)의 단차를 표면 단차계로 측정한 바 50nm 이하로 되어 있어, 충분히 평탄화되어 있는 것이 확인되었다.
계속해서, 이렇게 하여 폴리실리콘막이 평탄화된 피연마물을, 제2 연마 공정에서, 실시예 3에 의해 얻어진 제2 연마제 A3을 사용하여 6.9kPa의 연마압에서 연마했다. 이렇게 해서, 이산화규소막 상의 폴리실리콘막이 없어질 때까지, 20초간 연마를 행했다. 이산화규소막 상의 폴리실리콘막이 완전히 제거된 것은, 막 두께측정기에 의해 폴리실리콘막의 두께를 측정함으로써 확인했다. 그리고, 제2 연마 공정 후의 디싱량을 측정했다. 이 측정 결과를, 연마제 공급 장치의 간략도의 평가 결과 및 이종 입자 혼입의 우려와 함께 표 4에 나타낸다.
(실시예 18)
실시예 17과 마찬가지로 제1 연마 공정을 행하여 폴리실리콘막을 평탄화한 후, 평탄화된 폴리실리콘막을, 제2 연마 공정에서, 실시예 11에 의해 얻어진 제2 연마제 A11을 사용하여 20.7kPa의 연마압에서 연마했다. 또한, 제2 연마 공정에 있어서의 연마는, 이산화규소막 상의 폴리실리콘막이 없어져, 이산화규소막이 노출될 때까지 행했다. 제2 연마 공정의 시간은 90초 동안이었다. 그리고, 제2 연마 공정 후의 디싱량을 측정했다. 이 측정 결과를, 연마제 공급 장치의 간략도의 평가 결과 및 이종 입자 혼입에 의한 연마 흠집의 발생의 우려와 함께 표 4에 나타낸다.
(실시예 19)
제1 연마 공정에서, 제1 연마제 B에 의해 13.8kPa의 연마압에서 120초간 연마를 행하여 폴리실리콘막을 평탄화한 후, 평탄화된 폴리실리콘막을, 제2 연마 공정에서, 실시예 16에 의해 얻어진 제2 연마제 B1을 사용하여 20.7kPa의 연마압에서 연마했다. 또한, 제2 연마 공정에 있어서의 연마는, 이산화규소막 상의 폴리실리콘막이 없어져 이산화규소막이 노출될 때까지 행했다. 제2 연마 공정의 시간은 10초 동안이었다. 그리고, 제2 연마 공정 후의 디싱량을 측정했다. 이 측정 결과를, 연마제 공급 장치의 간략도의 평가 결과 및 이종 입자 혼입에 의한 연마 흠집의 발생의 우려와 함께 표 4에 나타낸다.
(비교예 2)
마찬가지로 제1 연마 공정을 행하여 폴리실리콘막을 평탄화한 후, 평탄화된 폴리실리콘막을, 제2 연마 공정에서, 콜로이드 실리카와 물과 염기성 유기 화합물을 함유하는 연마제(후지미 인코포레이티드사제의 Planerite6103)에 탈이온수를 첨가하여 20배로 희석하여 얻어진 연마제 C를 사용하여, 6.9kPa의 연마압에서 연마했다. 또한, 제2 연마 공정에 있어서의 연마는, 이산화규소막 상의 폴리실리콘막이 없어져 이산화규소막이 노출될 때까지 40초간 행했다. 그리고, 제2 연마 공정 후의 디싱량을 측정했다. 이 측정 결과를, 연마제 공급 장치의 간략도의 평가 결과 및 이종 입자 혼입에 의한 연마 흠집의 발생의 우려와 함께 표 4에 나타낸다.
(비교예 3)
상기한 피연마물(864패턴 8인치 실리콘 웨이퍼)에 대하여, 비교예 2에서 사용한 연마제 C에 의해 1단계로 연마를 행했다. 즉, 이산화규소막 상의 폴리실리콘막에 대하여, 이산화규소막이 노출될 때까지 6.9kPa의 연마압에서 연마를 행했다. 연마에 필요로 한 시간은 75초이었다. 그리고, 연마 종료 후의 디싱량을 측정했다. 이 측정 결과를, 연마제 공급 장치의 간략도의 평가 결과 및 이종 입자 혼입에 의한 연마 흠집의 발생의 우려와 함께 표 4에 나타낸다.
Figure pct00007
표 4의 측정 결과로부터 이하를 알았다. 즉, 실시예 17 내지 19에 의하면, 종래의 연마제 C(콜로이드 실리카와 물과 염기성 유기 화합물을 함유)를 사용하여 1단계로 연마를 행하는 비교예 3에 비하여 디싱량이 절반 이하로 되고, 2단계로 연마를 행함으로써 매우 평탄성이 높은 피연마면이 얻어지는 것을 알았다. 또한, 실시예 17 내지 19에 있어서는, 제1 연마 공정과 제2 연마 공정이 모두 산화세륨 입자를 함유하는 연마제를 사용하여 연마를 행하고 있으므로, 제1 연마 공정과 제2 연마 공정에서 지립의 종류가 다른 비교예 2에 비하여, 연마제의 공급 기구를 간략화할 수 있는 데다가, 이종의 지립의 혼합 및 혼합에 의한 연마 흠집의 발생의 우려가 없는 것을 알았다.
본 발명을 상세하게 또한 특정한 실시 형태를 참조하여 설명했지만, 본 발명의 정신과 범위를 일탈하지 않고 여러 변경이나 수정을 가할 수 있는 것은, 당업자에게 있어서 명확하다.
본 출원은, 2008년 11월 7일 출원의 일본 특허 출원 제2008-286366호에 기초하는 것이고, 그의 내용은 여기에 참조로 포함된다.
<산업상의 이용가능성>
본 발명의 연마제 및 연마 방법에 의하면, 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하는 경우에, 디싱이 적어 고평탄화된 피연마면을 효율적으로 얻을 수 있다. 따라서, 반도체 집적 회로 장치의 수율을 향상시킬 수 있다. 또한, 패턴 웨이퍼의 연마 시간을 단축할 수 있으므로, 처리량도 향상시킬 수 있다.
1: 실리콘 기판
2: 이산화규소막
3: 폴리실리콘막
4: 연마 후의 피연마면
11: 반도체 디바이스
12: 연마 헤드
13: 연마 정반
14: 연마 패드
15: 연마제
16: 연마제 공급 배관

Claims (17)

  1. 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하기 위한 연마 방법이며,
    산화세륨 입자와 물과 산을 포함하는 제1 연마제에 의해, 상기 폴리실리콘막을 연마하여 평탄화하는 제1 연마 공정과,
    상기 제1 연마 공정에서 평탄화된 폴리실리콘막을, 적어도 산화세륨 입자와 물과 산과 수용성 폴리아민 또는 그의 염을 포함하는 제2 연마제에 의해 연마하고, 상기 이산화규소막의 노출에 의해 연마를 정지시키는 제2 연마 공정
    을 포함하는 연마 방법.
  2. 제1항에 있어서, 상기 제2 연마제가, 상기 제1 연마제에 수용성 폴리아민과 물을 첨가함으로써 제조된 연마제인 연마 방법.
  3. 제1항 또는 제2항에 있어서, 상기 수용성 폴리아민이, 수용성 폴리에테르폴리아민 및 수용성 폴리알킬렌폴리아민으로 이루어지는 군으로부터 선택되는 1종 이상의 화합물인 연마 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 수용성 폴리아민의 중량 평균 분자량이 100 내지 100,000인 연마 방법.
  5. 제3항에 있어서, 상기 수용성 폴리아민이, 펜타에틸렌헥사민 및 폴리옥시프로필렌디아민으로부터 선택되는 하나 이상인 연마 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 수용성 폴리아민 또는 그의 염의 함유량이, 상기 연마제의 전체 질량에 대하여 0.01 내지 20질량%인 연마 방법.
  7. 제1항 또는 제2항에 있어서, 상기 제1 연마제 및 상기 제2 연마제가, 카르복실산기 또는 카르복실산염을 갖고, 그의 산의 가수가 20 이상인 수용성 중합체를 함유하는 연마 방법.
  8. 제7항에 있어서, 상기 수용성 중합체가 폴리아크릴산 또는 폴리아크릴산 암모늄인 연마 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 연마 공정과 제2 연마 공정 중 적어도 한쪽이, 상기 제1 연마제 또는 상기 제2 연마제를 연마 패드에 공급하고, 상기 연마 패드와 상기 피연마면을 접촉시켜 양자간의 상대 운동에 의해 연마하는 공정을 포함하는 연마 방법.
  10. 반도체 집적 회로 장치의 제조에 있어서, 바로 아래에 이산화규소막을 갖는 폴리실리콘막을 포함하는 피연마면을 연마하기 위한 연마제이며,
    산화세륨 입자와 물과 산 및 수용성 폴리아민 또는 그의 염을 함유하고,
    pH가 7 내지 13인 연마제.
  11. 제10항에 있어서, 상기 수용성 폴리아민이, 수용성 폴리에테르폴리아민 및 수용성 폴리알킬렌폴리아민으로 이루어지는 군으로부터 선택되는 1종 이상의 화합물인 연마제.
  12. 제10항 또는 제11항에 있어서, 상기 수용성 폴리아민의 중량 평균 분자량이 100 내지 100,000인 연마제.
  13. 제11항에 있어서, 상기 수용성 폴리아민이, 펜타에틸렌헥사민 및 폴리옥시프로필렌디아민으로부터 선택되는 하나 이상인 연마제.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서, 상기 수용성 폴리아민 또는 그의 염의 함유량이, 상기 연마제의 전체 질량에 대하여 0.01 내지 20질량%인 연마제.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서, 카르복실산기 또는 카르복실산염을 갖고, 그의 산의 가수가 20 이상인 수용성 중합체를 함유하는 연마제.
  16. 제15항에 있어서, 상기 수용성 중합체가 폴리아크릴산 또는 폴리아크릴산 암모늄인 연마제.
  17. 제1항 내지 제9항 중 어느 한 항에 기재된 연마 방법에 의해 피연마면을 연마하는 공정을 갖는 반도체 집적 회로 장치의 제조 방법.
KR1020117010408A 2008-11-07 2009-10-07 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 KR20110090918A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008286366 2008-11-07
JPJP-P-2008-286366 2008-11-07

Publications (1)

Publication Number Publication Date
KR20110090918A true KR20110090918A (ko) 2011-08-10

Family

ID=42152799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010408A KR20110090918A (ko) 2008-11-07 2009-10-07 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법

Country Status (7)

Country Link
US (1) US20110207327A1 (ko)
EP (1) EP2346069A4 (ko)
JP (1) JPWO2010052990A1 (ko)
KR (1) KR20110090918A (ko)
CN (1) CN102210012B (ko)
TW (1) TW201023259A (ko)
WO (1) WO2010052990A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101954904B1 (ko) 2018-10-15 2019-03-06 남종규 복층의 태양광 설치 구조
KR20190071183A (ko) * 2017-12-14 2019-06-24 주식회사 케이씨텍 저밀도 sti cmp 공정용 연마 슬러리 조성물

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121086A (ja) * 2010-12-07 2012-06-28 Yokkaichi Chem Co Ltd 研磨用添加剤及び高分散性研磨スラリー
US20140154884A1 (en) * 2011-05-24 2014-06-05 Kuraray Co., Ltd. Erosion inhibitor for chemical mechanical polishing, slurry for chemical mechanical polishing, and chemical mechanical polishing method
CN103620747B (zh) * 2011-06-14 2017-07-28 福吉米株式会社 研磨用组合物
JP2013125136A (ja) * 2011-12-14 2013-06-24 Sony Corp 駆動基板、表示装置、平坦化方法および駆動基板の製造方法
US9097994B2 (en) * 2012-01-27 2015-08-04 Sematech, Inc. Abrasive-free planarization for EUV mask substrates
JP6435689B2 (ja) * 2014-07-25 2018-12-12 Ａｇｃ株式会社 研磨剤と研磨方法、および研磨用添加液
US9593261B2 (en) * 2015-02-04 2017-03-14 Asahi Glass Company, Limited Polishing agent, polishing method, and liquid additive for polishing
JP6858763B2 (ja) * 2015-09-30 2021-04-14 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 多結晶仕上げを有する半導体ウエハを処理する方法
WO2018179061A1 (ja) * 2017-03-27 2018-10-04 日立化成株式会社 研磨液、研磨液セット及び研磨方法
US10106705B1 (en) 2017-03-29 2018-10-23 Fujifilm Planar Solutions, LLC Polishing compositions and methods of use thereof
CN109986458B (zh) * 2017-12-29 2021-02-05 长鑫存储技术有限公司 缓研磨去除多晶硅表面凸块缺陷的方法及半导体工艺方法
CN110957215B (zh) * 2018-09-26 2022-07-19 中芯国际集成电路制造(上海)有限公司 平坦化工艺方法
CN111257247B (zh) * 2019-11-22 2023-04-18 浙江省海洋水产研究所 一种测定海洋沉积物中铁含量的方法
CN113004796A (zh) * 2019-12-19 2021-06-22 安集微电子科技（上海）股份有限公司 一种化学机械抛光液

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4028911B2 (ja) * 1996-05-31 2008-01-09 東京エレクトロン株式会社 半導体基板の研磨方法および研磨装置
JPH1112561A (ja) 1997-04-28 1999-01-19 Seimi Chem Co Ltd 半導体用研磨剤および半導体用研磨剤の製造方法
JP3457144B2 (ja) 1997-05-21 2003-10-14 株式会社フジミインコーポレーテッド 研磨用組成物
JP2001035818A (ja) 1999-07-16 2001-02-09 Seimi Chem Co Ltd 半導体用研磨剤
US7005382B2 (en) * 2002-10-31 2006-02-28 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing
US20060088976A1 (en) * 2004-10-22 2006-04-27 Applied Materials, Inc. Methods and compositions for chemical mechanical polishing substrates
US7560384B2 (en) * 2005-02-23 2009-07-14 Jsr Corporation Chemical mechanical polishing method
WO2006098141A1 (ja) * 2005-03-16 2006-09-21 Asahi Glass Company, Limited 半導体集積回路装置用研磨剤、研磨方法および半導体集積回路装置の製造方法
JP2006269600A (ja) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd 化学的機械的研磨方法及びこれに用いる研磨液
JP2006278522A (ja) * 2005-03-28 2006-10-12 Seimi Chem Co Ltd 半導体集積回路装置用研磨剤、研磨方法および半導体集積回路装置の製造方法
KR20090012309A (ko) * 2006-05-31 2009-02-03 아사히 가라스 가부시키가이샤 연마제 조성물 및 연마 방법
KR101349983B1 (ko) * 2006-09-13 2014-01-13 아사히 가라스 가부시키가이샤 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법
JP2008286366A (ja) 2007-05-21 2008-11-27 Enmajor Kk 噴出装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071183A (ko) * 2017-12-14 2019-06-24 주식회사 케이씨텍 저밀도 sti cmp 공정용 연마 슬러리 조성물
KR101954904B1 (ko) 2018-10-15 2019-03-06 남종규 복층의 태양광 설치 구조

Also Published As

Publication number Publication date
TW201023259A (en) 2010-06-16
US20110207327A1 (en) 2011-08-25
EP2346069A1 (en) 2011-07-20
JPWO2010052990A1 (ja) 2012-04-05
CN102210012B (zh) 2014-12-17
EP2346069A4 (en) 2012-06-13
CN102210012A (zh) 2011-10-05
WO2010052990A1 (ja) 2010-05-14

Similar Documents

Publication Publication Date Title
KR20110090918A (ko) 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법
US8030213B2 (en) Polishing compound for semiconductor integrated circuit device, polishing method and method for producing semiconductor integrated circuit device
KR102387640B1 (ko) 연마제와 연마 방법, 및 연마용 첨가액
US7695345B2 (en) Polishing compound for semiconductor integrated circuit device, polishing method and method for producing semiconductor integrated circuit device
TWI384059B (zh) A method for manufacturing an abrasive, a polishing method, and a semiconductor integrated circuit device for a semiconductor integrated circuit device
EP2017318A2 (en) Chemical mechanical polishing aqueous dispersion preparation set, method of preparing chemical mechanical polishing aqueous dispersion, chemical mechanical polishing aqueous dispersion, and chemical mechanical polishing method
JP2016154208A (ja) 研磨剤、研磨方法および半導体集積回路装置の製造方法
JP2010153576A (ja) 半導体集積回路装置用研磨剤、研磨方法および半導体集積回路装置の製造方法
US20090176373A1 (en) Polishing agent for semiconductor integrated circuit device, polishing method, and method for manufacturing semiconductor integrated circuit device
EP3149101B1 (en) Cmp compositions selective for oxide over polysilicon and nitride with high removal rate and low defectivity
TWI826878B (zh) 用於高拓樸選擇性的自停止性拋光組合物與方法
JP6572734B2 (ja) 研磨剤と研磨方法、および研磨用添加液
JP4878728B2 (ja) Ｃｍｐ研磨剤および基板の研磨方法
TW202344640A (zh) 用於矽氧化物、矽氮化物及多晶矽的選擇性及非選擇性cmp之基於氧化鈰的漿料組合物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application