KR20110087457A - Semiconductor laminating structure and method of manufacturing the same, and thin film transistor having the same - Google Patents

Semiconductor laminating structure and method of manufacturing the same, and thin film transistor having the same Download PDF

Info

Publication number
KR20110087457A
KR20110087457A KR1020100006881A KR20100006881A KR20110087457A KR 20110087457 A KR20110087457 A KR 20110087457A KR 1020100006881 A KR1020100006881 A KR 1020100006881A KR 20100006881 A KR20100006881 A KR 20100006881A KR 20110087457 A KR20110087457 A KR 20110087457A
Authority
KR
South Korea
Prior art keywords
zno film
crystalline
amorphous
film
oxygen
Prior art date
Application number
KR1020100006881A
Other languages
Korean (ko)
Other versions
KR101400919B1 (en
Inventor
김재호
오동건
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020100006881A priority Critical patent/KR101400919B1/en
Publication of KR20110087457A publication Critical patent/KR20110087457A/en
Application granted granted Critical
Publication of KR101400919B1 publication Critical patent/KR101400919B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

PURPOSE: A semiconductor stacking structure using a zinc oxide thin film, a manufacturing method thereof, and a thin film transistor including the same are provided to complementarily improve the property of a ZnO film by stacking a crystalline ZnO film with low stability, high mobility, and low resistivity on a non-crystalline ZnO film with high stability, low mobility, and high resistivity. CONSTITUTION: Two or more layers with different crystalline structure are formed by being stacked on a substrate(100). At least one layer is included a crystalline ZnO film(110b) and the other layer is included a non-crystalline ZnO film(110a). The non-crystalline ZnO film is formed below 300 degrees of temperature using a source gas and oxygen. The crystalline ZnO film is formed below 300 degrees of temperature using a source gas, oxygen and hydrogen. A step for forming ZnO comprises a step for forming a first non-crystalline ZnO film, a step for forming a crystalline ZnO film, and a step for forming a second non-crystalline ZnO film on the crystalline ZnO film.

Description

반도체 적층 구조, 그 제조 방법 및 이를 구비하는 박막 트랜지스터{Semiconductor laminating structure and method of manufacturing the same, and thin film transistor having the same}Semiconductor lamination structure and method of manufacturing the same, and thin film transistor having the same

본 발명은 반도체 적층 구조에 관한 것으로, 특히 이동도와 안정성을 향상시킬 수 있는 징크 옥사이드 박막을 이용한 반도체 적층 구조, 그 제조 방법 및 이를 구비하는 박막 트랜지스터에 관한 것이다.
The present invention relates to a semiconductor laminate structure, and more particularly, to a semiconductor laminate structure using a zinc oxide thin film capable of improving mobility and stability, a method of manufacturing the same, and a thin film transistor having the same.

박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.A thin film transistor (TFT) is used as a circuit for independently driving each pixel in a liquid crystal display (LCD), an organic electroluminescence (EL) display, and the like. The thin film transistor is formed along with a gate line and a data line on a lower substrate of the display device. That is, the thin film transistor includes a gate electrode that is part of a gate line, an active layer used as a channel, a source electrode and a drain electrode that are part of a data line, and a gate insulating film.

이러한 박막 트랜지스터의 활성층은 게이트 전극과 소오스/드레인 전극 사이에서 채널 영역을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 이를 해결하기 위해 금속 산화물 물질이 최근에 많이 연구되고 있다. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기전도도가 우수한 결정질 박막을 활성층에 적용하는 것이 바람직하다.The active layer of the thin film transistor forms a channel region between the gate electrode and the source / drain electrode, and is formed using amorphous silicon or crystalline silicon. However, since the thin film transistor substrate using silicon requires the use of a glass substrate, the thin film transistor substrate is not only heavy, but also cannot be used as a flexible display device because it is not bent. In order to solve this problem, metal oxide materials have recently been studied. In addition, it is desirable to apply a crystalline thin film having high carrier concentration and excellent electrical conductivity to the active layer for high-speed device implementation, that is, to improve mobility.

이러한 금속 산화물로서 징크 옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. 그러나, ZnO 박막은 대기중에 노출되었을 때 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다. 따라서, ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 인듐(In), 갈륨(Ga), 주석(Sn) 등을 도핑하여 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 개선하고자 하는 연구가 활발히 진행되고 있다. 그러나, 비정질 ZnO 박막은 이동도가 저하되고 높은 저항을 가지고 있어 고속 동작에 적합하지 않은 문제가 있다.
As such metal oxides, research on zinc oxide (ZnO) thin films has been actively conducted. ZnO thin film is characterized by easy crystal growth even at low temperatures, and is known as an excellent material for securing high charge concentration and mobility. However, the ZnO thin film has a disadvantage in that the film quality is unstable when exposed to the air, thereby lowering the stability of the thin film transistor. Therefore, in order to improve the film quality of ZnO thin films, researches to improve the stability of thin film transistors by inducing amorphous ZnO thin films by doping ZnO thin films with indium (In), gallium (Ga), tin (Sn), etc. have. However, the amorphous ZnO thin film has a problem that mobility is lowered and has a high resistance, which is not suitable for high speed operation.

본 발명은 높은 이동도를 가지며 안정성을 향상시킬 수 있는 ZnO막을 이용한 반도체 적층 구조 및 그 제조 방법을 제공한다.The present invention provides a semiconductor laminated structure using a ZnO film having high mobility and capable of improving stability, and a method of manufacturing the same.

본 발명은 결정질 박막과 비정질 박막이 적층되어 높은 이동도를 가지며 안정성을 향상시킬 수 있는 ZnO막을 이용한 반도체 적층 구조 및 그 제조 방법을 제공한다.The present invention provides a semiconductor laminated structure using a ZnO film and a method of manufacturing the same, in which a crystalline thin film and an amorphous thin film are laminated to have high mobility and improve stability.

본 발명은 결정질 ZnO막과 비정질 ZnO막이 적층된 ZnO막을 활성층을 이용하는 박막 트랜지스터를 제공한다.The present invention provides a thin film transistor using a ZnO film in which a crystalline ZnO film and an amorphous ZnO film are stacked, using an active layer.

본 발명은 결정질 ZnO막을 프론트 채널로 이용하고 비정질 ZnO막을 백 채널로 이용하는 박막 트랜지스터를 제공한다.The present invention provides a thin film transistor that uses a crystalline ZnO film as a front channel and an amorphous ZnO film as a back channel.

한편, 본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있다.
On the other hand, the technical problems of the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned may be clearly understood by those skilled in the art from the following description.

본 발명의 일 양태에 따른 반도체 적층 구조는 기판; 및 상기 기판 상에 서로 다른 결정 구조를 가지는 적어도 두 개의 층이 적층되어 형성되며, 적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함한다.A semiconductor laminate structure according to one aspect of the present invention includes a substrate; And at least two layers having different crystal structures stacked on the substrate, at least one of which is an amorphous ZnO film, and at least one of which includes a crystalline ZnO film.

상기 비정질 ZnO막은 소오스 가스와 산소를 이용하여 300℃ 이하의 온도에서 형성한다.The amorphous ZnO film is formed at a temperature of 300 ° C. or less using source gas and oxygen.

상기 결정질 ZnO막은 소오스 가스와 산소 및 수소를 포함하는 가스를 이용하여 300℃ 이하의 온도에서 형성하거나, 소오스 가스와 산소를 이용하여 300℃ 이상의 온도에서 형성하거나, 소오스 가스와 산소를 이용하여 300℃ 이하의 온도에서 비정질 ZnO막을 형성한 후 상기 비정질 ZnO막을 결정화하여 형성한다. 산소 및 수소를 포함하는 가스는 수증기(H2O)를 포함한다.
The crystalline ZnO film is formed at a temperature of 300 ° C. or less using a source gas and a gas containing oxygen and hydrogen, or is formed at a temperature of 300 ° C. or more using a source gas and oxygen, or 300 ° C. using a source gas and oxygen. After the amorphous ZnO film is formed at the following temperature, the amorphous ZnO film is crystallized. Gases that include oxygen and hydrogen include water vapor (H 2 O).

본 발명의 다른 양태에 따른 반도체 적층 구조의 제조 방법은 기판이 제공되는 단계; 및 상기 기판 상에 서로 다른 결정 구조를 가지는 적어도 두 개의 층을 적층하여 ZnO막을 형성하는 단계를 포함하며, 상기 ZnO막의 적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor laminate structure, the method comprising: providing a substrate; And forming a ZnO film by stacking at least two layers having different crystal structures on the substrate, wherein at least one of the ZnO films is an amorphous ZnO film and at least the other includes a crystalline ZnO film.

상기 ZnO막을 형성하는 단계는, 소오스 가스와 산소를 공급하여 제 1 온도에서 비정질 ZnO막을 형성하는 단계; 및 상기 소오스 가스와 산소 및 수소 원소를 포함하는 가스를 공급하여 상기 제 1 온도에서 상기 비정질 ZnO막 상에 결정질 ZnO막을 형성하는 단계를 포함한다.The forming of the ZnO film may include supplying a source gas and oxygen to form an amorphous ZnO film at a first temperature; And forming a crystalline ZnO film on the amorphous ZnO film at the first temperature by supplying the source gas and a gas containing oxygen and hydrogen elements.

상기 제 1 온도는 300℃ 이하이고, 상기 산소 및 수소 원소를 포함하는 가스는 수증기를 포함하며, 상기 비정질 ZnO막 및 결정질 ZnO막은 동일 반응 챔버에서 인시투로 형성되고, 상기 결정질 ZnO막의 형성 중에 열처리하는 단계를 더 포함한다.The first temperature is 300 ° C. or less, and the gas containing oxygen and hydrogen elements includes water vapor, and the amorphous ZnO film and the crystalline ZnO film are formed in situ in the same reaction chamber, and are heat treated during formation of the crystalline ZnO film. It further comprises the step.

상기 ZnO막을 형성하는 단계는, 소오스 가스와 산소를 공급하여 제 1 온도에서 비정질 ZnO막을 형성하는 단계; 및 상기 소오스 가스와 산소를 공급하고 상기 제 1 온도와 다른 제 2 온도에서 결정질 ZnO막을 형성하는 단계를 포함한다.The forming of the ZnO film may include supplying a source gas and oxygen to form an amorphous ZnO film at a first temperature; And supplying the source gas and oxygen and forming a crystalline ZnO film at a second temperature different from the first temperature.

상기 제 1 온도는 300℃ 이하이고, 상기 제 2 온도는 300℃ 이상이다.The said 1st temperature is 300 degrees C or less, and the said 2nd temperature is 300 degrees C or more.

상기 ZnO막을 형성하는 단계는, 소오스 가스와 산소를 공급하여 제 1 비정질 ZnO막을 형성하는 단계; 상기 제 1 비정질 ZnO막을 결정화하여 결정질 ZnO막을 형성하는 단계; 및 상기 소오스 가스와 산소를 공급하여 상기 결정질 ZnO막 상에 제 2 비정질 ZnO막을 형성하는 단계를 포함한다.
The forming of the ZnO film may include supplying a source gas and oxygen to form a first amorphous ZnO film; Crystallizing the first amorphous ZnO film to form a crystalline ZnO film; And supplying the source gas and oxygen to form a second amorphous ZnO film on the crystalline ZnO film.

본 발명의 또다른 양태에 따른 박막 트랜지스터는 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 상기 활성층은 서로 다른 결정 구조를 가지는 적어도 두 개의 층이 적층되어 형성되며, 적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함한다.According to still another aspect of the present invention, a thin film transistor includes: a gate electrode; Source and drain electrodes spaced apart from each other in the vertical direction and spaced apart from the gate electrode; A gate insulating film formed between the gate electrode and the source electrode and the drain electrode; An active layer formed between the gate insulating layer and the source electrode and the drain electrode, wherein the active layer is formed by stacking at least two layers having different crystal structures, at least one being an amorphous ZnO film, and at least one being crystalline ZnO film is included.

상기 비정질 ZnO막은 상기 소오스 전극 및 드레인 전극 측에 형성되고, 상기 결정질 ZnO막은 상기 게이트 전극 측에 형성된다.The amorphous ZnO film is formed on the source electrode and the drain electrode side, and the crystalline ZnO film is formed on the gate electrode side.

상기 게이트 전극은 기판 상에 형성되고, 상기 게이트 전극 상에 게이트 절연막, 결정질 ZnO막 및 비정질 ZnO막이 적층되고, 상기 비정질 ZnO막 상에 상기 소오스 전극 및 드레인 전극이 형성된다.The gate electrode is formed on a substrate, a gate insulating film, a crystalline ZnO film and an amorphous ZnO film are stacked on the gate electrode, and the source electrode and the drain electrode are formed on the amorphous ZnO film.

상기 소오스 전극 및 드레인 전극은 기판 상에 형성되고, 상기 소오스 전극 및 드레인 전극과 일부 중첩되도록 상기 비정질 ZnO막 및 결정질 ZnO막이 형성되며, 상기 결정질 ZnO막 상에 상기 게이트 절연막 및 게이트 전극이 형성된다.
The source electrode and the drain electrode are formed on a substrate, the amorphous ZnO film and the crystalline ZnO film are formed so as to partially overlap the source electrode and the drain electrode, and the gate insulating film and the gate electrode are formed on the crystalline ZnO film.

본 발명의 실시 예들은 막질이 다른 적어도 2개의 층, 예를들어 비정질 ZnO막과 결정질 ZnO막을 적층하여 ZnO막을 형성한다. 또한, 이를 박막 트랜지스터의 활성층으로 이용하는데, 비정질 ZnO막은 박막 트랜지스터의 소오스 및 드레인 전극 측에 형성하여 백 채널로 이용하고, 결정질 ZnO막은 게이트 전극 측에 형성하여 프론트 채널로 이용한다.Embodiments of the present invention form a ZnO film by laminating at least two layers of different film quality, for example, an amorphous ZnO film and a crystalline ZnO film. In addition, this is used as an active layer of the thin film transistor, wherein an amorphous ZnO film is formed on the source and drain electrodes of the thin film transistor and used as the back channel, and a crystalline ZnO film is formed on the gate electrode and used as the front channel.

본 발명의 실시 예들에 의하면, 낮은 이동도와 높은 저항성을 가지는 반면 안정성이 우수한 비정질 ZnO막과 높은 이동도와 낮은 저항성을 갖지만 안정성이 낮은 결정질 ZnO막을 적층하여 ZnO막의 특성을 상호 보완적으로 개선할 수 있다.According to the embodiments of the present invention, the characteristics of the ZnO film may be complementarily improved by stacking an amorphous ZnO film having low mobility and high resistance but having excellent stability and a crystalline ZnO film having high mobility and low resistance but having low stability. .

또한, 비정질 ZnO막은 박막 트랜지스터의 백 채널로 이용하여 안정성을 향상시키고, 결정질 ZnO막은 프론트 채널로 이용하여 이동도를 향상시킴으로써 박막 트랜지스터의 특성을 향상시킬 수 있다.
In addition, the amorphous ZnO film may be used as a back channel of the thin film transistor to improve stability, and the crystalline ZnO film may be used as a front channel to improve mobility, thereby improving characteristics of the thin film transistor.

도 1은 본 발명의 실시 예들에 따른 ZnO막의 단면도.
도 2는 본 발명의 일 실시 예에 따른 ZnO막의 형성에 이용되는 증착 장치의 개략도.
도 3은 본 발명의 일 실시 예에 따른 ZnO막의 형성 방법을 설명하기 위한 단면도.
도 4는 DEZ와 산소를 이용한 ZnO막의 형성에서 산소의 유입량에 따른 결정 상태를 나타낸 도면.
도 5는 DEZ와 H2O를 이용한 ZnO막의 형성에서 결정 상태를 나타낸 도면.
도 6은 본 발명의 다른 실시 예에 따른 ZnO막의 형성 방법을 설명하기 위한 단면도.
도 7은 본 발명의 일 실시 예에 따른 ZnO막을 이용하는 박막 트랜지스터의 단면도.
도 8은 본 발명의 다른 실시 예에 따른 ZnO막을 이용하는 박막 트랜지스터의 단면도.
도 9는 본 발명의 일 실시 예에 따른 ZnO막을 적용하는 박막 트랜지스터를 구비하는 표시 장치의 평면도.
도 10은 도 9의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.1 is a cross-sectional view of a ZnO film according to embodiments of the present invention.
2 is a schematic view of a deposition apparatus used to form a ZnO film according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a method of forming a ZnO film according to an embodiment of the present invention.
4 is a view showing a crystal state according to the inflow of oxygen in the formation of ZnO film using DEZ and oxygen.
Fig. 5 shows the crystal state in the formation of a ZnO film using DEZ and H 2 O.
6 is a cross-sectional view illustrating a method of forming a ZnO film according to another embodiment of the present invention.
7 is a cross-sectional view of a thin film transistor using a ZnO film according to an embodiment of the present invention.
8 is a cross-sectional view of a thin film transistor using a ZnO film according to another embodiment of the present invention.
9 is a plan view of a display device including a thin film transistor to which a ZnO film is applied according to an exemplary embodiment.
10 is a cross-sectional view taken along the line II ′ of FIG. 9;

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. In the drawings, the thickness of layers, films, panels, regions, etc., may be exaggerated for clarity, and like reference numerals designate like elements. In addition, if a part such as a layer, film, area, etc. is expressed as “upper” or “on” another part, each part is different from each part as well as being “right up” or “directly above” another part. This includes the case where there is another part between parts.

도 1은 본 발명에 따른 반도체 적층 구조의 단면도로서, 본 발명에 따른 반도체 적층 구조는 서로 다른 결정 구조를 갖는 적어도 2개의 ZnO막으로 형성되는데, 도 1(a) 및 도 1(b)에 그 예를 도시하였다.1 is a cross-sectional view of a semiconductor laminate structure according to the present invention, wherein the semiconductor laminate structure according to the present invention is formed of at least two ZnO films having different crystal structures, which are shown in FIGS. 1 (a) and 1 (b). An example is shown.

도 1(a)에 도시된 바와 같이 ZnO막(110)은 기판(100) 상에 예를들어 비정질 ZnO막(110a) 및 결정질 ZnO막(110b)이 적층되어 형성된다. 또한, 도 1(b)에 도시된 바와 같이 ZnO막은 기판(100) 상에 결정질 ZnO막(110b)이 먼저 형성된 후 그 상부에 비정질 ZnO막(110a)이 형성될 수도 있다.As shown in FIG. 1A, the ZnO film 110 is formed by stacking, for example, an amorphous ZnO film 110a and a crystalline ZnO film 110b on the substrate 100. In addition, as shown in FIG. 1B, in the ZnO film, a crystalline ZnO film 110b may be first formed on the substrate 100, and then an amorphous ZnO film 110a may be formed on the ZnO film.

비정질 ZnO막(110a)은 낮은 이동도(mobility)와 높은 저항성(resistivity)을 가지는 반면, 안정성(stability)이 우수한 특성을 갖는다. 이에 비해, 결정질 ZnO막(110a)은 높은 이동도와 낮은 저항성을 갖지만, 안정성이 낮은 특성을 갖는다. 즉, 비정질 ZnO막(110a)와 결정질 ZnO막(110b)은 서로 보완적인 특성을 가지고 있다. 따라서, 상호 보완적인 특성을 갖는 두 막을 증착함으로써 ZnO막(110)의 특성을 개선할 수 있다.The amorphous ZnO film 110a has low mobility and high resistivity, but has excellent stability. In contrast, the crystalline ZnO film 110a has high mobility and low resistance but low stability. That is, the amorphous ZnO film 110a and the crystalline ZnO film 110b have complementary characteristics to each other. Therefore, by depositing two films having complementary properties, the properties of the ZnO film 110 can be improved.

이러한 본 발명의 실시 예에 따른 ZnO막(110)은 비정질 ZnO막(110a)과 결정질 ZnO막(110b)이 1:9 내지 9:1의 두께 비율로 형성되는데, 예를들어 ZnO막(110)을 박막 트랜지스터의 활성층으로 이용하는 경우 비정질 ZnO막(110a)과 결정질 ZnO막(110b)이 6:4의 두께 비율로 형성할 수 있다.
In the ZnO film 110 according to the embodiment of the present invention, the amorphous ZnO film 110a and the crystalline ZnO film 110b are formed at a thickness ratio of 1: 9 to 9: 1, for example, the ZnO film 110. Is used as the active layer of the thin film transistor, the amorphous ZnO film 110a and the crystalline ZnO film 110b may be formed in a thickness ratio of 6: 4.

한편, ZnO막(110)은 화학 기상 증착(Chemical Vapor Depositon; CVD) 및 물리 기상 증착(Physical Vapor Deposition; PVD) 등의 방법으로 형성할 수 있으며, CVD 방법으로 형성하는 경우 예를들어 Zn(C2H5)2(diethylzinc; DEZ)를 기화시킨 소오스 가스를 이용하여 형성할 수 있다. 또한, CVD 방법으로 형성하는 경우 증착 온도나 반응 가스 등의 공정 조건을 조절하여 막질을 변화시킬 수 있다. 이러한 본 발명에 따른 ZnO막의 형성 방법을 설명하면 다음과 같다.Meanwhile, the ZnO film 110 may be formed by a method such as chemical vapor deposition (CVD) and physical vapor deposition (PVD). For example, the ZnO film 110 may be formed by, for example, Zn (C). 2 H 5 ) 2 (diethylzinc; DEZ) can be formed using a source gas vaporized. In the case of forming by the CVD method, the film quality can be changed by adjusting process conditions such as deposition temperature or reaction gas. The formation method of the ZnO film according to the present invention is as follows.

도 2는 본 발명의 일 실시 예에 따른 ZnO막 형성 방법에 이용되는 증착 장치의 개략도로서, 비정질 ZnO막과 결정질 ZnO막을 인시투로 형성하기 위해 이용되는 증착 장치이고, 도 3(a) 및 도 3(b)는 도 2의 증착 장치를 이용한 본 발명의 일 실시 예에 따른 ZnO막의 형성 방법을 설명하기 위한 단면도이다.FIG. 2 is a schematic diagram of a deposition apparatus used in a method of forming a ZnO film according to an embodiment of the present invention, which is used to form an amorphous ZnO film and a crystalline ZnO film in situ, and FIGS. 3 (a) and FIG. 3 (b) is a cross-sectional view illustrating a method of forming a ZnO film according to an embodiment of the present invention using the deposition apparatus of FIG. 2.

도 2를 참조하면, 본 발명에 이용되는 증착 장치는 소정의 반응 공간이 마련된 반응 챔버(200)와, 반응 챔버(200)의 내부 하측에 마련된 서셉터(210)와, 반응 챔버(200)의 내부 상측에 서셉터(210)와 대응되도록 마련된 분사기(220)와, DEZ 등의 소오스 물질을 공급하는 소오스 공급부(230)와, O2 등의 제 1 반응 가스를 공급하는 제 1 반응 가스 공급부(240)와, 기화된 H2O 등의 제 2 반응 가스를 공급하는 제 2 반응 가스 공급부(250)를 포한한다. 여기서, 소오스 공급부(230)는 소오스 물질을 저장하는 소오스 저장부(232) 및 소오스 물질을 기화시켜 소오스 가스를 생성하는 제 1 버블러(234)를 포함할 수 있고, 제 2 반응 가스 공급부(240)는 수소와 산소를 포함하는 물질, 예를들어 H2O 등의 반응 물질을 저장하는 반응 물질 저장부(242)와, 반응 물질을 기화시켜 제 2 반응 가스, 즉 수증기(H2O)를 생성하는 제 2 버블러(244)를 포함할 수 있다. 한편, 서셉터(210)는 히터(미도시) 및 냉각 수단(미도시)이 내장되어 기판(100)을 원하는 공정 온도로 유지할 수 있다.
Referring to FIG. 2, the deposition apparatus used in the present invention includes a reaction chamber 200 in which a predetermined reaction space is provided, a susceptor 210 provided in the lower side of the reaction chamber 200, and a reaction chamber 200. An injector 220 provided to correspond to the susceptor 210 at an upper side thereof, a source supply unit 230 supplying a source material such as DEZ, and a first reaction gas supply unit supplying a first reactive gas such as O 2 ( 240 and a second reactive gas supply unit 250 for supplying a second reactive gas such as vaporized H 2 O. Here, the source supply unit 230 may include a source storage unit 232 for storing a source material and a first bubbler 234 for vaporizing the source material to generate a source gas, and the second reaction gas supply unit 240. ) Is a reactant storage unit 242 for storing a reactant such as hydrogen and oxygen, for example, H 2 O, and vaporizing the reactant to produce a second reactant gas, that is, water vapor (H 2 O). It may include a second bubbler 244 to generate. Meanwhile, the susceptor 210 may include a heater (not shown) and cooling means (not shown) to maintain the substrate 100 at a desired process temperature.

상기의 증착 장치를 이용한 ZnO막의 형성 방법을 도 3(a) 및 도 3(b)를 이용하여 설명하면 다음과 같다.A method of forming a ZnO film using the vapor deposition apparatus will be described below with reference to FIGS. 3A and 3B.

도 3(a)를 참조하면, 소정의 구조가 형성된 기판(100)이 반응 챔버(200) 내에 로딩되어 서셉터(210) 상에 안착되고, 서셉터(210)는 기판(100)이 300℃ 이하, 예를들어 100∼300℃의 온도를 유지하도록 한다. 이어서, 소오스 공급부(230)로부터 예를들어 DEZ가 기화된 소오스 가스가 분사기(220)에 공급되고, 제 1 반응 가스 공급부(240)로부터 예를들어 산소 가스가 분사기(220)에 공급된다. DEZ와 산소는 혼합되어 분사기(220)를 통해 기판(100)으로 분사된다. 그런데, 산소를 반응 가스로 이용하면 도 4에 도시된 바와 같이 300℃ 이하의 온도에서 비정질 박막이 성장되므로 기판(100) 상에는 비정질 ZnO막(110a)이 형성된다. 즉, 도 4는 250℃의 온도에서 DEZ와 산소를 공급하여 ZnO막을 형성하는 경우의 산소의 유입량에 따른 결정 상태를 나타낸 것으로 산소의 유입량을 변경시키더라도 비정질 박막이 형성됨을 알 수 있다.Referring to FIG. 3A, a substrate 100 having a predetermined structure is loaded into the reaction chamber 200 and seated on the susceptor 210, and the susceptor 210 is 300 ° C. in the substrate 100. Hereinafter, for example, the temperature of 100 to 300 ° C is maintained. Subsequently, a source gas, for example, DEZ vaporized from the source supply unit 230, is supplied to the injector 220, and, for example, oxygen gas is supplied to the injector 220 from the first reactive gas supply unit 240. DEZ and oxygen are mixed and injected into the substrate 100 through the injector 220. However, when oxygen is used as the reaction gas, as shown in FIG. 4, an amorphous thin film is grown at a temperature of 300 ° C. or less, thereby forming an amorphous ZnO film 110a on the substrate 100. That is, FIG. 4 illustrates a crystal state according to the amount of oxygen inflow when DEZ and oxygen are supplied at a temperature of 250 ° C. to form a ZnO film, and it can be seen that an amorphous thin film is formed even when the amount of oxygen inflow is changed.

도 3(b)를 참조하면, 비정질 ZnO막(110a)이 소정 두께로 증착된 후 산소의 유입을 중단하고, 제 2 반응 가스 공급부(250)로부터 수증기를 분사기(220)에 공급한다. 이때, 산소의 공급이 중단된 후 연속적으로 수증기가 공급되도록 H2O의 공급 시간과 산소의 중단 시간을 조절한다. 분사기(220)를 통해 DEZ와 수증기가 기판(100)을 향하여 분사된다. 이때, 수증기를 반응 가스로 이용하는 경우 도 5에 도시된 바와 같이 100℃ 내외에서 결정질로 성장되고 기판(100)이 100∼300℃의 온도를 유지하므로 결정질 ZnO막(110b)이 형성된다. 즉, 도 5는 200℃ 이하의 온도에서 DEZ와 수증기를 공급하여 ZnO막을 형성하는 경우의 결정 상태를 나타낸 것으로 (100) 또는 (110) 피크의 결정질 상이 나타남을 알 수 있다.Referring to FIG. 3B, after the amorphous ZnO film 110a is deposited to a predetermined thickness, the inflow of oxygen is stopped and water vapor is supplied from the second reaction gas supply unit 250 to the injector 220. At this time, the supply time of H 2 O and the stopping time of oxygen are adjusted so that water vapor is continuously supplied after the supply of oxygen is stopped. DEZ and water vapor are injected toward the substrate 100 through the injector 220. In this case, when water vapor is used as the reaction gas, as shown in FIG. 5, the crystalline ZnO film 110b is formed because the crystal is grown to about 100 ° C. and the substrate 100 maintains a temperature of 100 to 300 ° C. FIG. That is, FIG. 5 shows a crystalline state when the ZnO film is formed by supplying DEZ and water vapor at a temperature of 200 ° C. or lower, and it can be seen that the crystalline phase of the (100) or (110) peak appears.

또한, 소오스 가스와 수증기를 먼저 공급하여 기판(100) 상에 결정질 ZnO막(110b)을 형성한 후 소오스 가스와 O2 반응 가스를 공급하여 비정질 ZnO막(110a)을 형성할 수도 있다.In addition, the crystalline ZnO film 110b may be formed on the substrate 100 by first supplying the source gas and water vapor, and then supplying the source gas and the O 2 reactant gas to form the amorphous ZnO film 110a.

그런데, 결정질 ZnO막(110b)은 수증기를 반응 가스로 이용하여 형성되기 때문에 막질이 저하될 수 있는데, 막질을 향상시키기 위해 열처리 공정을 실시하는 것이 바람직하다. 예를들어 오존(O3)을 이용한 열처리 공정을 결정질 ZnO막(110b) 형성중에 실시하는데, 예를들어 20Å 정도 증착된 후 열처리 공정을 실시하는 것을 반복하여 결정질 ZnO막(110b)을 형성한다. 또한, 후처리를 위해 오존을 이용하는 경우 산소 대신에 오존을 이용함으로써 공정에 이용되는 반응 가스를 줄일 수도 있다.
By the way, since the crystalline ZnO film 110b is formed using water vapor as the reaction gas, the film quality may be degraded. It is preferable to perform a heat treatment process to improve the film quality. For example, a heat treatment process using ozone (O 3 ) is performed during the formation of the crystalline ZnO film 110b. For example, the crystalline ZnO film 110b is formed by repeatedly performing the heat treatment process after being deposited about 20 kW. In addition, when ozone is used for post-treatment, the reaction gas used in the process may be reduced by using ozone instead of oxygen.

상기한 바와 같이 본 발명의 일 실시 예에 따른 ZnO막 형성 방법은 동일 온도를 유지하는 반응 챔버 내에서 반응 가스를 변경하여 비정질 ZnO막(110a)과 결정질 ZnO막(110b)을 인시투로 형성할 수 있다. 그러나, 본 발명에 따른 ZnO막은 상기 이외에 다양한 방법으로 형성할 수 있는데, 예를들어 증착 온도를 조절하여 형성할 수도 있다. 즉, 도 6(a)에 도시된 바와 같이 DEZ와 산소를 이용하여 300℃ 이하의 온도에서 비정질 ZnO막(110a)을 형성하고, 도 6(b)에 도시된 바와 같이 DEZ와 산소를 이용하여 300℃ 이상의 온도에서 결정질 ZnO막(110b)을 형성할 수 있다. 이때, 온도가 다른 두 반응 챔버를 이용하여 비정질 ZnO막(110a) 및 결정질 ZnO막(110b)을 형성할 수도 있다.As described above, in the ZnO film forming method according to an embodiment of the present invention, the amorphous ZnO film 110a and the crystalline ZnO film 110b are formed in-situ by changing the reaction gas in the reaction chamber maintaining the same temperature. Can be. However, the ZnO film according to the present invention can be formed by various methods other than the above, for example, may be formed by adjusting the deposition temperature. That is, as shown in FIG. 6 (a), an amorphous ZnO film 110a is formed at a temperature of 300 ° C. or lower using DEZ and oxygen, and as shown in FIG. 6 (b), using DEZ and oxygen. The crystalline ZnO film 110b may be formed at a temperature of 300 ° C. or higher. In this case, the amorphous ZnO film 110a and the crystalline ZnO film 110b may be formed using two reaction chambers having different temperatures.

또한, 비정질 ZnO막(110a)을 형성한 후 증착 온도보다 높은 온도, 예를들어 400∼500℃의 온도에서 열처리하여 비정질 ZnO막(110a)을 결정화시켜 결정질 ZnO막(110b)을 형성할 수 있다. 이 경우 결정화 공정은 전체 막이 증착된 후 일부 두께만 결정화시키기 어렵기 때문에 하부에 결정질 ZnO막(110b)을 형성하는 경우에 적용하는 것이 바람직하다.
In addition, after the amorphous ZnO film 110a is formed, the amorphous ZnO film 110a may be crystallized by heat treatment at a temperature higher than the deposition temperature, for example, 400 to 500 ° C. to form the crystalline ZnO film 110b. . In this case, since the crystallization process is difficult to crystallize only a part of the thickness after the entire film is deposited, it is preferable to apply the crystalline ZnO film 110b below.

상기와 같은 본 발명의 실시 예들에 따른 ZnO막은 박막 트랜지스터의 활성층에 적용될 수 있는데, 본 발명의 일 실시 예에 따른 ZnO막을 이용한 박막 트랜지스터를 도 7을 이용하여 설명하면 다음과 같다.The ZnO film according to the embodiments of the present invention as described above may be applied to the active layer of the thin film transistor. A thin film transistor using the ZnO film according to an embodiment of the present invention will be described with reference to FIG. 7.

도 7은 본 발명의 일 실시 예에 따른 ZnO막을 활성층으로 이용하는 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.7 is a cross-sectional view of a thin film transistor using a ZnO film as an active layer according to an embodiment of the present invention, and a cross-sectional view of a bottom gate type thin film transistor.

도 7을 참조하면, 본 발명의 일 실시 예에 따른 버텀 게이트형 박막 트랜지스터는 기판(100)상에 형성된 게이트 전극(310)과, 게이트 전극(310) 상에 형성된 게이트 절연막(320)과, 게이트 절연막(320) 상부에 형성되며 결정질 ZnO막(110b)와 비정질 ZnO막(110a)이 적층된 활성층(330)과, 활성층(330) 상부에서 상호 이격되어 형성된 소오스 전극(340a) 및 드레인 전극(340b)을 포함한다. Referring to FIG. 7, a bottom gate type thin film transistor according to an exemplary embodiment of the present invention may include a gate electrode 310 formed on the substrate 100, a gate insulating layer 320 formed on the gate electrode 310, and a gate. An active layer 330 formed on the insulating layer 320 and having a crystalline ZnO film 110b and an amorphous ZnO film 110a stacked thereon, and a source electrode 340a and a drain electrode 340b spaced apart from each other on the active layer 330. ).

기판(100)은 투명 기판을 이용할 수 있는데, 예를들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를들어 메탈 기판이 사용될 수 있다. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(310)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 이용할 수 있다.The substrate 100 may use a transparent substrate. For example, when implementing a silicon substrate, a glass substrate, or a flexible display, a plastic substrate (PE, PES, PET, PEN, etc.) may be used. In addition, the substrate 100 may be a reflective substrate, for example, a metal substrate may be used. The metal substrate may be formed of stainless steel, titanium (Ti), molybdenum (Mo), or an alloy thereof. On the other hand, when using a metal substrate as the substrate 100 it is preferable to form an insulating film on the metal substrate. This is to prevent a short circuit between the metal substrate and the gate electrode 310 and to prevent diffusion of metal atoms from the metal substrate. As the insulating layer, an inorganic material including at least one of titanium nitride (TiN), titanium aluminum nitride (TiAlN), silicon carbide (SiC), or a compound thereof may be used.

게이트 전극(310)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(310)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열 또는 은(Ag) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.The gate electrode 310 may be formed using a conductive material, for example, aluminum (Al), neodymium (Nd), silver (Ag), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo) can be formed of at least one metal or an alloy containing them. In addition, the gate electrode 310 may be formed of not only a single layer but also multiple layers of a plurality of metal layers. That is, a double layer including a metal layer such as chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo) having excellent physicochemical properties, and an aluminum (Al) -based or silver (Ag) -based metal layer having a low specific resistance. It can also be formed.

게이트 절연막(320)은 게이트 전극(310) 상부에 형성된다. 게이트 절연막(320)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(SiN)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.The gate insulating layer 320 is formed on the gate electrode 310. The gate insulating layer 320 may be formed using one or more insulating materials including an inorganic insulating layer including silicon oxide (SiO 2) or silicon nitride (SiN) having excellent adhesion to a metal material and excellent insulation breakdown voltage.

활성층(330)은 게이트 절연막(320) 상부에 형성되며, 게이트 전극(310)을 덮도록 형성된다. 이러한 활성층(330)은 게이트 전극(310)과 소오스 전극(340a) 및 드레인 전극(340b) 사이의 채널 역할을 한다. 특히 본 발명에 따른 활성층(330)은 결정질 ZnO막(110b)과 비정질 ZnO막(110a)을 적층하여 형성한다. 비정질 ZnO막(110a)은 백 채널을 형성하여 전하 이동을 방지하고, 결정질 ZnO막(110b)은 프론트 채널을 형성하여 전하를 이동시키게 된다. 즉, 게이트 전극(310)에 (+) 전압이 인가되면 게이트 절연막(320) 상부의 활성층(330) 일부에 (-) 전하가 쌓여 프론트 채널(front channel)을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. 따라서, 프론트 채널이 되는 부분에 결정질 ZnO막(110b)을 형성한다. 이와 반대로, 게이트 전극(310)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(340a) 및 드레인 전극(340b) 하부의 활성층(330) 일부에 쌓이게 된다. 따라서, 백 채널이 되는 부분에 비정질 ZnO막(110a)을 형성하여 전하가 이동되지 못하도록 한다. 즉, 고속 소자 구현을 위해 전하 농도가 높아 이동도가 높고 전기전도도가 우수한 결정질 ZnO막(110b)을 프론트 채널(front channel)에 적용하고, 전하의 이동을 방지하도록 백 채널(back channel)에는 비정질 ZnO(110a)를 적용한다. 이에 따라, 본 발명은 결정질 ZnO막(110b)와 비정질 ZnO막(110a)을 적층하여 활성층(330)을 형성한다. 이때, 백 채널은 소오스 전극(340a) 및 드레인 전극(340b) 쪽의 활성층(330)에 형성되고 프론트 채널은 게이트 전극(310) 쪽의 활성층(330)에 형성되므로 소오스 전극(340a) 및 드레인 전극(340b) 쪽에 비정질 ZnO막(110a)을 형성하고, 게이트 전극(310) 쪽에 결정질 ZnO막(110b)을 형성한다. The active layer 330 is formed on the gate insulating layer 320 and covers the gate electrode 310. The active layer 330 serves as a channel between the gate electrode 310, the source electrode 340a, and the drain electrode 340b. In particular, the active layer 330 according to the present invention is formed by stacking the crystalline ZnO film 110b and the amorphous ZnO film 110a. The amorphous ZnO film 110a forms a back channel to prevent charge transfer, and the crystalline ZnO film 110b forms a front channel to transfer charge. That is, when a positive voltage is applied to the gate electrode 310, a negative charge is accumulated on a part of the active layer 330 on the gate insulating layer 320 to form a front channel, and a current is generated through the front channel. The better flows, the better the mobility. Therefore, the crystalline ZnO film 110b is formed in the portion that becomes the front channel. On the contrary, when a negative voltage is applied to the gate electrode 310, negative charges are accumulated on a part of the active layer 330 under the source electrode 340a and the drain electrode 340b. Therefore, the amorphous ZnO film 110a is formed in the portion that becomes the back channel to prevent charge from being transferred. That is, in order to realize a high-speed device, a crystalline ZnO film 110b having high mobility and high electrical conductivity is applied to the front channel, and amorphous in the back channel to prevent charge transfer. ZnO 110a is applied. Accordingly, in the present invention, the active layer 330 is formed by stacking the crystalline ZnO film 110b and the amorphous ZnO film 110a. In this case, the back channel is formed in the active layer 330 on the side of the source electrode 340a and the drain electrode 340b, and the front channel is formed in the active layer 330 on the side of the gate electrode 310, so that the source electrode 340a and the drain electrode are formed. An amorphous ZnO film 110a is formed on the 340b side, and a crystalline ZnO film 110b is formed on the gate electrode 310 side.

소오스 전극(340a) 및 드레인 전극(340b)은 활성층(330) 상부에 형성되며, 게이트 전극(310)과 일부 중첩되어 게이트 전극(310)을 사이에 두고 상호 이격되어 형성된다. 소오스 전극(340a) 및 드레인 전극(340b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(310)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(340a) 및 드레인 전극(340b)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다.
The source electrode 340a and the drain electrode 340b are formed on the active layer 330 and are partially overlapped with the gate electrode 310 to be spaced apart from each other with the gate electrode 310 interposed therebetween. The source electrode 340a and the drain electrode 340b may be formed by the same process using the same material, and may be formed using a conductive material. For example, aluminum (Al), neodymium (Nd), and silver ( Ag, chromium (Cr), titanium (Ti), tantalum (Ta) and molybdenum (Mo) of at least one metal or an alloy containing them. That is, the gate electrode 310 may be formed of the same material, or may be formed of a different material. In addition, the source electrode 340a and the drain electrode 340b may be formed not only as a single layer but as multiple layers of a plurality of metal layers.

도 8은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 스태거드 타입(staggered type)의 탑 게이트(top gate)형 박막 트랜지스터의 단면도이다.8 is a cross-sectional view of a thin film transistor according to another exemplary embodiment of the present invention, which is a cross-sectional view of a staggered type top gate type thin film transistor.

도 8을 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(340a) 및 드레인 전극(340b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(340a)과 드레인 전극(340b)의 일부를 덮도록 형성된 활성층(330)과, 활성층(330) 상부에 형성된 게이트 절연막(320) 및 게이트 전극(310)을 포함한다. 여기서, 활성층(330)은 비정질 ZnO막(110a)과 결정질 ZnO막(110b)이 적층되어 형성된다. 즉, 버텀 게이트형 박막 트랜지스터는 게이트 전극(310)이 상부에 형성되고 소오스 전극(340a) 및 드레인 전극(340b)이 하부에 형성되기 때문에 활성층(330)은 하부에 비정질 ZnO막(110a)이 형성되고 상부에 결정질 ZnO막(110b)이 형성된다.
Referring to FIG. 8, a thin film transistor according to another exemplary embodiment of the present invention may include a source electrode 340a and a drain electrode 340b formed on a substrate 100, and a substrate that is exposed to the spaces spaced apart from each other. An active layer 330 formed to cover a portion of the source electrode 340a and the drain electrode 340b, including a portion 100, and a gate insulating layer 320 and a gate electrode 310 formed on the active layer 330. . The active layer 330 is formed by stacking an amorphous ZnO film 110a and a crystalline ZnO film 110b. That is, in the bottom gate type thin film transistor, since the gate electrode 310 is formed on the top and the source electrode 340a and the drain electrode 340b are formed on the bottom, the active layer 330 has an amorphous ZnO film 110a formed on the bottom. And a crystalline ZnO film 110b is formed on top.

상기와 같은 본 발명에 따른 ZnO막을 활성층으로 이용하는 박막 트랜지스터는 액정 표시 장치 등에서 화소를 구동하는 구동 회로로 이용될 수 있다. 이러한 박막 트랜지스터를 구비하는 액정 표시 장치의 일 예를 도 9 및 도 10을 이용하여 설명하면 다음과 같다.The thin film transistor using the ZnO film according to the present invention as an active layer may be used as a driving circuit for driving pixels in a liquid crystal display. An example of a liquid crystal display including the thin film transistor will be described with reference to FIGS. 9 and 10.

도 9는 본 발명의 일 실시 예에 따른 박막 트랜지스터를 포함하는 액정 표시 장치의 평면도이고, 도 10은 도 9의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도이다.9 is a plan view of a liquid crystal display including a thin film transistor according to an exemplary embodiment of the present invention, and FIG. 10 is a cross-sectional view taken along the line II ′ of FIG. 9.

도 9 및 도 10을 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 장치는 박막 트랜지스터 기판(400), 이와 대응하는 컬러 필터 기판(500), 그리고 박막 트랜지스터 기판(400)과 컬러 필터 기판(500) 사이에 형성된 액정층(미도시)을 포함한다.9 and 10, a liquid crystal display according to an exemplary embodiment may include a thin film transistor substrate 400, a color filter substrate 500 corresponding thereto, and a thin film transistor substrate 400 and a color filter substrate ( It includes a liquid crystal layer (not shown) formed between the 500.

박막 트랜지스터 기판(400)은 일 방향으로 연장하는 복수의 게이트 라인(410)과, 게이트 라인(410)과 평행한 복수의 스토리지 라인(415)과, 게이트 라인(410)과 교차하는 복수의 데이터 라인(420)과, 게이트 라인(410)과 데이터 라인(420)에 의해 정의된 화소 영역에 형성된 화소 전극(430)과, 게이트 라인(410), 데이터 라인(420) 및 화소 전극(430)에 접속된 박막 트랜지스터(440)을 포함한다.The thin film transistor substrate 400 includes a plurality of gate lines 410 extending in one direction, a plurality of storage lines 415 parallel to the gate lines 410, and a plurality of data lines crossing the gate lines 410. 420, the pixel electrode 430 formed in the pixel region defined by the gate line 410 and the data line 420, and the gate line 410, the data line 420, and the pixel electrode 430. Thin film transistor 440.

게이트 라인(410)은 예를들어 세로 방향으로 연장 형성되며, 게이트 라인(410)의 일부가 상부 또는 하부로 돌출되어 게이트 전극(310)이 형성된다. 또한, 두 게이트 라인(410) 사이에 게이트 라인(410)과 스토리지 라인(415)이 형성된다. 스토리지 라인(415)은 게이트 라인(410)과 평행하게 형성될 수 있고, 동일 공정으로 형성될 수 있다. 이러한 게이트 라인(410) 및 스토리지 라인(415)은 금속 또는 금속 합금으로 형성될 수 있고, 단일층 또는 복수의 층으로 형성될 수 있다.For example, the gate line 410 extends in the vertical direction, and a portion of the gate line 410 protrudes upward or downward to form the gate electrode 310. In addition, a gate line 410 and a storage line 415 are formed between the two gate lines 410. The storage line 415 may be formed in parallel with the gate line 410, and may be formed in the same process. The gate line 410 and the storage line 415 may be formed of a metal or a metal alloy, and may be formed of a single layer or a plurality of layers.

게이트 라인(410) 및 스토리지 라인(415) 상에는 게이트 절연막(320)이 형성되어 게이트 라인(410) 및 스토리지 라인(415)과 데이터 라인(420)이 절연되도록 한다.A gate insulating layer 320 is formed on the gate line 410 and the storage line 415 to insulate the gate line 410 and the storage line 415 from the data line 420.

데이터 라인(420)은 예를들어 가로 방향으로 연장 형성되며, 데이터 라인(420)의 일부가 돌출하여 소오스 전극(340a)이 형성되고, 소오스 전극(340a)과 이격되어 드레인 전극(340b)이 형성된다. 데이터 라인(420)은 직선형으로 형성될 수도 있고, 소정의 굽은 영역을 가질 수도 있다. 소오스 전극(340a)은 데이터 라인(420)으로부터 돌출되어 게이트 전극(310)과 일부 중첩되고, 드레인 전극(340b)은 게이트 전극(310)과 일부 중첩되고 게이트 전극(310) 상부에서 소오스 전극(340a)과 이격되어 형성된다. 또한, 드레인 전극(340b)은 일부가 화소 영역으로 연장된다. 이러한 게이터 라인(420) 또한 금속 또는 금속 합금으로 형성될 수 있고, 단일층 또는 다층으로 형성될 수 있으며, 게이트 라인(410)과 동일 물질로 형성될 수도 있다.For example, the data line 420 extends in a horizontal direction, and a portion of the data line 420 protrudes to form a source electrode 340a, and is spaced apart from the source electrode 340a to form a drain electrode 340b. do. The data line 420 may be formed in a straight line shape or may have a predetermined curved area. The source electrode 340a protrudes from the data line 420 and partially overlaps the gate electrode 310, and the drain electrode 340b partially overlaps the gate electrode 310, and the source electrode 340a is disposed on the gate electrode 310. It is formed spaced apart from). In addition, a part of the drain electrode 340b extends into the pixel region. The gator line 420 may also be formed of a metal or a metal alloy, may be formed of a single layer or multiple layers, or may be formed of the same material as the gate line 410.

박막 트랜지스터(440)는 게이트 라인(410)에 공급되는 신호에 응답하여 데이터 라인(420)에 공급되는 화소 신호가 화소 전극(430)에 충전되도록 한다. 따라서, 박막 트랜지스터(440)는 게이트 라인(410)에 접속된 게이트 전극(310)과, 데이터 라인(420)에 접속된 소오스 전극(340a)과, 화소 전극(430)에 접속된 드레인 전극(340b)과, 게이트 전극(310)과 소오스 전극(340a) 및 드레인 전극(340b) 사이에 순차적으로 형성된 게이트 절연막(320) 및 활성층(330)을 포함한다. 활성층(330)은 본 발명에 따른 ZnO막으로 형성될 수 있는데, 결정질 ZnO막(110b) 및 비정질 ZnO막(110a)이 적층 형성된다. 또한, 활성층(330)의 적어도 일부에 오믹 콘택층(미도시)이 형성될 수 있다.The thin film transistor 440 allows the pixel signal supplied to the data line 420 to be charged in the pixel electrode 430 in response to the signal supplied to the gate line 410. Accordingly, the thin film transistor 440 includes the gate electrode 310 connected to the gate line 410, the source electrode 340a connected to the data line 420, and the drain electrode 340b connected to the pixel electrode 430. ), A gate insulating layer 320 and an active layer 330 sequentially formed between the gate electrode 310, the source electrode 340a, and the drain electrode 340b. The active layer 330 may be formed of a ZnO film according to the present invention, in which a crystalline ZnO film 110b and an amorphous ZnO film 110a are stacked. In addition, an ohmic contact layer (not shown) may be formed on at least a portion of the active layer 330.

게이트 라인(410), 데이터 라인(420) 및 박막 트랜지스터(440)의 상부에는 절연성 보호막(450)이 형성된다. 보호막(450)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등의 무기 물질로 형성될 수 있고, 저유전율 유기막으로 형성될 수도 있다. 물론 무기 절연막과 유기막의 이중층으로 형성될 수도 있다.An insulating passivation layer 450 is formed on the gate line 410, the data line 420, and the thin film transistor 440. The passivation layer 450 may be formed of an inorganic material such as silicon oxide or silicon nitride, or may be formed of a low dielectric constant organic film. Of course, it may be formed of a double layer of an inorganic insulating film and an organic film.

화소 전극(430)은 보호막(450) 상에 형성되며 보호막(450) 상에 형성된 콘택홀(452)을 통해 드레인 전극(340b)과 접속된다. 화소 전극(430)은 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 사용하는 것이 바람직하다.The pixel electrode 430 is formed on the passivation layer 450 and is connected to the drain electrode 340b through the contact hole 452 formed on the passivation layer 450. As the pixel electrode 430, a transparent conductive film including indium tin oxide (ITO) or indium zinc oxide (IZO) is preferably used.

또한, 보호막(450)은 박막 트랜지스터(440) 뿐만 아니라 스토리지 라인(415) 상부에도 형성되며, 보호막(450)을 사이에 두고 스토리지 라인(415)과 화소 전극(430)이 중첩되어 스토리지 캐패시터가 형성된다.
In addition, the passivation layer 450 is formed on the storage line 415 as well as the thin film transistor 440. The storage line 415 and the pixel electrode 430 overlap each other with the passivation layer 450 therebetween to form a storage capacitor. do.

한편, 컬러 필터 기판(500)은 기판(505) 상에 형성된 블랙 매트릭스(510)와, 컬러 필터(520)와, 오버 코트막(530)과, 공통 전극(540)을 포함한다.The color filter substrate 500 includes a black matrix 510 formed on the substrate 505, a color filter 520, an overcoat layer 530, and a common electrode 540.

블랙 매트릭스(510)는 박막 트랜지스터 영역에 형성되어 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 즉, 블랙 매트릭스(510)는 박막 트랜지스터 기판(400)의 화소 전극(430) 영역을 개방하는 개구부를 갖는다. 컬러 필터(520)는 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광으로 각각 투과시키기 위해 블랙 매트릭스(510)의 개구부를 덮도록 형성된다. 컬러 필터(520)의 배면 상에는 유기 물질로 이루어진 오버 코트막(530)이 형성된다.The black matrix 510 is formed in the thin film transistor region to prevent leakage of light to regions other than the pixel region and optical interference between adjacent pixel regions. That is, the black matrix 510 has an opening that opens an area of the pixel electrode 430 of the thin film transistor substrate 400. The color filter 520 is formed to be divided into red (R), green (G), and blue (B), and is formed to cover the openings of the black matrix 510 to transmit red, green, and blue light, respectively. An overcoat layer 530 made of an organic material is formed on the rear surface of the color filter 520.

공통 전극(540)은 오버 코트막(530)의 배면 상에 전면 도포된 투명 도전층으로 복수의 절개 패턴(미도시)이 형성될 수 있다.
The common electrode 540 may be formed of a plurality of cutout patterns (not shown) as a transparent conductive layer that is entirely coated on the rear surface of the overcoat layer 530.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 110 : ZnO막
110a : 비정질 ZnO막 110b : 결정질 ZnO막
310 : 게이트 전극 320 : 게이트 절연막
330 : 활성층 340a : 소오스 전극
340b : 드레인 전극100 substrate 110 ZnO film
110a: amorphous ZnO film 110b: crystalline ZnO film
310: gate electrode 320: gate insulating film
330 active layer 340a source electrode
340b: drain electrode

Claims (19)

기판; 및
상기 기판 상에 서로 다른 결정 구조를 가지는 적어도 두 개의 층이 적층되어 형성되며,
적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함하는 반도체 적층 구조.
Board; And
At least two layers having different crystal structures are stacked on the substrate,
At least one is an amorphous ZnO film, and at least another is a semiconductor laminate structure comprising a crystalline ZnO film.
제 1 항에 있어서, 상기 비정질 ZnO막은 소오스 가스와 산소를 이용하여 300℃ 이하의 온도에서 형성하는 반도체 결정 구조.
The semiconductor crystal structure of claim 1, wherein the amorphous ZnO film is formed at a temperature of 300 ° C. or less using a source gas and oxygen.
제 1 항에 있어서, 상기 결정질 ZnO막은 소오스 가스와 산소 및 수소 원소를 포함하는 가스를 이용하여 300℃ 이하의 온도에서 형성하는 반도체 적층 구조는 반도체 적층 구조.
The semiconductor laminate structure of claim 1, wherein the crystalline ZnO film is formed at a temperature of 300 ° C. or less using a source gas and a gas containing oxygen and a hydrogen element.
제 3 항에 있어서, 상기 산소 및 수소 원소를 포함하는 가스는 수증기(H2O)를 포함하는 반도체 적층 구조.
4. The semiconductor laminate structure of claim 3, wherein the gas containing oxygen and hydrogen elements comprises water vapor (H 2 O).
제 1 항에 있어서, 상기 결정질 ZnO막은 소오스 가스와 산소를 이용하여 300℃ 이상의 온도에서 형성하는 반도체 적층 구조.
The semiconductor laminate structure of claim 1, wherein the crystalline ZnO film is formed at a temperature of 300 ° C. or higher using source gas and oxygen.
제 1 항에 있어서, 상기 결정질 ZnO막은 소오스 가스와 산소를 이용하여 300℃ 이하의 온도에서 비정질 ZnO막을 형성한 후 상기 비정질 ZnO막을 결정화하여 형성하는 반도체 적층 구조.
The semiconductor laminate structure of claim 1, wherein the crystalline ZnO film is formed by crystallizing the amorphous ZnO film after forming an amorphous ZnO film at a temperature of 300 ° C. or less using a source gas and oxygen.
기판이 제공되는 단계; 및
상기 기판 상에 서로 다른 결정 구조를 가지는 적어도 두 개의 층을 적층하여 ZnO막을 형성하는 단계를 포함하며,
상기 ZnO막의 적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함하는 반도체 적층 구조의 제조 방법.
Providing a substrate; And
Stacking at least two layers having different crystal structures on the substrate to form a ZnO film,
At least one of the ZnO films is an amorphous ZnO film, and at least the other is a crystalline ZnO film.
제 7 항에 있어서, 상기 ZnO막을 형성하는 단계는,
소오스 가스와 산소를 공급하여 제 1 온도에서 비정질 ZnO막을 형성하는 단계; 및
상기 소오스 가스와 산소 및 수소를 포함하는 가스를 공급하여 상기 제 1 온도에서 상기 비정질 ZnO막 상에 결정질 ZnO막을 형성하는 단계를 포함하는 반도체 적층 구조의 제조 방법.
The method of claim 7, wherein forming the ZnO film,
Supplying a source gas and oxygen to form an amorphous ZnO film at a first temperature; And
Supplying the source gas and a gas including oxygen and hydrogen to form a crystalline ZnO film on the amorphous ZnO film at the first temperature.
제 8 항에 있어서, 상기 제 1 온도는 300℃ 이하인 반도체 적층 구조의 제조 방법.
The method for manufacturing a semiconductor laminate structure according to claim 8, wherein the first temperature is 300 ° C or less.
제 8 항에 있어서, 상기 산소 및 수소를 포함하는 가스는 수증기(H2O)를 포함하는 반도체 적층 구조의 제조 방법.
The method of claim 8, wherein the gas containing oxygen and hydrogen comprises water vapor (H 2 O).
제 9 항에 있어서, 상기 비정질 ZnO막 및 결정질 ZnO막은 동일 반응 챔버에서 인시투로 형성되는 반도체 적층 구조의 제조 방법.
10. The method of claim 9, wherein the amorphous ZnO film and the crystalline ZnO film are formed in-situ in the same reaction chamber.
제 9 항에 있어서, 상기 결정질 ZnO막의 형성 중에 열처리하는 단계를 더 포함하는 반도체 적층 구조의 제조 방법.
10. The method of claim 9, further comprising heat treatment during formation of the crystalline ZnO film.
제 7 항에 있어서, 상기 ZnO막을 형성하는 단계는,
소오스 가스와 산소를 공급하여 제 1 온도에서 비정질 ZnO막을 형성하는 단계; 및
상기 소오스 가스와 산소를 공급하고 상기 제 1 온도와 다른 제 2 온도에서 결정질 ZnO막을 형성하는 단계를 포함하는 반도체 적층 구조의 제조 방법.
The method of claim 7, wherein forming the ZnO film,
Supplying a source gas and oxygen to form an amorphous ZnO film at a first temperature; And
Supplying the source gas and oxygen and forming a crystalline ZnO film at a second temperature different from the first temperature.
제 13 항에 있어서, 상기 제 1 온도는 300℃ 이하이고, 상기 제 2 온도는 300℃ 이상인 반도체 적층 구조의 제조 방법.
The method of manufacturing a semiconductor laminate structure according to claim 13, wherein the first temperature is 300 ° C. or less, and the second temperature is 300 ° C. or more.
제 7 항에 있어서, 상기 ZnO막을 형성하는 단계는,
소오스 가스와 산소를 공급하여 제 1 비정질 ZnO막을 형성하는 단계;
상기 제 1 비정질 ZnO막을 결정화하여 결정질 ZnO막을 형성하는 단계; 및
상기 소오스 가스와 산소를 공급하여 상기 결정질 ZnO막 상에 제 2 비정질 ZnO막을 형성하는 단계를 포함하는 반도체 적층 구조의 제조 방법.The method of claim 7, wherein forming the ZnO film,
Supplying a source gas and oxygen to form a first amorphous ZnO film;
Crystallizing the first amorphous ZnO film to form a crystalline ZnO film; And
Supplying the source gas and oxygen to form a second amorphous ZnO film on the crystalline ZnO film. 게이트 전극;
상기 게이트 전극과 상하 방향으로 이격되고, 서로 이격된 소오스 전극 및 드레인 전극;
상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막;
상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고,
상기 활성층은 서로 다른 결정 구조를 가지는 적어도 두 개의 층이 적층되어 형성되며, 적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함하는 박막 트랜지스터.
A gate electrode;
Source and drain electrodes spaced apart from each other in the vertical direction and spaced apart from the gate electrode;
A gate insulating film formed between the gate electrode and the source electrode and the drain electrode;
An active layer formed between the gate insulating film and the source electrode and the drain electrode,
The active layer is formed by stacking at least two layers having different crystal structures, at least one of which is an amorphous ZnO film, and at least another of which comprises a crystalline ZnO film.
제 16 항에 있어서, 상기 비정질 ZnO막은 상기 소오스 전극 및 드레인 전극 측에 형성되고, 상기 결정질 ZnO막은 상기 게이트 전극 측에 형성된 박막 트랜지스터.
The thin film transistor of claim 16, wherein the amorphous ZnO film is formed on the source electrode and the drain electrode side, and the crystalline ZnO film is formed on the gate electrode side.
제 17 항에 있어서, 상기 게이트 전극은 기판 상에 형성되고, 상기 게이트 전극 상에 게이트 절연막, 결정질 ZnO막 및 비정질 ZnO막이 적층되고, 상기 비정질 ZnO막 상에 상기 소오스 전극 및 드레인 전극이 형성된 박막 트랜지스터.
The thin film transistor of claim 17, wherein the gate electrode is formed on a substrate, and a gate insulating film, a crystalline ZnO film, and an amorphous ZnO film are stacked on the gate electrode, and the source electrode and the drain electrode are formed on the amorphous ZnO film. .
제 17 항에 있어서, 상기 소오스 전극 및 드레인 전극은 기판 상에 형성되고, 상기 소오스 전극 및 드레인 전극과 일부 중첩되도록 상기 비정질 ZnO막 및 결정질 ZnO막이 형성되며, 상기 결정질 ZnO막 상에 상기 게이트 절연막 및 게이트 전극이 형성되는 박막 트랜지스터.The semiconductor device of claim 17, wherein the source electrode and the drain electrode are formed on a substrate, and the amorphous ZnO film and the crystalline ZnO film are formed to partially overlap with the source electrode and the drain electrode. A thin film transistor in which a gate electrode is formed.
KR1020100006881A 2010-01-26 2010-01-26 Thin film transistor and method of manufacturing the same KR101400919B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100006881A KR101400919B1 (en) 2010-01-26 2010-01-26 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100006881A KR101400919B1 (en) 2010-01-26 2010-01-26 Thin film transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110087457A true KR20110087457A (en) 2011-08-03
KR101400919B1 KR101400919B1 (en) 2014-05-30

Family

ID=44926201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006881A KR101400919B1 (en) 2010-01-26 2010-01-26 Thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101400919B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305928B2 (en) 2013-03-15 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor devices having a silicon-germanium channel layer and methods of forming the same
CN112002762A (en) * 2020-07-30 2020-11-27 郑州大学 Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865442B2 (en) * 1995-11-22 2007-01-10 のぞみフォトニクス株式会社 Multilayer oxide thin film element and method for manufacturing the same
KR101334181B1 (en) * 2007-04-20 2013-11-28 삼성전자주식회사 Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same
KR101468590B1 (en) * 2007-12-06 2014-12-04 삼성전자주식회사 Oxide Semiconductor and Thin Film Transistor comprising the same
WO2009034953A1 (en) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. Thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305928B2 (en) 2013-03-15 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor devices having a silicon-germanium channel layer and methods of forming the same
CN112002762A (en) * 2020-07-30 2020-11-27 郑州大学 Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof
CN112002762B (en) * 2020-07-30 2023-03-14 郑州大学 Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof

Also Published As

Publication number Publication date
KR101400919B1 (en) 2014-05-30

Similar Documents

Publication Publication Date Title
KR20110139394A (en) Thin film transistor and method of manufacturing the same
JP6321356B2 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
KR101158896B1 (en) Substrate having thin film transistor and method for making the substrate, and liquid crystal display panel and electro luminescence display panel having the transistor
US9252393B2 (en) Flexible display apparatus including a thin-film encapsulating layer and a manufacturing method thereof
US20160163746A1 (en) Display device and method of fabricating the same
US10068923B2 (en) Transparent display device and method of manufacturing the same
JP2014507794A (en) Thin film transistor and manufacturing method thereof
CN104078424A (en) Low-temperature poly-silicon TFT array substrate, manufacturing method thereof and display device
KR101812702B1 (en) Thin film transistor and Method of manufacturing the same
US10283593B2 (en) Thin film transistor and method for manufacturing the same
US20180315781A1 (en) Complementary thin film transistor and manufacturing method thereof, and array substrate
CN1964063B (en) Polycrystalline silicon film pixel electrode for organic light emitting diode display
CN105655407A (en) Polycrystalline silicon thin film transistor and preparation method thereof, array substrate and display device
KR101400919B1 (en) Thin film transistor and method of manufacturing the same
KR101406838B1 (en) Oxide semiconductor and method of forming the same
KR101833951B1 (en) Thin film transistor and method of manufacturing the same
JP2012089844A (en) Thin film transistor substrate and manufacturing method for the same
KR101761804B1 (en) Thin film transistor and Method of manufacturing the same
KR101876011B1 (en) Oxide thin film transistor and method of manufacturing the same
KR20170142982A (en) Method of manufacturing thin film transistor
KR20080078409A (en) Thin film transitor and flat display appratus comprising the same
US20220278234A1 (en) Thin film transistor
KR101827514B1 (en) Thin film transistor and Method of manufacturing the same
KR20180025882A (en) Thin film transistor and method of manufacturing the same
KR101642893B1 (en) Method of manufacturing a semiconductor laminating structure and thin film transistor having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200221

Year of fee payment: 7