KR20110078968A - Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법 - Google Patents

Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법 Download PDF

Info

Publication number
KR20110078968A
KR20110078968A KR1020090135902A KR20090135902A KR20110078968A KR 20110078968 A KR20110078968 A KR 20110078968A KR 1020090135902 A KR1020090135902 A KR 1020090135902A KR 20090135902 A KR20090135902 A KR 20090135902A KR 20110078968 A KR20110078968 A KR 20110078968A
Authority
KR
South Korea
Prior art keywords
current
phase
axis
offset current
offset
Prior art date
Application number
KR1020090135902A
Other languages
English (en)
Inventor
강태환
서인영
강호현
정상민
구태홍
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020090135902A priority Critical patent/KR20110078968A/ko
Publication of KR20110078968A publication Critical patent/KR20110078968A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P.I., P.I.D.
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00—Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation
    • H02P21/22—Current control, e.g. using a current control loop

Abstract

본 발명은PWM 인버터의 실제 구동 상태에서 오프셋 전류를 측정하여 전류값을 보상할 수 있는 PWM 인버터의 전류 제어 회로와 이를 이용한 오프셋 전류 검출 및 보상 방법에 관한 것이다. 본 발명은 전류 지령치와 오프셋 전류가 보상된 전류값을 혼합하여 비례 적분 제어하기 위한 비례 연산부와 적분 연산부를 포함하는 비례 적분 제어부와; 비례 적분 제어부의 연산 결과를 3상 전류로 변환하는 PWM 인버터부와; 상기 PWM 인버터부에서 출력되는 3상 전류 중 제1상전류와 제2상전류를 검출하는 전류감지기와; 상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과와 상기 전류감지기에서 검출된 제1상전류값과 제2상전류값을 이용하여 3상 전류의 오프셋 전류를 검출한 후 측정된 3상 전류에 보상하는 오프셋 전류 검출/보상부를 포함하여 구성된다. 이와 같은 본 발명에 의하면 시스템의 전압 오프셋이나 상 불평형으로 인하여 발생하는 오프셋 전류를 실시간으로 검출하여 전류 제어기에서 보상함으로써 오프셋 전류로 인한 직류 성분 전류의 계통 유입을 방지할 수 있다.
PWM 인버터, 오프셋 전류, 비례 적분 제어

Description

ＰＷＭ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법{A CIRCUIT FOR CONTROLLING CURRENT OF A PWM INVERTER AND A METHOD FOR DETECTING AND COMPENSATING OFFSET CURRENT USING THE SAME}
본 발명은 PWM 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법에 관한 것으로서, 보다 상세하게는 PWM 인버터의 실제 구동 상태에서 오프셋 전류를 측정하여 전류값을 보상할 수 있는 PWM 인버터의 전류 제어 회로와 이를 이용한 오프셋 전류 검출 및 보상 방법에 관한 것이다.
계통 연계용 인버터는 발전 시스템에서 생성된 전력을 계통에 주입하기 위해 전압과 주파수를 제어하는 시스템으로써 이를 위하여 전류 제어기, PLL을 통한 주파수 제어기를 내장하고 있다.
전력을 한전계통에 유입하기 위해서는 전력의 엄격한 관리가 필요하다. 특히 인버터 시스템의 상 불평형이나, 제어 오차로 인해 발생하는 오차 전류 (이하 오프셋 전류)로 인한 전류의 직류성분의 유입은 계통의 전력 품질을 저해시키고 교류 시스템의 임피던스의 영향을 받지 않고 흘러가므로 시스템의 악영향을 끼친다. 따라서 계통 연계용 인버터에서는 이러한 오프셋 전류로 인한 전류 직류성분을 검출 하고 제거하는 방법이 필요하다.
이하에서 종래기술에 따른 PWM 인버터 시스템의 오프셋 전류 보상방법에 대하여 첨부된 도면을 참조하여 설명한다. 도 1은 종래기술에 의한 PWM 인버터 시스템의 구성을 개략적으로 도시한 블럭도이다.
도 1에 도시된 바와 같이 q축 전류 지령치
Figure 112009082163384-PAT00001
와 상기 오프셋(Offset)이 보상된 q축 전류
Figure 112009082163384-PAT00002
를 혼합하는 제 1 혼합부(10)와, 상기 제 1 혼합부(10)에서 혼합된 전류에 따라 q측 전압 지령치
Figure 112009082163384-PAT00003
를 발생하는 q축 PI제어부(120)와, d축 전류 지령치
Figure 112009082163384-PAT00004
와 상기 오프셋(Offset)이 보상된 d축 전류
Figure 112009082163384-PAT00005
를 혼합하는 제2 혼합부(30)와, 상기 제2혼합부(30)에서 혼합된 전류에 따라 d축 전압 지령치
Figure 112009082163384-PAT00006
를 발생하는 d축 PI제어부(140)와, 상기 q축 PI제어부(120)의 q축 전압 지령치
Figure 112009082163384-PAT00007
와 d축 PI제어부(140)의 d축 전압 지령치
Figure 112009082163384-PAT00008
에 따라 3상 입력전원의 PWM신호를 발생하는 3상 PWM 인버터부(150)와, 상기 3상 PWM 인버터부(150)에서 발생된 a상의 전류
Figure 112009082163384-PAT00009
를 검출하는 제1전류 검출부(160)와, 상기 3상 PWM 인버터부(150)에서 발생된 c상의 전류
Figure 112009082163384-PAT00010
를 검출하는 제2전류 검출부(170)와, 상기 3상 PWM 인버터부(150)에서 발생된 3상 전류(
Figure 112009082163384-PAT00011
,
Figure 112009082163384-PAT00012
,
Figure 112009082163384-PAT00013
)에 따라 구동되는 모터(180)를 포함한다.
여기서 상기 3상 PWM 인버터부(150)는 동일한 듀티비로 출력된 PWM 신호를 출력하고, 이와 같은 상태에서 제1 및 제2 전류 검출부(160, 170)가 상기 3상 PWM 인버터부(150)에서 출력된 PWM 신호에 의한 영향을 고려한 a상과 c상의 오프셋 전류
Figure 112009082163384-PAT00014
와
Figure 112009082163384-PAT00015
를 검출한다.
그에 따라 오프셋 전류 검출 및 보상부(190)는 동일한 듀티비의 PWM 신호를 출력하였을 때 검출한 a상과 c상 전류
Figure 112009082163384-PAT00016
와
Figure 112009082163384-PAT00017
에 따라 오프셋 전류
Figure 112009082163384-PAT00018
,
Figure 112009082163384-PAT00019
,
Figure 112009082163384-PAT00020
를 검출한 후 이를 보상하여 상기 PWM 신호에 의한 영향이 제거된 3상 전류
Figure 112009082163384-PAT00021
,
Figure 112009082163384-PAT00022
,
Figure 112009082163384-PAT00023
를 출력한다.
그리고 이를 다시 좌표변환부(200)가 q축 전류
Figure 112009082163384-PAT00024
와 d축 전류
Figure 112009082163384-PAT00025
변환하여 출력한다.
위에서 볼 수 있는 바와 같이 종래의 PWM 인버터 시스템의 오프셋 전류 보상방법은 같은 듀티비(Duty Ratio)로 3상의 PWM신호를 발생한 후 이를 제1 및 제2 전류 검출부로 검출하여 같은 듀티비(Duty Ratio)의 3상 PWM신호에 의한 영향을 고려하여 시스템의 오프셋 전류를 보상하도록 하기 위한 것으로서, 3상 PWM 인버터부의 PWM신호에 의한 영향을 고려한 오프셋(Offset)전류를 검출하는 단계와, 상기 검출된 오프셋 전류를 보상하여 PWM신호에 의한 영향을 제거한 오프셋 전류를 출력하는 단계로 이루어진다.
즉, 종래기술에서는 3상 PWM 신호가 동일한 듀티비의 PWM 신호를 출력할 때만 오프셋 전류의 검출이 가능하므로, 실제 운전 중인 시스템에서 오프셋 전류 검출이 불가능하고, 실제 운전환경에 따라 변화하는 오프셋 전류의 보상이 어렵다는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 PWM 인버터의 전류 제어 회로에서 시스템의 전압 오프셋이나 상 불평형으로 인하여 발생하는 오프셋 전류를 실시간으로 검출하여 전류 제어기에서 보상할 수 있는 PWM 인버터의 전류 제어 회로를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 d축 전류 지령치와 오프셋 전류가 보상된 d축 전류값을 혼합하여 비례 적분 제어하기 위한 비례 연산부와 적분 연산부를 포함하는 d축 비례 적분 제어부와; q축 전류 지령치와 오프셋 전류가 보상된 q축 전류값을 혼합하여 비례 적분 제어하기 위한 비례 연산부와 적분 연산부를 포함하는 q축 비례 적분 제어부와; 상기 d축 및 q축 비례 적분 제어부의 연산 결과를 3상 전류로 변환하는 PWM 인버터부와; 상기 PWM 인버터부에서 출력되는 3상 전류 중 제1상전류와 제2상전류를 검출하는 전류감지기와; 상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과와 상기 전류감지기에서 검출된 제1상전류값과 제2상전류값을 이용하여 3상 전류의 오프셋 전류를 검출한 후 측정된 3상 전류에 보상하는 오프셋 전류 검출/보상부를 포함하여 구성된다.
상기 오프셋 전류 검출/보상부는, 상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 이중적분하여 상기 제1상 오프셋 전류를 검출하는 제1상 오 프셋 전류 검출부; 그리고 상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 이중적분하여 상기 제2상 오프셋 전류를 검출하는 제2상 오프셋 전류 검출부를 포함하여 구성될 수도 있다.
나아가 상기 오프셋 전류 검출/보상부는, 상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 반주기로 적분하는 제1상 오프셋 전류 검출 위상 적분기와; 상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 1/6 주기로 적분하는 제2상 오프셋 전류 검출 위상 적분기와; 상기 제1상 및 제2상 오프셋 전류 검출 위상 적분기의 연산 결과의 대칭값을 평균하여 오프셋 전류를 검출하는 오프셋 전류 검출기와; 상기 오프셋 전류 검출기의 연산 결과를 적분하는 오프셋 전류 적분기; 그리고 상기 오프셋 전류 적분기의 연산 결과를 측정된 d축 전류값과 q축 전류값에 보상하는 오프셋 전류 보상기를 포함하여 구성될 수도 있다.
한편 본 발명은, (A)d축 전류 지령치와 오프셋 전류가 보상된 d축 전류값을 혼합하여 비례 연산 및 적분 연산한 결과를 더하여 d축 전압 지령치를 산출하는 단계와; (B)q축 전류 지령치와 오프셋 전류가 보상된 q축 전류값을 혼합하여 비례 연산 및 적분 연산한 결과를 더하여 q축 전압 지령치를 산출하는 단계와; (C)상기 d축 전압 지령치와 q축 전압 지령치를 3상 전류로 변환하는 단계와; (D)변환된 3상 전류 중 제1상 전류와 제2상 전류를 측정하는 단계와; (E)측정된 제1상 전류와 제2상 전류값과 상기 (A)단계에서의 적분 연산 결과를 이용하여 오프셋 전류를 산출하는 단계와; (F)산출된 오프셋 전류를 측정된 전류값에 보상하는 단계를 포함하여 수행되고, 상기 (E)단계는, (E1) 상기 (A)단계에서의 적분 연산 결과를 반주기 적 분하여 제1상 오프셋 전류값을 산출하는 단계와; (E2) 상기 (A)단계에서의 적분 연산 결과를 1/6주기 적분하여 제1상 오프셋 전류값을 산출하는 단계를 포함하여 수행될 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 PWM 인버터의 전류 제어회로에 의하면 다음과 같은 효과를 기대할 수 있다.
즉, PWM 인버터의 전류 제어 회로에서 시스템의 전압 오프셋이나 상 불평형으로 인하여 발생하는 오프셋 전류를 실시간으로 검출하여 전류 제어기에서 보상함으로써 PWM 인버터를 보다 정밀하게 제어할 수 있다는 이점이 있다.
이하에서는 상기한 바와 같은 본 발명에 의한 PWM 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법의 구체적인 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 의한 PWM 인버터의 전류 제어 회로의 구성을 개략적으로 도시한 블럭도이고, 도 3은 본 발명의 실시예에 의한 PWM 인버터의 전류 제어 회로에서 오프셋 전류 검출/보상기의 구성을 개략적으로 도시한 블럭도이다.
도 2에 도시된 바와 같이 본 발명의 실시예에 의한 PWM 인버터의 전류 제어 회로는 d축 전류 지령치
Figure 112009082163384-PAT00026
와 오프셋 전류가 보상된 d축 전류값
Figure 112009082163384-PAT00027
을 혼합하는 혼합부를 거쳐, d축 전류 비례 적분 제어부(10)를 포함한다. 상기 d축 전류 비례 적분 제어부(10)는 비례 제어 상수
Figure 112009082163384-PAT00028
를 이용하여 비례 연산을 담당하는 비례 연산부와 적분 제어 상수 Ki를 이용하여 적분 연산을 담당하는 적분 연산부로 구분된다. 그리고 상기 비례 연산부와 상기 적분 연산부의 연산 결과는 다시 합산되면 d축 전압 지령치
Figure 112009082163384-PAT00029
로서 2/3상 좌표 변환부(20)로 입력된다.
한편 q축 전류 지령치
Figure 112009082163384-PAT00030
와 오프셋 전류가 보상된 q축 전류값
Figure 112009082163384-PAT00031
을 혼합하는 혼합부를 거쳐, q축 전류 비례 적분 제어부(도면 미도시)가 함께 구성되는데, 이와 같은 구성은 d축 전류에 대하여 위에서 설명한 바와 같은 구성을 가지므로 도면에서 생략하였다.
상기 d축 전류 비례 적분 제어부(10)의 비례 연산부와 적분 연산부의 연산 결과 산출된 d축 전압 지령치
Figure 112009082163384-PAT00032
와, q축 전류 비례 적분 제어부의 비례 연산부와 적분 연산부의 연산 결과 산출된 q축 전압 지령치
Figure 112009082163384-PAT00033
가 함께 상기 2/3상 좌표 변환부(20)로 입력되고, 상기 2/3상 좌표 변환부(20)는 입력된 지령치들을 3상 좌표로 변환한다.
한편 상기 d축 전류 비례 적분 제어부(10)의 적분 연산부의 연산 결과
Figure 112009082163384-PAT00034
는 후술할 오프셋 전류 검출/보상기(50)로 입력된다.
상기 2/3상 좌표 변환부(20)에 의해 3상 좌표로 변환된 값들은 PWM 인버터부(30)를 거쳐 각각 a상 전류
Figure 112009082163384-PAT00035
, b상 전류
Figure 112009082163384-PAT00036
, c상 전류
Figure 112009082163384-PAT00037
로 변환된다. 이중 두 개의 상 전류 측에 두 개의 전류 감지기(40)가 구비된다. 즉, a상 전류를 검출하는 제1전류감지기와 b상 전류를 검출하는 제2전류감지기가 구비된다. 상기 전류감지기는 실제 모터 구동 중에 흐르는 a상 전류
Figure 112009082163384-PAT00038
와 b상 전류
Figure 112009082163384-PAT00039
를 각각 검출하여 오프셋 전류 검출/보상기(50)로 전달한다.
상기 오프셋 전류 검출/보상기(50)는 위에서 설명한 바와 같이 d축 전류 비례 적분 제어기(10)의 적분 연산부 측에서 연산된 결과
Figure 112009082163384-PAT00040
을 입력받고, 상기 전류감지기(40)에서 검출된 a상 전류
Figure 112009082163384-PAT00041
와 b상 전류
Figure 112009082163384-PAT00042
를 함께 입력받아 실제 운전 중인 시스템에서의 오프셋 전류값을 산출하고 이를 보상하는 역할을 한다.
이와 같은 오프셋 전류 검출/보상기(50)의 보다 상세한 구성이 도 3에 도시되어 있다.
도 3에 도시된 바와 같이 본 발명의 실시예에 의한 오프셋 전류 검출/보상기(50)는 a상 오프셋 전류 검출 위상 적분기(51)와, b상 오프셋 전류 검출 위상 적분기(52), 오프셋 전류 검출기(53), 오프셋 전류 적분기(54), 오프셋 전류 보상기(55), 2/3상 좌표 변환부(56)를 포함하여 구성된다.
PWM 인버터의 출력 전류의 측정값
Figure 112009082163384-PAT00043
,
Figure 112009082163384-PAT00044
,
Figure 112009082163384-PAT00045
은 이상적인 시스템 전류값
Figure 112009082163384-PAT00046
,
Figure 112009082163384-PAT00047
,
Figure 112009082163384-PAT00048
과 오프셋 전류값
Figure 112009082163384-PAT00049
,
Figure 112009082163384-PAT00050
,
Figure 112009082163384-PAT00051
의 합으로 표현된다.
즉, 다음과 같은 수학식이 성립한다.
Figure 112009082163384-PAT00052
,
Figure 112009082163384-PAT00053
,
Figure 112009082163384-PAT00054
이다.
위의 식의 관계를 d/q 좌표축으로 옮기면 아래와 같은 식이 성립한다.
Figure 112009082163384-PAT00055
Figure 112009082163384-PAT00056
그리고 d/q 축으로 옮긴 오프셋 전류값은 동기주파수를 갖는다.
Figure 112009082163384-PAT00057
Figure 112009082163384-PAT00058
본 발명의 실시예에 의한 PWM 인버터의 전류제어회로에서의 d축 전류 비례 적분 제어기(10)의 적분 연산부의 전류 지령을 이상적인 시스템 전류값으로 보면 d 축 적분 연산부는 아래 식으로 표현된다.
Figure 112009082163384-PAT00059
위의 수학식에서 d축 전류 적분 연산부의 출력이 오프셋 전류값을 포함함을 알 수 있다. 따라서 상기 d축 비례 적분 제어부의 적분 연산부에서 출력된
Figure 112009082163384-PAT00060
값을 반주기 위상으로 이중적분을 하면 a상의 오프셋 전류
Figure 112009082163384-PAT00061
로 표현된다.
Figure 112009082163384-PAT00062
Figure 112009082163384-PAT00063
따라서 본 발명의 실시예에 의한 PWM 인버터의 전류 제어 회로의 오프셋 전류 검출/보상부(50)에 포함되는 상기 a상 오프셋 전류 검출 위상 적분기(51)는 도면에 도시된 바와 같이 상기 d축 비례 적분 제어부의 적분 연산부에서 출력된
Figure 112009082163384-PAT00064
값을 반주기 위상으로 이중적분하는 적분기로 구성된다.
그리고 상기 오프셋 전류 검출기(53)는 위와 같이 반주기 위상으로 적분한 대칭값을 평균하여 a상 오프셋 전류를 검출한다.
Figure 112009082163384-PAT00065
위와 동일한 방법으로 d축 전류 적분기의 출력을 1/6 위상으로 각각 적분하면 b상 오프셋 전류로 표현된다.
Figure 112009082163384-PAT00066
Figure 112009082163384-PAT00067
Figure 112009082163384-PAT00068
Figure 112009082163384-PAT00069
따라서 상기 b상 오프셋 전류 검출 위상 적분기(52)는 상기 d축 비례 적분 제어부의 적분 연산부에서 출력된
Figure 112009082163384-PAT00070
값을 반주기 위상으로 이중적분하는 적분기로 구성된다.
그리고 상기 오프셋 전류 검출기(53) 각각 대칭된 값을 평균하여 b상 오프셋 전류를 검출한다.
Figure 112009082163384-PAT00071
Figure 112009082163384-PAT00072
Figure 112009082163384-PAT00073
한편 상기 오프셋 전류 적분기(54)는 위의 수식을 통해 d축 전류 적분 연산부의 출력을 위상에 따라 적분하고, 상기 오프셋 전류 보상기(55) a상과 b상의 오프셋 전류값을 검출하여 이를 측정된 전류값에 보상한다.
이를 다시 상기 좌표변환부(56)에서 2축 좌표로 변환하여 오프셋 전류가 보상된 d축 전류
Figure 112009082163384-PAT00074
와 q축 전류
Figure 112009082163384-PAT00075
가 산출된다. 산출된 오프셋 전류가 보상된 d축 전류
Figure 112009082163384-PAT00076
와 q축 전류
Figure 112009082163384-PAT00077
는 다시 지령치와 혼합되도록 전류 제어 회로로 입력된다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 종래기술에 의한 PWM 인버터의 전류 제어 회로의 구성을 개략적으로 도시한 블럭도.
도 2는 본 발명의 실시예에 의한 PWM 인버터의 전류 제어 회로의 개략적으로 도시한 블럭도.
도 3은 본 발명의 실시예에 의한 PWM 인버터의 전류 제어 회로의 오프셋 전류 검출/보상기의 구성을 개략적으로 도시한 블럭도.
**도면의 주요 부분에 대한 부호의 설명**
10: d축 전류 비례 적분 제어부 20: 2/3상 좌표 변환부
30: PWM 인버터부 40: 전류감지부
50: 오프셋 전류 검출/보상기
51: a상 오프셋 전류 검출 위상 적분기
52: b상 오프셋 전류 검출 위상 적분기
53: 오프셋 전류 검출기 54: 오프셋 전류 적분기
55: 오프셋 전류 보상기 56: 2/3상 좌표 변환부

Claims (4)

  1. d축 전류 지령치와 오프셋 전류가 보상된 d축 전류값을 혼합하여 비례 적분 제어하기 위한 비례 연산부와 적분 연산부를 포함하는 d축 비례 적분 제어부와;
    q축 전류 지령치와 오프셋 전류가 보상된 q축 전류값을 혼합하여 비례 적분 제어하기 위한 비례 연산부와 적분 연산부를 포함하는 q축 비례 적분 제어부와;
    상기 d축 및 q축 비례 적분 제어부의 연산 결과를 3상 전류로 변환하는 PWM 인버터부와;
    상기 PWM 인버터부에서 출력되는 3상 전류 중 제1상전류와 제2상전류를 검출하는 전류감지기와;
    상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과와 상기 전류감지기에서 검출된 제1상전류값과 제2상전류값을 이용하여 3상 전류의 오프셋 전류를 검출한 후 측정된 3상 전류에 보상하는 오프셋 전류 검출/보상부를 포함하여 구성되는 PWM 인버터의 전류 제어 회로.
  2. 제1항에 있어서,
    상기 오프셋 전류 검출/보상부는,
    상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 이중적분하여 상기 제1상 오프셋 전류를 검출하는 제1상 오프셋 전류 검출부; 그리고
    상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 이중적분하여 상기 제2상 오프셋 전류를 검출하는 제2상 오프셋 전류 검출부를 포함하여 구성됨을 특징으로 하는 PWM 인버터의 전류 제어 회로.
  3. 제1항에 있어서,
    상기 오프셋 전류 검출/보상부는,
    상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 반주기로 적분하는 제1상 오프셋 전류 검출 위상 적분기와;
    상기 d축 비례 적분 제어부의 상기 적분 연산부의 연산 결과를 1/6 주기로 적분하는 제2상 오프셋 전류 검출 위상 적분기와;
    상기 제1상 및 제2상 오프셋 전류 검출 위상 적분기의 연산 결과의 대칭값을 평균하여 오프셋 전류를 검출하는 오프셋 전류 검출기와;
    상기 오프셋 전류 검출기의 연산 결과를 적분하는 오프셋 전류 적분기; 그리고
    상기 오프셋 전류 적분기의 연산 결과를 측정된 d축 전류값과 q축 전류값에 보상하는 오프셋 전류 보상기를 포함하여 구성됨을 특징으로 하는 PWM 인버터의 전류 제어 회로.
  4. (A)d축 전류 지령치와 오프셋 전류가 보상된 d축 전류값을 혼합하여 비례 연산 및 적분 연산한 결과를 더하여 d축 전압 지령치를 산출하는 단계와;
    (B)q축 전류 지령치와 오프셋 전류가 보상된 q축 전류값을 혼합하여 비례 연 산 및 적분 연산한 결과를 더하여 q축 전압 지령치를 산출하는 단계와;
    (C)상기 d축 전압 지령치와 q축 전압 지령치를 3상 전류로 변환하는 단계와;
    (D)변환된 3상 전류 중 제1상 전류와 제2상 전류를 측정하는 단계와;
    (E)측정된 제1상 전류와 제2상 전류값과 상기 (A)단계에서의 적분 연산 결과를 이용하여 오프셋 전류를 산출하는 단계와;
    (F)산출된 오프셋 전류를 측정된 전류값에 보상하는 단계를 포함하여 수행되고,
    상기 (E)단계는,
    (E1) 상기 (A)단계에서의 적분 연산 결과를 반주기 적분하여 제1상 오프셋 전류값을 산출하는 단계와;
    (E2) 상기 (A)단계에서의 적분 연산 결과를 1/6주기 적분하여 제1상 오프셋 전류값을 산출하는 단계를 포함하여 수행됨을 특징으로 하는 PWM 인버터의 전류 제어 회로의 오프셋 전류 검출 및 보상 방법.
KR1020090135902A 2009-12-31 2009-12-31 Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법 KR20110078968A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135902A KR20110078968A (ko) 2009-12-31 2009-12-31 Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135902A KR20110078968A (ko) 2009-12-31 2009-12-31 Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법

Publications (1)

Publication Number Publication Date
KR20110078968A true KR20110078968A (ko) 2011-07-07

Family

ID=44918387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135902A KR20110078968A (ko) 2009-12-31 2009-12-31 Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법

Country Status (1)

Country Link
KR (1) KR20110078968A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065812A (ko) 2019-11-27 2021-06-04 국민대학교산학협력단 실시간 스위치 접합 온도 추정 기법을 이용한 3상 펄스폭 변조 인버터의 전류 측정 방법 및 3상 펄스폭 변조 인버터 시스템
US11418104B2 (en) 2019-11-27 2022-08-16 Kookmin University Industry Academy Cooperation Foundation Current measurement method for three-phase pulse width modulation inverter using real-time switch junction temperature estimation technique and three-phase pulse width modulation inverter system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065812A (ko) 2019-11-27 2021-06-04 국민대학교산학협력단 실시간 스위치 접합 온도 추정 기법을 이용한 3상 펄스폭 변조 인버터의 전류 측정 방법 및 3상 펄스폭 변조 인버터 시스템
US11418104B2 (en) 2019-11-27 2022-08-16 Kookmin University Industry Academy Cooperation Foundation Current measurement method for three-phase pulse width modulation inverter using real-time switch junction temperature estimation technique and three-phase pulse width modulation inverter system

Similar Documents

Publication Publication Date Title
KR101033372B1 (ko) 전류 제어형 전력 변환 장치
JP3611492B2 (ja) インバータの制御方法および装置
JP6735827B2 (ja) 電力変換装置
JP2007259675A (ja) 電力変換器システム
CN104935200A (zh) 电力转换装置、其控制装置及控制方法、发电系统
KR20080067958A (ko) 인버터 장치
EP3255784B1 (en) Motor control device
JP6173978B2 (ja) 単独運転検出方法、単独運転検出装置及び分散型電源システム
CN114665512B (zh) 一种并网逆变器无交流电压传感器预测控制装置及方法
JP6372201B2 (ja) 電力変換装置
JP2008234298A (ja) 半導体電力変換装置
US9172318B2 (en) Method and system to compensate for dynamic DC offset of measured phase current
KR20110078968A (ko) Ｐｗｍ 인버터의 전류 제어 회로 및 이를 이용한 오프셋 전류 검출 및 보상 방법
JP5131467B2 (ja) 電力変換器の制御装置
RU2667477C1 (ru) Устройство для управления синхронизацией преобразователя мощности
JP5330082B2 (ja) 同期発電機の励磁制御装置
KR101764949B1 (ko) 인버터 출력전압의 위상보상장치
KR101319303B1 (ko) 전동기 구동장치 및 이의 제어방법
JP2013258855A (ja) 交流電動機の駆動制御装置
JP6040689B2 (ja) 交流電動機の制御装置
KR100870669B1 (ko) 계통 연계형 인버터용 전류 제어장치
KR101870076B1 (ko) 전력계통의 3상 실효출력 측정장치 및 그 측정방법
KR100438978B1 (ko) 인버터전류제어장치
KR101013082B1 (ko) 컨버터 제어용 위상 및 주파수 검출기
JP5731920B2 (ja) 交流電源装置とその制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application