KR101870076B1 - 전력계통의 3상 실효출력 측정장치 및 그 측정방법 - Google Patents

전력계통의 3상 실효출력 측정장치 및 그 측정방법 Download PDF

Info

Publication number
KR101870076B1
KR101870076B1 KR1020170032210A KR20170032210A KR101870076B1 KR 101870076 B1 KR101870076 B1 KR 101870076B1 KR 1020170032210 A KR1020170032210 A KR 1020170032210A KR 20170032210 A KR20170032210 A KR 20170032210A KR 101870076 B1 KR101870076 B1 KR 101870076B1
Authority
KR
South Korea
Prior art keywords
phase
effective output
input
output
calculating
Prior art date
Application number
KR1020170032210A
Other languages
English (en)
Inventor
이경빈
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020170032210A priority Critical patent/KR101870076B1/ko
Application granted granted Critical
Publication of KR101870076B1 publication Critical patent/KR101870076B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/001—Measuring real or reactive component; Measuring apparent energy
    • G01R21/002—Measuring real component
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/06—Measuring real component; Measuring reactive component
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
    • G01R21/1331—Measuring real or reactive component, measuring apparent energy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

전력계통의 3상 실효출력 측정장치는 측정부, 위상동기회로 및 주파수보정부를 포함할 수 있다. 측정부는 전력계통으로부터 입력되는 3상 입력을 바탕으로 3상 실효출력을 산출할 수 있다. 위상동기회로은 3상 입력을 바탕으로 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성할 수 있다. 주파수보정부는 주파수변동분 및 3상 실효출력을 바탕으로 3상 보정 실효출력을 생성할 수 있다.

Description

전력계통의 3상 실효출력 측정장치 및 그 측정방법{Apparatus for measuring a three-phase root mean square output in a power system and method thereof}
실시예는 전력계통의 3상 실효출력 측정장치 및 그 측정방법에 관한 것이다.
산업이 발전하고 인구가 증가함에 따라 전력 수요는 급증하는데 반해, 전력생산에는 한계가 있다.
이에 따라, 생산지에서 생성된 전력을 손실 없이 안정적으로 수요지로 공급하기 위한 전력계통이 점차 중요해지고 있다.
최근에 HVDC(High voltage Direct Current) 시스템이나 FACTS(Flexible AC Transmission System) 설비에 대한 연구 및 상용화가 활발하게 진행되고 있다.
HVDC 시스템은 생산지에서 발전된 교류전력을 직류전력으로 변환하여 전력계통을 이용하여 송전한 후, 수요지에서 직류전력을 다시 교류전력으로 변환한 후 소모되도록 관리 및 제어한다. 이와 같이, 직류전력으로 송전됨으로써, 먼거리를 손실없이 전력 송전이 가능하게 된다.
아울러, FACTS 설비는 전력보상장치로서 전력계통에 병렬로 병입되어 전력계통에서 필요로 하는 유효전력 또는 무효전력을 보상해 주고 있다.
HVDC 시스템이나 FACTS 설비 모두 전력계통으로 송전되는 전력으로부터 3상 실효출력을 측정하여, 이 측정된 3상 실효출력을 이용하여 다양한 제어를 수행한다. 예컨대, HVDC 시스템에서는 측정된 3상 실효출력을 이용하여 변압기 탭(tap) 제어 및 계통 전압 제어에 사용된다. FACTS 설비에서는 측정된 3상 실효출력을 이용하여 AC 계통 전압 및 역률을 제어하는데 사용된다.
하지만, 종래에는 전력계통에서 측정된 3상 실효출력에 리플이 발생되어 측정의 정확도가 떨어지는 문제가 있다. 이와 같이 정확도가 떨어진 3상 실효출력을 이용하여 관련 제어가 수행되는 경우, 제어의 정확도가 떨어져 시스템 오동작이나 시스템 정지와 같은 사태가 발생된다.
한편, 전력계통에는 많은 비선형 부하들이 연결되고 있는데, 이러한 비선형 부하들의 증가에 따라 주파수 변동이 발생되기 쉽다.
하지만, 종래의 전력계통에서 측정된 3상 실효출력은 주파수 변동을 고려하지 않는 문제가 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 정확한 측정이 가능한 전력계통의 3상 실효출력 측정장치 및 그 측정방법을 제공한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 전력계통의 3상 실효출력 측정장치는, 전력계통으로부터 입력되는 3상 입력을 바탕으로 3상 실효출력을 산출하는 측정부; 상기 3상 입력을 바탕으로 상기 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성하는 위상동기회로; 및 상기 주파수변동분 및 상기 3상 실효출력을 바탕으로 3상 보정 실효출력을 생성하는 주파수보정부를 포함한다.
실시예의 다른 측면에 따르면, 전력계통의 3상 실효출력 측정장치는, 전력계통으로부터 입력되는 3상 입력을 바탕으로 상기 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성하는 위상동기회로; 상기 주파수변동분을 이용하여 상기 3상 입력의 주파수를 보정한 3상 보정 실효출력을 산출하는 측정부를 포함한다. 상기 측정부는, 상기 3상 입력을 바탕으로 3상 실효출력을 산출하는 실효출력산출부; 및 상기 주파수변동분 및 상기 3상 실효출력을 바탕으로 상기 3상 보정 실효출력을 생성하는 주파수보정부를 포함한다.
실시예의 또 다른 측면에 따르면, 전력계통의 3상 실효출력 측정방법은, 전력계통으로부터 입력되는 3상 입력을 바탕으로 3상 실효출력을 산출하는 단계; 상기 3상 입력을 바탕으로 상기 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성하는 단계; 및 상기 주파수변동분 및 상기 3상 실효출력을 바탕으로 3상 보정 실효출력을 생성하는 단계를 포함한다.
실시예에 따른 전력계통의 3상 실효출력 측정장치 및 그 측정방법의 효과에 대해 설명하면 다음과 같다.
실시예에서와 같은 연산 과정을 통해 리플이 최소화된 3상 실효출력이 산출될 수 있고, 이와 같이 산출된 3상 실효출력은 정확도가 보장될 수 있어 후속 과정인 제어 기능에 사용될 수 있다.
따라서, 실시예에서는 전력계통의 3상 입력이 평형상태나 불평형 상태를 갖는 것에 관계없이 리플이 최소화되거나 제거된 3상 실효출력이 산출될 수 있어, 측정 정확도가 획기적으로 향상될 수 있다.
실시예들 중 적어도 하나에 의하면, 전력계통으로부터 입력되는 3상 입력의 주파수 변동을 바탕으로 주파수변동분을 반영하여 3상 실효출력을 보정한 3상 보정 실효출력을 산출할 수 있어, 주파수변동분을 반영한 3상 실효출력을 정확히 측정할 수 있다는 장점이 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 제1 실시예에 따른 전력계통의 3상 실효출력 측정장치의 블록도이다.
도 2는 도 1의 측정부의 블록도이다.
도 3은 도 1의 PLL의 블록도이다.
도 4는 도 1의 주파수보정부의 블록도이다.
도 5는 도 1의 측정부에서 출력되는 리플이 제거된 실효출력의 파형도이다.
도 6은 도 1의 PLL과 관련된 파형도이다.
도 7은 제2 실시예에 따른 전력계통의 3상 실효출력 측정장치의 블록도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 실시예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 제1 실시예에 따른 전력계통의 3상 실효출력 측정장치의 블록도이다.
도 1을 참조하면, 실시예에 따른 전력계통의 3상 실효출력 측정장치는 측정부(10), PLL(Phase-Locked Loop, 20) 및 주파수보정부(30)를 포함할 수 있다.
PLL(20)은 위상동기회로 또는 주파수 생성기일 수 있다.
측정부(10)는 전력계통으로부터 입력되는 3상 입력, 즉 제1 상 내지 제3 상 입력(InputA, InputB, InputC)를 측정하여 3상 실효출력(Mr)을 생성할 수 있다.
실효출력(Mr)은 실효전압 또는 실효전류일 수 있다. 또한, 실효출력(Mr)는 RMS(Root Mean Square) 출력일 수 있다.
실시예에 따르면, 측정부(10)는 리플이 제거되어 보다 정확한 값으로서 3상 실효출력(Mr)이 측정될 수 있다. 이에 대해서는 나중에 설명한다.
PLL(20)은 전력계통의 3상 입력(InputA, InputB, InputC)과 동기된 신호, 예컨대 위상각(θ)을 생성할 수 있다. 이러한 위상각(θ)을 이용하여 컨버터(미도시)를 제어하기 위한 펄스제어신호가 생성될 수 있다.
실시예에 따르면, PLL(20)은 전력계통의 3상 입력(InputA, InputB, InputC)의 주파수변동분(Δf)를 생성할 수 있다. 이와 같이 생성된 주파수변동분(Δf)은 주파수보정부(30)로 전달될 수 있다.
주파수보정부(30)는 PLL(20)로부터 입력되는 이러한 주파수변동분(Δf)을 이용하여 측정부(10)에 의해 측정된 3상 실효출력(Mr)의 주파수가 보정된 3상 보정 실효출력(Mr_corr)을 산출할 수 있다. 이에 대해서는 나중에 설명한다.
도 2를 참조하여 측정부(10)를 설명한다.
도 2는 도 1의 측정부의 블록도이다.
측정부(10)는 실효출력산출부(17)를 포함할 수 있다.
도 2를 참조하면, 실효출력산출부(17)는 제1 연산기(12), 제2 연산기(13), 제3 연산기(14) 및 평균산출기(15)를 포함할 수 있다.
제1 연산기(12)는 제1 상 실효출력(La1)을 산출하고, 제2 연산기(13)는 제2 상 실효출력(Lb1)을 산출할 수 있다. 제3 연산기(14)는 제3 상 실효출력(Lc1)을 산출할 수 있다. 평균산출기(15)는 제1 상 실효출력(La1), 제2 상 실효출력(Lb1) 및 제3 상 실효출력(Lc1)을 바탕으로 3상 실효출력(Mr)을 산출할 수 있다.
또한, 실효출력산출부(17)는 제1 내지 제3 필터(11a, 11b, 11c)를 더 포함할 수 있다. 제1 내지 제3 필터(11a, 11b, 11c)는 전력계통의 3상 입력(InputA, InputB, InputC)에 대해 특정 주파수만을 통과시킬 수 있다.
제1 상 내지 제3 상 입력(InputA, InputB, InputC) 각각은 전력계통으로 송전되는 과정에서 기 설정된 60Hz의 주파수 이외에 잡음에 해당하는 60Hz 이외의 주파수도 포함될 수 있다.
이러한 경우, 예컨대, 제1 필터(11a)는 제1 연산기(12)의 전단에 접속되어, 전력계통의 3상 입력 중 제1 상 입력(InputA)에서 60Hz만을 통과시켜 줄 수 있다. 예컨대, 제2 필터(11b)는 제2 연산기(13)의 전단에 접속되어, 전력계통의 3상 입력 중 제2 상 입력(InputB)에서 60Hz만을 통과시켜 줄 수 있다. 예컨대, 제3 필터(11c)는 제3 연산기(14)의 전단에 접속되어, 전력계통의 3상 입력 중 제3 상 입력(InputC)에서 60Hz만을 통과시켜 줄 수 있다.
따라서, 제1 내지 제3 필터(11a, 11b, 11c) 각각에 의해 제1 상 내지 제3 상 입력(InputA, InputB, InputC)에 포함된 잡음 주파수, 즉 60Hz 이외의 주파수가 제거될 수 있다.
3상 실효출력(Mr)을 산출하는 연산 과정을 시작하기 전에 미리 잡음에 해당되는 주파수, 즉 60Hz 이외의 주파수가 제거됨으로써, 3상 실효출력(Mr)을 산출하는 과정에서의 연산 부담이 경감되고 3상 실효출력(Mr)이 보다 더 정확하게 산출될 수 있다.
제1 내지 제3 연산기(12, 13, 14) 및 평균산출기(15)에 의해 출력되는 3상 실효출력(Mr)은 수학식 1 내지 수학식 4로 나타내어질 수 있다.
Figure 112017025440276-pat00001
Figure 112017025440276-pat00002
Figure 112017025440276-pat00003
Figure 112017025440276-pat00004
La1, Lb1 및 Lc1은 각 상의 실효출력을 나타내고, InputA, InputB 및 InputC는 전력계통에서 검출된 각 상 입력을 나타내고, 90deg(InputA), 90deg(InputB) 및 90deg(InputC)은 각 상 입력(InputA, InputB, InputC)이 90도 위상 지연된 전압을 나타낼 수 있다.
제1 상 내지 제3 상 입력(InputA, InputB, InputC)은 예컨대, 전력계통에 설치된 변압기(PT: Potential Transformer)에 의해 검출될 수 있다.
제1 연산기(12)는 수학식 2를 이용하여 제1 상 실효출력(La1)을 산출하기 위해 제1 제곱기(12a), 지연기(12b), 제2 제곱기(12c), 가산기(12d) 및 루트연산기(12e)를 포함할 수 있다.
제1 제곱기(12a)는 제1 필터(11a)에 접속되어 제1 필터(11a)에 의해 필터링된 제1 상 입력(InputA)을 제곱 연산할 수 있다. 지연기(12b)는 제1 필터(11a)에 접속되어 제1 필터(11a)에 의해 필터링된 제1 상 입력(InputA)의 위상을 90도 위상 지연시킬 수 있다. 제2 제곱기(12c)는 지연기(12b)에 접속되어 지연기(12b)에 의해 90도 위상 지연된 제1 상 입력(InputA)을 곱셈 연산할 수 있다. 가산기(12d)는 제1 및 제2 제곱기(12a, 12c)에 접속되어 제1 제곱기(12a)에 의해 곱셈 연산된 제1 상 입력과 제2 제곱기(12c)에 의해 곱셈 연산된 제1 상 입력을 더해줄 수 있다. 루트연산기(12e)는 가산기(12d)에 접속되어 가산기(12d)에 의해 가산된 제1 상 입력을 루트 연산할 수 있다. 따라서, 루트연산기(12e)에 의해 출력된 전압은 제1 상 실효출력(La1)으로서, 수학식 2와 같이 나타내어질 수 있다.
제1 필터(11a)에 의해 필터링된 제1 상 입력(InputA)과 지연기(12b)에 의해 90도 위상 지연된 제1 상 입력(InputA)이 제1 및 제2 제곱기(12a, 12c), 가산기(12d) 및 루트연산기(12e)에 의해 연산되는 경우, 일정한 레벨을 갖는 제1 상 실효출력(La1)이 산출될 수 있다.
제2 연산기(13)는 수학식 3을 이용하여 제2 상 실효출력(Lb1)을 산출하기 위해 제1 제곱기(13a), 지연기(13b), 제2 제곱기(13c), 가산기(13d) 및 루트연산기(13e)를 포함할 수 있다.
제3 연산기(14)는 수학식 4를 이용하여 제3 상 실효출력(Lc1)을 산출하기 위해 제1 제곱기(14a), 지연기(14b), 제2 제곱기(14c), 가산기(14d) 및 루트연산기(14e)를 포함할 수 있다.
제2 연산기(13) 및 제3 연산기(14)는 제1 연산기(12)와의 동일한 구성에 의해 동일한 동작/연산을 수행할 수 있으므로, 상세한 설명은 생략한다.
평균산출기(15)는 제1 내지 제3 연산기(12, 13, 14)로부터 입력되는 제1 내지 제3 상 실효출력(La1, Lb1, Lc1)을 이용하여 3상 실효출력(Mr)을 산출할 수 있다.
평균산출기(15)는 가산기(15a) 및 제산(除算)기(15b)를 포함할 수 있다.
가산기(15a)는 제1 연산기(12)로부터 입력되는 제1 상 실효출력(La1), 제2 연산기(13)로부터 입력되는 제2 상 실효출력(Lb1) 및 제3 연산기(14)로부터 입력되는 제3 상 실효출력(Lc1)을 더해줄 수 있다. 제산기(15b)는 가산기(15a)에 의해 더해진 제1 상 내지 제3 상 실효출력(La1, Lb1, Lc1)을 3으로 나누어 평균값을 산출할 수 있다. 평균값은 3상 실효출력(Mr)일 수 있다.
이상과 같이 실시예에 따른 측정부(10)의 실효출력산출부(17)로부터 출력되는 3상 실효출력(Mr)은 도 5에 도시한 바와 같이, 리플이 제거된 일정한 레벨을 가질 수 있다.
도 5에 도시한 바와 같이, 전력계통으로부터 입력된 3상 입력(InputA, InputB, InputC)는 제1 내지 제3 연산기(12, 13, 14) 각각에 의해 처리되어, 제1 상 내지 제3 상 실효출력(La1, Lb1, Lc1)으로 출력될 수 있다. 이러한 경우, 제1 상 내지 제3 상 실효출력(La1, Lb1, Lc1)에는 리플이 포함될 수 있다.
도 5에서는 이들 제1 상 내지 제3 상 실효출력(La1, Lb1, Lc1)의 파형도가 확대되어 도시된다.
도 5에서 가로축은 위상을 나타내고 세로축은 파형의 크기를 나타낸다.
이러한 리플은 제1 상 내지 제3 상 실효출력(La1, Lb1, Lc1)의 평균화에 의해 제거되어 리플이 없는 3상 실효출력(Mr)이 생성될 수 있다.
실시예는 이와 같이 리플이 반영된 제1 상 내지 제3 상 실효출력(La1, Lb1, Lc1)을 평균화시킴으로써, 리플을 완전히 제거할 수 있다.
실시예에 따르면, 전력계통의 3상 입력력(InputA, InputB, InputC)이 평형상태나 불평형상태를 갖더라도, 측정부(10)에 의해 산출된 3 상 실효출력(La1, Lb1, Lc1)은 리플이 완전히 제거되므로, 정확한 3상 실효출력(Mr)의 측정이 가능하여 측정 정확도가 획기적으로 향상될 수 있다.
실시예에 따르면, 이러한 3상 실효출력(Mr)을 산출하는 데에 요구되는 연산 과정이 단순화되어, 연산 부담이 경감되어 연산 처리의 고속화가 가능하다.
도 3을 참조하여 PLL(20)을 설명한다.
도 3은 도 1의 PLL의 블록도이다.
도 3을 참조하면, PLL(20)은 상변환부(21), 연산기(23), PI제어기(25), 적분기(27) 및 전압생성부(29)를 포함할 수 있다.
상변환부(21)는 전력계통의 3상 입력(InputA, InputB, InputC)을 2상 전압(Vd, Vq)으로 변환할 수 있다 이러한 상 변환은 Park’s transformation이라 불리는 d-q 변환 알고리즘에 의해 수행될 수 있다. d-q 변환 알고리즘은 널리 공지된 기술이므로, 여기서 상세한 설명은 생략한다. 여기서, 3상 입력(InputA, InputB, InputC)은 전압값을 가질 수 있다. 만일 3상 입력(InputA, InputB, InputC)이 전류값을 갖는 경우, 이 3상 입력(InputA, InputB, InputC)은 2상 전류로 변환될 수 있다.
전력계통의 3상 입력(InputA, InputB, InputC)은 도 6a에 도시되고, 2상 전압(Vd, Vq)은 도 6b에 도시되고 있다.
연산기(23)는 상변환부(21)로부터 입력되는 2상 전압(Vd, Vq)과 전압생성부(29)로부터 입력되는 전압(Vsinθ, Vcosθ)을 연산할 수 있다.
여기서, V는 예컨대 컨버터의 출력전압일 수 있다. θ은 PLL(20)로부터 출력되는 위상각일 수 있다. 이러한 위상각(θ)을 이용하여 컨버터를 제어하기 위한 펄스제어신호가 생성될 수 있다. 펄스제어신호에 따라 컨버터 내의 스위칭소자가 스위칭되어 특정 전압(V)이 출력될 수 있다.
전압(Vsinθ, Vcosθ)은 도 6c에 도시되고 있다.
구체적으로, 연산기(23)의 출력값은 하기의 수학식 5으로 나타내어질 수 있다.
Figure 112017025440276-pat00005
PI제어기(25)는 연산기(23)로부터 입력되는 출력값을 PI 제어할 수 있다. 이러한 PI 제어에 의해 주파수변동분(Δf)이 생성될 수 있다.
주파수변동분(Δf)은 도 6d에 도시되고 있다.
도 6d에 도시한 바와 같이, 전력계통에 연결된 부하들로 인해 전력계통으로부터 입력되는 3상 입력(InputA, InputB, InputC)의 주파수가 변동될 수 있다.
실시예에 따르면, PLL(20)은 이러한 주파수 변동을 포함하는 주파수변동분(Δf)을 산출하여 주파수보정부(30)로 전달할 수 있다.
주파수변동분(Δf)은 적분기(27)로 전달될 수 있다. 또한, 주파수변동분(Δf)은 주파수보정부(30)로 전달되어 측정부(10)로부터 산출된 3상 실효출력(Mr)의 주파수변동을 보정하는데 사용될 수 있다.
적분기(27)는 주파수변동분(Δf)과 기준 각속도(ω0)를 바탕으로 위상각(θ)을 생성할 수 있다. 상술한 바와 같이, 이러한 위상각(θ)은 컨버터의 제어를 위한 펄스제어신호를 생성하는 데에 사용될 수 있다.
위상각(θ)은 도 6e에 도시되고 있다. 이러한 위상각(θ)은 2π마다 초기화될 수 있다.
도 6e에 도시된 바와 같이, 전압생성부(29)는 적분기(27)로부터 입력되는 위상각(θ)과 컨버터로부터 입력되는 출력전압(V)를 바탕으로 사인전압(Vsinθ) 및 코사인전압(Vcosθ)을 생성할 수 있다. 사인전압(Vsinθ) 및 코사인전압(Vcosθ)은 피드백전압으로 명명될 수 있다.
따라서 실시예에 따른 PLL(20)은 전력계통의 3상 입력(InputA, InputB, InputC)에 동기화되는 위상각(θ)을 생성하여 줌으로써, 원하는 시점에 컨버터를 제어하는 펄스제어신호가 생성될 수 있다.
실시예에 따른 PLL(20)은 널리 공지된 기술로서, 상세한 설명은 생략한다.
이와 같이 위상각(θ)이 생성되는 과정, 즉 PI제어기(25)에 의한 PI 제어가 수행됨으로써 주파수변동분(Δf)이 생성될 수 있고, 이러한 주파수변동분(Δf)이 주파수보정부(30)로 전달되어 전력계통의 3상 입력(InputA, InputB, InputC)의 주파수보정에 사용될 수 있다.
PLL(20)에서 동기화하는 방법은 다양하고, 그 다양한 방법 또한 본 실시예의 범주 내에 포함될 수 있다.
도 4를 참조하여 주파수보정부(30)를 설명한다.
도 4는 도 1의 주파수보정부의 블록도이다.
도 4를 참조하면, 주파수보정부(30)는 각속도생성부(31), 곱셈기(33) 및 가산기(35)를 포함할 수 있다.
각속도생성부(31)를 주파수변동분(Δf)을 바탕으로 각속도변동분의 제곱값(Δω2)을 생성할 수 있다. 주파수변동분(Δf)은 PLL(20)의 PI제어기(25)에 의해 산출될 수 있다.
각속도변동분의 제곱값(Δω2)은 수학식 6에 의해 산출될 수 있다.
Figure 112017025440276-pat00006
수학식 6으로부터 각속도생성부(31)는 주파수변동분(Δf)이 반영된 각속도변동분의 제곱값(Δω2)을 산출할 수 있음을 알 수 있다.
곱셈기(33)는 각속도변동분의 제곱값(Δω2)과 3상 실효출력(Mr)을 곱셈 연산할 수 있다.
가산기(35)는 곱셈기(33)의 출력값을 3상 실효출력(Mr)에 가산할 수 있다.
가산기(35)로부터 출력된 출력값은 3상 보정 실효출력(Mr_corr)일 수 있다.
따라서, 3상 보정 실효출력(Mr_corr)은 수학식 7에 의해 나타내어질 수 있다.
[수학식 7]
Mr_ corr= Mr + (Δω2× Mr)
따라서, 주파수보정부(30)는 PLL(20)로부터 출력된 주파수변동분(Δf)과 측정부(10)로부터 출력된 3상 실효출력(Mr)을 바탕으로 주파수변동분(Δf)이 반영된 3상 보정 실효출력(Mr_corr)을 생성할 수 있다.
예컨대, 3상 실효출력(Mr)은 제1 3상 실효출력으로 명명되고, 3상 보정 실효출력(Mr_corr)은 제2 3상 실효출력으로 명명될 수 있다.
이상에서와 같이, 실시예에 따르면 전력계통으로부터 입력되는 3상 입력(InputA, InputB, InputC)의 주파수 변동을 바탕으로 주파수변동분(Δf)을 반영하여 3상 실효출력(Mr)을 보정한 3상 보정 실효출력(Mr_corr)을 산출할 수 있어, 주파수변동분(Δf)을 반영한 3상 실효출력을 정확히 측정할 수 있다.
이상의 설명에서는 주파수보정부(30)가 측정부(10)와 별개로 구비되는 것으로 설명하고 있다.
실시예에 따르면, 주파수보정부(30)는 측정부(10)에 포함될 수도 있다.
도 7은 제2 실시예에 따른 전력계통의 3상 실효출력 측정장치의 블록도이다.
도 7을 참조하면, 제2 실시예에 따른 전력계통의 3상 실효출력 측정장치는 측정부(10) 및 PLL(20)을 포함할 수 있다.
측정부(10)는 실효출력산출부(17) 및 주파수보정부(40)를 포함할 수 있다.
실효출력산출부(17)는 도 2에 도시된 바 있고, 이에 대해서는 이미 상세히 상술된 바 있으므로 더 이상의 설명은 생략한다.
주파수보정부(40)는 도 4에 도시된 주파수보정부(30)와 그 상세 구조가 동일하고, 이에 대해서는 도 3과 관련하여 이미 상술된 바 있으므로 더 이상의 설명은 생략한다.
PLL(20)은 도 3에 도시된 블록도와 동일한 구조를 가질 수 있다.
측정부(10)의 주파수보정부(40)로 측정부(10)의 실효출력산출부(17)로부터 3상 실효출력(Mr)과 주파수보정부(40)로부터 주파수변동분(Δf)이 입력될 수 있다.
주파수보정부(40)는 주파수변동분(Δf)과 3상 실효출력(Mr)을 바탕으로 주파수변동분(Δf)을 반영하여 3상 실효출력(Mr)을 보정한 3상 보정 실효출력(Mr_corr)을 산출할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
10: 측정부
17: 실효출력산출부
20: PLL
21: 상변환부
23: 연산기
25: PI제어기
27: 적분기
29: 전압생성부
30, 40: 주파수보정부
31: 각속도생성부
33: 곱셈기
35: 가산기

Claims (11)

  1. 전력계통으로부터 입력되는 3상 입력을 바탕으로 3상 실효출력을 산출하는 측정부;
    상기 3상 입력을 바탕으로 상기 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성하는 위상동기회로; 및
    상기 주파수변동분 및 상기 3상 실효출력을 바탕으로 3상 보정 실효출력을 생성하는 주파수보정부를 포함하고,
    상기 위상동기회로는,
    상기 주파수변동분과 기준 각속도를 바탕으로 위상각을 생성하는 적분기;
    상기 위상각과 컨버터의 출력전압을 바탕으로 피드백전압을 생성하는 전압생성부; 및
    상기 3상 입력 및 상기 피드백전압을 바탕으로 상기 주파수변동분을 생성하는 PI 제어기를 포함하며,
    상기 주파수보정부는,
    상기 주파수변동분을 바탕으로 각속도변동분의 제곱값을 생성하는 각속도생성부;
    상기 각속도변동분의 제곱값과 상기 3상 실효출력을 곱셈 연산하는 곱셈기; 및
    상기 곱셈 연산값을 상기 3상 실효출력에 가산하여 상기 3상 보정 실효출력을 생성하는 가산기를 포함하는 전력계통의 3상 실효출력 측정장치.
  2. 제1항에 있어서,
    상기 측정부는,
    상기 3상 입력을 이용하여 제1 상 실효출력을 산출하는 제1 연산부;
    상기 3상 입력을 이용하여 제2 상 실효출력을 산출하는 제2 연산부;
    상기 3상 입력을 이용하여 제3 상 실효출력을 산출하는 제3 연산부; 및
    상기 산출된 제1 상 내지 제3 상 실효출력을 평균화하여 상기 3상 실효출력을 산출하는 평균산출부를 포함하는 전력계통의 3상 실효출력 측정장치.
  3. 제2항에 있어서,
    상기 전력계통의 3상 입력은 제1 상 내지 제3 상 전압을 포함하고,
    상기 제1 내지 제3 연산부 각각은,
    상기 제1 상 내지 제3 상 전압 각각을 제곱 연산하는 제1 제곱부;
    상기 제1 상 내지 제3 상 전압 각각을 90° 위상 지연시키는 지연부;
    상기 위상 지연된 제1 상 내지 제3 상 전압 각각을 제곱 연산하는 제2 제곱부;
    상기 제1 제곱부로부터의 제1 출력값과 상기 제2 제곱부로부터의 제2 출력값을 더해주는 가산부; 및
    상기 더해진 제1 출력값과 제2 출력값을 루트 연산하는 루트연산부를 포함하는 전력계통의 3상 실효출력 측정장치.
  4. 전력계통으로부터 입력되는 3상 입력을 바탕으로 상기 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성하는 위상동기회로;
    상기 주파수변동분을 이용하여 상기 3상 입력의 주파수를 보정한 3상 보정 실효출력을 산출하는 측정부를 포함하고,
    상기 측정부는,
    상기 3상 입력을 바탕으로 3상 실효출력을 산출하는 실효출력산출부; 및
    상기 주파수변동분 및 상기 3상 실효출력을 바탕으로 상기 3상 보정 실효출력을 생성하는 주파수보정부를 포함하고,
    상기 위상동기회로는,
    상기 주파수변동분과 기준 각속도를 바탕으로 위상각을 생성하는 적분기;
    상기 위상각과 컨버터의 출력전압을 바탕으로 피드백전압을 생성하는 전압생성부; 및
    상기 3상 입력 및 상기 피드백전압을 바탕으로 상기 주파수변동분을 생성하는 PI 제어기를 포함하며,
    상기 주파수보정부는,
    상기 주파수변동분을 바탕으로 각속도변동분의 제곱값을 생성하는 각속도생성부;
    상기 각속도변동분의 제곱값과 상기 3상 실효출력을 곱셈 연산하는 곱셈기; 및
    상기 곱셈 연산값을 상기 3상 실효출력에 가산하여 상기 3상 보정 실효출력을 생성하는 가산기를 포함하는 전력계통의 3상 실효출력 측정장치.
  5. 제4항에 있어서,
    상기 실효출력산출부는,
    상기 3상 입력을 이용하여 제1 상 실효출력을 산출하는 제1 연산부;
    상기 3상 입력을 이용하여 제2 상 실효출력을 산출하는 제2 연산부;
    상기 3상 입력을 이용하여 제3 상 실효출력을 산출하는 제3 연산부; 및
    상기 산출된 제1 상 내지 제3 상 실효출력을 평균화하여 상기 3상 실효출력을 산출하는 평균산출부를 포함하는 전력계통의 3상 실효출력 측정장치.
  6. 전력계통으로부터 입력되는 3상 입력을 바탕으로 3상 실효출력을 산출하는 단계;
    상기 3상 입력을 바탕으로 상기 3상 입력의 주파수 변동을 포함하는 주파수변동분을 생성하는 단계; 및
    상기 주파수변동분 및 상기 3상 실효출력을 바탕으로 3상 보정 실효출력을 생성하는 단계를 포함하고,
    상기 주파수변동분을 생성하는 단계는,
    상기 주파수변동분과 기준 각속도를 바탕으로 위상각을 생성하는 단계;
    상기 위상각과 컨버터의 출력전압을 바탕으로 피드백전압을 생성하는 단계; 및
    상기 3상 입력 및 상기 피드백전압을 바탕으로 상기 주파수변동분을 생성하는 단계를 포함하며,
    상기 3상 보정 실효출력을 생성하는 단계는,
    상기 주파수변동분을 바탕으로 각속도변동분의 제곱값을 생성하는 단계;
    상기 각속도변동분의 제곱값과 상기 3상 실효출력을 곱셈 연산하는 단계; 및
    상기 곱셈 연산값을 상기 3상 실효출력에 가산하여 상기 3상 보정 실효출력을 생성하는 단계를 포함하는 전력계통의 3상 실효출력 측정방법.
  7. 제6항에 있어서,
    상기 3상 실효출력을 산출하는 단계는,
    상기 3상 입력을 이용하여 제1 상 실효출력을 산출하는 단계;
    상기 3상 입력을 이용하여 제2 상 실효출력을 산출하는 단계;
    상기 3상 입력을 이용하여 제3 상 실효출력을 산출하는 단계; 및
    상기 산출된 제1 상 내지 제3 상 실효출력을 평균화하여 상기 3상 실효출력을 산출하는 단계를 포함하는 전력계통의 3상 실효출력 측정방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020170032210A 2017-03-15 2017-03-15 전력계통의 3상 실효출력 측정장치 및 그 측정방법 KR101870076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170032210A KR101870076B1 (ko) 2017-03-15 2017-03-15 전력계통의 3상 실효출력 측정장치 및 그 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170032210A KR101870076B1 (ko) 2017-03-15 2017-03-15 전력계통의 3상 실효출력 측정장치 및 그 측정방법

Publications (1)

Publication Number Publication Date
KR101870076B1 true KR101870076B1 (ko) 2018-07-23

Family

ID=63102818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170032210A KR101870076B1 (ko) 2017-03-15 2017-03-15 전력계통의 3상 실효출력 측정장치 및 그 측정방법

Country Status (1)

Country Link
KR (1) KR101870076B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566566U (ja) * 1992-02-18 1993-09-03 株式会社アドバンテスト 実効値変動解析装置
JPH05232153A (ja) * 1992-02-21 1993-09-07 Hitachi Ltd 電圧検出装置
KR101073979B1 (ko) * 2010-05-31 2011-10-17 조규민 순시적인 3상 전압 실효치 검출 방법
KR101620036B1 (ko) * 2015-03-24 2016-05-12 광운대학교 산학협력단 신호의 실효값 검출 방법 및 그 장치
JP2017016556A (ja) * 2015-07-06 2017-01-19 東芝三菱電機産業システム株式会社 自励式電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566566U (ja) * 1992-02-18 1993-09-03 株式会社アドバンテスト 実効値変動解析装置
JPH05232153A (ja) * 1992-02-21 1993-09-07 Hitachi Ltd 電圧検出装置
KR101073979B1 (ko) * 2010-05-31 2011-10-17 조규민 순시적인 3상 전압 실효치 검출 방법
KR101620036B1 (ko) * 2015-03-24 2016-05-12 광운대학교 산학협력단 신호의 실효값 검출 방법 및 그 장치
JP2017016556A (ja) * 2015-07-06 2017-01-19 東芝三菱電機産業システム株式会社 自励式電力変換装置

Similar Documents

Publication Publication Date Title
US8681515B2 (en) Energy generation system and anti islanding protecting method thereof
JP4575272B2 (ja) 分散型電源システム及び系統安定化方法
CN108575107B (zh) 电力变换装置以及电力变换系统
US7680234B2 (en) Method and apparatus for signal phase locking
JP5585371B2 (ja) 分散型電源システム
US8816729B2 (en) Phase-locked-loop with quadrature tracking filter for synchronizing an electric grid
CN110557118B (zh) 一种锁相装置及锁相方法
US10331094B2 (en) Periodic external disturbance suppression control device
KR101096137B1 (ko) Ｈｖｄｃ 시스템의 점호 신호 발생 장치 및 방법
KR20170089617A (ko) 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법
KR101486940B1 (ko) 병렬 분산 전원용 단독 운전 검출 장치
KR101380380B1 (ko) 전력계통의 상태에 따른 적응형 위상추종 방법 및 시스템
KR101704377B1 (ko) 3상 공간벡터 펄스 폭 변조 인버터 각상 출력전압 제어기
KR101441763B1 (ko) 영상분 전류 제어장치
KR20200001300A (ko) 분산전원 계통연계 장치의 제어 시스템
KR101870076B1 (ko) 전력계통의 3상 실효출력 측정장치 및 그 측정방법
KR101946308B1 (ko) 주파수검출 정확도 개선을 위한 단상 태양광발전 시스템의 위상동기화 방법
KR101545139B1 (ko) Ｌｐｎ 필터를 이용한 전력계통의 위상추종 시스템
KR20130026091A (ko) 신재생 에너지 발전 시스템 및 그의 단독 운전 방지 방법
KR20130032429A (ko) 위상 동기 루프 회로
KR20200136659A (ko) 계통 전압 위상 검출 장치
JP2020005415A (ja) 単独運転検出装置及び系統連系インバータ装置
KR101451008B1 (ko) 계통 동기화 제어를 위한 제어장치, 제어방법, 기록매체
JP7131945B2 (ja) 高調波計測装置とそれを用いた単独運転検出方法、単独運転検出装置及び分散型電源システム
KR101732028B1 (ko) 풍력 발전기 및 그의 계통연계점 불평형 전압 보상 제어 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant