KR20110078588A - Method for manufacturing wafer level package - Google Patents

Method for manufacturing wafer level package Download PDF

Info

Publication number
KR20110078588A
KR20110078588A KR1020090135437A KR20090135437A KR20110078588A KR 20110078588 A KR20110078588 A KR 20110078588A KR 1020090135437 A KR1020090135437 A KR 1020090135437A KR 20090135437 A KR20090135437 A KR 20090135437A KR 20110078588 A KR20110078588 A KR 20110078588A
Authority
KR
South Korea
Prior art keywords
wafer
flexible film
forming
redistribution
level package
Prior art date
Application number
KR1020090135437A
Other languages
Korean (ko)
Inventor
나다운
민복규
김기범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090135437A priority Critical patent/KR20110078588A/en
Publication of KR20110078588A publication Critical patent/KR20110078588A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

PURPOSE: A method for manufacturing a wafer level package is provided to improve production yield through simplifying a process by packing a plurality of semiconductor chips with a flexible film attached thereon. CONSTITUTION: In a method for manufacturing a wafer level package, a plurality of semiconductor chips(114) having a bonding pad(112) is formed on the top side of a wafer(110). A connection element(120) including a conductive pin is formed on the bonding pad. The bottom of the wafer is background to have a flexible film thereon. A reconfigured wafer(200) is formed by sealing the top side of the flexible film with a mold unit. The flexible film is removed from the reconfigured wafer.

Description

웨이퍼 레벨 패키지의 제조방법{METHOD FOR MANUFACTURING WAFER LEVEL PACKAGE}METHODS FOR MANUFACTURING WAFER LEVEL PACKAGE

본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, 보다 상세하게는 볼 레이 아웃의 자유도를 가지는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a wafer level package, and more particularly, to a method of manufacturing a wafer level package having a degree of freedom of ball layout.

일반적인 반도체 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 수행하는 것을 통해 제조해 왔다.A general semiconductor package has been manufactured by first cutting a wafer along a scribe line, separating the wafer into individual semiconductor chips, and then performing various packaging processes for each semiconductor chip.

그러나, 이러한 반도체 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려할 때, 공정수가 너무 많아진다는 문제점을 안고 있다.However, such a semiconductor package has a problem that the number of processes is too large when considering semiconductor chips manufactured from one wafer because many unit processes have to be performed for each semiconductor chip.

최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었는바, 이를 일컬어 웨이퍼 레벨 칩 스케일 패키지(이하에서는 웨이퍼 레벨 패키지라 약칭함.)라 한다.Recently, a method of manufacturing a package by first performing a packaging process in a wafer state without cutting the wafer first and finally cutting along a scribe line has been proposed. Abbreviated).

이러한 웨이퍼 레벨 패키지는 기판을 사용하지 않으므로, 전기적 신호 경로 가 짧아져 동작 속도를 향상시킬 수 있고, 반도체 칩의 크기와 동일한 작은 패키지를 제작하는 것이 가능한 장점 등이 있다.Since the wafer level package does not use a substrate, the electrical signal path is shortened to improve the operation speed, and it is possible to manufacture a small package that is the same size as a semiconductor chip.

그러나, 웨이퍼 레벨에서 패키징 공정이 진행되기 때문에 패키지의 외부접속단자가 반도체 칩의 크기 내에 배치되어야 하는 제약이 있다. 따라서, 패키지의 외부접속단자의 배치가 반도체 칩의 크기보다 클 경우에는 웨이퍼 레벨 패키지를 적용하는 것이 불가능하다는 단점이 있다.However, since the packaging process is performed at the wafer level, there is a constraint that the external connection terminal of the package must be disposed within the size of the semiconductor chip. Therefore, when the arrangement of the external connection terminals of the package is larger than the size of the semiconductor chip, there is a disadvantage that it is impossible to apply the wafer level package.

본 발명은 공정 단순화를 도모함과 더불어 반도체 칩의 외측에도 외부접속단자를 부착시킬 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공한다.The present invention provides a method of manufacturing a wafer level package that can simplify the process and attach external connection terminals to the outside of the semiconductor chip.

본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은 본딩패드를 구비한 다수의 반도체 칩을 갖는 웨이퍼의 하면에 연성 필름을 부착하는 단계; 상기 연성 필름을 포함한 웨이퍼 상면의 상기 각 본딩패드 상에 접속부재를 형성하는 단계; 상기 연성 필름에 부착된 상기 웨이퍼를 쏘잉하여 상기 다수의 반도체 칩 상호 간을 제1 간격으로 분리시키는 단계; 상기 연성 필름을 연신시켜 상기 제1 간격으로 분리된 다수의 반도체 칩 상호 간을 상기 제1 간격보다 넓은 제2 간격으로 확장시키는 단계; 상기 제2 간격으로 확장된 다수의 반도체 칩을 포함한 연성 필름의 상면을 몰드부로 밀봉하여 재형상 웨이퍼를 형성하는 단계; 및 상기 재형상 웨이퍼 상에 상기 각 접속부재와 연결되고 볼랜드를 갖는 재배선을 형성하는 단계;를 포함하는 것을 특징으로 한다.Method of manufacturing a wafer level package according to an embodiment of the present invention comprises the steps of attaching a flexible film to the lower surface of the wafer having a plurality of semiconductor chips having a bonding pad; Forming a connection member on each of the bonding pads on the upper surface of the wafer including the flexible film; Sawing the wafer attached to the flexible film to separate the plurality of semiconductor chips from each other at a first interval; Stretching the flexible film to expand a plurality of semiconductor chips separated at the first intervals to a second interval wider than the first intervals; Sealing the upper surface of the flexible film including the plurality of semiconductor chips extended at the second intervals with a mold to form a reshaped wafer; And forming a redistribution line connected to each of the connection members and having a ball land on the reshaped wafer.

상기 재배선은 상기 볼랜드가 상기 각 반도체 칩의 외측에 형성된 상기 몰드부에도 배치되도록 형성하는 것을 특징으로 한다.The redistribution is characterized in that the borland is formed so as to be arranged in the mold portion formed on the outside of each semiconductor chip.

상기 몰드부는 상기 접속부재의 상면을 노출시키는 높이를 갖도록 형성하는 것을 특징으로 한다.The mold part may be formed to have a height that exposes an upper surface of the connection member.

상기 접속부재는 스터드 범프, 솔더 범프 및 도전패턴 중 어느 하나로 형성 하는 것을 특징으로 한다.The connection member may be formed of any one of a stud bump, a solder bump, and a conductive pattern.

상기 연성 필름을 부착하는 단계 이전에, 상기 웨이퍼의 하면을 백그라인딩하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include backgrinding the lower surface of the wafer before attaching the flexible film.

상기 재형상 웨이퍼를 형성하는 단계 후, 상기 재형상 웨이퍼로부터 상기 연성 필름을 제거하는 단계를 더 포함하는 것을 특징으로 한다.And after forming the reshaped wafer, removing the flexible film from the reshaped wafer.

상기 연성 필름을 제거하는 단계와 상기 볼랜드를 갖는 재배선을 형성하는 단계 사이에, 상기 재형상 웨이퍼의 하면을 밀봉하는 추가 몰드부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.And forming an additional mold portion for sealing the lower surface of the reshaped wafer between the step of removing the flexible film and forming the redistribution with the ball lands.

상기 볼랜드를 갖는 재배선을 형성하는 단계 후, 상기 볼랜드 상에 외부접속단자를 부착하는 단계를 더 포함하는 것을 특징으로 한다.After forming the redistribution having the borland, characterized in that it further comprises the step of attaching an external connection terminal on the borland.

상기 볼랜드를 갖는 재배선을 형성하는 단계 후, 상기 재배선을 포함한 재형상 웨이퍼 상에 상기 재배선의 볼랜드를 노출시키는 형태로 마스크패턴을 형성하는 단계; 및 상기 노출된 볼랜드 상에 외부접속단자를 부착하는 단계;를 더 포함하는 것을 특징으로 한다.After forming a redistribution line having the borland, forming a mask pattern on the reshaped wafer including the redistribution to expose the borland of the redistribution line; And attaching an external connection terminal on the exposed ball land.

상기 볼랜드를 갖는 재배선을 형성하는 단계 후, 상기 재형상 웨이퍼를 칩 레벨로 분리하는 단계;를 더 포함하는 것을 특징으로 한다.After the step of forming the redistribution with the borland, separating the reshaped wafer to the chip level; characterized in that it further comprises.

본 발명은 공정 단순화를 통해 생산 수율을 향상시킬 수 있다. 또한, 본 발명은 반도체 칩의 외측에도 외부접속단자를 부착시킬 수 있는 웨이퍼 레벨 패키지를 제작할 수 있다.The present invention can improve production yield through process simplification. In addition, the present invention can manufacture a wafer level package that can attach external connection terminals to the outside of the semiconductor chip.

(실시예)(Example)

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 대해 설명하도록 한다.Hereinafter, a method of manufacturing a wafer level package according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다. 도 2a 내지 도 2e는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 평면도이다.1A to 1E are cross-sectional views sequentially illustrating a method of manufacturing a wafer level package according to an embodiment of the present invention, in order of a process. 2A to 2E are process plan views sequentially illustrating a method of manufacturing a wafer level package according to an embodiment of the present invention, according to a process sequence.

도 1a 및 도 2a를 참조하면, 제조 공정이 완료되고 상면에 본딩패드(112)를 구비한 다수의 반도체 칩(114)을 갖는 웨이퍼(110)를 마련한다. 본딩패드(112)는 각 반도체 칩(114)의 상면 중앙에 배치될 수 있다. 이와 다르게, 본딩패드(112)는 각 반도체 칩(114)의 상면 가장자리에 배치될 수 있다.1A and 2A, a wafer 110 having a plurality of semiconductor chips 114 having a bonding pad 112 on a top surface thereof is prepared. The bonding pads 112 may be disposed in the center of the upper surface of each semiconductor chip 114. Alternatively, the bonding pads 112 may be disposed at the top edge of each semiconductor chip 114.

다음으로, 상기 다수의 반도체 칩(114)을 갖는 웨이퍼(110) 상면의 상기 각 본딩패드(112) 상에 접속부재(120)를 형성한다. 접속부재(120)는 스터드 범프, 솔더 범프 및 금속패턴 중 어느 하나로 형성할 수 있다. 금속패턴은 일 예로 도전성 핀을 포함할 수 있다.Next, a connection member 120 is formed on each of the bonding pads 112 on the upper surface of the wafer 110 having the plurality of semiconductor chips 114. The connection member 120 may be formed of any one of a stud bump, a solder bump, and a metal pattern. For example, the metal pattern may include a conductive pin.

도 1b 및 도 2b를 참조하면, 다수의 반도체 칩(114)을 포함한 웨이퍼(도 1a의 110)의 하면을 백그라인딩하여 상기 웨이퍼 하면의 일부 두께를 제거한다. 다음으로, 백그라인딩된 웨이퍼의 하면에 연성 필름(130)을 부착한다. 연성 필름(130)은 신축성을 갖는 물질로 형성하는 것이 바람직하다. 일 예로, 연성 필름(130)은 폴리이미드를 포함할 수 있다.1B and 2B, the bottom surface of the wafer (110 of FIG. 1A) including the plurality of semiconductor chips 114 is back ground to remove some thicknesses of the bottom surface of the wafer. Next, the flexible film 130 is attached to the bottom surface of the backgrind wafer. The flexible film 130 is preferably formed of a material having elasticity. For example, the flexible film 130 may include polyimide.

이때, 다수의 반도체 칩(114)을 갖는 웨이퍼 상에 접속부재(112)를 형성하고, 접속부재(112)가 형성된 다수의 반도체 칩(114)을 갖는 웨이퍼를 백그라인딩한 후 연성 필름(130)을 부착하는 것으로 도시하고 설명하였으나, 이는 일 실시예에 불과한 것으로, 백그라인딩된 웨이퍼에 연성 필름(130)을 부착하고 난 후, 접속부재(112)를 형성하는 것도 무방하다.In this case, the connecting member 112 is formed on the wafer having the plurality of semiconductor chips 114, the back film of the wafer having the plurality of semiconductor chips 114 having the connecting member 112 formed thereon, and the flexible film 130. Although illustrated and described as attaching, this is only an example. After attaching the flexible film 130 to the backgrind wafer, the connecting member 112 may be formed.

즉, 본 실시예에서는 다수의 반도체 칩(114)을 포함한 웨이퍼의 하면을 백그라인딩하여 상기 웨이퍼 하면의 일부 두께를 제거하고 나서, 상기 백그라인딩된 웨이퍼의 하면에 연성 필름(130)을 부착한 후, 상기 연성 필름(130)을 포함한 웨이퍼 상면의 상기 각 본딩패드(112) 상에 접속부재(120)를 형성할 수도 있다.That is, in the present exemplary embodiment, the bottom surface of the wafer including the plurality of semiconductor chips 114 is backgrinded to remove some thicknesses of the bottom surface of the wafer, and then the flexible film 130 is attached to the bottom surface of the backgrinded wafer. The connection member 120 may be formed on each bonding pad 112 on the upper surface of the wafer including the flexible film 130.

다음으로, 상기 연성 필름(130)에 부착된 웨이퍼를 쏘잉하여 다수의 반도체 칩(114) 상호 간을 제1 간격(d1)으로 분리시킨다. 웨이퍼의 쏘잉시, 연성 필름(130)은 약간의 흠집이 날 수 있으나 절개되지 않고 다수의 반도체 칩(114)이 뿔뿔이 흩어지는 것을 방지한다. 따라서, 웨이퍼는 다수의 반도체 칩(114)으로 분리된다.Next, the wafer attached to the flexible film 130 is sawed to separate the plurality of semiconductor chips 114 from each other at a first interval d1. When sawing the wafer, the flexible film 130 may have some scratches but is not cut and prevents the plurality of semiconductor chips 114 from scattering. Thus, the wafer is separated into a plurality of semiconductor chips 114.

도 1c 및 도 2c를 참조하면, 상기 연성 필름(130)을 연신시켜 제1 간격(d1)으로 분리된 다수의 반도체 칩(114) 상호 간을 제1 간격(d1)보다 넓은 제2 간격(d2)으로 확장시킨다. 일 예로, 연신 방향(F)은 연성 필름(130)의 네 대각선 방향일 수 있다. 이와 다르게, 연신 방향(F)은 연성 필름의 마주보는 네변 방향일 수 있다. 이때, 제2 간격(d2) 상호 간은 균일한 간격을 가질 수 있다.Referring to FIGS. 1C and 2C, a plurality of semiconductor chips 114 separated by a first gap d1 by stretching the flexible film 130 may have a second gap d2 wider than the first gap d1. Expand to). For example, the stretching direction F may be four diagonal directions of the flexible film 130. Alternatively, the stretching direction F may be four opposite sides of the flexible film. At this time, the second interval d2 may have a uniform interval therebetween.

도 1d 및 도 2d를 참조하면, 상기 제2 간격(d2)으로 확장된 다수의 반도체 칩(114)을 포함한 연성 필름(130)의 상면을 몰드부(150)로 밀봉하여 재형상 웨이퍼(200)를 형성한다. 이때, 몰드부(150)는 접속부재(120) 상면을 노출시키는 높이를 갖도록 형성하는 것이 바람직하다. 몰드부(150)는 일 예로 에폭시 몰딩 화합물(epoxy molding compound: EMC)을 포함할 수 있다. 이와 다르게, 몰드부(150)는 에폭시 계열의 필름이 이용될 수 있다.Referring to FIGS. 1D and 2D, the upper surface of the flexible film 130 including the plurality of semiconductor chips 114 extended at the second interval d2 is sealed with a mold 150 to reshape the wafer 200. To form. At this time, the mold unit 150 is preferably formed to have a height to expose the upper surface of the connection member 120. The mold unit 150 may include, for example, an epoxy molding compound (EMC). Alternatively, the mold 150 may be an epoxy film.

도 1e 및 도 2e를 참조하면, 상기 재형상 웨이퍼(200)로부터 연성 필름(도 1d의 130)을 제거한다.1E and 2E, the flexible film (130 of FIG. 1D) is removed from the reshaped wafer 200.

다음으로, 상기 재형상 웨이퍼(200) 상에 접속부재(120)와 연결되고 볼랜드(142)를 갖는 재배선(140)을 형성한다. 이때, 재배선(140)은 볼랜드(142)가 각 반도체 칩(114)과 대응하는 부분에 형성된 몰드부(150)뿐만 아니라, 각 반도체 칩(114)의 외측에 형성된 몰드부(150)에도 배치되도록 형성할 수 있다. 따라서, 본 실시예에서는 볼 레이 아웃의 자유도를 향상시킬 수 있다.Next, the redistribution line 140 having the ball land 142 and the connection member 120 is formed on the reshaped wafer 200. In this case, the redistribution 140 is disposed not only in the mold 150 formed in the portion corresponding to each semiconductor chip 114, but also in the mold 150 formed outside the semiconductor chips 114. It may be formed to. Therefore, in this embodiment, the degree of freedom of ball layout can be improved.

이상으로, 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 제작할 수 있다.As described above, the wafer level package according to the embodiment of the present invention can be manufactured.

도면으로 제시하지는 않았지만, 전술한 공정으로 제작된 웨이퍼 레벨 패키지는 반도체 칩들간 경계를 따라 쏘잉하여 칩 레벨로 분리하는 단계를 더 포함할 수 있다.Although not shown in the drawings, the wafer level package manufactured by the above-described process may further include the step of sawing along the boundary between the semiconductor chips and separating the chip level.

한편, 도 3a 내지 도 3c는 본 발명의 다른 실시예들에 따른 웨이퍼 레벨 패키지를 나타낸 각각의 단면도이다. 이때, 실시예와 동일한 구성 요소에 대해서는 동일한 도면 번호를 부여하도록 한다.3A to 3C are cross-sectional views illustrating wafer level packages according to other embodiments of the present invention. In this case, the same reference numerals are assigned to the same constituents as the embodiment.

도 3a를 참조하면, 볼랜드를 갖는 재배선을 형성하는 단계 후, 상기 볼랜드(142)를 갖는 재배선(140)을 포함한 재형상 웨이퍼(200) 상에 볼랜드(142)를 노출시키는 개구(160)를 갖는 마스크패턴(165)을 더 형성할 수 있다. 마스크패턴(165)은 개구(160)를 제외한 재형상 웨이퍼(200)의 상부 전면을 가리도록 형성할 수 있다.Referring to FIG. 3A, after forming the redistribution with the borland, the opening 160 exposing the borland 142 on the reshaped wafer 200 including the redistribution 140 with the borland 142. The mask pattern 165 may be further formed. The mask pattern 165 may be formed to cover the upper front surface of the reshaped wafer 200 except for the opening 160.

한편, 도 3b를 참조하면, 마스크패턴(165)을 형성하는 단계 후, 상기 마스크패턴(165)이 형성된 재형상 웨이퍼(200)의 볼랜드(142) 상에 외부접속단자(170)를 더 부착할 수 있다. 외부접속단자(170)는 일 예로 솔더볼을 포함할 수 있다.Meanwhile, referring to FIG. 3B, after the mask pattern 165 is formed, an external connection terminal 170 may be further attached onto the ball land 142 of the reshaped wafer 200 on which the mask pattern 165 is formed. Can be. The external connection terminal 170 may include solder balls as an example.

또한, 연성 필름을 제거하는 단계와 볼랜드를 갖는 재배선을 형성하는 단계 사이에, 상기 재형상 웨이퍼(200)의 하면을 밀봉하는 추가 몰드부(152)를 더 형성할 수 있다.In addition, an additional mold part 152 may be further formed between the step of removing the flexible film and forming the redistribution line having the ball land, to seal the bottom surface of the reshaped wafer 200.

추가 몰드부(152)는 재형상 웨이퍼(200)의 하면 전부를 가리도록 형성할 수 있다. 이와 다르게, 추가 몰드부(152)는 재형상 웨이퍼(200)의 일부, 보다 구체적으로는 각 반도체 칩(114)을 가리도록 형성할 수 있다. 추가 몰드부(152)는 몰드부(150)와 동일한 물질이 이용될 수 있다.The additional mold part 152 may be formed to cover the entire lower surface of the reshaped wafer 200. Alternatively, the additional mold part 152 may be formed to cover a portion of the reshaped wafer 200, more specifically, each semiconductor chip 114. The additional mold part 152 may be made of the same material as the mold part 150.

이와 다르게, 도 3c를 참조하면, 볼랜드를 갖는 재배선을 형성하는 단계 후, 볼랜드(142) 상에 외부접속단자(170)를 바로 부착할 수도 있다. 이때, 마스크패턴(도 3a의 165)은 형성하지 않아도 무방하다.Alternatively, referring to FIG. 3C, after the step of forming the redistribution having the ball lands, the external connection terminal 170 may be directly attached to the ball lands 142. In this case, the mask pattern 165 of FIG. 3A may not be formed.

도 4는 본 발명의 또 다른 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다. 이때, 실시예와 동일한 구성 요소에 대해서는 도면 번호에 100을 더하여 나타내도록 한다.4 is a cross-sectional view illustrating a wafer level package according to another embodiment of the present invention. In this case, the same components as in the embodiment will be represented by adding 100 to the drawing number.

도 4를 참조하면, 각각 관통전극(280)이 구비된 웨이퍼 또는 반도체 칩(214)을 관통전극(280) 및 충진제(도시안함)를 매개로 적어도 둘 이상을 스택하고, 스택된 웨이퍼 또는 반도체 칩(214) 상에 도 1a 내지 도 1e와 동일한 공정을 수행하여 스택형의 웨이퍼 레벨 패키지를 제작할 수 있다.Referring to FIG. 4, at least two or more stacks of wafers or semiconductor chips 214 having through electrodes 280 through the through electrodes 280 and a filler (not shown), respectively, are stacked wafers or semiconductor chips. A stack-type wafer level package may be manufactured by performing the same process on FIGS. 1A to 1E on 214.

이때, 웨이퍼와 웨이퍼, 웨이퍼와 반도체 칩, 반도체 칩과 반도체 칩을 스택하는 방식들 중 어느 한 방식이 적용될 수 있다. 그 밖의 구성 요소는 실시예에 따른 웨이퍼 레벨 패키지의 구성과 동일한바, 중복 설명은 생략하도록 한다.In this case, any one of a method of stacking a wafer and a wafer, a wafer and a semiconductor chip, and a semiconductor chip and a semiconductor chip may be applied. The other components are the same as the configuration of the wafer level package according to the embodiment, and redundant description thereof will be omitted.

따라서, 본 발명에서는 다수의 반도체 칩을 연성 필름에 부착한 상태에서 패키징 공정이 수행되므로 공정 단순화를 도모할 수 있고, 이를 통해 생산 수율을 향상시킬 수 있다. 또한, 반도체 칩의 외측에 외부접속단자를 부착시킬 수 있는 팬-아웃 타입의 웨이퍼 레벨 패키지를 제작할 수 있다.Therefore, in the present invention, since the packaging process is performed in a state in which a plurality of semiconductor chips are attached to the flexible film, the process can be simplified, and thus the production yield can be improved. In addition, a fan-out wafer level package capable of attaching external connection terminals to the outside of the semiconductor chip can be manufactured.

이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiment of the present invention has been shown and described with respect to specific embodiments, the present invention is not limited thereto, and the claims are not limited to the scope of the present invention without departing from the spirit and field of the present invention. It will be readily apparent to those skilled in the art that the invention may be variously modified and modified.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.1A through 1E are cross-sectional views sequentially illustrating a method of manufacturing a wafer level package according to an embodiment of the present invention, according to a process sequence.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 평면도.2A to 2E are process plan views sequentially showing a method of manufacturing a wafer level package according to an embodiment of the present invention according to a process sequence.

도 3a 내지 도 3c는 본 발명의 다른 실시예들에 따른 웨이퍼 레벨 패키지를 나타낸 단면도.3A-3C are cross-sectional views of a wafer level package in accordance with other embodiments of the present invention.

도 4는 본 발명의 또 다른 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도.4 is a cross-sectional view showing a wafer level package according to another embodiment of the present invention.

Claims (10)

본딩패드를 구비한 다수의 반도체 칩을 갖는 웨이퍼의 하면에 연성 필름을 부착하는 단계;Attaching a flexible film to a bottom surface of a wafer having a plurality of semiconductor chips with bonding pads; 상기 연성 필름을 포함한 웨이퍼 상면의 상기 각 본딩패드 상에 접속부재를 형성하는 단계;Forming a connection member on each of the bonding pads on the upper surface of the wafer including the flexible film; 상기 연성 필름에 부착된 상기 웨이퍼를 쏘잉하여 상기 다수의 반도체 칩 상호 간을 제1 간격으로 분리시키는 단계;Sawing the wafer attached to the flexible film to separate the plurality of semiconductor chips from each other at a first interval; 상기 연성 필름을 연신시켜 상기 제1 간격으로 분리된 다수의 반도체 칩 상호 간을 상기 제1 간격보다 넓은 제2 간격으로 확장시키는 단계;Stretching the flexible film to expand a plurality of semiconductor chips separated at the first intervals to a second interval wider than the first intervals; 상기 제2 간격으로 확장된 다수의 반도체 칩을 포함한 연성 필름의 상면을 몰드부로 밀봉하여 재형상 웨이퍼를 형성하는 단계; 및Sealing the upper surface of the flexible film including the plurality of semiconductor chips extended at the second intervals with a mold to form a reshaped wafer; And 상기 재형상 웨이퍼 상에 상기 각 접속부재와 연결되고 볼랜드를 갖는 재배선을 형성하는 단계;Forming redistribution lines connected to the connection members and having ball lands on the reshaped wafers; 를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.Method of manufacturing a wafer level package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 재배선은 상기 볼랜드가 상기 각 반도체 칩의 외측에 형성된 상기 몰드부에도 배치되도록 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.The redistribution method is a method of manufacturing a wafer level package, characterized in that the borland is formed so as to be arranged in the mold portion formed on the outside of each semiconductor chip. 제 1 항에 있어서,The method of claim 1, 상기 몰드부는 상기 접속부재의 상면을 노출시키는 높이를 갖도록 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.And the mold part is formed to have a height that exposes an upper surface of the connection member. 제 1 항에 있어서,The method of claim 1, 상기 접속부재는 스터드 범프, 솔더 범프 및 도전패턴 중 어느 하나로 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.The connecting member is a manufacturing method of the wafer level package, characterized in that formed by any one of stud bump, solder bump and conductive pattern. 제 1 항에 있어서,The method of claim 1, 상기 연성 필름을 부착하는 단계 이전에,Prior to attaching the flexible film, 상기 웨이퍼의 하면을 백그라인딩하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.And backgrinding the bottom surface of the wafer. 제 1 항에 있어서,The method of claim 1, 상기 재형상 웨이퍼를 형성하는 단계 후,After the step of forming the reshaped wafer, 상기 재형상 웨이퍼로부터 상기 연성 필름을 제거하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.Removing the flexible film from the reshaped wafer. 제 6 항에 있어서,The method of claim 6, 상기 연성 필름을 제거하는 단계와 상기 볼랜드를 갖는 재배선을 형성하는 단계 사이에,Between removing the flexible film and forming a redistribution with the borland, 상기 재형상 웨이퍼의 하면을 밀봉하는 추가 몰드부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.And forming an additional mold portion for sealing the bottom surface of the reshaped wafer. 제 1 항에 있어서,The method of claim 1, 상기 볼랜드를 갖는 재배선을 형성하는 단계 후,After forming the redistribution with the borland, 상기 볼랜드 상에 외부접속단자를 부착하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.And attaching an external connection terminal on the ball land. 제 1 항에 있어서,The method of claim 1, 상기 볼랜드를 갖는 재배선을 형성하는 단계 후,After forming the redistribution with the borland, 상기 재배선을 포함한 재형상 웨이퍼 상에 상기 재배선의 볼랜드를 노출시키는 형태로 마스크패턴을 형성하는 단계; 및Forming a mask pattern on the reshaped wafer including the redistribution to expose the borland of the redistribution; And 상기 노출된 볼랜드 상에 외부접속단자를 부착하는 단계;Attaching an external connection terminal on the exposed ball land; 를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.Method of manufacturing a wafer-level package further comprising. 제 1 항에 있어서,The method of claim 1, 상기 볼랜드를 갖는 재배선을 형성하는 단계 후,After forming the redistribution with the borland, 상기 재형상 웨이퍼를 칩 레벨로 분리하는 단계;Separating the reshaped wafer to chip level; 를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.Method of manufacturing a wafer-level package further comprising.
KR1020090135437A 2009-12-31 2009-12-31 Method for manufacturing wafer level package KR20110078588A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135437A KR20110078588A (en) 2009-12-31 2009-12-31 Method for manufacturing wafer level package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135437A KR20110078588A (en) 2009-12-31 2009-12-31 Method for manufacturing wafer level package

Publications (1)

Publication Number Publication Date
KR20110078588A true KR20110078588A (en) 2011-07-07

Family

ID=44918043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135437A KR20110078588A (en) 2009-12-31 2009-12-31 Method for manufacturing wafer level package

Country Status (1)

Country Link
KR (1) KR20110078588A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560055A (en) * 2017-09-27 2019-04-02 日月光半导体制造股份有限公司 Semiconductor encapsulation device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560055A (en) * 2017-09-27 2019-04-02 日月光半导体制造股份有限公司 Semiconductor encapsulation device and its manufacturing method
CN109560055B (en) * 2017-09-27 2022-06-03 日月光半导体制造股份有限公司 Semiconductor package device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7888172B2 (en) Chip stacked structure and the forming method
US10163701B2 (en) Multi-stack package-on-package structures
US20190164942A1 (en) Semiconductor package and method of fabricating the same
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20060220262A1 (en) Stacked die package
JP2013110151A (en) Semiconductor chip and semiconductor device
KR100886706B1 (en) Stack package and manufacturing method of the same
CN105575825A (en) Chip packaging method and packaging assembly
CN108346623B (en) Chip packaging method
CN107301956B (en) Chip Packaging Process
KR20190099731A (en) Method of fabricating semiconductor package including reinforcement top die
TW201714273A (en) Method of manufacturing a package-on-package type semiconductor package
TW201411782A (en) Method of manufacturing semiconductor package, semiconductor package and its interposers
TWI719205B (en) Chip package process
US11227848B2 (en) Chip package array, and chip package
US8101470B2 (en) Foil based semiconductor package
US20140077387A1 (en) Semiconductor package and fabrication method thereof
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
KR100871379B1 (en) Method of manufacturing semiconductor package
KR20110078588A (en) Method for manufacturing wafer level package
US20160141217A1 (en) Electronic package and fabrication method thereof
US20150004752A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
CN113345847B (en) Chip packaging structure and manufacturing method thereof
KR101096454B1 (en) Semiconductor package and method of manufacturing thereof
TWI627694B (en) Panel assembly of molded interconnect substrates (mis) and the method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid