KR20110078435A - Organic light emitting display device and driving method thereof - Google Patents

Organic light emitting display device and driving method thereof Download PDF

Info

Publication number
KR20110078435A
KR20110078435A KR1020090135248A KR20090135248A KR20110078435A KR 20110078435 A KR20110078435 A KR 20110078435A KR 1020090135248 A KR1020090135248 A KR 1020090135248A KR 20090135248 A KR20090135248 A KR 20090135248A KR 20110078435 A KR20110078435 A KR 20110078435A
Authority
KR
South Korea
Prior art keywords
capacitor
signal
transistor
voltage
supplied
Prior art date
Application number
KR1020090135248A
Other languages
Korean (ko)
Inventor
김학수
홍영준
강창헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090135248A priority Critical patent/KR20110078435A/en
Publication of KR20110078435A publication Critical patent/KR20110078435A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

PURPOSE: An organic electroluminescent display device and a driving method thereof are provided to prevent the reduction of a driving current due to a threshold voltage shift. CONSTITUTION: A sensor circuit unit(SNP) includes a first capacitor(Cst1) which stores a reference voltage in response to a sensing signal and a second capacitor(Cst2) which applies higher voltage than a threshold voltage of a driving transistor. A first switching transistor(S1) stores data signal in the first capacitor and a third capacitor in response to a scan signal as a data voltage. A second switching transistor(S2) controls high potential voltage supply time to the driving transistor in response to a light emitting signal.

Description

유기전계발광표시장치와 이의 구동방법{Organic Light Emitting Display Device and Driving Method thereof}Organic Light Emitting Display Device and Driving Method

본 발명은 유기전계발광표시장치와 이의 구동방법에 관한 것이다.The present invention relates to an organic light emitting display device and a driving method thereof.

유기전계발광표시장치에 사용되는 유기전계발광소자는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다. 유기전계발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광하는 소자이다.The organic light emitting display device used in the organic light emitting display device is a self-light emitting device having a light emitting layer formed between two electrodes. In the organic light emitting display device, electrons and holes are injected into the light emitting layer from an electron injection electrode and a hole injection electrode, respectively, and an exciton in which the injected electrons and holes combine is excited. The device emits light when it falls from the ground state to the ground state.

유기전계발광소자를 이용한 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 및 양면발광(Dual-Emission) 등이 있고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어진다.An organic light emitting display device using an organic light emitting display device includes a top emission type, a bottom emission type, and a dual emission type according to a direction in which light is emitted. According to this, it is divided into passive matrix type and active matrix type.

유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.When the scan signal, the data signal, and the power are supplied to the plurality of subpixels arranged in a matrix form, the organic light emitting display device may display an image by emitting light of the selected subpixel.

유기전계발광표시장치는 트랜지스터의 문턱전압이 시프트하기 때문에 시간에 따라 구동전류가 낮아져 소자의 수명이 감소하는 문제가 있어 이의 개선이 요구된다.Since the threshold voltage of the transistor shifts, the organic light emitting display device has a problem in that the driving current decreases with time and the life of the device is reduced.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 문턱전압 시프트에 따른 구동전류 감소를 방지하고 소자의 장수명을 도모함과 동시에 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 것이다. 또한, 본 발명은 적어도 2회에 걸쳐 이전 데이터전압을 클리어하고 문턱전압을 정확히 센싱하도록 구성하여 문턱전압 보상회로 설계시 수반되는 개구면적 저하를 방지할 수 있는 유기전계발광표시장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention for solving the above problems of the background art is to provide an organic light emitting display device which can prevent the reduction of the driving current caused by the threshold voltage shift, improve the longevity of the device and improve the display quality. In addition, the present invention is to provide an organic light emitting display device that can be configured to clear the previous data voltage and to accurately sense the threshold voltage at least two times to prevent the opening area degradation accompanying the threshold voltage compensation circuit design.

상술한 과제 해결 수단으로 본 발명은, 적어도 2회로 구분되어 공급된 센싱신호에 응답하여 기준전압을 제1커패시터에 저장하고 구동 트랜지스터의 문턱전압보다 높은 전압이 인가되도록 하는 제2커패시터를 포함하는 센서회로부; 스캔신호에 응답하여 데이터신호를 제1커패시터와 제3커패시터에 데이터전압으로 저장하는 제1스위칭 트랜지스터; 및 발광신호에 응답하여 상기 구동 트랜지스터에 고 전위전압이 공급되는 시간을 조절하는 제2스위칭 트랜지스터를 포함하는 유기전계발광표시장치를 제공한다.According to the aforementioned problem solving means, the present invention provides a sensor including a second capacitor configured to store a reference voltage in a first capacitor and apply a voltage higher than a threshold voltage of a driving transistor in response to a sensing signal supplied in at least two circuits. Circuit section; A first switching transistor configured to store the data signal as a data voltage in the first capacitor and the third capacitor in response to the scan signal; And a second switching transistor configured to adjust a time period during which a high potential voltage is supplied to the driving transistor in response to a light emitting signal.

센싱신호 중 첫 번째 공급되는 제1센싱신호는 이전 데이터전압을 클리어 시키기는 신호이고, 두 번째 공급되는 제2센싱신호는 구동 트랜지스터의 문턱전압을 센싱하는 신호일 수 있다.The first sensing signal supplied among the sensing signals may be a signal for clearing the previous data voltage, and the second sensing signal supplied second may be a signal for sensing the threshold voltage of the driving transistor.

센서회로부는, 센싱신호에 응답하여 기준전압을 제1커패시터에 저장하는 제1트랜지스터와, 센싱신호에 동일하게 응답하여 구동 트랜지스터의 문턱전압을 제2커패시터에 저장하는 제2트랜지스터를 포함할 수 있다.The sensor circuit unit may include a first transistor that stores a reference voltage in the first capacitor in response to the sensing signal, and a second transistor that stores the threshold voltage of the driving transistor in the second capacitor in response to the sensing signal. .

센싱신호가 공급되는 시간은, 스캔신호가 공급되는 시간보다 앞설 수 있다.The time at which the sensing signal is supplied may be earlier than the time at which the scan signal is supplied.

제1트랜지스터는 센싱신호가 공급되는 센서배선에 게이트 전극이 연결되고 기준전압이 공급되는 기준전압배선에 제1전극이 연결되며 제1노드에 제2전극이 연결되고, 제2트랜지스터는 센서배선에 게이트 전극이 연결되고 제2노드에 제1전극이 연결되며 제3노드에 제2전극이 연결되고, 제1스위칭 트랜지스터는 스캔신호가 공급되는 스캔배선에 게이트 전극이 연결되고 데이터신호가 공급되는 데이터배선에 제1전극이 연결되며 제1노드에 제2전극이 연결되고, 제2스위칭 트랜지스터는 발광신호가 공급되는 신호배선에 게이트 전극이 연결되고 고 전위전압이 공급되는 고 전위전원배선에 제1전극이 연결되며 제3노드에 제2전극이 연결되고, 제1커패시터는 제1노드에 일단이 연결되고 기준전압배선에 타단이 연결되며, 제2커패시터는 제2트랜지스터의 게이트 전극에 일단이 연결되고 제3노드에 타단이 연결되며, 제3커패시터는 제1노드에 일단이 연결되고 제2노드에 타단이 연결될 수 있다.In the first transistor, a gate electrode is connected to a sensor wiring to which a sensing signal is supplied, a first electrode is connected to a reference voltage wiring to which a reference voltage is supplied, a second electrode is connected to a first node, and a second transistor is connected to a sensor wiring. Data in which the gate electrode is connected, the first electrode is connected to the second node, the second electrode is connected to the third node, and the first switching transistor is connected to the scan wiring to which the scan signal is supplied, the gate electrode is connected, and the data signal is supplied. The first electrode is connected to the wiring, the second electrode is connected to the first node, and the second switching transistor is connected to the signal wiring to which the light emitting signal is supplied, and the first electrode to the high potential power wiring to which the high potential voltage is supplied. The electrode is connected, the second electrode is connected to the third node, one end of the first capacitor is connected to the first node and the other end is connected to the reference voltage wiring, and the second capacitor is connected to the gay of the second transistor. One end is connected to the electrode and is connected to the other end to the third node, a third capacitor may be end connected to a first node coupled to the other end to the second node.

구동 트랜지스터는 제2노드에 게이트 전극이 연결되고 제3노드에 제1전극이 연결되며 유기 발광다이오드의 애노드 전극에 제2전극이 연결되고, 유기 발광다이오드는 저 전위전압이 공급되는 저 전위전원배선에 캐소드 전극이 연결될 수 있다.The driving transistor has a low potential power supply wiring in which a gate electrode is connected to a second node, a first electrode is connected to a third node, a second electrode is connected to an anode electrode of an organic light emitting diode, and the organic light emitting diode is supplied with a low potential voltage. The cathode electrode can be connected to the.

제2스위칭 트랜지스터의 턴 오프 시간과 턴 온 시간의 비율은, 1 프레임 구간 내에서 1/9 ~ 9/1일 수 있다.The ratio of the turn off time and the turn on time of the second switching transistor may be 1/9 to 9/1 in one frame period.

제2커패시터의 용량은 제2트랜지스터의 게이트 전극과 제2노드 사이에 형성되는 기생 커패시터의 용량 대비 2 ~ 5배의 용량을 가질 수 있다.The capacitance of the second capacitor may have a capacity of 2 to 5 times that of the parasitic capacitor formed between the gate electrode and the second node of the second transistor.

제2커패시터의 용량은, 0.4pF ~ 2.5pF일 수 있다.The capacity of the second capacitor may be 0.4pF to 2.5pF.

또한 다른 측면에서 본 발명은, 적어도 2회로 구분되어 공급된 센싱신호에 응답하는 제1트랜지스터를 이용하여 기준전압을 제1커패시터에 저장하고 센싱신호에 동일하게 응답하는 제2트랜지스터를 이용하여 제2커패시터에 구동 트랜지스터의 문턱전압보다 높은 전압을 인가하고 구동 트랜지스터의 문턱전압 센싱을 위한 낮은 기준전압을 제1커패시터와 제3커패시터에 저장하는 센싱단계; 스캔신호에 응답하는 제1스위칭 트랜지스터를 이용하여 데이터신호를 제1커패시터와 제3커패시터에 데이터전압으로 저장하는 데이터전압 저장단계; 및 발광신호에 응답하는 제2스위칭 트랜지스터를 이용하여 구동 트랜지스터에 고 전위전압이 공급되는 시간을 제어하는 발광단계를 포함하는 유기전계발광표시장치의 구동방법을 제공한다.In another aspect, the present invention, by using a first transistor that is divided into at least two times in response to the sensing signal supplied to the second capacitor using a second transistor that stores the reference voltage in the first capacitor and responds to the sensing signal equally A sensing step of applying a voltage higher than a threshold voltage of the driving transistor to the capacitor and storing a low reference voltage for sensing the threshold voltage of the driving transistor in the first capacitor and the third capacitor; A data voltage storing step of storing the data signal as a data voltage in the first capacitor and the third capacitor by using the first switching transistor in response to the scan signal; And a light emitting step of controlling a time when a high potential voltage is supplied to the driving transistor by using the second switching transistor in response to the light emitting signal.

제2스위칭 트랜지스터의 턴 오프 시간과 턴 온 시간의 비율은, 1 프레임 구간 내에서 1/9 ~ 9/1일 수 있다.The ratio of the turn off time and the turn on time of the second switching transistor may be 1/9 to 9/1 in one frame period.

본 발명은, 문턱전압 시프트에 따른 구동전류 감소를 방지하고 소자의 장수명을 도모함과 동시에 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 효과가 있다. 또한, 본 발명은 적어도 2회에 걸쳐 이전 데이터전압을 클리어하고 문턱전압을 정확히 센싱하도록 구성하여 문턱전압 보상회로 설계시 수반되는 개구면적 저하를 방지할 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.The present invention has the effect of providing an organic light emitting display device which can prevent the reduction of the driving current due to the shift of the threshold voltage, achieve the long life of the device and improve the display quality. In addition, the present invention has the effect of providing an organic light emitting display device that can be configured to clear the previous data voltage and to accurately sense the threshold voltage at least two times to prevent the opening area degradation accompanying the threshold voltage compensation circuit design have.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the specific content for the practice of the present invention will be described.

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 구성도이다.1 is a schematic block diagram of an organic light emitting display device according to an embodiment of the present invention, and FIG. 2 is a schematic configuration diagram of a subpixel.

도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 유기전계발광표시장치는 데이터구동부(DDRV), 스캔구동부(SDRV), 전원공급부(PWR) 및 표시패널(PNL)을 포함한다.As illustrated in FIG. 1, an organic light emitting display device according to an exemplary embodiment of the present invention includes a data driving unit DRV, a scan driving unit SDRV, a power supply unit PWR, and a display panel PNL.

데이터구동부(DDRV)는 외부 예컨대, 타이밍구동부로부터 공급된 데이터 타이밍 제어신호에 응답하여 타이밍구동부로부터 공급되는 디지털 형태의 데이터신호를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 데이터신호를 감마 기준전압으로 변환하여 아날로그 형태의 데이터신호로 변환한다. 데이터구동부(DDRV)는 데이터배선(DATA)을 통해 변환된 데이터신호를 표시패널(PNL)에 포함된 서브 픽셀(SP)에 공급한다.The data driver DDRV samples, latches, and converts a digital data signal supplied from the timing driver in response to a data timing control signal supplied from an external driver, for example, and converts the data into data of a parallel data system. The data driving unit DVV converts a digital data signal into a gamma reference voltage and converts the data signal into an analog data signal. The data driver DDRV supplies the data signal converted through the data line DATA to the subpixel SP included in the display panel PNL.

스캔구동부(SDRV)는 외부 예컨대, 타이밍구동부로부터 공급된 게이트 타이밍 제어신호에 응답하여 표시패널(PNL)에 포함된 서브 픽셀(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 스캔신호 를 순차적으로 생성한다. 스캔구동부(SDRV)는 스캔배선(SCAN)을 통해 생성된 스캔신호를 표시패널(PNL)에 포함된 서브 픽셀(SP)에 공급한다. 또한, 스캔구동부(SDRV)는 센서배선(SENSE) 및 신호배선(EM)을 통해 센싱신호 및 발광신호를 표시패널(PNL)에 포함된 서브 픽셀(SP)에 공급할 수 있다. 여기서, 센싱신호 및 발광신호는 스캔구동부(SDRV)와 별도로 형성된 제어구동부 등에 의해 생성될 수 있다. 이 경우, 센싱신호 및 발광신호는 제어구동부에 연결된 센서배선(SENSE) 및 신호배선(EM)을 통해 표시패널(PNL)에 포함된 서브 픽셀(SP)에 공급된다.The scan driver SDRV adjusts the level of the signal to the swing width of the gate driving voltage at which the transistors of the sub-pixel SP included in the display panel PNL can operate in response to a gate timing control signal supplied from an external device, for example, the timing driver. The scan signals are generated sequentially while shifting. The scan driver SDRV supplies the scan signal generated through the scan wiring SCAN to the subpixel SP included in the display panel PNL. In addition, the scan driver SDRV may supply the sensing signal and the light emission signal to the subpixel SP included in the display panel PNL through the sensor wiring SENSE and the signal wiring EM. The sensing signal and the emission signal may be generated by a control driver formed separately from the scan driver SDRV. In this case, the sensing signal and the light emission signal are supplied to the sub-pixel SP included in the display panel PNL through the sensor wiring SENSE and the signal wiring EM connected to the control driver.

전원공급부(PWR)는 외부로부터 공급된 전원전압을 기초로 고 전위전압, 저 전위전압, 기준전압 등을 생성하고 이를 고 전위전원배선(VDD), 저 전위전원배선(VSS), 기준전압배선(REF) 등을 통해 서브 픽셀들(SP)에 공급한다. 여기서, 기준전압배선(REF)을 통해 공급되는 기준전압은 고 전위전압과 저 전위전압 사이의 레벨 또는 이보다 낮은 레벨을 갖는 전압일 수 있다. 전원공급부(PWR)는 서브 픽셀(SP)뿐만 아니라 데이터구동부(DDRV)나 스캔구동부(SDRV)에도 전원을 공급할 수 있다.The power supply unit PWR generates a high potential voltage, a low potential voltage, a reference voltage, and the like based on the power voltage supplied from the outside, and then generates the high potential power wiring (VDD), the low potential power wiring (VSS), and the reference voltage wiring ( REF) and the like to the subpixels SP. Here, the reference voltage supplied through the reference voltage wiring REF may be a voltage having a level between the high potential voltage and the low potential voltage or a level lower than this. The power supply unit PWR may supply power not only to the subpixel SP but also to the data driver DDRV or the scan driver SDRV.

표시패널(PNL)은 매트릭스형태로 배치된 서브 픽셀(SP)을 포함한다. 표시패널(PNL)에 포함된 서브 픽셀(SP)은 도 2와 같이 센서회로부(SNP)를 포함한다. 센서회로부(SNP)는 적어도 2회로 구분되어 공급된 센싱신호에 응답하여 기준전압배선(REF)을 통해 공급된 기준전압을 제1커패시터(Cst1) 및 제3커패시터(Cst3)에 저장하고 구동 트랜지스터(DR)의 문턱전압 센싱을 위해 적어도 구동 트랜지스터(DR)의 문턱전압보다 높은 기준전압을 제2커패시터(Cst2)에 저장한다. 이를 위해 센서 회로부(SNP)는 센싱신호에 응답하여 기준전압을 제1커패시터(Cst1)에 저장하는 제1트랜지스터(T1)와, 센싱신호에 동일하게 응답하여 구동 트랜지스터(DR)의 문턱전압보다 높은 전압을 제2커패시터(Cst2)에 저장하는 제2트랜지스터(T2)를 포함한다. 또한 서브 픽셀(SP)은 도 2와 같이 제1스위칭 트랜지스터(S1), 제2스위칭 트랜지스터(S2), 제3커패시터(Cst3), 구동 트랜지스터(DR) 및 유기 발광다이오드(D)를 포함한다. 제1스위칭 트랜지스터(S1)는 스캔배선(SCAN)을 통해 공급된 스캔신호에 응답하여 데이터배선(DATA)을 통해 공급된 데이터신호를 제1커패시터(Cst1)와 제3커패시터(Cst3)에 데이터전압으로 저장한다. 제2스위칭 트랜지스터(S2)는 구동 트랜지스터(DR)로부터 생성된 구동전류에 의해 유기 발광다이오드(D)가 발광하도록 신호배선(EM)을 통해 공급된 발광신호에 응답하여 고 전위전압을 공급한다.The display panel PNL includes subpixels SP arranged in a matrix. The subpixel SP included in the display panel PNL includes a sensor circuit SNP as shown in FIG. 2. The sensor circuit SNP stores the reference voltage supplied through the reference voltage line REF in the first capacitor Cst1 and the third capacitor Cst3 in response to the sensing signal divided into at least two circuits, and drives the driving transistor ( A reference voltage higher than the threshold voltage of the driving transistor DR is stored in the second capacitor Cst2 for sensing the threshold voltage of the DR. To this end, the sensor circuit SNP may have a first transistor T1 that stores the reference voltage in the first capacitor Cst1 in response to the sensing signal and a threshold voltage higher than the threshold voltage of the driving transistor DR in response to the sensing signal. The second transistor T2 stores the voltage in the second capacitor Cst2. In addition, the subpixel SP includes the first switching transistor S1, the second switching transistor S2, the third capacitor Cst3, the driving transistor DR, and the organic light emitting diode D as shown in FIG. 2. The first switching transistor S1 transmits the data signal supplied through the data line DATA to the first capacitor Cst1 and the third capacitor Cst3 in response to the scan signal supplied through the scan line SCAN. Save as. The second switching transistor S2 supplies a high potential voltage in response to the light emission signal supplied through the signal line EM so that the organic light emitting diode D emits light by the driving current generated from the driving transistor DR.

이하, 본 발명의 일 실시예에 따른 서브 픽셀의 구성에 대해 더욱 자세히 설명한다.Hereinafter, the configuration of a subpixel according to an embodiment of the present invention will be described in more detail.

도 3은 본 발명의 일 실시예에 따른 서브 픽셀의 상세 회로 구성도이다.3 is a detailed circuit diagram illustrating a subpixel according to an exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 서브 픽셀은 센서회로부(SNP), 제1스위칭 트랜지스터(S1), 제2스위칭 트랜지스터(S2), 제3커패시터(Cst3), 구동 트랜지스터(DR) 및 유기 발광다이오드(D)를 포함한다.As shown in FIG. 3, a subpixel according to an embodiment of the present invention includes a sensor circuit unit SNP, a first switching transistor S1, a second switching transistor S2, a third capacitor Cst3, and a driving transistor. (DR) and organic light emitting diode (D).

센서회로부(SNP)는 제1트랜지스터(T1), 제2트랜지스터(T2), 제1커패시터(Cst1) 및 제2커패시터(Cst2)를 포함한다. 센서회로부(SNP)에 포함된 소자들은 다음과 같이 연결된다. 제1트랜지스터(T1)는 센싱신호(Sense)가 공급되는 센서배 선(SENSE)에 게이트 전극이 연결되고 기준전압(Ref)이 공급되는 기준전압배선(REF)에 제1전극이 연결되며 제1노드(n1)에 제2전극이 연결된다. 제2트랜지스터(T2)는 센서배선(SENSE)에 게이트 전극이 연결되고 제2노드(n2)에 제1전극이 연결되며 제3노드(n3)에 제2전극이 연결된다. 제1커패시터(Cst1)는 제1노드(n1)에 일단이 연결되고 기준전압배선(REF)에 타단이 연결된다. 제2커패시터(Cst2)는 제2트랜지스터(T2)의 게이트 전극에 일단이 연결되고 제3노드(n3)에 타단이 연결된다.The sensor circuit SNP includes a first transistor T1, a second transistor T2, a first capacitor Cst1, and a second capacitor Cst2. Elements included in the sensor circuit unit SNP are connected as follows. In the first transistor T1, a gate electrode is connected to the sensor wiring SENSE to which the sensing signal Sense is supplied, and a first electrode is connected to the reference voltage wiring REF to which the reference voltage Ref is supplied. The second electrode is connected to the node n1. In the second transistor T2, a gate electrode is connected to the sensor wiring SENSE, a first electrode is connected to the second node n2, and a second electrode is connected to the third node n3. One end of the first capacitor Cst1 is connected to the first node n1 and the other end thereof is connected to the reference voltage wiring REF. One end of the second capacitor Cst2 is connected to the gate electrode of the second transistor T2, and the other end thereof is connected to the third node n3.

제1스위칭 트랜지스터(S1), 제2스위칭 트랜지스터(S2), 제3커패시터(Cst3), 구동 트랜지스터(DR) 및 유기 발광다이오드(D)는 다음과 같이 연결된다. 제1스위칭 트랜지스터(S1)는 스캔신호(Scan)가 공급되는 스캔배선(SCAN)에 게이트 전극이 연결되고 데이터신호(Data)가 공급되는 데이터배선(DATA)에 제1전극이 연결되며 제1노드(n1)에 제2전극이 연결된다. 제2스위칭 트랜지스터(S2)는 발광신호(Em)가 공급되는 신호배선(EM)에 게이트 전극이 연결되고 고 전위전압(Vdd)이 공급되는 고 전위전원배선(VDD)에 제1전극이 연결되며 제3노드(n3)에 제2전극이 연결된다. 제3커패시터(Cst3)는 제1노드(n1)에 일단이 연결되고 제2노드(n2)에 타단이 연결된다. 구동 트랜지스터(DR)는 제2노드(n2)에 게이트 전극이 연결되고 제3노드(n3)에 제1전극이 연결되며 유기 발광다이오드(D)의 애노드 전극에 제2전극이 연결된다. 유기 발광다이오드(D)는 구동 트랜지스터(DR)의 제2전극에 애노드 전극이 연결되고 저 전위전압(Vss)이 공급되는 저 전위전원배선(VSS)에 캐소드 전극이 연결된다.The first switching transistor S1, the second switching transistor S2, the third capacitor Cst3, the driving transistor DR, and the organic light emitting diode D are connected as follows. In the first switching transistor S1, a gate electrode is connected to the scan line SCAN to which the scan signal Scan is supplied, and a first electrode is connected to the data line DATA to which the data signal Data is supplied. The second electrode is connected to (n1). In the second switching transistor S2, the gate electrode is connected to the signal line EM to which the light emission signal Em is supplied, and the first electrode is connected to the high potential power line VDD to which the high potential voltage Vdd is supplied. The second electrode is connected to the third node n3. One end of the third capacitor Cst3 is connected to the first node n1 and the other end thereof is connected to the second node n2. In the driving transistor DR, a gate electrode is connected to the second node n2, a first electrode is connected to the third node n3, and a second electrode is connected to the anode electrode of the organic light emitting diode D. In the organic light emitting diode D, an anode electrode is connected to the second electrode of the driving transistor DR, and a cathode electrode is connected to the low potential power wiring VSS to which the low potential voltage Vss is supplied.

본 발명의 일 실시예에 따른 서브 픽셀(SP)에 포함된 소자들은 다음과 같은 역할을 한다. 제1트랜지스터(T1)는 커패시터들(Cst1, Cst3)에 초기 기준전압(Ref) 을 설정해주는 역할을 한다. 제2트랜지스터(T2)는 구동 트랜지스터(DR)의 문턱전압을 센싱하기 위한 스위치 역할을 한다. 제1스위칭 트랜지스터(S1)는 데이터배선(DATA)을 통해 공급된 데이터신호를 제1커패시터(Cst1)와 제3커패시터(Cst3)에 전달하는 역할을 한다. 제2스위칭 트랜지스터(S2)는 유기 발광다이오드(D)의 발광구간을 제어하는 역할을 한다. 구동 트랜지스터(DR)는 제3커패시터(Cst3)에 저장된 데이터전압에 대응하여 구동전류를 발생시키고 이를 이용하여 유기 발광다이오드(D)를 발광시키는 역할을 한다. 제1커패시터(Cst1)는 데이터신호(Data)를 데이터전압으로 저장하고 제3커패시터(Cst3)에 기준전압(Ref)을 형성해주는 역할을 한다. 제2커패시터(Cst2)는 구동 트랜지스터(DR)의 문턱전압 센싱을 위하여 구동 트랜지스터(DR)의 드레인 전극이 일정 전압 이상으로 형성되도록 제2트랜지스터(T2)의 커플링(Coupling) 커패시터 역할을 한다. 즉, 제2커패시터(Cst2)는 구동 트랜지스터(DR)의 문턱전압이 불안정하게 센싱되는 문제를 방지하는 역할을 한다. 제3커패시터(Cst3)는 구동 트랜지스터(DR)의 문턱전압을 저장하고 구동 트랜지스터(DR)의 게이트 전극에 문턱전압과 데이터전압을 합한 전압에 대응되는 구동전류를 공급하는 역할을 한다.The elements included in the subpixel SP according to the exemplary embodiment of the present invention serve as follows. The first transistor T1 serves to set the initial reference voltage Ref on the capacitors Cst1 and Cst3. The second transistor T2 serves as a switch for sensing the threshold voltage of the driving transistor DR. The first switching transistor S1 transfers a data signal supplied through the data line DATA to the first capacitor Cst1 and the third capacitor Cst3. The second switching transistor S2 controls the light emitting period of the organic light emitting diode D. The driving transistor DR generates a driving current corresponding to the data voltage stored in the third capacitor Cst3 and emits the organic light emitting diode D by using the driving current. The first capacitor Cst1 stores the data signal Data as a data voltage and forms a reference voltage Ref on the third capacitor Cst3. The second capacitor Cst2 serves as a coupling capacitor of the second transistor T2 such that the drain electrode of the driving transistor DR is formed to be above a predetermined voltage for sensing the threshold voltage of the driving transistor DR. That is, the second capacitor Cst2 serves to prevent the problem that the threshold voltage of the driving transistor DR is unstable. The third capacitor Cst3 stores the threshold voltage of the driving transistor DR and supplies a driving current corresponding to the sum of the threshold voltage and the data voltage to the gate electrode of the driving transistor DR.

한편, 본 발명의 일 실시예에서는 서브 픽셀(SP)에 포함된 트랜지스터들(S1, S2, T1, T2, DR)이 N-type으로 형성된 것을 일례로 하였지만 이는 P-type 등으로 형성될 수도 있다. 그리고 본 발명의 일 실시예에서는 서브 픽셀(SP)에 포함된 트랜지스터들(S1, S2, T1, T2, DR)의 접속관계를 설명하기 위해 제1전극 및 제2전극으로 표현하였지만, 이는 소오스 전극 및 드레인 전극을 의미하며 접속관계에 따라 드레인 전극 및 소오스 전극으로 변경될 수도 있다.Meanwhile, in the exemplary embodiment of the present invention, the transistors S1, S2, T1, T2, and DR included in the subpixel SP are formed as N-types, but they may be formed as P-types or the like. . In an embodiment of the present invention, the first electrode and the second electrode are used to describe the connection relationship between the transistors S1, S2, T1, T2, and DR included in the subpixel SP. And a drain electrode and may be changed to a drain electrode and a source electrode according to a connection relationship.

이하 본 발명의 일 실시예에 따른 서브 픽셀의 동작에 대해 더욱 자세히 설명한다.Hereinafter, the operation of the subpixel according to an embodiment of the present invention will be described in more detail.

도 4는 서브 픽셀의 구동 파형도 이다.4 is a driving waveform diagram of a subpixel.

도 3 및 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 서브 픽셀은 센싱 및 데이터전압 저장구간, 발광구간 및 비발광구간으로 동작한다. 여기서, 센싱신호(Sense_n)가 공급되는 시간은 스캔신호(Scan_n)가 공급되는 시간보다 앞선다. 그리고 센싱신호(Sense)는 1 프레임 동안 적어도 2회로 구분되어 공급된다. 따라서, 센싱신호(Sense)는 필요에 따라 2회, 3회 .. N회 등으로 공급될 수 있다.As shown in FIG. 3 and FIG. 4, the subpixel according to an embodiment of the present invention operates as a sensing and data voltage storage section, a light emitting section and a non-light emitting section. The time at which the sensing signal Sense_n is supplied is earlier than the time at which the scan signal Scan_n is supplied. The sensing signal Sense is dividedly supplied at least two times during one frame. Therefore, the sensing signal Sense may be supplied twice, three times, N times, etc. as necessary.

센싱배선(SENSE)을 통해 적어도 2회로 구분되어 센싱신호(Sense_n)가 공급(2회로 구분된 로직 하이)되면 제1트랜지스터(T1)는 이에 응답하여 턴온된다.(센싱단계) 이때, 기준전압배선(REF)을 통해 공급된 기준전압(Ref)은 제1트랜지스터(T1)에 의해 제1커패시터(Cst1)와 제3커패시터(Cst3)에 저장된다. 그리고 제2트랜지스터(T2) 또한 2회로 구분되어 공급된 센싱신호(Sense_n)에 응답하여 턴온되고 구동 트랜지스터(DR)의 게이트 전극과 드레인 전극을 다이오드 연결 상태로 전환시킨다.(센싱단계) 이때, 구동 트랜지스터(DR)의 문턱전압은 제2트랜지스터(T2)에 의해 제3커패시터(Cst3)에 저장된다. 여기서, 제1센싱신호(Sen1)는 이전 프레임 동안 서브 픽셀에 저장된 데이터전압을 클리어 시키는 역할을 하고 제2센싱신호(Sen2)는 구동 트랜지스터(DR)의 문턱전압이 정확히 센싱되도록 하는 역할을 한다. 그리고 제1센싱신호(Sen1)와 제2센싱신호(Sen2)의 폭은 같거나 다를 수 있다. 제1센싱신호(Sen1)와 제2센싱신호(Sen2)의 폭이 다른 경우, 제1센싱신호(Sen1)의 폭이 제2센싱신호(Sen2)의 폭보다 길 수 있다.When the sensing signal Sense_n is supplied (a logic high divided into two circuits) by being divided into at least two circuits through the sensing wiring SENSE, the first transistor T1 is turned on in response to the sensing voltage. The reference voltage Ref supplied through REF is stored in the first capacitor Cst1 and the third capacitor Cst3 by the first transistor T1. In addition, the second transistor T2 is also turned on in response to the sensing signal Sense_n which is divided into two circuits and switches the gate electrode and the drain electrode of the driving transistor DR to a diode connection state. The threshold voltage of the transistor DR is stored in the third capacitor Cst3 by the second transistor T2. Here, the first sensing signal Sen1 serves to clear the data voltage stored in the subpixel during the previous frame, and the second sensing signal Sen2 serves to accurately sense the threshold voltage of the driving transistor DR. The widths of the first sensing signal Sen1 and the second sensing signal Sen2 may be the same or different. When the widths of the first sensing signal Sen1 and the second sensing signal Sen2 are different from each other, the width of the first sensing signal Sen1 may be longer than the width of the second sensing signal Sen2.

스캔배선(SCAN)을 통해 스캔신호(Scan_n)가 공급(로직 하이)되면 제1스위칭 트랜지스터(S1)는 이에 응답하여 턴온된다.(데이터전압 저장단계) 이때, 데이터배선(DATA)을 통해 공급된 데이터신호(Data)는 제1커패시터(Cst1)와 제3커패시터(Cst3)에 데이터전압으로 저장된다. 이에 따라, 제3커패시터(Cst3)에는 제1커패시터(Cst1)에 데이터 전압, 제3커패시터(Cst3)에 저장된 구동 트랜지스터(DR)의 문턱전압이 수렴된 형태의 데이터전압이 최종적으로 저장된다.When the scan signal Scan_n is supplied (logic high) through the scan wiring SCAN, the first switching transistor S1 is turned on in response thereto. (Data voltage storage step) In this case, the first switching transistor S1 is supplied through the data wiring DATA. The data signal Data is stored as a data voltage in the first capacitor Cst1 and the third capacitor Cst3. Accordingly, the third capacitor Cst3 finally stores the data voltage in which the data voltage is converged on the first capacitor Cst1 and the threshold voltage of the driving transistor DR stored in the third capacitor Cst3 is converged.

신호배선(EM)을 통해 발광신호(Em_n)가 공급(로직 하이)되고 스캔신호(Scan_n)가 차단(로직 로우)되면 제2스위칭 트랜지스터(S2)는 이에 응답하여 턴온된다.(발광단계) 이때, 제1전원배선(VDD)을 통해 공급된 고 전위전압(Vdd)은 제2스위칭 트랜지스터(S2)가 턴온된 시간만큼 구동 트랜지스터(DR)에 공급된다. 이에 따라, 구동 트랜지스터(DR)는 제3커패시터(Cst3)에 저장된 데이터전압에 대응되는 구동전류를 제2스위칭 트랜지스터(S2)가 턴온된 시간만큼 유기 발광다이오드(D)에 공급하게 되고 유기 발광다이오드(D)는 이에 대응되어 발광을 하게 된다.When the emission signal Em_n is supplied (logic high) and the scan signal Scan_n is blocked (logic low) through the signal line EM, the second switching transistor S2 is turned on in response thereto. The high potential voltage Vdd supplied through the first power line VDD is supplied to the driving transistor DR for a time when the second switching transistor S2 is turned on. Accordingly, the driving transistor DR supplies the driving current corresponding to the data voltage stored in the third capacitor Cst3 to the organic light emitting diode D for as long as the second switching transistor S2 is turned on. (D) correspondingly emits light.

위와 같은 방법으로 제N번째의 서브 픽셀이 센싱 및 데이터전압 저장구간, 발광구간 및 비발광구간 순으로 동작하고 나면 제N+1번째의 서브 픽셀이 앞서 설명한 바와 같은 형태의 신호들(Sense_n+1, Scan_N+1, Em_n+1)에 의해 센싱 및 데이터전압 저장구간, 발광구간 및 비발광구간 순으로 동작하게 된다.In the same manner as described above, after the Nth subpixel operates in the order of sensing, data voltage storage, light emitting, and non-light emitting, the N + 1th subpixel is configured as described above (Sense_n + 1). , Scan_N + 1 and Em_n + 1) operate in the order of sensing and data voltage storage section, light emitting section and non-light emitting section.

이하, 센싱구간 내지 비발광구간에 대해 시뮬레이션 파형도를 참조하여 더욱 자세히 설명한다.Hereinafter, the sensing section and the non-light emitting section will be described in more detail with reference to a simulation waveform diagram.

도 5는 본 발명의 일 실시예에 따른 서브 픽셀의 시뮬레이션 파형도 이다.5 is a simulation waveform diagram of a subpixel according to an embodiment of the present invention.

도 3 및 도 5에 도시된 바와 같이, 실시예에서는 1 프레임 내에서 발광구간을 60%로 하고, 비발광구간을 40%로 동작하도록 하였는데, 발광구간과 비발광구간 간의 경계는 발광신호(Em_n)에 의해 정의됨을 알 수 있다. 발광구간과 비발광구간의 비율은 제2스위칭 트랜지스터(S2)에 공급되는 발광신호(Em_n)에 의해 가변될 수 있다. 실시예에서 제2스위칭 트랜지스터(S2)의 턴 오프 시간과 턴 온 시간의 비율을 1 프레임 구간 내에서 1/9 ~ 9/1로 동작시킬 수 있다. 제2스위칭 트랜지스터(S2)의 턴 오프 시간과 턴 온 시간의 비율을 1/9로 하면 비교적 짧은 시간 동안 서브 픽셀에 포함된 트랜지스터들에 네거티브 전압을 공급하는 NDI(Negative Data Insertion)효과를 얻을 수 있게 된다. 또한 제2스위칭 트랜지스터(S2)의 턴 오프 시간과 턴 온 시간의 비율을 9/1로 하면 플리커(Flicker) 발생을 방지하면서 NDI를 실시할 수 있게 된다.3 and 5, in the embodiment, the light emitting section is set to 60% and the non-light emitting section is operated to 40% within one frame, and the boundary between the light emitting section and the non-emitting section is defined by the light emitting signal (Em_n). It can be seen that it is defined by). The ratio between the light emitting section and the non-light emitting section may be varied by the light emitting signal Em_n supplied to the second switching transistor S2. In an embodiment, the ratio of the turn-off time and the turn-on time of the second switching transistor S2 may be operated from 1/9 to 9/1 within one frame period. When the ratio of the turn-off time and the turn-on time of the second switching transistor S2 is 1/9, a negative data insertion (NDI) effect of supplying a negative voltage to the transistors included in the subpixel for a relatively short time can be obtained. Will be. If the ratio of the turn-off time and the turn-on time of the second switching transistor S2 is 9/1, NDI can be performed while preventing the flicker.

실시예에서는 센싱구간이 비발광구간의 후(달리 설명하면 발광구간의 전)에 이루어짐을 알 수 있다. 센싱구간을 확대한 도면을 참조하면 노드들(n1~n3)의 피크(peak) 전압 파형이 도시된다. 센싱신호(Sense_n)가 로직 로우에서 로직 하이로 바뀌는 시점을 참조하면 제1노드(n1)의 전압은 제1트랜지스터(T1)의 기준전압(Ref)으로 수렴되는 것을 알 수 있다. 그리고 제3노드(n3)의 전압은 커플링 커패시터인 제2커패시터(Cst2)의 영향으로 높은 전압 레벨까지 상승하였다가 제2트랜지스터(T2)의 턴온에 의해 구동 트랜지스터(DR)의 문턱전압 레벨로 수렴되는 것을 알 수 있다. 그리고 제2노드(n2)의 전압은 제2트랜지스터(T2)의 기생 커패시터(Cgs)의 영향으로 포지티브 방향으로 약간 상승하였다가 제2트랜지스터(T2)의 턴온에 의해 제3노드(n3)와 동일하게 구동 트랜지스터(DR)의 문턱전압 레벨로 수렴되는 것을 알 수 있다. 위와 같은 형태로 노드들(n1~n3)의 전압이 수렴됨에 따라 제3커패시터(Cst3)에는 구동 트랜지스터(DR)의 문턱전압에 대응되는 데이터전압이 저장된다.In the embodiment, it can be seen that the sensing section is made after the non-light emitting section (otherwise, before the light emitting section). Referring to the enlarged drawing of the sensing section, the peak voltage waveforms of the nodes n1 to n3 are shown. Referring to the time point at which the sensing signal Sense_n changes from logic low to logic high, it can be seen that the voltage of the first node n1 converges to the reference voltage Ref of the first transistor T1. The voltage of the third node n3 rises to a high voltage level under the influence of the second capacitor Cst2, which is a coupling capacitor, and then turns to the threshold voltage level of the driving transistor DR by turning on the second transistor T2. It can be seen that it converges. In addition, the voltage of the second node n2 slightly rises in the positive direction under the influence of the parasitic capacitor Cgs of the second transistor T2, and is then equal to the third node n3 by the turn-on of the second transistor T2. It can be seen that the convergence to the threshold voltage level of the driving transistor DR. As the voltages of the nodes n1 to n3 converge as described above, the data voltage corresponding to the threshold voltage of the driving transistor DR is stored in the third capacitor Cst3.

한편, 실시예에서 제2커패시터(Cst2)의 용량은 일반적으로 제2트랜지스터(T2)의 게이트 전극과 제2노드(n2) 사이에 형성되는 커패시터(Cgs)의 용량 대비 2 ~ 5배일 수 있다. 제2커패시터(Cst2)의 용량이 앞서 설명한 커패시터(Cgs)의 용량 대비 2 ~ 5배가 되면 구동 트랜지스터(DR)의 문턱전압을 고려하여 센싱 전압을 설정할 수 있게 된다. 예컨대, 커패시터(Cgs)의 용량이 0.2pF ~ 0.5pF일 경우, 제2커패시터(Cst2)의 용량은 0.4pF ~ 2.5pF으로 선택될 수 있다.Meanwhile, in the embodiment, the capacitance of the second capacitor Cst2 may be generally 2 to 5 times the capacitance of the capacitor Cgs formed between the gate electrode of the second transistor T2 and the second node n2. When the capacitance of the second capacitor Cst2 is 2 to 5 times the capacitance of the capacitor Cgs described above, the sensing voltage may be set in consideration of the threshold voltage of the driving transistor DR. For example, when the capacitance of the capacitor Cgs is 0.2pF to 0.5pF, the capacitance of the second capacitor Cst2 may be selected to be 0.4pF to 2.5pF.

이하, 실시예와 비교예 간의 단위 픽셀의 레이아웃에 따른 개구면적 차에 대해 비교 설명한다.Hereinafter, the difference of the opening area according to the layout of the unit pixel between an Example and a comparative example is demonstrated.

도 6은 본 발명의 실시예에 의해 구성된 단위 픽셀과 비교예에 의해 구성된 단위 픽셀의 레이아웃 비교도 이다.6 is a layout comparison diagram of a unit pixel constructed by an embodiment of the present invention and a unit pixel constructed by a comparative example.

도 6에 도시된 바와 같이, 실시예(b)의 단위 픽셀(SP1~SP3)의 개구면적은 종래(a)의 7T1C의 단위 픽셀(SP1~SP3) 구조 대비했을 때, 적색 및 녹색 서브 픽 셀(SP1, SP2)은 대략 22% 정도 넓게 구현할 수 있었고, 청색 서브 픽셀(SP3)은 대략 32% 정도 넓게 구현할 수 있었다. 이에 따르면, 향후 대화면 설계시 인치당 픽셀 수(ppi)가 더 낮아질 것으로 예상되므로 개구면적을 더욱 크게 구성할 수 있을 것이다.As shown in FIG. 6, the opening areas of the unit pixels SP1 to SP3 of the embodiment (b) are red and green sub-pixels when compared to the structure of the unit pixels SP1 to SP3 of the 7T1C of the conventional (a). (SP1, SP2) was about 22% wider, and the blue subpixel SP3 was about 32% wider. According to this, it is expected that the number of pixels per inch (ppi) will be lower in the large screen design in the future, so that the opening area can be configured larger.

또한, 실시예에서는 제2트랜지스터(T2)에 형성되는 기생 커패시터의 영역(드레인 영역과 게이트 영역의 면적)을 조정하여 제2커패시터(Cst2)인 커플링 커패시터를 형성하여 개구면적을 더욱 증가시킬 수 있었다. 또한, 실시예(b)의 단위 픽셀(SP1~SP3)은 구동 트랜지스터(DR)의 문턱전압이 시프트되더라도 제2커패시터(Cst2)가 이를 수용할 수 있는 크기로 형성(또는 추가)하여 블랙(black)에서의 휘도를 최소화하여 대비비(contrast ratio)를 확보할 수 있었다. 또한, 실시예(b)의 단위 픽셀(SP1~SP3)은 구동 트랜지스터(DR)의 문턱전압이 시프트되는 것에 대응하여 이를 센싱할 수 있도록 설계할 수 있었다.In addition, in the embodiment, the area of the parasitic capacitor (the area of the drain region and the gate region) formed in the second transistor T2 may be adjusted to form a coupling capacitor, which is the second capacitor Cst2, to further increase the opening area. there was. In addition, the unit pixels SP1 to SP3 of the embodiment (b) may be formed (or added) to a size that the second capacitor Cst2 can accommodate, even when the threshold voltage of the driving transistor DR is shifted to black. By minimizing the luminance at), a contrast ratio could be obtained. In addition, the unit pixels SP1 to SP3 of the embodiment (b) may be designed to sense the corresponding threshold voltage of the driving transistor DR.

이상 본 발명은 문턱전압 시프트에 따른 구동전류 감소를 방지하고 소자의 장수명을 도모함과 동시에 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 효과가 있다. 또한, 본 발명은 적어도 2회에 걸쳐 이전 데이터전압을 클리어하고 문턱전압을 정확히 센싱하도록 구성하여 문턱전압 보상회로 설계시 수반되는 개구면적 저하를 방지할 수 있는 유기전계발광표시장치를 제공하는 효과가 있다. 또한, 본 발명은 아몰포스 실리콘 트랜지스터를 기반으로 하는 소자 제작시 발생하는 문턱전압 시프트에 따른 문제를 개선할 수 있는 유기전계발광표시장치를 제 공하는 효과가 있다.The present invention has the effect of providing an organic light emitting display device which can prevent the reduction of the driving current due to the shift of the threshold voltage, achieve the long life of the device and at the same time improve the display quality. In addition, the present invention has the effect of providing an organic light emitting display device that can be configured to clear the previous data voltage and to accurately sense the threshold voltage at least two times to prevent the opening area degradation accompanying the threshold voltage compensation circuit design have. In addition, the present invention has an effect of providing an organic light emitting display device that can improve the problem caused by the shift in the threshold voltage generated when the device based on the amorphous silicon transistor.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is shown by the claims below, rather than the above detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도.1 is a schematic block diagram of an organic light emitting display device according to an embodiment of the present invention;

도 2는 서브 픽셀의 개략적인 구성도.2 is a schematic configuration diagram of a subpixel;

도 3은 본 발명의 일 실시예에 따른 서브 픽셀의 상세 회로 구성도.3 is a detailed circuit diagram illustrating a subpixel according to an embodiment of the present invention.

도 4는 서브 픽셀의 구동 파형도.4 is a drive waveform diagram of a subpixel;

도 5는 본 발명의 일 실시예에 따른 서브 픽셀의 시뮬레이션 파형도.5 is a simulation waveform diagram of a subpixel according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 의해 구성된 단위 픽셀과 비교예에 의해 구성된 단위 픽셀의 레이아웃 비교도.6 is a layout comparison diagram of unit pixels constructed by an embodiment of the present invention and unit pixels constructed by a comparative example.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

DDRV: 데이터구동부 SDRV: 스캔구동부DDRV: Data driver SDRV: Scan driver

PWR: 전원공급부 PNL: 표시패널PWR: Power Supply PNL: Display Panel

T1: 제1트랜지스터 T2: 제2트랜지스터T1: first transistor T2: second transistor

S1: 제1스위칭 트랜지스터 S2: 제2스위칭 트랜지스터S1: first switching transistor S2: second switching transistor

DR: 구동 트랜지스터 D: 유기 발광다이오드DR: driving transistor D: organic light emitting diode

SNP: 센서회로부SNP: sensor circuit

Claims (12)

적어도 2회로 구분되어 공급된 센싱신호에 응답하여 기준전압을 제1커패시터에 저장하고 구동 트랜지스터의 문턱전압보다 높은 전압이 인가되도록 하는 제2커패시터를 포함하는 센서회로부;A sensor circuit unit including a second capacitor configured to store a reference voltage in the first capacitor in response to a sensing signal divided into at least two circuits and to apply a voltage higher than a threshold voltage of the driving transistor; 스캔신호에 응답하여 데이터신호를 상기 제1커패시터와 제3커패시터에 데이터전압으로 저장하는 제1스위칭 트랜지스터; 및A first switching transistor configured to store a data signal as a data voltage in the first capacitor and the third capacitor in response to a scan signal; And 발광신호에 응답하여 상기 구동 트랜지스터에 고 전위전압이 공급되는 시간을 조절하는 제2스위칭 트랜지스터를 포함하는 유기전계발광표시장치.And a second switching transistor configured to adjust a time period during which a high potential voltage is supplied to the driving transistor in response to a light emission signal. 제1항에 있어서,The method of claim 1, 상기 센싱신호 중 첫 번째 공급되는 제1센싱신호는 이전 데이터전압을 클리어 시키기는 신호이고, 두 번째 공급되는 제2센싱신호는 상기 구동 트랜지스터의 문턱전압을 센싱하는 신호인 것을 특징으로 하는 유기전계발광표시장치.The first sensing signal supplied among the sensing signals is a signal for clearing a previous data voltage, and the second sensing signal supplied second is a signal for sensing the threshold voltage of the driving transistor. Display. 제1항에 있어서,The method of claim 1, 상기 센서회로부는,The sensor circuit unit, 상기 센싱신호에 응답하여 상기 구동 트랜지스터의 문턱전압 센싱을 위한 낮은 기준전압을 상기 제1커패시터에 저장하는 제1트랜지스터와,A first transistor configured to store a low reference voltage for sensing the threshold voltage of the driving transistor in the first capacitor in response to the sensing signal; 상기 센싱신호에 동일하게 응답하여 상기 구동 트랜지스터의 문턱전압을 상 기 제3커패시터에 저장하는 제2트랜지스터를 포함하는 유기전계발광표시장치.And a second transistor configured to store the threshold voltage of the driving transistor in the third capacitor in response to the sensing signal. 제1항에 있어서,The method of claim 1, 상기 센싱신호가 공급되는 시간은,The time that the sensing signal is supplied, 상기 스캔신호가 공급되는 시간보다 앞서는 것을 특징으로 하는 유기전계발광표시장치.The organic light emitting display device is characterized in that it is ahead of the time that the scan signal is supplied. 제3항에 있어서,The method of claim 3, 상기 제1트랜지스터는 상기 센싱신호가 공급되는 센서배선에 게이트 전극이 연결되고 상기 기준전압이 공급되는 기준전압배선에 제1전극이 연결되며 제1노드에 제2전극이 연결되고,In the first transistor, a gate electrode is connected to a sensor wiring to which the sensing signal is supplied, a first electrode is connected to a reference voltage wiring to which the reference voltage is supplied, and a second electrode is connected to the first node. 상기 제2트랜지스터는 상기 센서배선에 게이트 전극이 연결되고 제2노드에 제1전극이 연결되며 제3노드에 제2전극이 연결되고,The second transistor has a gate electrode connected to the sensor wiring, a first electrode connected to a second node, and a second electrode connected to a third node. 상기 제1스위칭 트랜지스터는 상기 스캔신호가 공급되는 스캔배선에 게이트 전극이 연결되고 상기 데이터신호가 공급되는 데이터배선에 제1전극이 연결되며 상기 제1노드에 제2전극이 연결되고,In the first switching transistor, a gate electrode is connected to a scan line to which the scan signal is supplied, a first electrode is connected to a data line to which the data signal is supplied, and a second electrode is connected to the first node. 상기 제2스위칭 트랜지스터는 상기 발광신호가 공급되는 신호배선에 게이트 전극이 연결되고 상기 고 전위전압이 공급되는 고 전위전원배선에 제1전극이 연결되며 상기 제3노드에 제2전극이 연결되고,In the second switching transistor, a gate electrode is connected to a signal line to which the light emission signal is supplied, a first electrode is connected to a high potential power line to which the high potential voltage is supplied, and a second electrode is connected to the third node. 상기 제1커패시터는 상기 제1노드에 일단이 연결되고 상기 기준전압배선에 타단이 연결되며,One end of the first capacitor is connected to the first node and the other end is connected to the reference voltage wiring. 상기 제2커패시터는 상기 제2트랜지스터의 게이트 전극에 일단이 연결되고 상기 제3노드에 타단이 연결되며,The second capacitor has one end connected to a gate electrode of the second transistor and the other end connected to the third node. 상기 제3커패시터는 상기 제1노드에 일단이 연결되고 상기 제2노드에 타단이 연결된 것을 특징으로 하는 유기전계발광표시장치.The third capacitor is an organic light emitting display device, characterized in that one end is connected to the first node and the other end is connected to the second node. 제5항에 있어서,The method of claim 5, 상기 구동 트랜지스터는 상기 제2노드에 게이트 전극이 연결되고 상기 제3노드에 제1전극이 연결되며 상기 유기 발광다이오드의 애노드 전극에 제2전극이 연결되고,In the driving transistor, a gate electrode is connected to the second node, a first electrode is connected to the third node, and a second electrode is connected to an anode electrode of the organic light emitting diode. 상기 유기 발광다이오드는 저 전위전압이 공급되는 저 전위전원배선에 캐소드 전극이 연결된 것을 특징으로 하는 유기전계발광표시장치.And the cathode is connected to a low potential power line to which a low potential voltage is supplied. 제5항에 있어서,The method of claim 5, 상기 제2스위칭 트랜지스터의 턴 오프 시간과 턴 온 시간의 비율은,The ratio of turn off time and turn on time of the second switching transistor is 1 프레임 구간 내에서 1/9 ~ 9/1인 것을 특징으로 하는 유기전계발광표시장치.An organic light emitting display device, characterized in that 1/9 to 9/1 within one frame section. 제5항에 있어서,The method of claim 5, 상기 제2커패시터의 용량은 상기 제2트랜지스터의 게이트 전극과 상기 제2노 드 사이에 형성되는 커패시터의 용량 대비 2 ~ 5배의 용량을 갖는 것을 특징으로 하는 유기전계발광표시장치.The capacitance of the second capacitor has a capacity of 2 to 5 times the capacitance of the capacitor formed between the gate electrode and the second node of the second transistor. 제1항에 있어서,The method of claim 1, 상기 제2커패시터의 용량은,The capacity of the second capacitor, 0.4pF ~ 2.5pF인 것을 특징으로 하는 유기전계발광표시장치.An organic light emitting display device, characterized in that 0.4pF ~ 2.5pF. 적어도 2회로 구분되어 공급된 센싱신호에 응답하는 제1트랜지스터를 이용하여 기준전압을 제1커패시터에 저장하고 상기 센싱신호에 동일하게 응답하는 제2트랜지스터를 이용하여 제2커패시터에 구동 트랜지스터의 문턱전압보다 높은 전압을 인가하고 상기 구동 트랜지스터의 문턱전압 센싱을 위한 낮은 기준전압을 상기 제1커패시터와 제3커패시터에 저장하는 센싱단계;The threshold voltage of the driving transistor is stored in the second capacitor using the second transistor that stores the reference voltage in the first capacitor using the first transistor that is divided into at least two times and responds to the supplied sensing signal. A sensing step of applying a higher voltage and storing a low reference voltage for the threshold voltage sensing of the driving transistor in the first capacitor and the third capacitor; 스캔신호에 응답하는 제1스위칭 트랜지스터를 이용하여 데이터신호를 상기 제1커패시터와 상기 제3커패시터에 데이터전압으로 저장하는 데이터전압 저장단계; 및A data voltage storing step of storing a data signal as a data voltage in the first capacitor and the third capacitor by using a first switching transistor in response to a scan signal; And 발광신호에 응답하는 제2스위칭 트랜지스터를 이용하여 상기 구동 트랜지스터에 고 전위전압이 공급되는 시간을 제어하는 발광단계를 포함하는 유기전계발광표시장치의 구동방법.And a light emitting step of controlling a time when a high potential voltage is supplied to the driving transistor by using a second switching transistor in response to a light emitting signal. 제10항에 있어서,The method of claim 10, 상기 센싱신호 중 첫 번째 공급되는 제1센싱신호는 이전 데이터전압을 클리어 시키기는 신호이고, 두 번째 공급되는 제2센싱신호는 상기 구동 트랜지스터의 문턱전압을 센싱하는 신호인 것을 특징으로 하는 유기전계발광표시장치의 구동방법.The first sensing signal supplied among the sensing signals is a signal for clearing a previous data voltage, and the second sensing signal supplied second is a signal for sensing the threshold voltage of the driving transistor. Method of driving display device. 제10항에 있어서,The method of claim 10, 상기 제2스위칭 트랜지스터의 턴 오프 시간과 턴 온 시간의 비율은,The ratio of turn off time and turn on time of the second switching transistor is 1 프레임 구간 내에서 1/9 ~ 9/1인 것을 특징으로 하는 유기전계발광표시장치의 구동방법.A method of driving an organic light emitting display device, characterized in that 1/9 to 9/1 within one frame section.
KR1020090135248A 2009-12-31 2009-12-31 Organic light emitting display device and driving method thereof KR20110078435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135248A KR20110078435A (en) 2009-12-31 2009-12-31 Organic light emitting display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135248A KR20110078435A (en) 2009-12-31 2009-12-31 Organic light emitting display device and driving method thereof

Publications (1)

Publication Number Publication Date
KR20110078435A true KR20110078435A (en) 2011-07-07

Family

ID=44917901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135248A KR20110078435A (en) 2009-12-31 2009-12-31 Organic light emitting display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR20110078435A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078767A (en) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 Organic light emitting display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078767A (en) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 Organic light emitting display apparatus

Similar Documents

Publication Publication Date Title
KR101157979B1 (en) Driving Circuit for Organic Light Emitting Diode and Organic Light Emitting Diode Display Using The Same
US9633625B2 (en) Pixel circuit and method for driving the same
JP5115180B2 (en) Self-luminous display device and driving method thereof
JP4170384B2 (en) Self-luminous display device
US20140240304A1 (en) Organic light emitting display and driving method thereof
KR101073174B1 (en) Pixel and Organic Light Emitting Display Device Having the Same
WO2019109690A1 (en) Pixel driving circuit, organic light-emitting display panel and pixel driving method
KR20090063151A (en) Self-luminous display device and driving method of the same
JP2010008523A (en) Display device
US10891898B2 (en) Pixel circuit for top-emitting AMOLED panel and driving method thereof
US11164521B2 (en) Pixel circuit and display device
US10565930B2 (en) Power configuration structure and method for top-emitting AMOLED panel
US20210295784A1 (en) Pixel circuit and display apparatus having the same
JP2011164133A (en) El display device
KR20120069137A (en) Organic light emitting display device
KR101330502B1 (en) Organic Light Emitting Display Device and Driving Method Thereof
KR20150079248A (en) Organic light emitting diode display device including reset driving unit
KR101977249B1 (en) Organic Light Emitting Display Device and Driving Method thereof
KR101749752B1 (en) Organic Light Emitting Display Device
CN113920935A (en) Pixel driving circuit, display panel, display device and pixel driving method
JP2009086252A (en) Image display apparatus
JP2009037100A (en) Display device
JP2008145647A (en) Display device and method of driving the same
KR101678210B1 (en) Organic Light Emitting Display Device
KR102033756B1 (en) Organic Light Emitting Display Device and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application