KR20110077431A - Method for manufacturing semiconductor wafer - Google Patents

Method for manufacturing semiconductor wafer Download PDF

Info

Publication number
KR20110077431A
KR20110077431A KR1020090134009A KR20090134009A KR20110077431A KR 20110077431 A KR20110077431 A KR 20110077431A KR 1020090134009 A KR1020090134009 A KR 1020090134009A KR 20090134009 A KR20090134009 A KR 20090134009A KR 20110077431 A KR20110077431 A KR 20110077431A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
oxygen
wafer
silicon wafer
manufacturing
Prior art date
Application number
KR1020090134009A
Other languages
Korean (ko)
Inventor
이상현
안정훈
문병삼
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134009A priority Critical patent/KR20110077431A/en
Publication of KR20110077431A publication Critical patent/KR20110077431A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

PURPOSE: A method for manufacturing a semiconductor wafer is provided to improve proximity gattering proximity on the surface of a wafer by forming a gattering site under a layer without defects. CONSTITUTION: A semiconductor wafer(10) is prepared. Oxygen is injected near a semiconductor wafer surface. A layer without defects is formed on the surface of the semiconductor wafer by annealing the semiconductor wafer into which oxygen ions(12a) are implanted and an oxygen precipitation layer is formed near the surface of the semiconductor wafer.

Description

반도체 웨이퍼의 제조 방법{Method for manufacturing semiconductor wafer}Method for manufacturing semiconductor wafer

본 발명은 실리콘 웨이퍼와 같은 반도체 웨이퍼 제조에 관한 것으로, 특히 웨이퍼 표면의 내측 근접한 곳에 게터링 사이트를 증가시켜 근접 게터링(proximity gattering) 능력을 증가시킨 웨이퍼 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to the manufacture of semiconductor wafers, such as silicon wafers, and more particularly to a wafer fabrication method that increases proximity gattering capability by increasing the gettering site in the inner proximal portion of the wafer surface.

현재 반도체 소자에 사용되는 실리콘 웨이퍼의 게터링(gettering)을 향상시기키 위한 방식에는 다양한 방식이 있다. 그 중에서 대표적인 방식으로 불순물의 포획 영역의 위치에 따라 게터링 사이트(gettering site)를 웨이퍼의 내부에 형성하는 진성 게터링(intrinsic gettering) 방식이 있다.There are various ways to improve the gettering of silicon wafers used in semiconductor devices. Among them, there is an intrinsic gettering method in which a gettering site is formed inside the wafer according to the position of the trapping region of the impurity.

보다 구체적으로 설명하면, 진성 게터링법은 쵸크랄스키(cZ: Czochralski, 이하 'CZ'라 칭하기로 함) 방식을 사용한 결정 성장시 산소를 주입하고, 주입된 산소가 열처리시에 과포화되어 핵 형성 및 성장을 통하여 산소 침전(precipitate)이 일어나도록 하는 것이다. 이렇게 해서 형성된 산소 침전층이 게터링 사이트가 된다. 여기서, 게터링은 실리콘의 결정 성장 과정 또는 웨이퍼의 가공 공정에서 원하 지 않는 불순물들이 웨이퍼 표면에 존재할 수 있는데, 이러한 불순물들을 제거해 내는 것이다.More specifically, the intrinsic gettering method injects oxygen during crystal growth using the Czochralski (cZ) method, and the injected oxygen is supersaturated during heat treatment to form a nucleus. And oxygen precipitation (precipitate) occurs through growth. The oxygen precipitation layer thus formed becomes a gettering site. Here, gettering may remove unwanted impurities from the surface of the wafer during the crystal growth of silicon or the processing of the wafer.

그러나, 이러한 방법은 웨이퍼 전면에 대해 균일한 게터링 사이트 밀도를 갖지 못하는 단점과, 반도체 공정 개발에 의한 소자의 박막화로 근접 게터링(proximity gattering)에 어려움이 있다. 즉, 실리콘기판 표면 근접한 곳에서의 게터링에 어려움이 있다.However, this method has a disadvantage of not having a uniform gettering site density over the entire surface of the wafer, and difficulty in proximity gattering due to the thinning of the device by semiconductor process development. That is, there is a difficulty in gettering near the surface of the silicon substrate.

최근에는 무결함 웨이퍼에 급속 열처리를 통해 잔류 공극(vacancy) 농도를 높여 산소 침천층의 형성을 용이하게 해 주는 방법이 사용되고 있으나, 무결함 웨이퍼의 특징상 열처리 전에 웨이퍼 내부의 산소 농도를 증가시킬 수 없으므로, 산소 침전층을 형성하는데 한계가 있다.Recently, a method of facilitating the formation of oxygen barrier layer by increasing residual vacancy concentration through rapid heat treatment on a defect-free wafer has been used. Therefore, there is a limit in forming the oxygen precipitation layer.

본 발명은 실리콘 웨이퍼의 표면의 내측 근접한 곳에 게터링 사이트를 형성하여 불순물 제거 능력을 증가시킨 반도체 웨이퍼 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor wafer in which a gettering site is formed near the inside of the surface of a silicon wafer to increase the ability to remove impurities.

또한 본 발명은 웨이퍼의 중심부와 가장자리 부위에 게터링 사이트의 수를 달리한 반도체 웨이퍼 제조 방법을 제공하는데 다른 목적이 있다. Another object of the present invention is to provide a method of manufacturing a semiconductor wafer having a different number of gettering sites at the center and the edge of the wafer.

상기한 목적들을 달성하기 위한 개선된 반도체 웨이퍼 제조 방법은, 반도체 웨이퍼를 준비하는 단계; 상기 반도체 웨이퍼 내의 표면 근접한 곳에 산소를 주입하는 단계; 상기 산소가 주입된 반도체 웨이퍼에 어닐링을 실시하여, 상기 반도체 웨이퍼의 표면에 무결함층을 형성하고 상기 반도체 웨이퍼의 표면의 내측 근접한 곳에 산소 침전층을 형성하는 단계를 포함한다.An improved semiconductor wafer manufacturing method for achieving the above objects comprises the steps of preparing a semiconductor wafer; Implanting oxygen in proximity to a surface in the semiconductor wafer; Performing annealing on the oxygen-implanted semiconductor wafer to form a defect free layer on the surface of the semiconductor wafer and forming an oxygen precipitation layer on the inner side of the surface of the semiconductor wafer.

상기 산소를 주입하는 단계에서, 상기 반도체 웨이퍼의 가장자리 부위와 상기 반도체 웨이퍼의 중심 부위에서 상기 주입되는 산소의 농도를 달리할 수 있다.In the step of injecting the oxygen, the concentration of the injected oxygen may be different at the edge portion of the semiconductor wafer and the center portion of the semiconductor wafer.

상기 산소 이온은 상기 반도체 웨이퍼의 표면으로부터 30 ~ 50㎛로 근접하여 주입될수 있다.The oxygen ions may be implanted closer to 30 to 50 μm from the surface of the semiconductor wafer.

상기 반도체 웨이퍼에 주입되는 산소 농도는 6E17 ~ 7E17atoms/cm3 범위를 갖을 수 있다.The oxygen concentration injected into the semiconductor wafer may have a range of 6E 17 to 7E 17 atoms / cm 3 .

상기 어닐링은 아르곤 분위기에서 1200 ~ 1300℃의 온도 범위에서 실시할 수 있다. 상기 어닐링은 퍼니스(furnace)를 이용하여 실시할 수 있다.The annealing may be carried out in a temperature range of 1200 ~ 1300 ℃ in argon atmosphere. The annealing can be carried out using a furnace.

본 발명은 웨이퍼 내의 표면 근접한 곳에 산소 이온을 주입한 후, 주입된 산소의 외부확산시켜 웨이퍼 표면에 무결함층을 형성하고, 아울러, 주입된 산소를 내부 확산시켜 웨이퍼 표면의 내측 근접한 곳에 산소 침전층을 형성한다. 이러한 산소의 외부 및 내부 확산은 어닐링에 의해 수행된다. 산소 침전층은 게터링 사이트 가 된다. 결국 본 발명은 웨이퍼 표면에 무결함층을 형성하고 바로 그 밑에 게터링 사이트를 형성하므로써, 웨이퍼 표면 근접 게터링 효율을 높일 수 있다.The present invention implants oxygen ions in the vicinity of the surface of the wafer, and then diffuses the oxygen outside to form a defect-free layer on the wafer surface, and further diffuses the injected oxygen inside to form an oxygen precipitation layer in the vicinity of the inside of the wafer surface. To form. This external and internal diffusion of oxygen is carried out by annealing. The oxygen precipitation layer becomes a gettering site. As a result, the present invention can improve the wafer surface proximity gettering efficiency by forming a defect free layer on the wafer surface and forming a gettering site immediately below it.

또한, 본 발명은 산소 주입시에 웨이퍼의 중심부(center)와 가장자리부(edge)에 주입되는 산소 이온의 주입 농도를 다르게 하여 특히 가장자리부의 게터링 효율를 높일 수 있다. In addition, the present invention can increase the gettering efficiency of the edge portion by changing the concentration of oxygen ions injected into the center and edge of the wafer during oxygen injection.

본 발명은 저결함을 갖는 값싼 웨이퍼를 구입하여 웨이퍼 표면을 무결함화할 수 있다. 이에 의해 반도체 제조 단가 역시 절감할 수 있다.The present invention enables the purchase of inexpensive wafers with low defects to render the wafer surfaces intact. As a result, the semiconductor manufacturing cost can be reduced.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명의 일실시예에 따른 실리콘 웨이퍼의 제조방법을 설명하기 위한 도면이다.1 to 5 are diagrams for explaining a method of manufacturing a silicon wafer according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 먼저 결정 결함(crystal defect)을 포함하지 않는 무결함 실리콘 웨이퍼(Wafer)(10)를 준비한다. 여기서, 무결함 실리콘 웨이퍼(10)는 웨이퍼 제조시 산소와 간극(vacancy)의 농도를 조절하여 제조가 가능하며, 실리콘 웨이퍼(10) 내의 산소 농도는 4E17 ~ 6E17atoms/cm3 범위를 갖는다.As shown in FIG. 1, first, a defect-free silicon wafer (Wafer) 10 containing no crystal defects is prepared. Here, the defect-free silicon wafer 10 can be manufactured by adjusting the concentration of oxygen and vacancy during wafer fabrication, and the oxygen concentration in the silicon wafer 10 has a range of 4E 17 to 6E 17 atoms / cm 3. .

도 2에 도시된 바와 같이, 무결함 실리콘 웨이퍼(10)의 표면 근접한 곳에 산소 이온(12)을 주입한다. 여기서, 산소 이온(12)의 주입 농도는 1E16 ~ 1E18atoms/cm3로 실리콘 웨이퍼(10) 표면으로부터 약 30 ~ 50㎛로 근접하여 산소 이온(12)을 주입한다. As shown in FIG. 2, oxygen ions 12 are implanted near the surface of the defect-free silicon wafer 10. Here, the implantation concentration of the oxygen ions 12 is 1E 16 to 1E 18 atoms / cm 3 , and the oxygen ions 12 are implanted close to about 30 to 50 µm from the surface of the silicon wafer 10.

도 3에 도시된 바와 같이, 이때에 주입된 산소 이온(12a)은 실리콘 본딩(bonding)의 격자간 위치로 들어가게 되며, 후속의 열처리 공정에서 산소 침전(oxygen precipitation) 형성을 용이하게 한다. 그리고, 무결함 실리콘 웨이퍼(10)의 중심부(center)와 가장자리부(edge)에 주입되는 산소 이온의 주입 농도를 다르게 하여 이온 주입을 실시함으로써 게터링 사이트(gettering site)의 밀도를 증가시켜 게터링 효율을 높일 수 있다.As shown in FIG. 3, the implanted oxygen ions 12a enter the lattice position of silicon bonding and facilitate the formation of oxygen precipitation in subsequent heat treatment processes. In addition, ion implantation is performed by varying the implantation concentration of oxygen ions injected into the center and the edge of the defect-free silicon wafer 10 to increase the density of the gettering site to gettering. The efficiency can be improved.

도 4에 도시된 바와 같이, 산소 이온(12a)이 주입된 무결함 실리콘 웨이퍼(10)에 열처리 공정을 진행한다. 이때, 열처리 공정은 산소 이온(12a)이 주입된 무결함 실리콘 웨이퍼(10)를 고온에서 열처리하기 위해 퍼니스(furnace)(14)를 이용한 아르곤 어닐링(Ar annealing)을 실시한다.As shown in FIG. 4, a heat treatment process is performed on the defect-free silicon wafer 10 into which oxygen ions 12a are implanted. In this case, in the heat treatment process, argon annealing is performed using a furnace 14 to heat-process the defect-free silicon wafer 10 into which the oxygen ions 12a are implanted at a high temperature.

도 5에 도시된 바와 같이, 아르곤 어닐링시 웨이퍼(10) 내부의 산소가 확산(diffusion)되어 앞서 주입된 산소 이온의 형태가 바뀌게 되고 이로 인해 산소 침전층(16)이 형성된다. 또한, 아르곤 어닐링시 무결함 실리콘 웨이퍼(10)의 표면에서는 산소가 외부 확산(out-diffusion)되므로, 결정 결함의 파티클(crystal originated particle)와 같은 결정 결함이 제거된다.As shown in FIG. 5, when argon annealing, oxygen inside the wafer 10 is diffused to change the shape of the oxygen ions previously implanted, thereby forming the oxygen precipitation layer 16. In addition, since the oxygen is out-diffused on the surface of the defect-free silicon wafer 10 during argon annealing, crystal defects such as crystal originated particles are removed.

그리고, 무결함 실리콘 웨이퍼(10)의 표면으로부터 산소를 내부로 확산시키기 위해 무결함 실리콘 웨이퍼(10)에 이온 주입된 산소 농도보다 더 높은 산소 농 도가 필요하게 된다. 이때에 산소 농도는 실리콘 웨이퍼의 온도에 따라 달라지며, 실리콘 웨이퍼의 온도가 높아질수록 산소 농도도 높아지게 된다. 이에 따라, 본 발명의 열처리 공정은 무결함 실리콘 웨이퍼(10)의 표면으로부터 산소를 내부 확산시키기 위해서 1200 ~ 1300℃의 온도 범위에서 실시한다.In addition, in order to diffuse oxygen from the surface of the defect-free silicon wafer 10, an oxygen concentration higher than the oxygen concentration ion-implanted into the defect-free silicon wafer 10 is required. At this time, the oxygen concentration varies depending on the temperature of the silicon wafer, and as the temperature of the silicon wafer increases, the oxygen concentration also increases. Accordingly, the heat treatment process of the present invention is carried out at a temperature range of 1200-1300 ° C. in order to diffuse oxygen from the surface of the defect-free silicon wafer 10.

따라서, 본 발명의 일실시예에서는 무결함 실리콘 웨이퍼(10)를 고온에서 아르곤 어닐링을 진행함으로써 무결함 실리콘 웨이퍼(10)의 표면에서는 산소가 외부로 확산되어 결정 결함을 제거하고, 무결함 실리콘 웨이퍼(10)의 표면 내측에서는 산소가 내부로 확산되어 고밀도의 안정된 산소 침전층(16)이 형성된다. 이때에 산소 침전층(16)은 불순물에 대한 게터링 사이트로 작용하여 웨이퍼 표면에 존재하여 반도체 소자의 불량을 야기하는 불순물들을 효과적으로 제거할 수 있다. 이에 따라, 반도체 소자 제조시 불순물에 대한 게터링 효과가 우수한 실리콘 웨이퍼를 제공할 수 있다.Therefore, in an embodiment of the present invention, by argon annealing the defect-free silicon wafer 10 at a high temperature, oxygen diffuses outward from the surface of the defect-free silicon wafer 10 to remove crystal defects, and thus the defect-free silicon wafer Inside the surface of (10), oxygen diffuses inward, and a high density stable oxygen precipitation layer 16 is formed. At this time, the oxygen precipitation layer 16 acts as a gettering site for impurities, thereby effectively removing impurities that are present on the wafer surface and cause defects in the semiconductor device. Accordingly, it is possible to provide a silicon wafer having an excellent gettering effect on impurities in manufacturing a semiconductor device.

도 6 내지 도 10은 본 발명의 다른 실시예에 따른 실리콘 웨이퍼의 제조 방법을 설명하기 위한 도면이다.6 to 10 are views for explaining a method of manufacturing a silicon wafer according to another embodiment of the present invention.

도 6에 도시된 바와 같이, 저농도의 결정 결함(110)을 갖는 실리콘 웨이퍼(100)를 사용할 수 있다. 이때, 실리콘 웨이퍼(100) 내의 산소 농도는 6E17 ~ 7E17atoms/cm3 범위를 갖는다.As shown in FIG. 6, a silicon wafer 100 having low concentration of crystal defects 110 may be used. At this time, the oxygen concentration in the silicon wafer 100 has a range of 6E 17 to 7E 17 atoms / cm 3 .

도 7에 도시된 바와 같이, 저농도의 결정 결함(110)을 갖는 실리콘 웨이퍼(100)에 근접하여 산소 이온(120)을 주입한다. 여기서, 산소 이온(120)의 주입 농도는 1E16 ~ 1E18atoms/cm3로 실리콘 웨이퍼 표면으로부터 약 30 ~ 50㎛로 근접하여 산소 이온(120)을 주입한다.As shown in FIG. 7, oxygen ions 120 are implanted in proximity to the silicon wafer 100 having the low concentration of crystal defects 110. Here, the implantation concentration of the oxygen ions 120 is 1E 16 to 1E 18 atoms / cm 3 , and the oxygen ions 120 are implanted close to about 30 to 50 μm from the silicon wafer surface.

도 8에 도시된 바와 같이, 주입된 산소 이온들(120a)은 실리콘 웨이퍼(100)의 표면 내측에 존재하는 결정 결함(110)의 하부에 위치하게 된다.As shown in FIG. 8, the implanted oxygen ions 120a are positioned under the crystal defect 110 existing inside the surface of the silicon wafer 100.

도 9에 도시된 바와 같이, 산소 이온(120a)이 주입된 실리콘 웨이퍼(100)에 열처리 공정을 진행한다. 이때, 열처리 공정은 산소 이온(120a)이 주입된 실리콘 웨이퍼(100)를 고온에서 열처리하기 위해 퍼니스(130)를 이용한 아르곤 어닐링을 실시하며, 실리콘 웨이퍼(100)의 표면으로부터 산소를 내부로 확산시키기 위해 1200 ~ 1300℃의 온도 범위에서 실시한다.As shown in FIG. 9, a heat treatment process is performed on the silicon wafer 100 into which the oxygen ions 120a are injected. In this case, in the heat treatment process, argon annealing using the furnace 130 is performed to heat-treat the silicon wafer 100 into which the oxygen ions 120a are injected at a high temperature, and diffuse oxygen into the interior from the surface of the silicon wafer 100. In order to carry out in the temperature range of 1200 ~ 1300 ℃.

도 10에 도시된 바와 같이, 저농도의 결정 결함(110)을 갖는 실리콘 웨이퍼(100)를 고온에서 아르곤 어닐링시 실리콘 웨이퍼(100)의 표면에서는 산소가 외부로 확산되어 결정 결함(110)이 제거되고, 실리콘 웨이퍼(100)의 표면 내측에서는 산소가 내부로 확산되어 고밀도의 안정된 산소 침전층(140)이 형성된다. 이때에 산소 침전층(140)은 불순물에 대한 게터링 사이트로 작용하게 됨으로써 실리콘 웨이퍼 상에 존재하여 반도체 소자의 불량을 야기하는 불순물들을 효과적으로 제거할 수 있다.As shown in FIG. 10, when argon annealing the silicon wafer 100 having the low concentration of crystal defects 110 at a high temperature, oxygen diffuses outward from the surface of the silicon wafer 100 to remove the crystal defects 110. Inside the surface of the silicon wafer 100, oxygen is diffused to the inside to form a stable high density oxygen precipitation layer 140. At this time, the oxygen precipitation layer 140 acts as a gettering site for impurities, thereby effectively removing impurities that are present on the silicon wafer and cause a defect of the semiconductor device.

또한, 본 발명의 다른 실시예에서는 저농도의 결정 결함을 갖는 실리콘 웨이퍼(100)의 중심부(center)와 가장자리부(edge)에 주입되는 산소 이온의 주입 농도를 다르게 하여 특히 가장자리부의 게터링 효율를 높일 수 있다. 이는 반도체 소자 의 불량을 야기하는 금속 불순물을 게터링할 수 있는 사이트를 제공하며, 저결함을 갖는 실리콘 웨이퍼(100)의 무결함화가 가능하므로 저비용으로 무결함을 갖는 실리콘 웨이퍼를 제조할 수 있다.In another embodiment of the present invention, the gettering efficiency of the edge portion may be increased by varying the concentration of oxygen ions injected into the center and the edge of the silicon wafer 100 having low concentration of crystal defects. have. This provides a site that can getter the metal impurities causing the defect of the semiconductor device, and since defects of the silicon wafer 100 having low defects are possible, a silicon wafer having defects can be manufactured at low cost.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.

도 1 내지 도 5는 본 발명의 일실시예에 따른 실리콘 웨이퍼의 제조 방법을 설명하기 위한 도면.1 to 5 are views for explaining a method of manufacturing a silicon wafer according to an embodiment of the present invention.

도 6 내지 도 10은 본 발명의 다른 실시예에 따른 실리콘 웨이퍼의 제조 방법을 설명하기 위한 도면.6 to 10 are views for explaining a method of manufacturing a silicon wafer according to another embodiment of the present invention.

Claims (8)

반도체 웨이퍼를 준비하는 단계;Preparing a semiconductor wafer; 상기 반도체 웨이퍼 내의 표면 근접한 곳에 산소를 주입하는 단계; Implanting oxygen in proximity to a surface in the semiconductor wafer; 상기 산소가 주입된 반도체 웨이퍼에 어닐링을 실시하여, 상기 반도체 웨이퍼의 표면에 무결함층을 형성하고 상기 반도체 웨이퍼의 표면의 내측 근접한 곳에 산소 침전층을 형성하는 단계를 포함하는 Annealing the oxygen-implanted semiconductor wafer to form a defect-free layer on the surface of the semiconductor wafer and forming an oxygen precipitation layer on the inner side of the surface of the semiconductor wafer. 반도체 웨이퍼 제조 방법.Semiconductor Wafer Manufacturing Method. 제1항에 있어서,The method of claim 1, 상기 산소를 주입하는 단계에서,In the step of injecting oxygen, 상기 반도체 웨이퍼의 가장자리 부위와 상기 반도체 웨이퍼의 중심 부위에서 상기 주입되는 산소의 농도를 달리하는 반도체 웨이퍼의 제조 방법.And a concentration of the injected oxygen at the edge portion of the semiconductor wafer and the central portion of the semiconductor wafer. 제1항에 있어서,The method of claim 1, 상기 산소 이온은 상기 반도체 웨이퍼의 표면으로부터 30 ~ 50㎛로 근접하여 주입되는 반도체 웨이퍼의 제조 방법.The oxygen ion is implanted close to the surface of the semiconductor wafer at 30 ~ 50㎛ method of manufacturing a semiconductor wafer. 제1항에 있어서,The method of claim 1, 상기 반도체 웨이퍼에 주입되는 산소 농도는 6E17 ~ 7E17atoms/cm3 범위를 갖는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.The oxygen concentration injected into the semiconductor wafer has a range of 6E 17 ~ 7E 17 atoms / cm 3 The manufacturing method of the semiconductor wafer. 제1항 내지 제4항중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 어닐링은 아르곤 분위기에서 실시하는 반도체 웨이퍼의 제조 방법.The annealing is performed in an argon atmosphere. 제5항에 있어서,The method of claim 5, 상기 어닐링은 1200 ~ 1300℃의 온도 범위에서 처리하는 반도체 웨이퍼의 제조 방법.The annealing is a method of manufacturing a semiconductor wafer to be treated in a temperature range of 1200 ~ 1300 ℃. 제6항에 있어서,The method of claim 6, 상기 어닐링은 퍼니스(furnace)를 이용하여 실시하는 반도체 웨이퍼의 제조방법.The annealing is carried out using a furnace (furnace) manufacturing method of a semiconductor wafer. 제1항에 있어서,The method of claim 1, 상기 반도체 웨이퍼는 실리콘 웨이퍼인 반도체 웨이퍼의 제조 방법.And the semiconductor wafer is a silicon wafer.
KR1020090134009A 2009-12-30 2009-12-30 Method for manufacturing semiconductor wafer KR20110077431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134009A KR20110077431A (en) 2009-12-30 2009-12-30 Method for manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134009A KR20110077431A (en) 2009-12-30 2009-12-30 Method for manufacturing semiconductor wafer

Publications (1)

Publication Number Publication Date
KR20110077431A true KR20110077431A (en) 2011-07-07

Family

ID=44917022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134009A KR20110077431A (en) 2009-12-30 2009-12-30 Method for manufacturing semiconductor wafer

Country Status (1)

Country Link
KR (1) KR20110077431A (en)

Similar Documents

Publication Publication Date Title
KR100423752B1 (en) A Semiconductor Silicon Wafer and a Method for making thereof
US8951897B2 (en) Method for controlling concentration of donor in GA2O3—based single crystal
KR20070100119A (en) Method for manufacturing simox wafer and simox wafer obtained by this method
WO2002035599A1 (en) Production method for silicon wafer and silicon wafer
TWI628317B (en) Method for growing monocrystalline silicon by using czochralski method
KR100965510B1 (en) Method of manufacturing simox substrate and simox substrate obtained by this method
US9312120B2 (en) Method for processing an oxygen containing semiconductor body
JP6176593B2 (en) Silicon wafer manufacturing method
TW201923842A (en) Method for heat-treating substrate
KR20110077431A (en) Method for manufacturing semiconductor wafer
TWI733905B (en) Device forming method
KR20210008389A (en) Method of manufacturing epitaxial silicon wafer and epitaxial silicon wafer
KR100685260B1 (en) Heat treatment method for silicon wafer
KR100545990B1 (en) How to remove metal impurities in silicon wafer
KR0151990B1 (en) Formation method of gattering layer in silicon substrate
JPS63164440A (en) Manufacture of semiconductor device
KR100250751B1 (en) Semiconductor device manufacture method
JPH11145146A (en) Semiconductor substrate and its manufacture
JPS6042839A (en) Method for processing semiconductor wafer
KR100705939B1 (en) Method of manufacturing a semiconductor wafer
JP4826993B2 (en) Method for producing p-type silicon single crystal wafer
JPS59119842A (en) Manufacture of semiconductor device
JP2004056132A (en) Method for fabricating semiconductor wafer
JPH09148335A (en) Semiconductor silicon wafer and manufacture thereof
JP2016189435A (en) Method for manufacturing epitaxial wafer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination