KR100705939B1 - Method of manufacturing a semiconductor wafer - Google Patents
Method of manufacturing a semiconductor wafer Download PDFInfo
- Publication number
- KR100705939B1 KR100705939B1 KR1020040067539A KR20040067539A KR100705939B1 KR 100705939 B1 KR100705939 B1 KR 100705939B1 KR 1020040067539 A KR1020040067539 A KR 1020040067539A KR 20040067539 A KR20040067539 A KR 20040067539A KR 100705939 B1 KR100705939 B1 KR 100705939B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- semiconductor wafer
- treatment process
- ion implantation
- temperature
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 102
- 238000010438 heat treatment Methods 0.000 claims abstract description 73
- 239000002244 precipitate Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 230000007547 defect Effects 0.000 claims abstract description 15
- 230000006911 nucleation Effects 0.000 claims abstract description 7
- 238000010899 nucleation Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000137 annealing Methods 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 12
- 235000012431 wafers Nutrition 0.000 description 27
- 238000005247 gettering Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 반도체 웨이퍼 제조 방법에 관한 것으로, 반도체 웨이퍼에 이온 주입 공정을 실시하여 상기 반도체 웨이퍼의 격자 결함을 유발시키는 단계와, 제 1 열처리 공정을 실시하여 상기 반도체 웨이퍼의 표면 산소 농도를 낮추고, 상기 산소 농도가 상기 반도체 웨이퍼의 깊이 방향으로 증가되도록 하는 단계와, 제 2 열처리 공정을 실시하여 상기 반도체 웨이퍼 내부의 소정 영역에 핵생성 사이트를 형성하는 단계와, 급속 열처리 공정을 실시하여 상기 반도체 웨이퍼의 소정 깊이에 석출물을 석출시키는 단계를 포함함으로써 공정 시간을 대폭 단축시킬 수 있을 뿐만 아니라 더 깊은 영역에서 석출물을 성장시킴으로써 표면 부근의 불순물 농도도 열처리 공정보다 개선되어 낮은 누설 전류를 갖는 신뢰성 높은 고품질의 소자를 제조할 수 있는 반도체 웨이퍼 제조 방법이 제시된다.
The present invention relates to a method for manufacturing a semiconductor wafer, comprising the steps of causing an ion implantation process on a semiconductor wafer to cause lattice defects of the semiconductor wafer, and performing a first heat treatment process to lower the surface oxygen concentration of the semiconductor wafer, Allowing the oxygen concentration to increase in the depth direction of the semiconductor wafer, performing a second heat treatment process to form nucleation sites in a predetermined region inside the semiconductor wafer, and performing a rapid heat treatment process to obtain the semiconductor wafer. Including the step of depositing the precipitate at a predetermined depth, not only can greatly shorten the process time, but also by growing the precipitate in a deeper region, the impurity concentration near the surface is also improved than the heat treatment process, so that a high quality device having a low leakage current can be obtained. Semiconductor that can manufacture The tapered manufacturing method is provided.
반도체 웨이퍼, 이온 주입, 격자 결함, 급속 열처리, 석출물Semiconductor wafer, ion implantation, lattice defect, rapid heat treatment, precipitate
Description
도 1은 종래의 반도체 웨이퍼 제조 방법을 설명하기 위한 열처리 공정도.1 is a heat treatment process diagram for explaining a conventional semiconductor wafer manufacturing method.
도 2는 본 발명에 따른 반도체 웨이퍼 제조 방법을 설명하기 위한 열처리 공정도.
Figure 2 is a heat treatment process for explaining a semiconductor wafer manufacturing method according to the present invention.
본 발명은 반도체 웨이퍼 제조 방법에 관한 것으로, 특히 소자 구동 영역에 무결함층(denuded zone)을 형성하는 반도체 웨이퍼 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor wafer, and more particularly, to a method of manufacturing a semiconductor wafer in which a denuded zone is formed in an element driving region.
반도체 소자의 초고집적화가 급속해짐에 따라 불순물이나 격자 결함들이 극미량이라도 소자 구동 영역에 존재할 경우 소자의 전기적 특성을 크게 저하시키기 된다. 따라서, 불순물이나 격자 결함등의 생성을 단결정 웨이퍼 성장 단계부터 억제하거나 공정중 제거해야 할 필요성이 대두되었다. As the ultra-high integration of the semiconductor device is accelerated, even when a very small amount of impurities or lattice defects are present in the device driving region, the electrical characteristics of the device are greatly degraded. Therefore, the necessity of suppressing the generation of impurities, lattice defects, and the like from the single crystal wafer growth stage or removing them in the process has emerged.
이에 따라 종래에는 도 1에 도시된 바와 같은 3단계의 열처리 과정을 통한 내부 게터링(gettering)에 의해 웨이퍼에 존재하는 불순물이나 결자 결함등을 제거한다.Accordingly, in the related art, impurities or defects in the wafer are removed by internal gettering through a three-step heat treatment process as shown in FIG. 1.
도 1을 참조하면, 초크랄스키(Czochralski)법으로 성장시킨 실리콘 단결정 웨이퍼 내부에는 과포화된 산소가 다량으로 존재한다. 따라서, 웨이퍼를 반응로 내부로 로드시킨 후 1000∼1200℃의 온도에서 1∼2시간 동안 열처리하여 웨이퍼 표면부에 존재하는 산소를 외부로 확산시키고, 650∼850℃의 온도에서 3∼10시간 동안 열처리하여 웨이퍼 내부의 깊은 영역에 핵생성(nucleation) 사이트를 형성시킨다. 이후, 900∼1000℃의 온도에서 1∼4시간 동안 열처리하여 상기 핵생성 사이트에 산소 석출물이나 금속성 불순물 등이 트랩되어 웨이퍼의 깊은 영역에 결함층이 형성된다.Referring to FIG. 1, a large amount of supersaturated oxygen exists in a silicon single crystal wafer grown by the Czochralski method. Therefore, the wafer is loaded into the reactor and heat-treated at a temperature of 1000 to 1200 ° C. for 1 to 2 hours to diffuse oxygen present in the wafer surface to the outside, and for 3 to 10 hours at a temperature of 650 to 850 ° C. The heat treatment forms nucleation sites in deep regions inside the wafer. Thereafter, heat treatment is performed at a temperature of 900 to 1000 ° C. for 1 to 4 hours to trap oxygen precipitates, metallic impurities, and the like at the nucleation site to form a defect layer in a deep region of the wafer.
SiOx의 형태를 갖는 석출물의 계면은 금속 불순물의 핵생성 우선 자리로 작용하여 게터링 사이트로서의 역할을 하게 된다. 한편, 열처리 공정의 온도와 시간을 조절하여 석출 위치와 석출물의 크기 및 분포를 인위적으로 조절할 수 있게 된다. 즉, 열처리 공정을 통해 내부 산소의 농도를 조절하여 석출물을 소자 구동 영역 밖에 형성시켜 금속 불순물을 포획할 수 있는데, 이러한 3단계 열처리를 통한 게터링 방법은 금속 불순물을 포획하는데 효과적인 게터링 기술로 알려져 있다.The interface of the precipitate in the form of SiOx acts as a gettering site by acting as a nucleation priority site of metal impurities. On the other hand, by adjusting the temperature and time of the heat treatment process it is possible to artificially adjust the precipitation position and the size and distribution of the precipitate. That is, by controlling the concentration of oxygen inside the heat treatment process to form precipitates outside the device driving region to capture metal impurities, such a gettering method through the three-step heat treatment is known as an effective gettering technique to capture metal impurities have.
그러나, 종래의 이 기술은 고온, 저온 및 중온의 3단계 열처리 공정을 장시간 실시해야 하기 때문에 웨이퍼 제조에 많은 기간이 소요되므로 생산성이 저하되는 문제점이 있다.
However, this conventional technique has a problem in that productivity is lowered because it takes a long time to manufacture the wafer because the three-step heat treatment process of high temperature, low temperature and medium temperature is performed for a long time.
본 발명의 목적은 웨이퍼의 깊은 영역에 불순물층을 형성하기 위한 열처리 공정 시간을 단축하여 생산성을 향상시킬 수 있는 반도체 웨이퍼의 제조 방법을 제공하는데 있다.
An object of the present invention is to provide a method of manufacturing a semiconductor wafer that can improve productivity by shortening the heat treatment process time for forming an impurity layer in a deep region of the wafer.
상기한 목적을 달성하기 위해 본 발명에서는 다음과 같은 기술적 원리를 이용한다. 기존의 3단계 열처리 공정중 석출물의 성장을 촉진시키기 위해 열처리 공정을 실시하기 이전에 3E14ions/㎤ 이상의 도우즈량으로 이온 주입 공정을 실시함으로써 반도체 기판에 격자 결함을 유발하여 반도체 기판의 격자 결함 상태를 불안정하게 형성함으로써 3번째 열처리 공정에 대한 게터링 효과를 극대화시킴과 동시에 열처리 공정을 RTP로 실시하여 공정 시간을 단축시킬 수 있다. RTP 공정을 이용함으로써 1번의 반응로 열처리 공정이 생략되어 공정 시간을 대폭 단출시킬 뿐만 아니라 더 깊은 영역에서 석출물을 성장시킴으로써 표면 부근의 불순물 농도도 반응로 열처리 공정보다 개선되어 낮은 누설 전류를 갖는 신뢰성 높은 고품질의 소자를 제조할 수 있다.
In order to achieve the above object, the present invention uses the following technical principles. In order to promote the growth of precipitates in the conventional three-step heat treatment process, the ion implantation process is performed at a dose amount of 3E14ions / cm 3 or more prior to the heat treatment process to cause lattice defects in the semiconductor substrate, thereby making the lattice defect state of the semiconductor substrate unstable. In this case, the gettering effect of the third heat treatment process can be maximized and the heat treatment process can be performed by RTP to shorten the process time. By using the RTP process, one reactor heat treatment process is omitted, which greatly shortens the process time and grows precipitates in a deeper area, thereby improving the impurity concentration near the surface than the reactor heat treatment process. High quality devices can be manufactured.
본 발명에 따른 반도체 웨이퍼 제조 방법은 반도체 웨이퍼에 이온 주입 공정을 실시하여 상기 반도체 웨이퍼의 격자 결함을 유발시키는 단계와, 제 1 열처리 공정을 실시하여 상기 반도체 웨이퍼의 표면 산소 농도를 낮추고, 상기 산소 농도가 상기 반도체 웨이퍼의 깊이 방향으로 증가되도록 하는 단계와, 제 2 열처리 공정을 실시하여 상기 반도체 웨이퍼 내부의 소정 영역에 핵생성 사이트를 형성하는 단계와, 급속 열처리 공정을 실시하여 상기 반도체 웨이퍼의 소정 깊이에 석출물을 석출시키는 단계를 포함한다.In the semiconductor wafer manufacturing method according to the present invention, by performing an ion implantation process on the semiconductor wafer to cause lattice defects of the semiconductor wafer, and performing a first heat treatment process to lower the surface oxygen concentration of the semiconductor wafer, To increase in the depth direction of the semiconductor wafer, performing a second heat treatment process to form nucleation sites in a predetermined region inside the semiconductor wafer, and performing a rapid heat treatment process to perform a predetermined depth of the semiconductor wafer. Precipitating a precipitate in the.
상기 이온 주입 공정은 3E14ion/㎤ 이상의 도우즈량으로 실시한다.The ion implantation step is performed at a dose of 3E14ion / cm 3 or more.
상기 이온 주입 에너지를 조절하여 상기 석출물이 원하는 깊이에 형성되도록 한다.The ion implantation energy is controlled to form the precipitate at a desired depth.
상기 이온 주입 공정은 틸트 이온 주입 공정을 포함한다.The ion implantation process includes a tilt ion implantation process.
상기 제 1 열처리 공정은 1000 내지 1200℃ 정도의 온도에서 1시간 내지 2시간동안 실시한다.The first heat treatment process is performed for 1 to 2 hours at a temperature of about 1000 to 1200 ℃.
상기 제 1 열처리 공정은 N2 또는 드라이 O2 분위기에서 실시한다.The first heat treatment step is carried out in an N 2 or dry O 2 atmosphere.
상기 제 2 열처리 공정은 650 내지 850℃ 정도의 온도에서 3시간 내지 10시간동안 실시한다.The second heat treatment process is carried out for 3 to 10 hours at a temperature of about 650 to 850 ℃.
상기 제 2 열처리 공정은 N2 분위기에서 실시한다.The second heat treatment step is carried out in an N 2 atmosphere.
상기 급속 열처리 공정은 1000 내지 1200℃ 정도의 온도에서 0초 내지 5분동안 실시한다.The rapid heat treatment process is performed for 0 seconds to 5 minutes at a temperature of about 1000 to 1200 ℃.
상기 급속 열처리 공정은 스파이크 어닐 공정을 포함한다.The rapid heat treatment process includes a spike annealing process.
상기 스파이크 어닐 공정은 200℃/초 내지 300℃/초의 속도로 온도를 상승시 켜 실시한다.The spike annealing process is carried out by increasing the temperature at a rate of 200 ° C / sec to 300 ° C / sec.
상기 급속 열처리 공정은 25℃/초 내지 150℃/초의 속도로 온도를 상승시켜 실시한다.The rapid heat treatment step is carried out by increasing the temperature at a rate of 25 ℃ / sec to 150 ℃ / second.
상기 급속 열처리 공정은 N2 분위기에서 실시한다.The rapid heat treatment step is carried out in an N 2 atmosphere.
상기 N2은 1 내지 20slpm 정도의 유량으로 유입시킨다.The N 2 is introduced at a flow rate of about 1 to 20 slm.
상기 급속 열처리 공정을 실시한 후 20℃/초 내지 100℃/초의 속도로 냉각시키는 단계를 더 포함한다.
After performing the rapid heat treatment process further comprises the step of cooling at a rate of 20 ℃ / sec to 100 ℃ / second.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도 2는 본 발명에 따른 반도체 웨이퍼 제조 방법을 설명하기 위한 열처리 공정도이다.2 is a heat treatment process diagram for explaining a semiconductor wafer manufacturing method according to the present invention.
먼저, 초크랄스키(Czochralski)법으로 성장시킨 반도체 단결정 웨이퍼의 격자 결함을 유발시켜 반도체 웨이퍼를 불안정화시키기 위해 이온 주입을 실시한다. 이때, 이온 주입 공정은 3E14ion/㎤ 이상의 도우즈량으로 실시하고, 이온 주입 에너지를 조절하여 산소 석출물이 원하는 깊이에 형성되도록 한다. 또한, 반도체 웨이퍼에 격자 결함을 유발시키기 위해 틸트 이온 주입 공정을 실시한다.
상기의 이온주입 시 주입되는 이온은 격자 결함을 유발시키기 위하여 것이며 후속 공정에서 형성되는 반도체 소자의 전기적 특성에는 직접적으로 영향을 주지 않는다. 따라서, 이온주입 시 웨이퍼 내부에 격자 결함을 유발시킬 수만 있다면 어떠한 이온을 주입하여도 가능하다. 하지만, 웨이퍼의 실리콘과 4가 이온(카본 또는 게르마늄)이나, 8족의 비활성 이온(Ar, 또는 Ne)을 주입하여 격자 결함을 유발시키는 것이 바람직하다.First, ion implantation is performed to cause lattice defects of semiconductor single crystal wafers grown by the Czochralski method and to destabilize the semiconductor wafers. At this time, the ion implantation process is performed with a dose of 3E14ion / cm 3 or more, and the ion implantation energy is adjusted to form an oxygen precipitate at a desired depth. In addition, a tilt ion implantation process is performed to cause lattice defects in the semiconductor wafer.
The ions implanted during the ion implantation are intended to cause lattice defects and do not directly affect the electrical properties of the semiconductor device formed in subsequent processes. Therefore, any ion can be implanted as long as it can cause lattice defects in the wafer during ion implantation. However, it is preferable to inject lattice defects by injecting silicon and tetravalent ions (carbon or germanium) or inert ions (Ar, or Ne) of group 8 in the wafer.
그리고, 1000∼1200℃ 정도의 온도에서 1∼2시간동안 1단계 열처리 공정을 실시한다. 1단계 열처리 공정에 의해 내부에 과포화된 산소중 표면 부근의 산소를 외부로 확산시켜 표면 산소 농도를 낮춘다. 그리고, 1단계 열처리 공정에 의해 산소의 농도는 깊이 방향으로 점차 증가하는 분포를 갖는다. 한편, 1단계 열처리 공정은 N2나 드라이 O2 분위기에서 실시한다.Then, a one-step heat treatment process is performed at a temperature of about 1000 to 1200 ° C. for 1 to 2 hours. The oxygen concentration near the surface is diffused out of the supersaturated oxygen inside by the one-step heat treatment process to lower the surface oxygen concentration. In addition, the oxygen concentration is gradually increased in the depth direction by the one-step heat treatment process. On the other hand, step 1, the heat-treating step is carried out in N 2 or a dry O 2 atmosphere.
다음으로 650∼850℃ 정도의 온도에서 3∼10시간동안 2단계 열처리 공정을 실시한다. 2단계 열처리 공정에 의해 모재 내부 깊은 영역에서 산소 석출물이 석출될 수 있는 핵생성(nucleation) 사이트가 형성된다. 이때, 2단계 열처리 공정시 생성되는 석출물의 임계 크기는 1단계 열처리 공정에 의해 결정된 산소의 농도에 따라 달라지는데, 석출물의 임계값은 깊이 방향으로 점차 감소하는 분포를 갖는다. 한편, 2단계 열처리 공정은 N2 분위기에서 실시한다.Next, a two-step heat treatment process is performed for 3 to 10 hours at a temperature of about 650 to 850 ° C. The two-step heat treatment process forms nucleation sites through which oxygen precipitates can be deposited in the deep region of the base metal. At this time, the critical size of the precipitate produced in the two-stage heat treatment process depends on the concentration of oxygen determined by the one-stage heat treatment process, the threshold value of the precipitate has a distribution gradually decreasing in the depth direction. On the other hand, step 2, the heat-treating step is carried out in a N 2 atmosphere.
마지막으로, 1000∼1200℃ 정도의 온도에서 0초∼5분동안 3단계 급속 열처리 공정을 실시한다. 급속 열처리 공정을 통해 산소 석출물을 조금더 깊은 영역에 석출(precipitation)시킨다. 3단계 급속 열처리 공정은 0초의 스파이크 어닐 공정, 5초 이상의 급속 열처리 공정을 실시하는데, 스파이크 어닐을 실시할 경우 승온 속도는 200℃/초∼300℃/초로 하여 실시하고, 급속 열처리 공정을 실시할 경우 승온 속도는 25℃/초∼150℃/초로 하여 실시한다. 한편, 급속 열처리 공정은 N2 분위기에서 실시하는데, N2 유량은 1∼20slpm 정도로 한다. 그리고, 급속 열처리 공정을 실시한 후 냉각시 냉각 속도는 20℃/초∼100℃/초로 한다.
Finally, a three-step rapid heat treatment process is performed at a temperature of about 1000 to 1200 ° C. for 0 seconds to 5 minutes. Oxygen precipitates are precipitated in a deeper region through a rapid heat treatment process. In the three-step rapid heat treatment process, a spike annealing process of 0 seconds and a rapid heat treatment process of 5 seconds or more are performed. When spike annealing is performed, the temperature increase rate is performed at 200 ° C / sec to 300 ° C / sec. In this case, the temperature increase rate is performed at 25 ° C / sec to 150 ° C / sec. On the other hand, rapid thermal processing step is a step for carrying out in N 2 atmosphere, N 2 flow rate is so 1~20slpm. And after performing a rapid heat processing process, the cooling rate at the time of cooling shall be 20 degreeC / sec-100 degreeC / sec.
상기와 같이 본 발명은 기존의 3단계 열처리 공정중 석출물을 성장시키는 3 단계 열처리 공정을 게터링 효과가 뛰어난 급속 열처리 공정을 이용한다. 산소 게터링 효과를 비교하기 위해 1000℃의 온도에서 1시간 동안의 열처리 공정과 1050℃의 온도에서 30초 동안의 급속 열처리 공정을 비교하면, 1050℃의 온도에서 30초 동안 급속 열처리 공정을 실시했을 경우 1000℃의 온도에서 1시간 동안의 열처리 공정을 실시했을 경우와 산소 게터링 효과는 거의 유사하고, 오히려 급속 열처리 공정시 좀더 깊은 영역에서 석출물을 성장시킴으로써 표면 부근의 불순물 농도도 열처리 공정보다 개선되는 효과가 있다. 또한, 급속 열처리 공정을 실시함으로써 1번의 열처리 공정이 생략되어 공정 시간을 대폭 단축시킬 수 있는 큰 장점이 있다.
As described above, the present invention uses a rapid heat treatment process having excellent gettering effect in the three-step heat treatment process for growing precipitates in the existing three-step heat treatment process. To compare the oxygen gettering effect, comparing the heat treatment process for 1 hour at the temperature of 1000 ° C. with the rapid heat treatment process for 30 seconds at the temperature of 1050 ° C., the rapid heat treatment process was performed for 30 seconds at the temperature of 1050 ° C. In this case, the oxygen gettering effect is almost similar to that of the heat treatment process for 1 hour at the temperature of 1000 ° C., but the impurity concentration near the surface is also improved compared to the heat treatment process by growing the precipitate in the deeper region during the rapid heat treatment process. It works. In addition, by performing a rapid heat treatment process, one heat treatment step is omitted, and thus, there is a big advantage that the process time can be greatly shortened.
상술한 바와 같이 본 발명에 의하면 기존의 3단계 열처리 공정중 석출물을 성장시키는 3단계 열처리 공정을 게터링 효과가 뛰어난 급속 열처리 공정을 이용함으로써 1번의 열처리 공정이 생략되어 공정 시간을 대폭 단축시킬 수 있을 뿐만 아니라 더 깊은 영역에서 석출물을 성장시킴으로써 표면 부근의 불순물 농도도 열처리 공정보다 개선되어 낮은 누설 전류를 갖는 신뢰성 높은 고품질의 소자를 제조할 수 있다.As described above, according to the present invention, by using a rapid heat treatment process having excellent gettering effect, the three-stage heat treatment process for growing precipitates in the existing three-stage heat treatment process can be shortened the process time by eliminating one heat treatment process. In addition, by growing the precipitate in a deeper region, the impurity concentration in the vicinity of the surface is also improved than in the heat treatment process, thereby producing a reliable high quality device having a low leakage current.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040067539A KR100705939B1 (en) | 2004-08-26 | 2004-08-26 | Method of manufacturing a semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040067539A KR100705939B1 (en) | 2004-08-26 | 2004-08-26 | Method of manufacturing a semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060019075A KR20060019075A (en) | 2006-03-03 |
| KR100705939B1 true KR100705939B1 (en) | 2007-04-11 |
Family
ID=37126514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040067539A KR100705939B1 (en) | 2004-08-26 | 2004-08-26 | Method of manufacturing a semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100705939B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030014602A (en) | 2001-08-09 | 2003-02-19 | 와커 실트로닉 아게 | Silicon Semiconductor Substrate and Process for Producing the Same |
| KR20030095252A (en) | 2002-06-07 | 2003-12-18 | 샤프 가부시키가이샤 | Method for manufacturing of a semiconductor substrate and semiconductor device |
-
2004
- 2004-08-26 KR KR1020040067539A patent/KR100705939B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030014602A (en) | 2001-08-09 | 2003-02-19 | 와커 실트로닉 아게 | Silicon Semiconductor Substrate and Process for Producing the Same |
| KR20030095252A (en) | 2002-06-07 | 2003-12-18 | 샤프 가부시키가이샤 | Method for manufacturing of a semiconductor substrate and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060019075A (en) | 2006-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642449B2 (en) | Silicon wafer | |
| US5445975A (en) | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering | |
| US20060189169A1 (en) | Method for heat treatment of silicon wafers | |
| KR100423752B1 (en) | A Semiconductor Silicon Wafer and a Method for making thereof | |
| JP4106862B2 (en) | Silicon wafer manufacturing method | |
| KR101822479B1 (en) | Method for producing silicon wafer | |
| KR20100029778A (en) | Diffusion control in heavily doped substrates | |
| KR20170117418A (en) | Manufacturing Method of Silicon Wafer | |
| KR100647940B1 (en) | Semiconductors having defect denuded zones | |
| JP2003297839A (en) | Heat treatment method for silicon wafer | |
| JP2003115491A (en) | Method for heat treating silicon semiconductor substrate | |
| JP2009231429A (en) | Method of manufacturing silicon wafer | |
| KR100705939B1 (en) | Method of manufacturing a semiconductor wafer | |
| JP3144378B2 (en) | Method for manufacturing solid-state imaging device | |
| JP7207204B2 (en) | Method for producing carbon-doped silicon single crystal wafer | |
| US6579589B1 (en) | Semiconductor wafer with crystal lattice defects, and process for producing this semiconductor wafer | |
| JP7188299B2 (en) | Carbon-doped silicon single crystal wafer and its manufacturing method | |
| US6893944B2 (en) | Method of manufacturing a semiconductor wafer | |
| KR20040058940A (en) | Method of removing a defect from the wafer | |
| US7160385B2 (en) | Silicon wafer and method for manufacturing the same | |
| KR20090060499A (en) | Method of fabricating high resistivity silicon wafer using heat treatment | |
| KR20020002514A (en) | Method for manufacturing silicon wafer | |
| KR20030059492A (en) | Gettering processing method of wafer | |
| JPS59119842A (en) | Manufacture of semiconductor device | |
| KR19990047945A (en) | Impurity Control Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |