JP2003297839A - Heat treatment method for silicon wafer - Google Patents

Heat treatment method for silicon wafer

Info

Publication number
JP2003297839A
JP2003297839A JP2002101303A JP2002101303A JP2003297839A JP 2003297839 A JP2003297839 A JP 2003297839A JP 2002101303 A JP2002101303 A JP 2002101303A JP 2002101303 A JP2002101303 A JP 2002101303A JP 2003297839 A JP2003297839 A JP 2003297839A
Authority
JP
Japan
Prior art keywords
heat treatment
wafer
temperature
oxygen
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002101303A
Other languages
Japanese (ja)
Inventor
Hideshi Nishikawa
英志 西川
Takashi Nakayama
孝 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002101303A priority Critical patent/JP2003297839A/en
Publication of JP2003297839A publication Critical patent/JP2003297839A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for heat-treating a silicon wafer using a rapid heating/quenching apparatus, particularly a heat-treatment method for a silicon wafer for obtaining a wafer exhibiting enough gettering capability in a device process. <P>SOLUTION: After first RTA treatment is performed independently in a nitrogen gas or in a mixed gas atmosphere of the nitrogen gas and an inert gas at a temperature ranging from 1,150 to 1,300°C over 1 second, a second RTA treatment is performed in an oxidative gas atmosphere or in an nonoxidative gas atmosphere at a temperature ranging from 700 to 1,100°C for 5 seconds or longer. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン単結晶か
ら得られる半導体デバイスを形成させるためのシリコン
ウエーハの熱処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat treatment method for a silicon wafer for forming a semiconductor device obtained from a silicon single crystal.

【0002】[0002]

【従来の技術】半導体デバイスに用いられるシリコンウ
エーハは、主にチョクラルスキー法(CZ法)によって
育成されたシリコン単結晶インゴットをスライスして製
造される。CZ法は石英ルツボ内の溶融したシリコン融
液に種結晶を浸けた後、上方に引き上げて種結晶下端に
シリコン単結晶を成長させる方法であることから、単結
晶育成中、石英ルツボから溶融する酸素はシリコン単結
晶内に取りこまれ、結晶凝固直後では結晶内に十分に固
溶しているが、単結晶が冷却されるにつれ固溶度が減少
するため、通常、単結晶中には酸素が過飽和な状態で存
在している。
2. Description of the Related Art A silicon wafer used for a semiconductor device is manufactured by slicing a silicon single crystal ingot mainly grown by the Czochralski method (CZ method). The CZ method is a method of immersing a seed crystal in a molten silicon melt in a quartz crucible and then pulling it upward to grow a silicon single crystal at the lower end of the seed crystal. Oxygen is taken into the silicon single crystal and is sufficiently dissolved in the crystal immediately after solidification of the crystal, but the solid solubility decreases as the single crystal is cooled. Exists in a supersaturated state.

【0003】この単結晶から採取したウエーハ中の過飽
和な酸素は、その後のデバイスの製造工程における熱処
理中に酸化物として析出し、この酸素析出物および酸素
析出物によって誘起される欠陥はBMD(Bulk M
icro Defect)とも呼ばれている。このBM
Dがデバイス活性領域に存在する場合にはデバイス特性
を劣化させる要因となるものの、ウエーハ内部に存在す
る場合にはデバイス製造工程で混入する金属不純物を捕
獲するゲッタリング源として有効に作用する。
Supersaturated oxygen in a wafer taken from this single crystal is precipitated as an oxide during the subsequent heat treatment in the device manufacturing process, and the oxygen precipitate and the defects induced by the oxygen precipitate are BMD (bulk). M
It is also called "micro Defect". This BM
When D is present in the device active region, it becomes a factor that deteriorates the device characteristics, but when D is present inside the wafer, it effectively acts as a gettering source for capturing metal impurities mixed in in the device manufacturing process.

【0004】このゲッタリング特性に優れるシリコンウ
エーハを製造する方法として、例えば、非酸化性雰囲気
内でシリコンウエーハに1100℃以上の高温熱処理を
施すことで、ウエーハ表層の酸素を外方拡散させて表層
に存在する酸素の濃度を低下させ、ウエーハ表面に酸素
析出物やそれに誘起される欠陥が存在しない無欠陥層
(Denuded Zone、以後DZ層と記載)を形
成する。その後、シリコンウエーハに500〜900℃
で数時間の低温熱処理を施すことにより、ウエーハ内部
に酸素析出核を形成させ、次のデバイス工程で熱処理を
受けることによってウエーハ内部に酸素析出物として成
長させる方法が提案されている。しかしながら、この熱
処理方法は長時間を要し、生産性が低いという問題があ
る。
As a method for producing a silicon wafer having excellent gettering characteristics, for example, by subjecting the silicon wafer to a high temperature heat treatment at 1100 ° C. or more in a non-oxidizing atmosphere, oxygen in the surface layer of the wafer is diffused outward to diffuse the surface layer. The concentration of oxygen existing in the wafer is reduced to form a defect-free layer (Deduced Zone, hereinafter referred to as a DZ layer) on the surface of the wafer, in which there are no oxygen precipitates or defects induced by the oxygen precipitates. Then, 500-900 ° C on the silicon wafer
A method has been proposed in which oxygen precipitation nuclei are formed inside the wafer by performing low-temperature heat treatment for several hours, and then grown as oxygen precipitates inside the wafer by being subjected to heat treatment in the next device step. However, this heat treatment method requires a long time and has a problem of low productivity.

【0005】これに対して、ハロゲンランプなどによる
光照射でウエーハに短時間の急速加熱・冷却処理(RT
A:Rapid Thermal Annealin
g)を施すことにより、その後のデバイス工程などの製
造プロセスにおける熱履歴で生成する酸素析出物の密度
分布を制御する方法が提案されている。
On the other hand, the wafer is rapidly heated and cooled in a short time (RT
A: Rapid Thermal Annealin
It has been proposed to control the density distribution of oxygen precipitates generated by thermal history in the subsequent manufacturing process such as a device process by performing g).

【0006】例えば、米国特許第5401669号の発
明では、窒素または窒素を含む雰囲気中で1175〜1
275℃で3〜60秒保持した後、5℃/秒以上の冷却
速度で冷却する処理を行うことが提案されている。この
方法によれば、短時間のRTA処理を行うことで、その
後のデバイス工程の熱処理においてウエーハ内部に高密
度に酸素析出物が形成されることとなるが、この酸素析
出物の形成領域はウエーハ表裏面近傍に限られ、ウエー
ハ厚み方向の中央部(中心部)において酸素析出物が余
り形成されないという問題がある。
For example, in the invention of US Pat. No. 5,401,669, 1175-1 in nitrogen or an atmosphere containing nitrogen.
It has been proposed to hold the material at 275 ° C. for 3 to 60 seconds and then cool it at a cooling rate of 5 ° C./second or more. According to this method, by performing RTA treatment for a short time, oxygen precipitates are formed at high density inside the wafer in the subsequent heat treatment of the device step. There is a problem that oxygen precipitates are scarcely formed in the central portion (central portion) in the wafer thickness direction, which is limited to the vicinity of the front and back surfaces.

【0007】また、米国特許第5994761号の発明
では、酸化雰囲気中での処理により表面に数十オングス
トロームの酸化膜を形成させた後、窒素またはアルゴン
などの不活性ガス雰囲気中で1150〜1300℃で1
〜60秒保持した後、5〜200℃/秒の冷却速度で冷
却する処理を行うことが提案されている。この方法によ
れば、その後のデバイス工程においてウエーハ厚み方向
の中央部(中心部)に高密度に酸素析出物が形成される
ものの、ウエーハ表裏面に向かうほど、すなわちデバイ
ス活性領域に近づくほど、酸素析出物の密度が低下する
という問題がある。
Further, in the invention of US Pat. No. 5,994,761, after forming an oxide film of several tens of angstroms on the surface by treatment in an oxidizing atmosphere, 1150 to 1300 ° C. in an inert gas atmosphere such as nitrogen or argon. In 1
It has been proposed to carry out a treatment of holding at ˜60 seconds and then cooling at a cooling rate of 5 to 200 ° C./second. According to this method, although oxygen precipitates are formed at a high density in the central portion (central portion) in the wafer thickness direction in the subsequent device step, the oxygen precipitates become closer to the front and back surfaces of the wafer, that is, closer to the device active region. There is a problem that the density of the precipitates decreases.

【0008】[0008]

【発明が解決しようとする課題】デバイス製造工程で混
入する金属不純物は、ウエーハ表裏面から混入するた
め、混入した金属不純物を効率良く捕獲するためには、
ウエーハ表裏面の近傍に酸素析出物をできるだけ高密度
に形成させることが有効である。しかしながら、金属不
純物の捕獲効果はウエーハ全体に形成される酸素析出物
密度にも依存することから、ウエーハ内部(中心部)に
おいても酸素析出物が十分に形成されることが望まし
い。
The metal impurities mixed in the device manufacturing process are mixed from the front and back surfaces of the wafer. Therefore, in order to efficiently capture the mixed metal impurities,
It is effective to form oxygen precipitates as close to the front and back surfaces of the wafer as possible. However, since the trapping effect of metal impurities also depends on the density of oxygen precipitates formed on the entire wafer, it is desirable that oxygen precipitates are sufficiently formed inside the wafer (center portion).

【0009】本発明の目的は、シリコンウエーハ中の酸
素析出物の密度分布を制御することを目的としたRTA
処理技術に関し、その後のデバイス工程における熱処理
において、ゲッタリング源となる酸素析出物あるいは酸
素析出物によって誘起される欠陥が、デバイス活性領域
に近いウエーハ表層部近傍で高密度に形成され、かつウ
エーハ中心部においても高密度に形成されるウエーハを
得るためのシリコンウエーハの熱処理方法を提供するこ
とにある。
An object of the present invention is RTA for controlling the density distribution of oxygen precipitates in a silicon wafer.
Regarding the processing technology, in the subsequent heat treatment in the device process, oxygen precipitates, which are gettering sources, or defects induced by oxygen precipitates are formed at high density near the surface layer of the wafer near the device active region, and Another object of the present invention is to provide a method for heat treating a silicon wafer for obtaining a wafer that is formed with a high density even in a portion.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明らは、酸素析出物密度分布に対するRTA処
理の効果について種々検討を行った。
In order to solve the above problems, the present inventors have made various studies on the effect of RTA treatment on the density distribution of oxygen precipitates.

【0011】単結晶育成中に取り込まれた酸素は、温度
の低下により過飽和の状態で固溶しているので、安定し
て存在出来る場所(サイト)が有れば、そこに析出核の
ような物が形成され、一旦、核が形成されればそこへ優
先的に酸素は凝集して酸素析出物が形成されることとな
る。このようなサイトとしては結晶中に存在する空孔が
最適であり、空孔が複数個集合すれば、より容易に酸素
析出物の基となる析出核を形成することができると考え
られる。従って、ウエーハ内部により多くの空孔を注入
することができれば、より析出サイトが増大し、その後
のデバイス工程における熱処理によって酸素析出物密度
を増大させることが可能となる。一般的に、点欠陥を考
慮した酸素析出物の反応式として、下記の(1)式が簡
略的に用いられている。
Oxygen taken in during the growth of a single crystal is solid-soluted in a supersaturated state due to a decrease in temperature. When a substance is formed and a nucleus is formed, oxygen is preferentially aggregated therein to form an oxygen precipitate. Voids existing in the crystal are optimal as such sites, and it is considered that when a plurality of vacancies are aggregated, a precipitation nucleus that is a base of oxygen precipitates can be more easily formed. Therefore, if more vacancies can be injected into the inside of the wafer, the number of precipitation sites increases, and the oxygen precipitate density can be increased by the heat treatment in the subsequent device process. Generally, the following equation (1) is simply used as a reaction equation of oxygen precipitates in consideration of point defects.

【0012】 Si+2O+空孔 → SiO2(酸素析出物)+格子間シリコン …(1) 右辺の格子間シリコンは、酸素析出物(SiO2)が形
成されることで体積膨張が起こり発生する。
Si + 2O + vacancy → SiO 2 (oxygen precipitate) + interstitial silicon (1) In the interstitial silicon on the right side, volume expansion occurs due to the formation of oxygen precipitates (SiO 2 ).

【0013】前述したように、窒素を含む非酸化性ガス
雰囲気中でシリコンウエーハに高温のRTA処理を施す
と、空孔がウエーハ内に積極的に注入され、ウエーハ内
部の酸素析出核が増大することからウエーハのゲッタリ
ング能力の向上には有効な手法である。しかしながら、
酸素析出物の評価熱処理後に、ウエーハ内部に形成され
る酸素析出物の密度分布はウエーハ表面近傍で高く、ウ
エーハ中心部に向かうほど低い密度分布となる問題があ
る。これは恐らく、RTA処理後のウエーハの冷却過程
中に空孔の外方拡散現象が生じ、ウエーハ中央部の酸素
析出核密度が低下するものと考えられる。
As described above, when a silicon wafer is subjected to a high temperature RTA treatment in a non-oxidizing gas atmosphere containing nitrogen, holes are positively injected into the wafer, and oxygen precipitation nuclei inside the wafer increase. Therefore, it is an effective method for improving the gettering ability of the wafer. However,
Evaluation of oxygen precipitates After heat treatment, the density distribution of oxygen precipitates formed inside the wafer is high in the vicinity of the wafer surface, and there is a problem that the density distribution becomes lower toward the center of the wafer. This is probably because the outward diffusion phenomenon of vacancies occurs during the cooling process of the wafer after the RTA treatment, and the density of oxygen precipitation nuclei in the central portion of the wafer decreases.

【0014】このため、米国特許第5401669号の
発明で開示されるように、ウエーハを降温する際の冷却
速度を大きくして空孔の外方拡散を抑制することが提案
されるものの、ウエーハ中心部における酸素析出物密度
の低下を解消できない。これは、通常、デバイス作製工
程を含めて長時間の熱処理を行う場合は、複数枚のウエ
ーハを一度に処理するバッチ式の拡散炉が用いられ、所
定の温度に保持された炉内に、例えば10cm/分とい
った非常にゆっくりした速度でウエーハが炉内に挿入さ
れ、ウエーハが完全に炉内に挿入されるまでに数10分
の時間を要すことから、この間に空孔の外方拡散を生じ
ているものと推測される。
Therefore, as disclosed in the invention of US Pat. No. 5,401,669, it is proposed to suppress the outward diffusion of holes by increasing the cooling rate when lowering the temperature of the wafer, but The decrease in the density of oxygen precipitates in the area cannot be eliminated. This is usually a batch-type diffusion furnace that processes a plurality of wafers at once when performing a long-time heat treatment including the device manufacturing process, and, for example, in a furnace maintained at a predetermined temperature, The wafer is inserted into the furnace at a very slow speed such as 10 cm / min, and it takes several tens of minutes until the wafer is completely inserted into the furnace. It is speculated that this is happening.

【0015】本発明者らは、非酸化性雰囲気中でシリコ
ンウエーハに高温のRTA処理を施した後、低温のRT
A処理を施すことで、酸素析出物の評価熱処理後におい
て、ウエーハ中央部の酸素析出物密度が増大することを
知見し、本発明を完成させたものであり、本発明は下記
のシリコンウエーハの熱処理方法を要旨としている。
The inventors of the present invention performed a high temperature RTA treatment on a silicon wafer in a non-oxidizing atmosphere, and then performed a low temperature RT treatment.
The present invention has been completed by finding that the oxygen precipitation density in the central portion of the wafer increases after the heat treatment for evaluating the oxygen precipitates by performing the A treatment, and the present invention provides the following silicon wafers. The main point is the heat treatment method.

【0016】すなわち、本発明は、チョクラルスキー法
により育成したシリコン単結晶インゴットから作成した
シリコンウエーハを急速加熱・急速冷却装置を用いて熱
処理する方法において、窒素ガス単独あるいは窒素ガス
と不活性ガスとの混合ガス雰囲気で1150〜1300
℃で1秒以上の第1熱処理を行った後、酸化性ガス雰囲
気あるいは非酸化性ガス雰囲気で700〜1100℃で
5秒以上の第2熱処理を行うことを特徴とするシリコン
ウエーハの熱処理方法である。
That is, the present invention is a method for heat treating a silicon wafer made from a silicon single crystal ingot grown by the Czochralski method using a rapid heating / cooling device, in which nitrogen gas alone or nitrogen gas and an inert gas are used. 1150 to 1300 in mixed gas atmosphere with
A heat treatment method for a silicon wafer, which comprises performing a first heat treatment for 1 second or longer at 700C and then performing a second heat treatment for 5 seconds or longer at 700 to 1100C in an oxidizing gas atmosphere or a non-oxidizing gas atmosphere. is there.

【0017】本発明の熱処理方法において第2熱処理
を、第1熱処理後の降温過程で連続的に行うか、あるい
は700℃よりも低い温度まで降温したシリコンウエー
ハを再び昇温して行うことを特徴とするものである。
In the heat treatment method of the present invention, the second heat treatment is carried out continuously in the temperature lowering process after the first heat treatment, or is performed again by raising the temperature of the silicon wafer cooled to a temperature lower than 700 ° C. It is what

【0018】[0018]

【発明の実施の形態】本発明の第1熱処理にあっては、
シリコンウエーハを窒素ガス単独あるいは窒素ガスと不
活性ガスとの混合ガス雰囲気で1150〜1300℃で
1秒以上のRTA処理する必要がある。
BEST MODE FOR CARRYING OUT THE INVENTION In the first heat treatment of the present invention,
It is necessary to subject the silicon wafer to RTA treatment at 1150 to 1300 ° C. for 1 second or longer in a nitrogen gas alone or in a mixed gas atmosphere of a nitrogen gas and an inert gas.

【0019】本発明の第1熱処理において、窒素ガス単
独あるいは窒素ガスと不活性ガスの混合ガス雰囲気を採
用しているのは、ウエーハ内部に積極的に空孔を注入さ
せてウエーハ内部に形成される酸素析出核の密度を増大
させるためには、窒素ガスが有効であるからである。窒
素ガスと混合させる不活性ガスとしてはアルゴンガスや
水素ガスなどが挙げられ、少なくとも、体積比で50%
以上の窒素ガスを含むようにする必要がある。
In the first heat treatment of the present invention, a nitrogen gas alone or a mixed gas atmosphere of nitrogen gas and an inert gas is employed. This is because holes are positively injected into the wafer to form inside the wafer. This is because nitrogen gas is effective for increasing the density of oxygen precipitation nuclei. Examples of the inert gas mixed with the nitrogen gas include argon gas and hydrogen gas, and at least 50% by volume.
It is necessary to contain the above nitrogen gas.

【0020】例えば、本発明の第1熱処理をアルゴンガ
ス単独の雰囲気でRTA処理した場合には、酸素析出物
の評価熱処理後において、ウエーハ深さ方向の酸素析出
物密度はウエーハ中央部で高密度となり、ウエーハ表面
に向かって減少する分布となる。
For example, when the first heat treatment of the present invention is subjected to the RTA treatment in an atmosphere of argon gas alone, after the heat treatment for evaluating the oxygen precipitates, the density of oxygen precipitates in the depth direction of the wafer is high at the center of the wafer. And the distribution decreases toward the wafer surface.

【0021】一方、酸化性ガスを用いた場合は、ウエー
ハ表面が酸化し酸化膜が形成され、この酸化膜形成時に
ウエーハ表面近傍は体積膨張して格子間シリコンが発生
する。また、ウエーハ表面の格子間シリコン原子の全て
が酸化膜形成に寄与するのではなく、不完全酸化によっ
ても格子間シリコンが発生する。これらの現象によって
ウエーハ内部に格子間シリコンが多く存在すると、前述
した(1)式の反応は酸素析出物が形成し難い方向に向
かうことになる。実際に、100%酸素雰囲気で同様の
熱処理条件でRTA処理を行ったところ、評価熱処理後
において、エッチピットとして観察される欠陥(BMD
に相当)は一切観察されなかった。
On the other hand, when an oxidizing gas is used, the surface of the wafer is oxidized to form an oxide film, and when the oxide film is formed, the volume near the surface of the wafer is expanded and interstitial silicon is generated. Further, not all of the interstitial silicon atoms on the surface of the wafer contribute to the formation of an oxide film, but interstitial silicon is also generated by incomplete oxidation. If a large amount of interstitial silicon is present inside the wafer due to these phenomena, the reaction of the above-mentioned formula (1) is directed in the direction in which oxygen precipitates are difficult to form. When RTA treatment was actually performed under the same heat treatment condition in a 100% oxygen atmosphere, defects (BMD) observed as etch pits after the heat treatment for evaluation were observed.
Was not observed at all.

【0022】本発明の第1熱処理において、ウエーハ内
部に注入される空孔量はRTA処理の温度・時間に依存
することから、熱処理温度は1150〜1300℃の範
囲に制御する必要がある。1150℃より低い温度で
は、酸素析出核の形成を促進させるのに十分な空孔量を
ウエーハ内に注入することができず、また、ウエーハ表
裏面に十分なDZ層を形成することができない。130
0℃を超える温度では、熱処理時にウエーハにスリップ
転位が発生し、デバイス作製時に支障をきたすことにな
り好ましくない。
In the first heat treatment of the present invention, the amount of holes injected into the wafer depends on the temperature and time of the RTA treatment, so the heat treatment temperature must be controlled within the range of 1150 to 1300 ° C. At a temperature lower than 1150 ° C., it is not possible to inject a sufficient amount of vacancies into the wafer to promote the formation of oxygen precipitation nuclei, and it is not possible to form a sufficient DZ layer on the front and back surfaces of the wafer. 130
If the temperature is higher than 0 ° C., slip dislocations are generated in the wafer during heat treatment, which causes problems during device fabrication, which is not preferable.

【0023】熱処理時間は、上記の温度範囲内で1秒以
上加熱することがよく、10秒も加熱すればゲッタリン
グに必要な酸素析出物密度を得るために必要な酸素析出
核をウエーハ内部に十分に形成することができる。1秒
より短い加熱時間では、ウエーハの面内および深さ方向
において、所望とする熱処理到達温度までに要する時間
が異なり、品質のバラツキを生み出す原因となることが
懸念される。一方、処理時間の上限としてはスリップ低
減および生産性を考慮して60秒までに留めることが望
ましい。
The heat treatment time is preferably 1 second or more within the above temperature range, and if heating is performed for 10 seconds, the oxygen precipitation nuclei necessary for obtaining the density of oxygen precipitates for gettering are placed inside the wafer. It can be sufficiently formed. If the heating time is shorter than 1 second, the time required to reach the desired heat treatment reaching temperature differs in the in-plane direction and the depth direction of the wafer, which may cause a variation in quality. On the other hand, it is desirable that the upper limit of the processing time be 60 seconds or less in consideration of slip reduction and productivity.

【0024】上述したように、到達温度で1秒以上の熱
処理により、空孔はウエーハ内部に注入されるが、空孔
をウエーハ内部に留めておくには、ウエーハを降温する
際の冷却速度が重要な役割を果たすこととなる。空孔は
ウエーハ表面に達すると消失し、最表面近くでは濃度が
低下して、それによって生じる濃度差により内部から表
面へ向けて空孔の外方拡散が起こると考えられる。この
ため、冷却速度が遅いと高温に滞在する時間が長くな
り、その分、外方拡散が進行してしまい、一旦、高温の
RTA処理によって注入された空孔が減少し、酸素析出
核形成に十分なだけの量を確保することができなくなる
と考えられる。従って、冷却速度を大きくすることは空
孔消失の抑制効果を期待でき、冷却速度としては5℃/
秒以上が必要であり、30℃/秒の冷却速度であれば、
その後の評価熱処理においてある程度の酸素析出物密度
を確保することができる。なお、第1熱処理の昇温速度
としては生産性を考慮して10℃/秒以上に制御するこ
とが望ましい。
As described above, the holes are injected into the wafer by the heat treatment for 1 second or more at the ultimate temperature. However, in order to keep the holes inside the wafer, the cooling rate when lowering the temperature of the wafer is set. It will play an important role. It is considered that the vacancies disappear when they reach the surface of the wafer, the concentration decreases near the outermost surface, and the resulting concentration difference causes outward diffusion of vacancies from the inside toward the surface. Therefore, if the cooling rate is slow, the time of staying at a high temperature becomes long, and the outward diffusion proceeds correspondingly, and the number of vacancies once injected by the high temperature RTA treatment is reduced, resulting in the formation of oxygen precipitation nuclei. It is thought that it will not be possible to secure a sufficient amount. Therefore, increasing the cooling rate can be expected to have the effect of suppressing the disappearance of pores, and the cooling rate is 5 ° C /
More than a second is required, and if the cooling rate is 30 ° C / second,
A certain degree of oxygen precipitate density can be secured in the subsequent evaluation heat treatment. In addition, it is desirable to control the temperature rising rate of the first heat treatment to 10 ° C./second or more in consideration of productivity.

【0025】しかしながら、上述した第1熱処理だけで
は酸素析出物はデバイス活性領域近傍にのみ形成され、
ウエーハ中央部では十分なゲッタリング効果を得られる
だけの酸素析出物密度には到っていない。ウエーハ中央
部でも十分なゲッタリング効果を得られるだけの密度に
するには、第2熱処理が必要となる。
However, oxygen precipitates are formed only in the vicinity of the device active region only by the above-mentioned first heat treatment,
In the central part of the wafer, the density of oxygen precipitates is not enough to obtain a sufficient gettering effect. The second heat treatment is necessary to obtain a density sufficient to obtain a sufficient gettering effect even in the central portion of the wafer.

【0026】本発明の第2熱処理は、第1熱処理でウエ
ーハ内部に形成された酸素析出核をその後のデバイス工
程の高温熱処理によって消滅しない程度のサイズにまで
成長させるために実施するものであって、上述した第1
熱処理後に、シリコンウエーハを酸化性ガス雰囲気ある
いは非酸化性ガス雰囲気で700〜1100℃で5秒以
上のRTA処理を行う必要がある。
The second heat treatment of the present invention is carried out in order to grow the oxygen precipitation nuclei formed inside the wafer by the first heat treatment to a size that does not disappear by the high temperature heat treatment in the subsequent device process. , First mentioned above
After the heat treatment, it is necessary to subject the silicon wafer to RTA treatment at 700 to 1100 ° C. for 5 seconds or more in an oxidizing gas atmosphere or a non-oxidizing gas atmosphere.

【0027】本発明の第2熱処理において、その温度範
囲を700〜1100℃と規定しているのは、この所定
の温度範囲内であれば、シリコンウエーハを5秒もRT
A処理すれば、その後の酸素析出物の評価熱処理におい
てウエーハ中心部の酸素析出物密度の増大が見られ、1
0秒も処理すれば十分な酸素析出物密度を確保すること
ができるからである。なお、第2熱処理時間の上限は、
生産性確保の観点から60秒以内が望ましく、特に酸化
性ガス雰囲気を使用する場合には、格子間シリコンの注
入抑制の観点からも60秒までの時間内に留めることが
望ましい。
In the second heat treatment of the present invention, the temperature range is defined as 700 to 1100 ° C. The temperature of the silicon wafer is 5 seconds at RT within the predetermined temperature range.
When the A treatment is performed, the oxygen precipitate density in the central portion of the wafer is increased in the subsequent heat treatment for evaluating the oxygen precipitates.
This is because a sufficient oxygen precipitate density can be secured if the treatment is performed for 0 seconds. The upper limit of the second heat treatment time is
From the viewpoint of ensuring productivity, it is preferably within 60 seconds, and particularly when an oxidizing gas atmosphere is used, it is desirable to stay within 60 seconds from the viewpoint of suppressing interstitial silicon injection.

【0028】本発明の第2熱処理の温度が上記の所定の
温度範囲よりも高くても、低くてもウエーハ中央部の酸
素析出物密度の増大が殆ど見られない。この理由として
は、恐らく、700℃よりも低い温度でRTA処理した
場合には、熱処理温度が低すぎるために酸素析出核の成
長が起こり難く、また、結晶中の酸素の拡散速度が遅い
ことも相まって、非常に長時間をかけなければ酸素析出
核は成長しないものと考えられ、1100℃を超える温
度でRTA処理した場合には、第1熱処理で注入された
空孔の外方拡散が支配的になるものと推測される。
Even if the temperature of the second heat treatment of the present invention is higher or lower than the above predetermined temperature range, there is almost no increase in the oxygen precipitate density in the central portion of the wafer. This is probably because, when RTA treatment is performed at a temperature lower than 700 ° C., the heat treatment temperature is too low, so that the growth of oxygen precipitation nuclei does not easily occur, and the diffusion rate of oxygen in the crystal is slow. In combination, it is considered that the oxygen precipitation nuclei do not grow unless it takes a very long time. When RTA treatment is performed at a temperature higher than 1100 ° C., the outward diffusion of the vacancies injected in the first heat treatment is dominant. It is supposed to be.

【0029】本発明の第2熱処理にあっては、採用する
ガス雰囲気としては、酸素を含む雰囲気あるいは窒素ガ
ス、アルゴンガス、水素ガスなどの非酸化性ガス雰囲気
の何れであってもよい。
In the second heat treatment of the present invention, the gas atmosphere used may be either an atmosphere containing oxygen or a non-oxidizing gas atmosphere such as nitrogen gas, argon gas or hydrogen gas.

【0030】すなわち、1100℃以下の温度では、酸
化性雰囲気でRTA処理を行っても酸化膜の形成は少な
く、それに伴う格子間シリコンの注入量も極わずかであ
ることから、酸素析出核形成を抑制するには到らず、非
酸化性ガス雰囲気におけるRTA処理とさほど酸素析出
物密度に相違はない。
That is, at a temperature of 1100 ° C. or lower, even if RTA treatment is performed in an oxidizing atmosphere, the formation of an oxide film is small, and the interstitial silicon injection amount is very small. There is no difference in oxygen precipitate density from RTA treatment in a non-oxidizing gas atmosphere.

【0031】この第2熱処理は、第1熱処理を行った
後、ウエーハの降温過程で連続的に行ってよいし、一
旦、700℃以下までウエーハ温度を下げ、再度、昇温
するようにして第2熱処理を行っても同様の効果を得る
ことができる。
This second heat treatment may be performed continuously after the first heat treatment in the process of cooling the wafer. Alternatively, the temperature of the wafer may be once lowered to 700 ° C. or lower and the temperature may be raised again. The same effect can be obtained by performing two heat treatments.

【0032】本発明の第2熱処理における昇温速度およ
ぴ降温速度はどちらも10℃/秒以上に制御することが
望ましい。
Both the rate of temperature rise and the rate of temperature decrease in the second heat treatment of the present invention are preferably controlled to 10 ° C./sec or more.

【0033】[0033]

【実施例】以下に本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described below.

【0034】(実施例1)酸素濃度が12×1017at
oms/cm3(ASTM F−121,1979)の
シリコン単結晶から採取した厚さ725μm、直径20
0mmのシリコンウエーハを用い、ハロゲンランプの光
源を用いた急速加熱・冷却装置(AST−2800)を
使用して、以下の条件でRTA処理を行った。
(Example 1) Oxygen concentration was 12 × 10 17 at
725 μm in thickness and 20 in diameter taken from a silicon single crystal of oms / cm 3 (ASTM F-121,1979).
RTA treatment was performed under the following conditions using a 0 mm silicon wafer and a rapid heating / cooling device (AST-2800) using a halogen lamp light source.

【0035】第1熱処理として、炉内を窒素とアルゴン
の混合雰囲気(体積比1:1)とし、600℃に保持さ
れた炉内にウエーハを投入した後、50℃/秒の昇温速
度で1250℃まで昇温し、その温度で10秒保持後、
33℃/秒の降温速度で第2熱処理温度まで降温した。
As the first heat treatment, a mixed atmosphere of nitrogen and argon (volume ratio 1: 1) was set in the furnace, and after the wafer was put into the furnace kept at 600 ° C., the temperature was raised at 50 ° C./sec. After raising the temperature to 1250 ° C and holding at that temperature for 10 seconds,
The temperature was decreased to the second heat treatment temperature at a temperature decrease rate of 33 ° C./sec.

【0036】次に、第2熱処理温度にまで降温後、炉内
雰囲気を10%酸素ガス(窒素ガスで希釈)に変更し、
第2熱処理温度を700℃、900℃、1100℃、1
200℃の3水準に変更してそれぞれRTA処理を行っ
た。また、第2熱処理を実施せずに室温まで低下させた
ウエーハも作成した。第2熱処理は何れも保持時間10
秒で、33℃/秒の降温速度で室温まで降温した。第1
熱処理および第2熱処理のヒートパターンを図4に示
す。
Next, after the temperature was lowered to the second heat treatment temperature, the atmosphere in the furnace was changed to 10% oxygen gas (diluted with nitrogen gas),
Second heat treatment temperature is 700 ° C, 900 ° C, 1100 ° C, 1
RTA treatment was carried out by changing to three levels of 200 ° C. In addition, a wafer that was cooled to room temperature without performing the second heat treatment was also created. Hold time is 10 for both second heat treatments
In seconds, the temperature was decreased to room temperature at a temperature decrease rate of 33 ° C./second. First
The heat patterns of the heat treatment and the second heat treatment are shown in FIG.

【0037】得られた各ウエーハの深さ方向の欠陥密度
分布を調べるため、窒素ガス雰囲気中で、800℃で4
時間の熱処理に引き続き、1000℃で16時間の析出
評価熱処理を行った後、それぞれのウエーハを劈開し、
Secco液(K2Cr27+HF+H2O)に3分間浸
漬してウエーハ表面をエッチングした後、劈開断面を光
学顕微鏡を用いてウエーハ深さ方向の欠陥密度およびそ
の分布を測定した。その深さ方向の欠陥密度分布の測定
結果を図1に示し、ウエーハ中央部(表面から300〜
400μm間の領域)と、ウエーハ表層近傍(表面から
50〜70μm間の領域)における平均欠陥密度を表1
に示す。
In order to examine the defect density distribution in the depth direction of each of the obtained wafers, the temperature was 4 ° C. at 800 ° C. in a nitrogen gas atmosphere.
After the heat treatment for 1 hour, the heat treatment for precipitation is performed at 1000 ° C. for 16 hours, and then each wafer is cleaved,
After the wafer surface was etched by immersing it in a Secco liquid (K 2 Cr 2 O 7 + HF + H 2 O) for 3 minutes, the cleaved cross section was measured for defect density in the wafer depth direction and its distribution using an optical microscope. The measurement result of the defect density distribution in the depth direction is shown in FIG.
Table 1 shows the average defect densities in the area of 400 μm) and in the vicinity of the surface layer of the wafer (area of 50 to 70 μm from the surface).
Shown in.

【0038】[0038]

【表1】 [Table 1]

【0039】これらから明らかなように、第2熱処理を
700℃〜1100℃の温度範囲で行うことによりウエ
ーハ中央部の欠陥密度は増加し、第2熱処理の温度が低
いほど欠陥密度が増加することが明らかであり、第2熱
処理を実施しないウエーハに比べてその増加量は、約2
〜8倍であり、ウエーハ中央部においても十分なBMD
密度が確保されていることがわかる。一方、ウエーハ表
層近傍(デバイス活性領域近傍)の欠陥密度はほとんど
変化しておらず、その増加量は1.1〜1.3倍であり、
第2熱処理がウエーハ中央部の欠陥密度増加に大きく寄
与することが分かる。なお、図1において、ウエーハ表
面から中央部までしか欠陥密度を示していないが、ウエ
ーハ中央部から裏面方向に向かっては対照的に同様の分
布を示した。
As is clear from these, by performing the second heat treatment in the temperature range of 700 ° C. to 1100 ° C., the defect density in the central portion of the wafer increases, and the defect density increases as the temperature of the second heat treatment decreases. It is clear that the amount of increase is about 2 as compared with the wafer not subjected to the second heat treatment.
~ 8 times, sufficient BMD even in the center of the wafer
It can be seen that the density is secured. On the other hand, the defect density in the vicinity of the wafer surface layer (in the vicinity of the device active region) hardly changes, and the increase amount is 1.1 to 1.3 times,
It can be seen that the second heat treatment greatly contributes to the increase of the defect density in the central portion of the wafer. In FIG. 1, the defect density is shown only from the front surface of the wafer to the central portion, but in contrast, the same distribution is shown from the central portion of the wafer toward the back surface.

【0040】(実施例2)第2熱処理で使用するガス雰
囲気の影響を調べるため、第2熱処理温度を1000℃
とし、使用するガス雰囲気を酸素ガス、窒素ガスおよび
アルゴンガスの3水準に変更してそれぞれRTA処理を
行った。その他の条件は実施例1と同条件である。得ら
れた各ウエーハについて実施例1と同条件の評価熱処理
および欠陥密度測定を実施した結果を図2および表2に
示す。
Example 2 In order to investigate the influence of the gas atmosphere used in the second heat treatment, the second heat treatment temperature was set to 1000 ° C.
Then, the gas atmosphere to be used was changed to three levels of oxygen gas, nitrogen gas and argon gas, and RTA treatment was performed respectively. The other conditions are the same as in Example 1. The results of evaluation heat treatment and defect density measurement under the same conditions as in Example 1 for each of the obtained wafers are shown in FIG. 2 and Table 2.

【0041】[0041]

【表2】 [Table 2]

【0042】これらから明らかなように、第2熱処理で
使用するガス雰囲気を酸化性ガスあるいは非酸化性ガス
に変えても欠陥密度の変化は見られず、何れのガスを使
用しても欠陥密度の増加に効果があることが分かる。
As is clear from these, even if the gas atmosphere used in the second heat treatment is changed to an oxidizing gas or a non-oxidizing gas, the defect density does not change. It can be seen that it is effective in increasing

【0043】(実施例3)実施例1と同様に、酸素濃度
が12×1017atoms/cm3(ASTMF−12
1,1979)のシリコン単結晶から採取した厚さ72
5μm、直径200mmのシリコンウエーハを用い、ハ
ロゲンランプの光源を用いた急速加熱・冷却装置(AS
T−2800)を使用して、以下の条件でRTA処理を
行った。
Example 3 As in Example 1, the oxygen concentration was 12 × 10 17 atoms / cm 3 (ASTMF-12).
1, 1979) thickness 72 taken from a silicon single crystal
Rapid heating / cooling device (AS) using a halogen lamp light source with a silicon wafer of 5 μm and a diameter of 200 mm
T-2800) was used to perform RTA treatment under the following conditions.

【0044】まず、第1熱処理として、炉内を窒素とア
ルゴンの混合雰囲気(体積比1:1)とし、600℃に
保持された炉内にウエーハを投入した後、50℃/秒の
昇温速度で1200℃まで昇温し、その温度で30秒保
持後、33℃/秒の降温速度で室温になるまで降温した
後、ウエーハを炉外に取り出した。
First, as the first heat treatment, a mixed atmosphere of nitrogen and argon (volume ratio 1: 1) was set in the furnace, and after the wafer was put into the furnace kept at 600 ° C., the temperature was raised to 50 ° C./sec. The temperature was raised up to 1200 ° C., the temperature was maintained for 30 seconds, the temperature was lowered down to room temperature at a temperature lowering rate of 33 ° C./second, and then the wafer was taken out of the furnace.

【0045】次に、この室温にまで低下したウエーハ
を、再度、600℃に保持された炉内に投入し、50℃
/秒の昇温速度で1000℃まで昇温して、その温度で
10秒保持後、33℃/秒の降温速度で室温まで降温す
る第2熱処理を実施した。第2熱処理で使用するガス雰
囲気を酸素ガス、窒素ガス、アルゴンガスおよひ窒素ガ
スとアルゴンガスの混合ガス雰囲気(体積比1:1)の
4水準に変更してRTA処理したウエーハおよび第2熱
処理を実施しないウエーハを作成した。第1熱処理およ
び第2熱処理のヒートパターンを図5に示す。
Next, the wafer whose temperature has been lowered to room temperature is charged again into the furnace kept at 600 ° C.
A second heat treatment was performed in which the temperature was raised to 1000 ° C. at a heating rate of / sec, the temperature was held for 10 seconds, and then the temperature was lowered to room temperature at a cooling rate of 33 ° C./sec. The gas atmosphere used in the second heat treatment was changed to four levels of oxygen gas, nitrogen gas, argon gas and mixed gas atmosphere of nitrogen gas and argon gas (volume ratio 1: 1), and the RTA-treated wafer and the second A wafer that was not subjected to heat treatment was created. FIG. 5 shows heat patterns of the first heat treatment and the second heat treatment.

【0046】この4水準のウエーハおよび第2熱処理を
実施しなかったウエーハそれぞれについて、実施例1と
同条件の評価熱処理および欠陥密度測定を実施した結果
を図3および表3に示す。
The results of the evaluation heat treatment and the defect density measurement under the same conditions as in Example 1 are shown in FIG. 3 and Table 3 for each of the four levels of wafers and the wafer not subjected to the second heat treatment.

【0047】[0047]

【表3】 [Table 3]

【0048】これらから明らかなように、第1熱処理
後、一旦ウエーハを室温まで冷却して炉内から取り出し
た場合であっても、再度、第2熱処理を行えば、第2熱
処理のガス雰囲気に関係なく、第1熱処理に引き続き連
続的に処理した場合と同様に、ウエーハ内部の欠陥密度
を増加させることができる。
As is apparent from these, even if the wafer is once cooled to room temperature after the first heat treatment and taken out from the furnace, if the second heat treatment is performed again, the gas atmosphere of the second heat treatment is obtained. Irrespective of, the defect density inside the wafer can be increased as in the case where the first heat treatment is continuously performed.

【0049】[0049]

【本発明の効果】以上説明したように、本発明によれ
ば、ウエーハ表層部近傍のみならず、ウエーハ中心部に
おいても十分な酸素析出物が形成されるウエーハを製造
することができ、デバイス工程において十分なゲッタリ
ング能力を発揮するウエーハを製造することが可能とな
る。
As described above, according to the present invention, it is possible to manufacture a wafer in which sufficient oxygen precipitates are formed not only in the vicinity of the surface layer of the wafer but also in the center of the wafer. In this way, it is possible to manufacture a wafer that exhibits a sufficient gettering ability.

【図面の簡単な説明】[Brief description of drawings]

【図1】第2熱処理の温度を変更した際のウエーハ表面
からの距離(深さ)と、欠陥密度との関係を示すグラフ
である。
FIG. 1 is a graph showing the relationship between the defect density and the distance (depth) from the wafer surface when the temperature of the second heat treatment is changed.

【図2】第2熱処理のガス雰囲気を変更した際のウエー
ハ表面からの距離(深さ)と、欠陥密度との関係を示す
グラフである。
FIG. 2 is a graph showing the relationship between the distance (depth) from the wafer surface and the defect density when the gas atmosphere of the second heat treatment is changed.

【図3】第2熱処理のガス雰囲気を変更した際のウエー
ハ表面からの距離(深さ)と、欠陥密度との関係を示す
グラフである。
FIG. 3 is a graph showing the relationship between the distance (depth) from the wafer surface and the defect density when the gas atmosphere of the second heat treatment is changed.

【図4】実施例1および実施例2における第1熱処理お
よび第2熱処理のヒートパターンを示すグラフである。
FIG. 4 is a graph showing heat patterns of first heat treatment and second heat treatment in Example 1 and Example 2.

【図5】実施例3における第1熱処理および第2熱処理
のヒートパターンを示すグラフである。
5 is a graph showing heat patterns of a first heat treatment and a second heat treatment in Example 3. FIG.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 チョクラルスキー法により育成したシリ
コン単結晶インゴットから作成したシリコンウエーハを
急速加熱・急速冷却装置を用いて熱処理する方法におい
て、窒素ガス単独あるいは窒素ガスと不活性ガスとの混
合ガス雰囲気で1150〜1300℃で1秒以上の第1
熱処理を行った後、酸化性ガス雰囲気あるいは非酸化性
ガス雰囲気で700〜1100℃で5秒以上の第2熱処
理を行うことを特徴とするシリコンウエーハの熱処理方
法。
1. A method of heat-treating a silicon wafer made from a silicon single crystal ingot grown by the Czochralski method using a rapid heating / cooling device, nitrogen gas alone or a mixed gas of nitrogen gas and an inert gas. 1st over 1 second at 1150 ~ 1300 ℃ in atmosphere
A heat treatment method for a silicon wafer, comprising performing a second heat treatment at 700 to 1100 ° C. for 5 seconds or more in an oxidizing gas atmosphere or a non-oxidizing gas atmosphere after the heat treatment.
【請求項2】 前記第2熱処理は、前記第1熱処理後の
降温過程で連続的に行われることを特徴とする請求項1
記載のシリコンウエーハの熱処理方法。
2. The second heat treatment is continuously performed in a temperature decreasing process after the first heat treatment.
A method for heat treatment of the described silicon wafer.
【請求項3】 前記第2熱処理は、700℃よりも低い
温度まで降温したシリコンウエーハを再び昇温して行う
ことを特徴とする請求項1または請求項2記載のシリコ
ンウエーハの熱処理方法。
3. The heat treatment method for a silicon wafer according to claim 1, wherein the second heat treatment is performed by raising the temperature of the silicon wafer cooled to a temperature lower than 700 ° C. again.
JP2002101303A 2002-04-03 2002-04-03 Heat treatment method for silicon wafer Pending JP2003297839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002101303A JP2003297839A (en) 2002-04-03 2002-04-03 Heat treatment method for silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002101303A JP2003297839A (en) 2002-04-03 2002-04-03 Heat treatment method for silicon wafer

Publications (1)

Publication Number Publication Date
JP2003297839A true JP2003297839A (en) 2003-10-17

Family

ID=29388640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002101303A Pending JP2003297839A (en) 2002-04-03 2002-04-03 Heat treatment method for silicon wafer

Country Status (1)

Country Link
JP (1) JP2003297839A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086195A (en) * 2003-09-05 2005-03-31 Hynix Semiconductor Inc Silicon wafer and method of fabricating the same
JP2006066913A (en) * 2004-08-26 2006-03-09 Siltronic Ag Semiconductor wafer having layer structure showing low warp and bow and method of manufacturing it
JP2010034195A (en) * 2008-07-28 2010-02-12 Covalent Materials Corp Silicon wafer, and method of manufacturing the same
JP2010040589A (en) * 2008-07-31 2010-02-18 Covalent Materials Corp Method of manufacturing silicon wafer
JP2010040588A (en) * 2008-07-31 2010-02-18 Covalent Materials Corp Silicon wafer
JP2010123588A (en) * 2008-11-17 2010-06-03 Sumco Corp Silicon wafer and heat treatment method thereof
WO2010119614A1 (en) 2009-04-13 2010-10-21 信越半導体株式会社 Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
DE112011101914T5 (en) 2010-07-14 2013-03-28 Shin-Etsu Handotai Co., Ltd. Method for producing a silicon wafer and silicon wafers
KR20140021543A (en) 2011-02-24 2014-02-20 신에쯔 한도타이 가부시키가이샤 Method of manufacturing silicon substrate and silicon substrate
JP2014168090A (en) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd Manufacturing method of silicon wafer
KR20140109945A (en) 2012-01-11 2014-09-16 신에쯔 한도타이 가부시키가이샤 Silicon single crystal wafer manufacturing method and electronic device
JP2016152370A (en) * 2015-02-19 2016-08-22 信越半導体株式会社 Method of manufacturing silicon wafer
KR20180015159A (en) * 2015-06-09 2018-02-12 소이텍 A process for manufacturing a semiconductor element comprising a layer for trapping charge
JP2021168382A (en) * 2020-04-09 2021-10-21 株式会社Sumco Silicon wafer and manufacturing method of them
WO2024009659A1 (en) * 2022-07-08 2024-01-11 株式会社Sumco Silicon wafer and manufacturing method therefor

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741793B2 (en) * 2003-09-05 2011-08-10 株式会社ハイニックスセミコンダクター Silicon wafer and manufacturing method thereof
JP2005086195A (en) * 2003-09-05 2005-03-31 Hynix Semiconductor Inc Silicon wafer and method of fabricating the same
JP2006066913A (en) * 2004-08-26 2006-03-09 Siltronic Ag Semiconductor wafer having layer structure showing low warp and bow and method of manufacturing it
US7820549B2 (en) 2004-08-26 2010-10-26 Siltronic Ag Layered semiconductor wafer with low warp and bow, and process for producing it
JP2010034195A (en) * 2008-07-28 2010-02-12 Covalent Materials Corp Silicon wafer, and method of manufacturing the same
JP2010040589A (en) * 2008-07-31 2010-02-18 Covalent Materials Corp Method of manufacturing silicon wafer
JP2010040588A (en) * 2008-07-31 2010-02-18 Covalent Materials Corp Silicon wafer
JP2010123588A (en) * 2008-11-17 2010-06-03 Sumco Corp Silicon wafer and heat treatment method thereof
WO2010119614A1 (en) 2009-04-13 2010-10-21 信越半導体株式会社 Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR20120022749A (en) 2009-04-13 2012-03-12 신에쯔 한도타이 가부시키가이샤 Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
DE112011101914T5 (en) 2010-07-14 2013-03-28 Shin-Etsu Handotai Co., Ltd. Method for producing a silicon wafer and silicon wafers
KR20140001815A (en) 2010-07-14 2014-01-07 신에쯔 한도타이 가부시키가이샤 Method of manufacturing silicon substrate, and silicon substrate
KR20140021543A (en) 2011-02-24 2014-02-20 신에쯔 한도타이 가부시키가이샤 Method of manufacturing silicon substrate and silicon substrate
DE112012000607B4 (en) 2011-02-24 2020-01-09 Shin-Etsu Handotai Co., Ltd. Method of manufacturing a silicon substrate and silicon substrate
US9390905B2 (en) 2011-02-24 2016-07-12 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon substrate and silicon substrate
KR20140109945A (en) 2012-01-11 2014-09-16 신에쯔 한도타이 가부시키가이샤 Silicon single crystal wafer manufacturing method and electronic device
US9252025B2 (en) 2012-01-11 2016-02-02 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and electronic device
DE112012005509B4 (en) 2012-01-11 2021-12-23 Shin-Etsu Handotai Co., Ltd. Method of manufacturing silicon single crystal wafer and electronic device
JP2014168090A (en) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd Manufacturing method of silicon wafer
KR20170117418A (en) 2015-02-19 2017-10-23 신에쯔 한도타이 가부시키가이샤 Manufacturing Method of Silicon Wafer
US10297463B2 (en) 2015-02-19 2019-05-21 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer
WO2016132661A1 (en) * 2015-02-19 2016-08-25 信越半導体株式会社 Method for producing silicon wafer
JP2016152370A (en) * 2015-02-19 2016-08-22 信越半導体株式会社 Method of manufacturing silicon wafer
DE112016000465B4 (en) 2015-02-19 2022-01-27 Shin-Etsu Handotai Co., Ltd. Process for manufacturing silicon wafers
KR20180015159A (en) * 2015-06-09 2018-02-12 소이텍 A process for manufacturing a semiconductor element comprising a layer for trapping charge
JP2018523300A (en) * 2015-06-09 2018-08-16 ソワテク Method for manufacturing a semiconductor device including a layer for trapping charges
KR102484156B1 (en) 2015-06-09 2023-01-03 소이텍 Process for fabrication of a semiconductor element comprising a layer for trapping charge
JP2021168382A (en) * 2020-04-09 2021-10-21 株式会社Sumco Silicon wafer and manufacturing method of them
JP7342909B2 (en) 2020-04-09 2023-09-12 株式会社Sumco Silicon wafer and its manufacturing method
WO2024009659A1 (en) * 2022-07-08 2024-01-11 株式会社Sumco Silicon wafer and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP5239155B2 (en) Method for manufacturing silicon wafer
KR100758088B1 (en) Heat treatment method for silicon wafer
KR100829767B1 (en) High resistance silicon wafer and method for production thereof
KR101102336B1 (en) Silicon wafer and method for manufacturing the same
CN107210223B (en) Method for manufacturing silicon wafer
JP3407629B2 (en) Heat treatment method for silicon single crystal wafer and silicon single crystal wafer
JP2002524852A (en) Ideal oxygen deposition silicon wafer manufacturing method
JP6115651B2 (en) Silicon wafer manufacturing method
JP2003297839A (en) Heat treatment method for silicon wafer
JP4154881B2 (en) Heat treatment method for silicon semiconductor substrate
JP2007235153A (en) High-resistance silicon wafer, and manufacturing method thereof
KR20140021543A (en) Method of manufacturing silicon substrate and silicon substrate
JP2003002785A (en) Silicon single crystal wafer having layer free from void defect at surface layer part and diameter of not less than 300 mm, and method for producing the same
JP4055343B2 (en) Heat treatment method for silicon semiconductor substrate
US7067005B2 (en) Silicon wafer production process and silicon wafer
JP4360770B2 (en) Method for producing Czochralski silicon free from agglomerated self-interstitial defects
JP2004111732A (en) Method for manufacturing silicon wafer
JP5262021B2 (en) Silicon wafer and manufacturing method thereof
JP7207204B2 (en) Method for producing carbon-doped silicon single crystal wafer
WO2005053010A1 (en) Annealed wafer and annealed wafer manufacturing method
US20030129834A1 (en) Semiconductor wafer with crystal lattice defects, and process for producing this semiconductor wafer
JP4385539B2 (en) Heat treatment method for silicon single crystal wafer
JP2007070132A (en) Method for manufacturing single crystal silicon wafer, single crystal silicon wafer, and method for inspecting wafer
TWI775502B (en) Process for producing semiconductor wafers
JP3452042B2 (en) Silicon wafer manufacturing method