KR20110075402A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- KR20110075402A KR20110075402A KR1020090131844A KR20090131844A KR20110075402A KR 20110075402 A KR20110075402 A KR 20110075402A KR 1020090131844 A KR1020090131844 A KR 1020090131844A KR 20090131844 A KR20090131844 A KR 20090131844A KR 20110075402 A KR20110075402 A KR 20110075402A
- Authority
- KR
- South Korea
- Prior art keywords
- graphene
- base substrate
- circuit board
- solder resist
- electronic device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
본 발명은 회로 기판에 관한 것으로서, 보다 상세하게는 그래핀이 배치된 회로 기판에 관한 것이다.The present invention relates to a circuit board, and more particularly to a circuit board on which graphene is disposed.
산업이 발전함에 따라, 각 산업 영역에서 회로 기판의 사용이 증가하고 있다. 특히, 최근에는 경성의 회로 기판 뿐만 아니라, 연성의 회로 기판의 수요가 급증하고 있다.As the industry develops, the use of circuit boards in each industry area is increasing. In particular, in recent years, the demand for not only rigid circuit boards but also flexible circuit boards has increased rapidly.
특히, 전사 소자가 실장된 COF(chip on film), FPCB(flexible printed circuit board) 등의 연성 회로 기판의 사용이 증대되고 있다. In particular, the use of flexible circuit boards such as a chip on film (COF) and a flexible printed circuit board (FPCB) on which a transfer element is mounted is increasing.
한편, 최근 들어, 탄소로 구성되는 풀러렌(fullerenes), 탄소 나노 튜브(carbon nanotubes), 그래핀(graphene), 흑연(graphite) 등의 탄소 물질에 관한 관심이 증가하고 있다. Meanwhile, in recent years, interest in carbon materials such as fullerenes, carbon nanotubes, graphene, and graphite composed of carbon has increased.
그 중 그래핀은 대면적으로 형성할 수 있으며, 전기적, 기계적, 화학적인 안정성을 가지고 있을 뿐만 아니라 뛰어난 도전성의 성질을 가지고 있으므로, 전자 회로의 기초 소재로 관심을 받고 있다. Among them, graphene can be formed in a large area, has electrical, mechanical, and chemical stability, as well as excellent conductive properties, and thus has attracted attention as a basic material of electronic circuits.
대면적 그래핀의 제조 기술은 최근에 비약적으로 발전을 했는데, 네이 쳐(nature)지에 2009년 1월 14일에 공개된 "Large-scale pattern growth of graphene films for stretchable transparent electrodes"의 논문(nature07719)에는 열 화학 기상 증착법(T-CVD: Thermal chemical vapour deposition)을 이용한 그래핀의 제조 공정이 개시되어 있다. The manufacturing technology of large-area graphene has recently made great leaps forward, and is published in Nature magazine on January 14, 2009, in the article "Large-scale pattern growth of graphene films for stretchable transparent electrodes" (nature07719). Discloses a process for producing graphene using thermal chemical vapor deposition (T-CVD).
화학 기상 증착법을 이용한 종래의 그래핀 필름의 제조공정은 다음과 같다.The manufacturing process of the conventional graphene film using the chemical vapor deposition method is as follows.
우선, 산화 실리콘(SiO2)층을 가지는 실리콘 웨이퍼를 준비한다. 이어, Ni, Cu, Al, Fe 등의 금속 촉매를, 스퍼터링(sputtering) 장치, 전자빔 증발 장치(e-beam evaporator)등을 이용하여, 준비된 산화 실리콘(SiO2)층에 증착시켜, 금속 촉매층을 형성한다. First, a silicon wafer having a silicon oxide (SiO 2 ) layer is prepared. Subsequently, a metal catalyst such as Ni, Cu, Al, Fe, or the like is deposited on the prepared silicon oxide (SiO 2 ) layer by using a sputtering apparatus, an e-beam evaporator, or the like to form a metal catalyst layer. Form.
다음으로, 금속 촉매층이 형성된 실리콘 웨이퍼와 탄소를 포함하는 가스(CH4, C2H2, C2H4, CO 등)를 열 화학 기상 증착 및 유도 결합 화학 기상 증착법(ICP-CVD, Inductive Coupled Plasma Chemical Vapor Deposition)을 위한 반응기에 넣고 가열함으로써, 금속 촉매층에 탄소가 흡수되도록 한다. 이어, 급속히 냉각을 수행하여 금속 촉매층으로부터 탄소를 분리시켜 결정화시키는 방법으로, 그래핀을 성장시킨다.Next, a silicon wafer on which the metal catalyst layer is formed and a gas containing carbon (CH 4 , C 2 H 2 , C 2 H 4 , CO, etc.) are subjected to thermal chemical vapor deposition and inductively coupled chemical vapor deposition (ICP-CVD, Inductive Coupled). Into the reactor for the Plasma Chemical Vapor Deposition), the carbon is absorbed by the metal catalyst layer. Then, graphene is grown by rapidly cooling to separate carbon from the metal catalyst layer to crystallize it.
이후, 성장한 그래핀은 사용을 위해 분리하고 전사하는 작업을 거치게 되는데, 이를 위해 통상 분리 시에는 에칭 등의 방법이 사용되어 왔다. After that, the grown graphene is subjected to a separation and transfer operation for use. For this purpose, a method such as etching has been generally used during separation.
본 발명은, 그래핀이 배치된 회로 기판을 제공하는 것을 주된 과제로 한다. This invention makes it a main subject to provide the circuit board in which graphene is arrange | positioned.
본 발명은, 베이스 기판;과, 상기 베이스 기판에 형성된 회로 패턴;과, 상기 회로 패턴에 전기적으로 연결되는 전자 소자;와, 상기 베이스 기판의 적어도 일면에 설치되는 제1 그래핀;을 포함하는 회로 기판을 개시한다.The present invention includes a base substrate; a circuit pattern formed on the base substrate; an electronic device electrically connected to the circuit pattern; and a first graphene disposed on at least one surface of the base substrate. Start the substrate.
여기서, 상기 베이스 기판은 폴리 이미드 필름일 수 있다.Here, the base substrate may be a polyimide film.
여기서, 상기 회로 패턴을 덮도록 보호층이 형성될 수 있다.Here, a protective layer may be formed to cover the circuit pattern.
여기서, 상기 보호층은 솔더 레지스트를 포함할 수 있다.Here, the protective layer may include a solder resist.
여기서, 상기 보호층은, 상기 회로 패턴을 덮도록 배치되는 제1 솔더 레지스트층과, 상기 제1 솔더 레지스트층에 배치되는 제2 그래핀과, 상기 제2 그래핀을 덮도록 배치되는 제2 솔더 레지스트층을 포함할 수 있다.The protective layer may include a first solder resist layer disposed to cover the circuit pattern, a second graphene disposed on the first solder resist layer, and a second solder disposed to cover the second graphene. It may include a resist layer.
여기서, 상기 전자 소자는 집적회로칩, 드라이브 IC, 발광 다이오드 소자, 저항 소자, 트랜지스터 소자, 레귤레이터 소자, 다이오드 소자 및 스위치 소자 중 적어도 어느 하나일 수 있다.Here, the electronic device may be at least one of an integrated circuit chip, a drive IC, a light emitting diode device, a resistor, a transistor, a regulator, a diode, and a switch.
여기서, 상기 제1 그래핀은 접착제에 의해 상기 베이스 기판에 부착될 수 있다.Here, the first graphene may be attached to the base substrate by an adhesive.
여기서, 상기 베이스 기판의 부분 중 상기 제1 그래핀이 부착되는 부분에는 요철이 형성되고, 상기 요철과 상기 제1 그래핀 사이에 상기 접착제가 배치될 수 있다.Herein, unevenness may be formed in a portion of the base substrate to which the first graphene is attached, and the adhesive may be disposed between the unevenness and the first graphene.
여기서, 상기 제1 그래핀은 반데르발스의 힘에 의해 상기 베이스 기판에 부착될 수 있다.Here, the first graphene may be attached to the base substrate by the force of van der Waals.
여기서, 상기 제1 그래핀은 상기 전자 소자와 대응되는 위치에 설치될 수 있다.The first graphene may be installed at a position corresponding to the electronic device.
본 발명에 따르면, 그래핀을 회로 기판에 배치함으로써, 회로 기판의 전자 소자에서 발생하는 열의 집중을 방지하고, 발생된 열을 신속하게 방열할 수 있는 효과가 있다. According to the present invention, by arranging the graphene on the circuit board, it is possible to prevent the concentration of heat generated in the electronic device of the circuit board and to quickly dissipate the generated heat.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이고, 도 2는 도 1의 A 부분을 확대하여 도시한 단면도이다.1 is a schematic cross-sectional view illustrating a circuit board according to an embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1.
도 1에 도시된 바와 같이, 본 실시예에 관한 회로 기판(100)은 경성 회로 기판 또는 연성 회로 기판으로서, 베이스 기판(110), 회로 패턴(120), 전자 소자(130), 보호층(140), 제1 그래핀(150)을 포함하여 이루어진다.As shown in FIG. 1, the
베이스 기판(110)은 고분자 소재를 포함하여 구성되며, 본 실시예에서는 폴리 이미드(PI, polyimide) 필름이 사용된다. The
본 실시예의 베이스 기판(110)으로 폴리 이미드 필름이 사용되나, 본 발명은 이에 한정하지 않는다. 예를 들면, 본 발명에 따른 베이스 기판(110)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)의 소재로 이루어질 수 있다. Polyimide film is used as the
회로 패턴(120)은 베이스 기판(110)의 제1면(111)에 형성된다.The
회로 패턴(120)은 구리(Cu)의 소재를 이용하여 형성되는데, 일단 구리(Cu) 소재로 패턴을 형성한 뒤, 주석(Sn)을 도금하여 회로 패턴(120)을 형성한다.The
전자 소자(130)는 집적회로칩(IC chip, integrated circuit chip), 드라이브 IC(drive integrated circuit), 발광 다이오드 소자, 저항 소자, 트랜지스터 소자, 레귤레이터 소자, 다이오드 소자, 스위치 소자가 사용될 수 있으며, 회로 기판에 실장될 수 있으면 그 외의 소자도 사용될 수 있음은 당연하다. The
전자 소자(130)는 연성 회로 기판(100)에 실장된다. 이를 위해 범프(bump)(131)를 이용하여 회로 패턴(120)과 전자 소자(130)를 전기적으로 연결하고, 전자 소자(130)의 주변에는 에폭시와 같은 레진(resin) 소재의 필러(132)를 채워서 전자 소자(130)를 고정시킨다. The
보호층(140)은 회로 패턴(120)을 덮도록 형성되는데, 보호층(140)은 회로 패턴(120)을 보호하며 외부와 전기적인 절연이 이루어지도록 하는 기능을 수행한다.The
보호층(140)은 솔더 레지스트(solder resist) 소재로 이루어지며, 스크린 프린팅(screen printing) 방법으로 형성되는데, 전자 소자(130)가 실장되는 부분을 제외하고 형성된다. The
한편, 제1 그래핀(150)은 베이스 기판(110)의 제2면(112)에 설치된다. Meanwhile, the
제1 그래핀(150)은 베이스 기판(110)의 제2면(112)의 부분 중 전자 소자(130)에 대응하는 부분에 설치됨으로써, 전자 소자(130)에서 발생하는 열을 효과적으로 전달받게 된다. 즉, 베이스 기판(110)에 수직하고 전자 소자(130)을 관통하는 가상선들 중 적어도 하나가 제1 그래핀(150)을 통과하도록 설치한다. The
제1 그래핀(150)은 전술한 「배경기술」란에서 설명한 화학 기상 증착법을 이용하여 제조할 수 있는데, 그래핀 소재의 두께는 수 나노 미터(nm)로서 매우 얇고 전기 및 열 전도성의 성질이 매우 강하다는 특징이 있다. 즉, 일반적인 구리(Cu) 소재의 열 전도도(thermal conductivity)는 약 356 W/mK인데 비하여, 그래핀 소재의 열 전도도는 4,300∼5,300 W/mK 정도가 되므로, 매우 뛰어난 열 전도성의 성질을 가지고 있다. The
본 실시예의 제1 그래핀(150)은 사각형의 판 형상으로 형성된다. The
본 실시예의 제1 그래핀(150)은 사각형의 판 형상으로 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 제1 그래핀은 소정의 패턴 형상을 가지도록 형성될 수 있다. The
예를 들면, 도 3 내지 도 7에 도시된 바와 같이, 제1 그래핀(150)은 사각형의 판 형상, 십자 형상, 체크 무늬 형상 등의 다양한 형상으로 형성될 수도 있다. 도 3 내지 도 7에서 점선으로 표시된 부분은 전자 소자(130)가 베이스 기판(110)의 제1면(110)에 실장된 부분을 나타낸다. 형성되는 제1 그래핀(150)의 패턴 형상에는 제한이 없으나, 각 패턴 형상에 따라 각각의 열 방출 효과가 상이하기 때문에 설계자는 필요에 따라서 제1 그래핀(150)의 패턴 형상을 설계할 수 있다. For example, as illustrated in FIGS. 3 to 7, the
제1 그래핀(150)의 설치 방법은 접착제(151)를 이용하는데, 작업자는 접착제(151)를 이용하여 제1 그래핀(150)을 베이스 기판(110)에 부착시킨다.The installation method of the
사용되는 접착제(151)는 제1 그래핀(150)을 베이스 기판(110)에 부착할 수 있으면 되고, 그 소재의 특별한 제한은 없다. 예를 들면, 접착제(151)는 일반적인 용제 증발형 접착제, 열 경화성 접착제 등이 사용될 수 있다. The adhesive 151 to be used only needs to be able to attach the
본 실시예에 따르면, 제1 그래핀(150)은 접착제(151)를 이용하여 베이스 기판(110)에 부착하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1 그래핀(150)은 베이스 기판(110)에 반데르발스의 힘으로 부착될 수도 있고, 양면 접착 테이프 등을 이용하여 제1 그래핀(150)을 베이스 기판(110)에 부착시킬 수도 있다.According to the present embodiment, the
한편, 도 2에 도시된 바와 같이, 베이스 기판(110)의 제2면(112) 중 제1 그래핀(150)이 부착되는 부분에는 미세한 요철(112')이 형성된다. 즉, 사용자는 플라즈마 표면 처리법 등을 이용하여, 베이스 기판(110)의 표면을 처리함으로써 요철(112')을 형성하는데, 형성된 요철(112')에 의해 표면적이 증대되므로 접착성이 증대되고 열 전도율이 높아지게 된다. Meanwhile, as shown in FIG. 2,
본 실시예에 따르면, 베이스 기판(110)의 제2면(112) 중 제1 그래핀(150)이 부착되는 부분에는 미세한 요철(112')이 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 베이스 기판(110)의 제2면(112) 중 제1 그래핀(150)이 부착되는 부분에 미세한 요철(112')이 형성되지 않을 수도 있다.According to the present exemplary embodiment,
이하, 도 8 및 도 9를 참조하여, 본 실시예에 따른 회로 기판(100)의 열 전달 작용 및 방열 작용에 대하여 설명한다. Hereinafter, the heat transfer action and the heat release action of the
도 8 및 도 9는 본 발명의 일 실시예에 관한 회로 기판의 열 전달 작용 및 방열 작용을 도시한 개략적인 도면이다. 도 8 및 도 9에서의 화살표는 열의 이동 방향을 나타낸다.8 and 9 are schematic diagrams showing a heat transfer action and a heat radiation action of a circuit board according to an embodiment of the present invention. Arrows in FIGS. 8 and 9 indicate the movement direction of the columns.
일단, 회로 기판(100)이 최종 완제품에 적용되고, 그 완제품 내에 존재하는 프레임, 섀시 등 기타의 열전도부재에 제1 그래핀(150)이 접촉하지 않은 경우를 먼저 살펴본다. First, the case where the
완제품이 구동되어 전자 소자(130)에 전원이 인가되면 회로 패턴(120) 및 전자 소자(130)로부터 열이 발생되게 된다. When the finished product is driven and power is applied to the
특히, 전자 소자(130)에서는 다량의 열이 발생되는데, 도 8에 도시된 바와 같이, 전자 소자(130)에서 발생된 열은 베이스 기판(110)을 경유하여 제1 그래핀(150)에 전달하게 된다. In particular, a large amount of heat is generated in the
제1 그래핀(150)은 열 전도도가 뛰어나므로 열은 빠르게 제1 그래핀(150)의 면적에 고루 퍼지게 된다. 제1 그래핀(150)으로 전달된 열은, 대류 작용에 의해 대면적의 제1 그래핀(150)에 접촉하는 공기로 효과적으로 전달됨으로써, 방열 작용을 수행하게 된다. Since the
본 실시예에 따르면, 제1 그래핀(150)의 하면에는 대류 열전달 작용을 돕는 방열판이나 히트 싱크(Heat sink) 등의 방열 부재가 설치되지 않았으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1 그래핀(150)의 하면에 방열 부재를 추가로 설치하여 대류 열 전달 작용을 돕도록 할 수 있다. According to the present exemplary embodiment, a heat dissipation member such as a heat sink or a heat sink, which assists convective heat transfer, is not provided on the bottom surface of the
다음은, 도 9에 도시된 바와 같이, 제1 그래핀(150)이 전기(전자) 제품 내의 프레임이나 섀시 등의 열전도 부재(HT)에 접촉하는 경우를 살펴본다.Next, as shown in FIG. 9, a case in which the
전술한 바와 같이, 완제품이 구동되어 전자 소자(130)에 전원이 인가되면 회로 패턴(120) 및 전자 소자(130)으로부터 열이 발생되게 되고, 전자 소자(130)에 발생되는 열은 베이스 기판(110)을 통과하여 제1 그래핀(150)에 전달하게 된다. As described above, when the finished product is driven and power is applied to the
제1 그래핀(150)은 열 전도도가 뛰어나므로 열은 빠르게 제1 그래핀(150)의 면적에 고루 퍼지게 된다. 제1 그래핀(150)으로 전달된 열은, 열 전도 작용에 의해 신속하게 열전도 부재(HF)로 전달됨으로써, 전자 소자(130)의 방열 작용을 효과적으로 수행할 수 있게 된다. Since the
이상과 같이, 본 실시예의 회로 기판(100)은 제1 그래핀(150)을 베이스 기판(110)에 배치하는 구성을 가짐으로써, 전자 소자(130)에서 발생하는 열을 효과적으로 방열할 수 있는 장점이 있다.As described above, the
이하, 도 10을 참조하여, 본 실시예의 일 변형예에 관한 회로 기판(200)에 관하여 설명하되, 본 발명의 실시예와 상이한 사항을 중심으로 하여 설명한다. Hereinafter, a
도 10은 본 발명의 실시예의 일 변형예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이다.10 is a schematic cross-sectional view showing a circuit board according to a modification of the embodiment of the present invention.
도 10에 도시된 바와 같이, 본 실시예의 일 변형예에 관한 회로 기판(200)은 베이스 기판(210), 회로 패턴(220), 전자 소자(230), 보호층(240), 제1 그래핀(250)을 포함하여 이루어진다.As shown in FIG. 10, the
본 실시예의 일 변형예에 관한 베이스 기판(210), 회로 패턴(220), 전자 소자(230), 범프(231), 필러(232), 제1 그래핀(250), 접착제(251)에 관한 사항은, 전술한 베이스 기판(110), 회로 패턴(120), 전자 소자(130), 범프(131), 필러(132), 제1 그래핀(150), 접착제(151)에 관하여 설명한 사항과 동일하므로, 여기서 자세한 설명은 생략한다.Regarding the
본 실시예의 일 변형예에 관한 보호층(240)은 복수개의 층으로 이루어진다는 점에서 단일의 층으로 이루어진 본 실시예의 보호층(140)과는 상이한 구조를 가진다. The
즉, 보호층(240)은, 제1 솔더 레지스트층(241), 제2 그래핀(242), 제2 솔더 레지스트층(243)을 포함하여 구성된다.That is, the
제1 솔더 레지스트층(241)은 솔더 레지스트(solder resist) 소재로 형성되며, 스크린 프린팅 방법으로 회로 패턴(220)을 직접 덮도록 형성되는데, 전자 소자(230)이 실장되는 부분을 제외하고 형성된다.The first solder resist
제2 그래핀(242)은 제1 솔더 레지스트층(241)의 상면에 부착되어 형성된다. 여기서, 제2 그래핀(242)의 소재는 전술한 제1 그래핀(150)(250)의 소재와 동일하다. 즉, 제2 그래핀(242)은 전술한 「배경기술」란에서 설명한 화학 기상 증착법을 이용하여 제조할 수 있는데, 그래핀 소재의 두께는 수 나노 미터(nm)로서 매우 얇 게 형성된다. The
제2 그래핀(242)은 사각형의 판 형상으로 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 제2 그래핀은 소정의 패턴 형상을 가지도록 형성될 수 있다. 예를 들면, 제2 그래핀(242)은 십자 형상, 체크 무늬 형상 등의 형상으로 형성될 수도 있다. 형성되는 패턴 형상에 제한은 없으나, 각 패턴 형상에 따라 각각의 열 방출 효과가 상이하기 때문에 설계자는 필요에 따라서 제2 그래핀(242)의 패턴 형상을 설계할 수 있다. The
제2 그래핀(242)은, 도포된 제1 솔더 레지스트층(241)이 경화되기 전에 부착하는 것이 바람직한데, 그 경우 별도의 접착제를 사용하지 않아도 제1 솔더 레지스트층(241)의 점성에 의하여 제1 솔더 레지스트층(241)에 부착이 용이하게 된다. The
제2 솔더 레지스트층(243)은 제2 그래핀(242)의 상면에 형성되는데, 스크린 프린팅 방법으로 형성하게 된다. 제2 솔더 레지스트층(243)은 제2 그래핀(242)을 보호하며, 제2 그래핀(242)과 외부 사이의 전기적인 절연을 구현한다.The second solder resist
이상과 같이, 보호층(240)의 형상은 3중의 층상의 구조를 가지게 되는데, 그러한 구조는 전자 소자(230) 및 회로 패턴(220)에서 발생된 열의 집중을 방지하는 동시에 방열을 돕는 기능을 수행하게 된다.As described above, the shape of the
이하, 본 실시예의 일 변형예에 따른 회로 기판(200)의 열 전달 작용 및 방열 작용에 대하여 설명한다. Hereinafter, the heat transfer action and the heat radiation action of the
회로 기판(200)이 적용된 전기(전자) 제품을 구동시켜, 전자 소자(230)에 전원이 인가되면 회로 패턴(220) 및 전자 소자(230)으로부터 열이 발생되게 되고, 발 생된 열은 베이스 기판(210)을 통과하여 제1 그래핀(250)에 전달하게 된다. When an electric (electronic) product to which the
제1 그래핀(250)은 열 전도도가 뛰어나므로 열은 빠르게 제1 그래핀(250)의 면적에 고루 퍼지게 된다.Since the
만약 제1 그래핀(250)이 최종 완제품 내부의 프레임, 섀시 등 기타의 열전도 부재(HT)에 접촉하고 있으면, 그 접촉하고 있는 열전도 부재(HT)로 열이 신속하게 전달될 수 있으며, 만약 제1 그래핀(250)의 하면에 접촉하고 있는 열전도 부재(HT)가 없다면 제1 그래핀(250)에 직접 접촉하는 공기로 열이 효과적으로 전달됨으로써, 방열 작용이 수행되게 된다. If the
한편, 일부의 열은 베이스 기판(210)을 경유하여 전자 소자(230)의 주위에 형성된 회로 패턴(220)으로 전달되는데, 그 경우, 전달된 열은 회로 패턴(220)과 접촉하는 제1 솔더 레지스트층(241)을 경유하여 제2 그래핀(242)으로 전달되게 된다. 제2 그래핀(242)은 제1 그래핀(250)과 마찬가지로 열 전도도가 뛰어나므로, 열은 신속하게 제2 그래핀(242)의 전체 면적에 고루 퍼지게 되므로, 열의 집중화를 방지하는데 기여할 뿐만 아니라 전체적으로 방열 기능이 향상되게 된다. Meanwhile, some heat is transferred to the
이상과 같이, 본 실시예의 일 변형예에 관한 회로 기판(200)은, 베이스 기판(210)에 배치된 제1 그래핀(250) 뿐만 아니라, 제2 그래핀(242)을 포함하는 보호층(240)을 구비함으로써, 전자 소자(230) 및 회로 패턴(220)에서 발생된 열의 집중을 방지하고 방열 기능을 더욱 향상시킬 수 있다. As described above, the
이상과 같이 살펴본 구성, 작용 및 효과 외의 본 발명의 실시예의 일 변형예에 따른 회로 기판(200)의 방열 구성, 작용 및 효과는, 상기 본 발명의 실시예에 따른 회로 기판(100)의 방열 구성, 작용 및 효과와 동일하므로, 본 설명에서는 생략하기로 한다.The heat dissipation structure, action, and effect of the
본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. It will be possible. Accordingly, the true scope of protection of the present invention should be determined only by the appended claims.
도 1은 본 발명의 일 실시예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이다.1 is a schematic cross-sectional view showing the appearance of a circuit board according to an embodiment of the present invention.
도 2는 도 1의 A 부분을 확대하여 도시한 단면도이다.FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1.
도 3 내지 도 7은 본 발명의 일 실시예에 관한 회로 기판의 하측에서 상측 방향으로 본 제1 그래핀의 배치 형상을 도시한 개략적인 도면이다.3 to 7 are schematic views showing the arrangement of the first graphene viewed from the lower side to the upper direction of the circuit board according to the exemplary embodiment of the present invention.
도 8 및 도 9는 본 발명의 일 실시예에 관한 회로 기판의 열 전달 작용 및 방열 작용을 도시한 개략적인 도면이다.8 and 9 are schematic diagrams showing a heat transfer action and a heat radiation action of a circuit board according to an embodiment of the present invention.
도 10은 본 발명의 실시예의 일 변형예에 관한 회로 기판의 모습을 도시한 개략적인 단면도이다.10 is a schematic cross-sectional view showing a circuit board according to a modification of the embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100, 200: 회로 기판 110, 210: 베이스 기판 100, 200:
120, 220: 회로 패턴 130, 230: 전자 소자120, 220:
140, 240: 보호층 150, 250: 제1 그래핀140 and 240:
241: 제1 솔더 레지스트층 242: 제2 그래핀241: first solder resist layer 242: second graphene
243: 제2 솔더 레지스트층 243: second solder resist layer
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090131844A KR101429514B1 (en) | 2009-12-28 | 2009-12-28 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090131844A KR101429514B1 (en) | 2009-12-28 | 2009-12-28 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110075402A true KR20110075402A (en) | 2011-07-06 |
KR101429514B1 KR101429514B1 (en) | 2014-08-12 |
Family
ID=44915402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090131844A KR101429514B1 (en) | 2009-12-28 | 2009-12-28 | Circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101429514B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412352A (en) * | 2011-11-10 | 2012-04-11 | 杭州创元光电科技有限公司 | High-power LED (light-emitting diode) light source packaging structure manufactured by graphene and production process thereof |
KR20130020424A (en) * | 2011-08-19 | 2013-02-27 | 삼성전자주식회사 | Method of transferring graphene using trench and substrate for transferring graphene |
US9214452B2 (en) | 2014-04-18 | 2015-12-15 | SK Hynix Inc. | Semiconductor package and method for fabricating the same |
KR20160134028A (en) * | 2015-05-14 | 2016-11-23 | 최훈 | Heat Radiating Apparatus of the LED Lighting Fixture using a Polymers |
KR20160134026A (en) * | 2015-05-14 | 2016-11-23 | 최훈 | Heat Radiating Apparatus of the LED Lighting Fixture using a Methanol |
KR20220068878A (en) * | 2020-11-19 | 2022-05-26 | 칩본드 테크놀러지 코포레이션 | Circuit board and thermal paste thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005019132A1 (en) * | 2003-08-26 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Highly heat-conductive member, method for producing same, and heat dissipating system using same |
US20070053168A1 (en) * | 2004-01-21 | 2007-03-08 | General Electric Company | Advanced heat sinks and thermal spreaders |
KR101014418B1 (en) * | 2006-08-23 | 2011-02-15 | 자화전자(주) | Board for an electronic parts and lighting unit included the board |
KR101493869B1 (en) * | 2008-04-17 | 2015-02-23 | 삼성전자주식회사 | Tape for heat dissipating member, COF type semiconductor package having heat dissipating member and electronic apparatus thereof |
-
2009
- 2009-12-28 KR KR1020090131844A patent/KR101429514B1/en active IP Right Grant
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130020424A (en) * | 2011-08-19 | 2013-02-27 | 삼성전자주식회사 | Method of transferring graphene using trench and substrate for transferring graphene |
KR101878737B1 (en) * | 2011-08-19 | 2018-07-17 | 삼성전자주식회사 | Method of transferring graphene using trench and substrate for transferring graphene |
CN102412352A (en) * | 2011-11-10 | 2012-04-11 | 杭州创元光电科技有限公司 | High-power LED (light-emitting diode) light source packaging structure manufactured by graphene and production process thereof |
US9214452B2 (en) | 2014-04-18 | 2015-12-15 | SK Hynix Inc. | Semiconductor package and method for fabricating the same |
US9331055B2 (en) | 2014-04-18 | 2016-05-03 | SK Hynix Inc. | Semiconductor package and method for fabricating the same |
KR20160134028A (en) * | 2015-05-14 | 2016-11-23 | 최훈 | Heat Radiating Apparatus of the LED Lighting Fixture using a Polymers |
KR20160134026A (en) * | 2015-05-14 | 2016-11-23 | 최훈 | Heat Radiating Apparatus of the LED Lighting Fixture using a Methanol |
KR20220068878A (en) * | 2020-11-19 | 2022-05-26 | 칩본드 테크놀러지 코포레이션 | Circuit board and thermal paste thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101429514B1 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8198543B2 (en) | Rigid-flexible circuit board and method of manufacturing the same | |
KR101429514B1 (en) | Circuit board | |
US7641938B2 (en) | Method for manufacturing carbon nanotube composite material | |
US9380697B2 (en) | Electronic device and manufacturing method for same | |
KR20180059952A (en) | Electronic element and sheet material | |
US8300420B2 (en) | Circuit substrate for mounting electronic component and circuit substrate assembly having same | |
US20100051331A1 (en) | Circuit substrate for mounting electronic component and circuit substrate assembly having same | |
GB2455489B (en) | High thermal performance packaging for optoelectronics devices | |
Araki et al. | Stretchable and transparent electrodes based on patterned silver nanowires by laser-induced forward transfer for non-contacted printing techniques | |
KR101659665B1 (en) | Organic electro-luminescence display device and manufacturing method thereof | |
CN108990254B (en) | Printed circuit board with built-in longitudinal heat dissipation ceramic block and circuit assembly with same | |
WO2014204828A2 (en) | Thermal interface nanocomposite | |
JP2013115345A (en) | Component built-in substrate, manufacturing method of the same, and component built-in substrate packaging body | |
JP2010199352A (en) | Circuit board equipped with radiation pattern and radiation pattern forming method | |
TWI670997B (en) | Flexible printed circuit boards and method for fabricating the same | |
JP2010103397A (en) | Electronic component and method of manufacturing the same | |
TWI659510B (en) | Electronic device and manufacturing method thereof | |
KR20120130642A (en) | MCPCBMetal Core Printed Circuit Board AND MANUFACTING METHODS THEREOF | |
KR101602706B1 (en) | Embedded substrate having metal foil for radiating heat and method manufacturing method thereof | |
CN102802347A (en) | Directional heat conduction PCB (printed circuit board) and electronic equipment | |
CN211509412U (en) | Circuit board | |
TWI616123B (en) | Method for manufacturing heat dissipation laminated material for mounted substrate | |
KR20150079223A (en) | Chip on glass type substrate for packaging sumiconductor chip and method for fabricating the same | |
KR102096763B1 (en) | A method of fabricating flexible printed circuit boards | |
TWI419274B (en) | Packaging substrate and packaging structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170728 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180726 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190729 Year of fee payment: 6 |