KR20110075400A - Pressure sensor using nano-wire - Google Patents

Pressure sensor using nano-wire Download PDF

Info

Publication number
KR20110075400A
KR20110075400A KR1020090131842A KR20090131842A KR20110075400A KR 20110075400 A KR20110075400 A KR 20110075400A KR 1020090131842 A KR1020090131842 A KR 1020090131842A KR 20090131842 A KR20090131842 A KR 20090131842A KR 20110075400 A KR20110075400 A KR 20110075400A
Authority
KR
South Korea
Prior art keywords
piezoelectric
transistor
nanowires
electrode
pressure sensor
Prior art date
Application number
KR1020090131842A
Other languages
Korean (ko)
Other versions
KR101597769B1 (en
Inventor
김상욱
김창정
박재철
김호정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090131842A priority Critical patent/KR101597769B1/en
Publication of KR20110075400A publication Critical patent/KR20110075400A/en
Application granted granted Critical
Publication of KR101597769B1 publication Critical patent/KR101597769B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/16—Measuring force or stress, in general using properties of piezoelectric devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Sensors (AREA)

Abstract

PURPOSE: A pressure sensor using nanowire is provided to enable low-temperature deposition and implement a high-performance pressure sensor using a piezoelectric element with high transmittance and piezo-electric constant. CONSTITUTION: A pressure sensor using nanowire includes a transistor(130), a first electrode(120), a nanowire layer, and a second electrode(121). The transistor comprises an insulating layer, a channel, and a source/drain. The first electrode is connected to the source/drain of the transistor. The nanowire layer is composed of a plurality of piezoelectricity nanowires perpendicularly arranged on the first electrode. The second electrode comprises a second electrode arranged on the nanowire layer.

Description

나노와이어를 이용한 압력 센서{Pressure sensor using nano-wire}Pressure sensor using nano-wire}

압력 센서에 관한 것으로, 보다 상세하게는 산화아연(ZnO) 나노 와이어를 이용한 압력 센서에 관한 것이다.The present invention relates to a pressure sensor, and more particularly, to a pressure sensor using zinc oxide (ZnO) nanowires.

압력 센서의 종류에는 그 구동 방법에 따라 스트레인게이지(Strain gauge), 압전저항(Piezo-resistive), 압전효과(Piezo-electicity), 정전용량, 압저항 및 광학 방식이 있다. 스트레인게이지 방식은 민감도(sensitivity)가 낮고, 압전저항(Piezo-resistive)방식은 온도의 영향력이 심하며, 정전용량방식은 압력과 비례한 출력신호를 얻기 힘들며, 압저항과 광학방식에 사용되는 소자는 너무 복잡해서 실제 센서로 구현하기 어렵다. 또한 압전효과는 압력을 직접적으로 측정하는 것이 아니라 압전체에 가해진 힘의 변화에 따라 전하량이 달라지기 때문에, 정적인 압력을 측정하기 보다는 동적인 압력을 측정하는데 많이 사용되어 왔고, 압전세라믹(PbZrTiO)이나 산화아연(ZnO) 박막을 압전체로 사용한다. 하지만 압전세라믹(PbZrTiO) 박막은 압전상수가 큰 대신 열처리온도가 높고 투과율이 낮다는 문제가 있으며, 산화아연(ZnO) 박막은 저온 증착이 가능하고 투과율 또한 높지만 압전상수가 작다는 문제가 있다.Types of pressure sensors include strain gauges, piezo-resistive, piezo-electicity, capacitance, piezoresistive and optical methods, depending on the driving method. The strain gauge method has low sensitivity, the piezo-resistive method has a high temperature influence, the capacitance method has difficulty in obtaining output signals proportional to the pressure, and the devices used in the piezoresistive and optical methods It is so complex that it is difficult to implement with a real sensor. In addition, piezoelectric effect is used to measure the dynamic pressure rather than the static pressure, because the amount of charge varies according to the change in force applied to the piezoelectric body, rather than directly measuring the pressure, piezoelectric ceramic (PbZrTiO) or A zinc oxide (ZnO) thin film is used as the piezoelectric body. However, the piezoceramic (PbZrTiO) thin film has a problem of high heat treatment temperature and low transmittance instead of a large piezoelectric constant, and a zinc oxide (ZnO) thin film is capable of low temperature deposition and has a high transmittance but a small piezoelectric constant.

따라서, 본 발명은 저온 증착이 가능하며 투과율과 압전 상수가 높은 압전 소자를 이용한 고성능 압력 센서를 제공하는 것이다.Accordingly, the present invention provides a high performance pressure sensor using a piezoelectric element capable of low temperature deposition and having a high transmittance and a piezoelectric constant.

본 발명의 일 측면에 따른 압전 셀은, 게이트, 절연 층, 채널, 소스/드레인을 포함하는 트랜지스터; 상기 트랜지스터의 소스/드레인과 연결되는 제 1 전극; 상기 제 1 전극 위에 수직으로 배치된 다수의 압전성 나노와이어들로 이루어진 나노와이어층; 및 상기 나노와이어 층 위에 배치된 제 2 전극;을 포함할 수 있다. 예컨대, 상기 압전성 나노 와이어는 산화아연 나노 와이어로 이루어질 수 있다.In accordance with an aspect of the present invention, a piezoelectric cell includes: a transistor including a gate, an insulating layer, a channel, and a source / drain; A first electrode connected to the source / drain of the transistor; A nanowire layer composed of a plurality of piezoelectric nanowires disposed vertically on the first electrode; And a second electrode disposed on the nanowire layer. For example, the piezoelectric nanowires may be formed of zinc oxide nanowires.

상기 제 1 전극은 제 1 방향을 따라 서로 나란하게 배열된 다수의 전극들로 이루어질 수 있다. 마찬가지로, 상기 제 2 전극은 상기 제 1 방향에 수직한 제 2 방향을 따라 서로 나란하게 배열된 다수의 전극들로 이루어질 수 있다. 또한, 상기 나노 와이어층은 상기 제 1 전극들과 상기 제 2 전극들이 서로 교차하는 위치들에 각각 배치될 수 있다. The first electrode may be composed of a plurality of electrodes arranged side by side in the first direction. Similarly, the second electrode may be composed of a plurality of electrodes arranged in parallel with each other along a second direction perpendicular to the first direction. In addition, the nanowire layer may be disposed at positions where the first electrodes and the second electrodes cross each other.

예컨대, 상기 제 1 및 제 2 전극들은, ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어질 수 있고, 상기 나노와이어층의 두께는 1㎛ 내지 10㎛일 수 있다.For example, the first and second electrodes may be made of indium tin oxide (ITO), aluminum zinc oxide (AZO), or indium zinc oxide (IZO), and the thickness of the nanowire layer may be 1 μm to 10 μm. have.

본 발명의 다른 측면에 따른 압력센서는, 압전성 나노와이어 및 구동회로 이루어진 다수의 압전 셀들; 상기 구동회로를 제어하기 위한 다수의 게이트 라인들; 상기 압전 셀의 출력을 전송하기 위한 다수의 데이터 라인들; 및 상기 구동회로를 제어하고 상기 압전 셀의 출력을 측정하는 회로부를 포함한다. 또한 상기 압력센서의 상기 압전 셀들은 제 1 기판과 제 2 기판 사이에 배치될 수 있다.According to another aspect of the present invention, a pressure sensor includes a plurality of piezoelectric cells including piezoelectric nanowires and a driving circuit; A plurality of gate lines for controlling the driving circuit; A plurality of data lines for transmitting the output of the piezoelectric cell; And a circuit unit for controlling the driving circuit and measuring an output of the piezoelectric cell. In addition, the piezoelectric cells of the pressure sensor may be disposed between the first substrate and the second substrate.

예컨데, 상기 압전성 나노와이어로 이루어진 나노와이어층의 두께는 1㎛ 내지 10㎛일 수 있으며, 상기 구동회로는 적어도 하나의 트렌지스터를 포함할 수 있다.For example, the thickness of the nanowire layer formed of the piezoelectric nanowires may be 1 μm to 10 μm, and the driving circuit may include at least one transistor.

또한 상기 제 1 및 제 2 기판 사이에 절연성 충진재가 채워질 수도 있고, 상기 절연성 충진재는 실리카(SiO2)로 이루어질 수 있다.In addition, an insulating filler may be filled between the first and second substrates, and the insulating filler may be made of silica (SiO 2 ).

상기 회로부는, 기준전압 및 출력전압을 공급하기 위한 게이트 드라이버; 상기 기준전압 및 상기 출력전압을 샘플링하는 데이터 드라이버; 및 상기 압전 셀의 출력신호를 디지털신호로 변환하기 위한 AD변환 회로부를 구비할 수 있다.The circuit unit includes a gate driver for supplying a reference voltage and an output voltage; A data driver sampling the reference voltage and the output voltage; And an AD conversion circuit unit for converting the output signal of the piezoelectric cell into a digital signal.

이하, 첨부된 도면을 참조하여, 본 발명에 따른 산화아연(ZnO) 나노와이어를 이용한 압전 센서의 구조 및 동작에 대해 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the structure and operation of a piezoelectric sensor using zinc oxide (ZnO) nanowires according to the present invention will be described in detail.

도 1은 본 발명의 일 측면에 따른, 산화아연 나노와이어를 이용한 압전 셀의 개략적인 구조를 도시하는 단면도이다. 도 1을 참조하면, 압전 셀(100)은, 제 1 기판(110); 상기 제 1 기판(110) 위에 배치되어 게이트(131), 절연 층(132), 채널(133), 소스/드레인(134)을 포함하는 트랜지스터(130); 상기 트랜지스터(130)의 소스/드레인(134) 영역과 연결되는 제 1전극(120); 상기 제 1전극(120) 위에 수직 으로 배치된 다수의 압전성 나노와이어(141)들로 이루어진 나노와이어층(140); 상기 나노와이어층(140) 위에 배치된 제 2전극(121); 및 상기 제 2전극(121) 위에 배치된 제 2 기판(111); 을 포함할 수 있다. 여기서, 상기 압전성 나노와이어(141)들의 하부는 제 1전극(120)과 전기적으로 연결되어 있으며, 압전성 나노와이어(141)들의 상부는 제 2전극(121)과 전기적으로 연결되어 있다.1 is a cross-sectional view showing a schematic structure of a piezoelectric cell using zinc oxide nanowires according to an aspect of the present invention. Referring to FIG. 1, the piezoelectric cell 100 may include a first substrate 110; A transistor (130) disposed on the first substrate (110) and including a gate (131), an insulating layer (132), a channel (133), and a source / drain (134); A first electrode 120 connected to a source / drain 134 region of the transistor 130; A nanowire layer 140 including a plurality of piezoelectric nanowires 141 vertically disposed on the first electrode 120; A second electrode 121 disposed on the nanowire layer 140; And a second substrate 111 disposed on the second electrode 121. It may include. Here, the lower portions of the piezoelectric nanowires 141 are electrically connected to the first electrode 120, and the upper portions of the piezoelectric nanowires 141 are electrically connected to the second electrode 121.

이때 상기 압전성 나노와이어(141)로는 산화아연(ZnO) 나노와이어를 사용할 수 있다. 앞서 설명한 바와 같이 산화아연 박막은 투과율이 높지만 압전세라믹(PbZrTiO)에 비하여 압전 상수가 낮다는 문제가 있다. 그러나, 산화아연을 나노와이어의 형태로 성장시킬 경우, 산화아연 단결정 상태가 되기 때문에 박막의 형태로 제조될 때에 비하여 압전 상수가 크게 증가하게 된다. 산화아연 나노와이어의 압전 상수는 산화아연 나노와이어의 높이가 직경에 비하여 클수록 증가하게 된다. 다만 산화아연 나노와이어의 높이가 지나치게 높을 경우, 파손의 가능성이 커지게 된다. 따라서, 압전성 나노와이어(141)로서 약 20nm 내지 100nm 직경의 산화아연 나노 와이어를 사용할 경우, 나노와이어층(140)의 두께는 약 1㎛ 내지 10㎛인 것이 적당할 수 있다. 상기 압전성 나노와이어(141)들을 성장시키는 방법은 수용액 합성법, 열화학기상증착, 반응증발, 분무열분해, 펄스 레이저 증착, 화학기상증착, 스퍼터링, 플라즈마화학기상증착, 원자층증착(ALD) 방식 등이 있다. 여기서는 나노와이어의 재료로 산화아연을 예시적으로 설명하고 있으나, 산화아연 이외에도 압전성을 가지며 나노와이어의 형태로 성장이 가능한 재료라면 어느 것이라도 사용할 수 있다.In this case, the piezoelectric nanowires 141 may use zinc oxide (ZnO) nanowires. As described above, the zinc oxide thin film has a high transmittance but a lower piezoelectric constant than the piezoceramic (PbZrTiO). However, when zinc oxide is grown in the form of nanowires, the piezoelectric constant is greatly increased as compared with the case of producing a thin film because zinc oxide is in a single crystal state. The piezoelectric constant of the zinc oxide nanowires increases as the height of the zinc oxide nanowires is larger than the diameter. However, if the height of the zinc oxide nanowires is too high, the possibility of breakage increases. Therefore, when using zinc oxide nanowires having a diameter of about 20 nm to 100 nm as the piezoelectric nanowires 141, the thickness of the nanowire layer 140 may be about 1 μm to 10 μm. Methods of growing the piezoelectric nanowires 141 include an aqueous solution synthesis method, thermochemical vapor deposition, reaction evaporation, spray pyrolysis, pulsed laser deposition, chemical vapor deposition, sputtering, plasma chemical vapor deposition, atomic layer deposition (ALD) method, and the like. . Here, zinc oxide is exemplarily described as a material of nanowires, but any material may be used as long as it is a piezoelectric material capable of growing in the form of nanowires in addition to zinc oxide.

본 발명의 일 실시 예에 따르면, 도 1의 제 1 및 제 2 기판(110,111)은 실리콘, 사파이어, 강판과 같이 불투명한 재질일 수도 있고 유리(Glass), 폴리카보네이트(PC), 아크릴(PMMA)과 같은 투명한 재질일 수도 있으며, 유연성이 있는 폴리머(Polymer) 재료도 사용될 수 있다. 또한, 제 1 및 제 2전극(120,121)의 재료는 전도성이 있는 투명한 금속 산화물인ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있고 상기 트랜지스터(130)는 실리콘, 유기물 혹은 산화물 계열의 N형, P형 반도체 트랜지스터일 수 있다. According to an embodiment of the present invention, the first and second substrates 110 and 111 of FIG. 1 may be an opaque material such as silicon, sapphire, or steel sheet, and may include glass, polycarbonate (PC), and acrylic (PMMA). It may be a transparent material such as, and a flexible polymer material may also be used. In addition, the material of the first and second electrodes 120 and 121 may be a conductive transparent metal oxide, such as indium tin oxide (ITO), aluminum zinc oxide (AZO), or indium zinc oxide (IZO), and the transistor 130. ) May be a silicon, organic, or oxide-based N-type, P-type semiconductor transistor.

한편, 도 1에 도시된 바와 같이, 나노와이어층(140) 내의 다수의 압전성 나노와이어(141)들 사이에는 절연성 충진재(142)를 채워 넣을 수도 있다. 상기 절연성 충진재(142)는 압전성 나노와이어(141)들 사이의 공기 갭(air gap)을 제거함으로써 압전성 나노와이어(141)들을 보호하는 역할을 한다. 즉, 상기 절연성 충진재(142)는, 본 발명에 따른 압전 셀(100)을 사용하는 동안, 상기 압전성 나노와이어(141)들이 지속적인 압축 압력에 의해 파손되는 것을 방지할 수 있다. 이를 위해, 상기 절연성 충진재(142)는 적절한 탄성을 갖는 것이 유리하다. 또한, 상기 절연성 충진재(142)는 제 1 및 제 2전극(120,121) 사이의 전기적 단락을 피하기 위해 절연성을 가질 필요가 있다. 이러한 절연성 충진재(142)는 산화물, 무기화합물, 유기화합물 어느 것으로도 이루어질 수 있다. 예컨대, 상기 절연성 충진재(142)로서 실리카(SiO2)를 사용할 수 있다. 한편, 상기 절연성 충진재(142)는 압전성 나노와이어(141)들 사이에만 채워질 수도 있지만, 제 1 기판(110)과 제 2 기판(111) 사이의 전체 영역에 채워질 수도 있다. 그러나, 상기 압전성 나노와이어(141)가 지속적인 압축 압력에 의해서도 파손되지 않을 정도로 충분한 강도를 갖는다면, 절연성 충진재(142)는 생략될 수도 있다.On the other hand, as shown in Figure 1, the insulating filler 142 may be filled between the plurality of piezoelectric nanowires 141 in the nanowire layer 140. The insulating filler 142 serves to protect the piezoelectric nanowires 141 by eliminating an air gap between the piezoelectric nanowires 141. That is, the insulating filler 142 may prevent the piezoelectric nanowires 141 from being damaged by the continuous compression pressure while using the piezoelectric cell 100 according to the present invention. For this purpose, it is advantageous that the insulating filler 142 has an appropriate elasticity. In addition, the insulating filler 142 needs to have insulating property in order to avoid an electrical short between the first and second electrodes 120 and 121. The insulating filler 142 may be formed of any one of an oxide, an inorganic compound, and an organic compound. For example, silica (SiO 2 ) may be used as the insulating filler 142. Meanwhile, the insulating filler 142 may be filled only between the piezoelectric nanowires 141, or may be filled in the entire area between the first substrate 110 and the second substrate 111. However, the insulating filler 142 may be omitted if the piezoelectric nanowire 141 has sufficient strength not to be broken even by a constant compression pressure.

이때, 제 1 기판(110)의 상면 위에 배치되어 있는 제 1전극(120)은 제1방향을 따라 서로 나란하게 배열되어 있는 다수의 전극들로 이루어질 수 있으며 제 2 기판(111)의 하부에 배치되어 있는 제 2 전극(121)은 상기 제1방향에 수직한 제2방향을 따라 서로 나란하게 배열되어 있는 다수의 전극들로 이루어질 수 있다. 따라서, 제 1전극(120)들과 제 2전극(121)들은 서로에 대해 거의 수직하게 배치될 수 있다.In this case, the first electrode 120 disposed on the upper surface of the first substrate 110 may be formed of a plurality of electrodes arranged in parallel with each other along the first direction and disposed below the second substrate 111. The second electrode 121 may be formed of a plurality of electrodes arranged side by side in a second direction perpendicular to the first direction. Therefore, the first electrodes 120 and the second electrodes 121 may be disposed substantially perpendicular to each other.

도 2는 도 1에서의 압전 셀(100)을 개략적으로 나타낸 회로도이다. 상기 나노와이어층(140)에 가해진 압력에 비례하여 생성된 전하가 상기 나노와이어층(140)과 트랜지스터(130) 사이에 존재하는 기생 캐패시터(Parasitic Capacitor)에 축적되고, 이 축적된 전하는 상기 트랜지스터(130)을 통해 단위 압전 셀(150)의 출력으로 전송된다. 이때 상기 기생 캐패시터를 대신하여 적정한 정전용량을 가지는 캐패시터를 추가하여 사용할 수도 있다.FIG. 2 is a circuit diagram schematically illustrating the piezoelectric cell 100 of FIG. 1. Charge generated in proportion to the pressure applied to the nanowire layer 140 is accumulated in a parasitic capacitor existing between the nanowire layer 140 and the transistor 130, and the accumulated charge is stored in the transistor ( 130 is transmitted to the output of the unit piezoelectric cell 150. In this case, a capacitor having an appropriate capacitance may be used in place of the parasitic capacitor.

이렇게 나노와이어에서 발생되는 전하는 트랜지스터(130)와 같은 구동회로를 통해 출력신호를 발생하게 되는데 도 2과 같이 한 개의 트랜지스터를 이용하여 구동회로를 구성할 수도 있다.The charge generated in the nanowires thus generates an output signal through the same driving circuit as the transistor 130. As shown in FIG. 2, the driving circuit may be configured using one transistor.

도 3 내지 도 6은 본 발명의 일 실시 예에 따른 압전 셀의 구조로, 다수의 트랜지스터를 포함하는 구동회로를 구비하는 압전 셀을 도시한다. 예를 들어, 도 3 에 도시된 압전 셀의 구동회로의 경우 3개의 트랜지스터를 사용하고 있으며, 도 4에 도시된 압전 셀의 구동회로는 4개의 트랜지스터를 사용하고, 도 5 및 도 6에 도시된 압전 셀의 구동회로는 5개의 트랜지스터를 사용한다. 사용하는 트랜지스터의 개수가 증가할수록, 잡음이 감소하여 신호대잡음비가 향상되고 감도가 증가할 수 있다. 반면, 트랜지스터의 개수가 증가하면 동작이 복잡해지고 소비전력이 증가할 수도 있다. 도 3 내지 도 6에 도시된 구동회로는 단지 일 예일 뿐이며, 나노와이어층(140)에서 생성된 전하의 양을 전기적 신호로서 출력하기 위한 다양한 구동회로가 존재할 수 있다.3 to 6 illustrate a piezoelectric cell having a driving circuit including a plurality of transistors in the structure of a piezoelectric cell according to an exemplary embodiment of the present invention. For example, in the driving circuit of the piezoelectric cell shown in FIG. 3, three transistors are used, and the driving circuit of the piezoelectric cell shown in FIG. 4 uses four transistors, and is shown in FIGS. The driving circuit of the piezoelectric cell uses five transistors. As the number of transistors used increases, noise decreases, thereby improving signal-to-noise ratio and increasing sensitivity. On the other hand, as the number of transistors increases, the operation becomes complicated and power consumption may increase. 3 to 6 are just examples, and there may be various driving circuits for outputting the amount of charge generated in the nanowire layer 140 as an electrical signal.

도 7은 도 4에서 4개 트랜지스터로 구성된 구동회로와 나노와이어층을 포함하는 단위 압전 셀(200)을 어레이(Array) 형태로 배치한 압력 센서(250)의 회로도이다. 상기 압력 센서(250)는 게이트라인(221,223,224)들과 데이터라인(222)들이 교차하는 부분에 배치된 단위 압전 셀(200), 상기 단위 압전 셀(200)의 구동회로를 제어하는 회로인 게이트 드라이버(220), 상기 단위 압전 셀(200)의 출력을 측정하는 회로인 데이터 드라이버(230) 및 상기 단위 압전 셀(200)의 아날로그 출력 신호를 디지털 신호로 변환하는 AD변환부(analog digital converter; ADC)(240)을 포함할 수 있다.FIG. 7 is a circuit diagram of a pressure sensor 250 in which a unit piezoelectric cell 200 including a driving circuit composed of four transistors and a nanowire layer is arranged in an array form in FIG. 4. The pressure sensor 250 is a gate driver which is a circuit controlling a driving circuit of the unit piezoelectric cell 200 and the unit piezoelectric cell 200 disposed at a portion where the gate lines 221, 223, 224 and the data lines 222 intersect. An analog digital converter (ADC) for converting an analog output signal of the data driver 230 and the unit piezoelectric cell 200 into a digital signal; 240 may be included.

도 8은 도 7에서 도시된 압력 센서(250)의 상세한 동작을 설명하기 위한 회로도이다. 도 8에 도시된 바와 같이 단위 압전 셀(200)은 압전성 나노와이어층(201); SET 트랜지스터(205), RESET 트랜지스터(207), 상기 SET 트랜지스터(205)와 RESET 트랜지스터(207) 사이에 형성되는 기생캐패시터(203), 드라이브 트랜지스 터(209), 및 SEL 트랜지스터(211)를 포함하는 구동회로를 구비할 수 있다.FIG. 8 is a circuit diagram for describing a detailed operation of the pressure sensor 250 illustrated in FIG. 7. As shown in FIG. 8, the unit piezoelectric cell 200 may include a piezoelectric nanowire layer 201; A SET transistor 205, a RESET transistor 207, a parasitic capacitor 203 formed between the SET transistor 205 and the RESET transistor 207, a drive transistor 209, and a SEL transistor 211. A driving circuit can be provided.

이러한 구조에서, 상기 단위 압전 셀(200)의 SEL 트랜지스터(211)의 출력은 각각의 데이터라인(222)에 구비된 바이어스 트랜지스터(215)를 출력로드로 이용하여 데이터 드라이버(230)로 입력된다. In this structure, the output of the SEL transistor 211 of the unit piezoelectric cell 200 is input to the data driver 230 using the bias transistor 215 provided in each data line 222 as an output load.

데이터 드라이버(230)는 단위 압전 셀(200)의 출력신호인 기준전압과 데이터전압을 샘플링하고, 기준전압과 데이터전압의 차이를 증폭하여 출력한다. 이렇게 출력된 아날로그 신호는 AD변환부(240)에 공급되어 디지털신호로 변환된다. 여기서 기준전압은 RESET 트랜지스터(207)가 턴-온(Turn-On) 상태일 때의 단위 압전 셀(200)의 출력신호이며, 데이터전압은 SET 트랜지스터(205)가 턴-온 상태일 때의 출력신호이다. The data driver 230 samples the reference voltage and the data voltage which are output signals of the unit piezoelectric cell 200, amplifies the difference between the reference voltage and the data voltage, and outputs the amplified difference. The analog signal thus output is supplied to the AD converter 240 and converted into a digital signal. Here, the reference voltage is an output signal of the unit piezoelectric cell 200 when the RESET transistor 207 is turned on, and the data voltage is output when the SET transistor 205 is turned on. It is a signal.

도 8을 참조하면, 먼저 데이터를 출력하고자 하는 단위 압전 셀(200)의 SEL게이트라인(221)을 선택한다. 이러한 SEL게이트라인(221)의 선택을 통해 SEL 트랜지스터(211)가 턴-온 되며, SEL 트랜지스터(211)의 게이트 전압과 소스 전압의 차이가 문턱전압(threshold voltage) 이상일 때, 게이트 하부에 도전성 채널이 형성된다.Referring to FIG. 8, first, the SEL gate line 221 of the unit piezoelectric cell 200 to which data is to be output is selected. Through selection of the SEL gate line 221, the SEL transistor 211 is turned on, and when the difference between the gate voltage and the source voltage of the SEL transistor 211 is greater than or equal to a threshold voltage, a conductive channel under the gate. Is formed.

이어서, 선택된 SEL게이트라인(221)과 연결된 단위 압전 셀(200)의 리셋(RESET)동작이 이루어진다. 리셋(RESET)동작은 SET 트랜지스터(205)의 출력단에 접속된 기생 캐패시터(203)의 잔존하는 전하를 배출하는 동작이다. 게이트 드라이버(220)의 제어 신호에 따라 RESET 게이트라인(223)을 통해 RESET 트랜지스터(207)의 게이트 단자에 기준전압이 인가되면, RESET 트랜지스터(207)는 턴-온되고 게이 트 하부의 채널을 통해 기생 캐패시터(203)의 전하는 상기 기준전압을 공급하는 전압원으로 배출된다.Subsequently, a reset operation of the unit piezoelectric cell 200 connected to the selected SEL gate line 221 is performed. The reset operation is an operation of discharging the remaining charge of the parasitic capacitor 203 connected to the output terminal of the SET transistor 205. When a reference voltage is applied to the gate terminal of the RESET transistor 207 through the RESET gate line 223 according to the control signal of the gate driver 220, the RESET transistor 207 is turned on and through the channel under the gate. The charge of the parasitic capacitor 203 is discharged to the voltage source supplying the reference voltage.

기생 캐패시터(203)는 드라이브 트랜지스터(209)의 게이트 단자에 연결되므로, 드라이브 트랜지스터(209)의 게이트 전압은 기준전압이 되고, 드라이브 트랜지스터(209)는 포화영역에서 동작하게 된다. 이때 전류는 드라이브 트랜지스터(209)의 드레인으로부터 소스로 흐르며, SEL 트랜지스터(211)가 턴-온 상태에 있으므로 전류는 SEL 트랜지스터(211)의 채널을 통과하여 데이터 드라이버(230)로 공급된다. 이때, 데이터 드라이버의 RESET 샘플링 트랜지스터(231)가 턴-온되고 상기 기준전압을 RESET 샘플링 캐패시터(232)에 축적한 후 RESET 샘플링 트랜지스터(231)는 턴-오프 된다. 한편, 드라이브 트랜지스터(209)의 출력이 소정의 레벨을 가진 전압이 되도록, SEL 트랜지스터(211)와 RESET 샘플링 트랜지스터(231) 사이에 바이어스 트랜지스터(215)가 더 구비될 수도 있다. 상기 바이어스 트랜지스터(215)는 예를 들어 액티브 로드(Active Load)의 기능을 가진다.Since the parasitic capacitor 203 is connected to the gate terminal of the drive transistor 209, the gate voltage of the drive transistor 209 becomes a reference voltage, and the drive transistor 209 operates in a saturation region. At this time, the current flows from the drain of the drive transistor 209 to the source. Since the SEL transistor 211 is in the turn-on state, the current passes through the channel of the SEL transistor 211 and is supplied to the data driver 230. At this time, after the RESET sampling transistor 231 of the data driver is turned on and the reference voltage is accumulated in the RESET sampling capacitor 232, the RESET sampling transistor 231 is turned off. Meanwhile, a bias transistor 215 may be further provided between the SEL transistor 211 and the RESET sampling transistor 231 so that the output of the drive transistor 209 is a voltage having a predetermined level. The bias transistor 215 has a function of, for example, an active load.

이어서, 나노 와이어 층(201)에서 입력된 압력에 비례하여 전하가 생성되면 RESET 게이트라인(223)을 통해 RESET 트랜지스터(207)를 턴-오프(Turn-Off) 시키고, SET 게이트라인(224)을 통해 SET 트랜지스터(205)를 턴-온 한다. 이때, 나노 와이어 층(201)에서 발생된 전하가 기생 캐패시터(203)에 축적되고 드라이브 트랜지스터(209)의 게이트 전압은 축적된 전하량에 비례하여 낮아진다.Subsequently, when charge is generated in proportion to the pressure input from the nanowire layer 201, the RESET transistor 207 is turned off through the RESET gate line 223, and the SET gate line 224 is turned off. The SET transistor 205 is turned on. At this time, the charge generated in the nanowire layer 201 is accumulated in the parasitic capacitor 203 and the gate voltage of the drive transistor 209 is lowered in proportion to the accumulated charge amount.

이때, 드라이브 트랜지스터(209)는 소스 팔로워(source follower)로 동작하므로 입력 게이트 전압이 소정의 변화량을 가지면, 출력 소스 전압 또한 동일한 변 화량을 가진다. 즉, 소스 폴로워의 소신호 전압이득이 1이므로, 입력 신호의 변화량과 출력 신호의 변화량은 동일하다. 따라서, 기생 캐패시터(203)의 전하량 변화에 기인한 드라이브 트랜지스터(209)의 게이트전압 강하는 드라이브 트랜지스터(209)의 소스전압의 강하를 일으키고, 강하된 소스전압은 SEL 트랜지스터(211)를 거쳐 데이터 드라이버(230)로 입력된다. 이 강하된 소스전압은 데이터 드라이버(230)의 SET 샘플링 트랜지스터(233)가 턴-온 되면서 SET 샘플링 캐패시터(234)에 축적되어, 상기 단위 압전 셀(200)의 데이터전압을 샘플링하게 된다.At this time, since the drive transistor 209 operates as a source follower, if the input gate voltage has a predetermined change amount, the output source voltage also has the same change amount. That is, since the small signal voltage gain of the source follower is 1, the change amount of the input signal and the change amount of the output signal are the same. Therefore, the gate voltage drop of the drive transistor 209 due to the change in the charge amount of the parasitic capacitor 203 causes the source voltage of the drive transistor 209 to drop, and the dropped source voltage passes through the SEL transistor 211 to the data driver. Input 230. The dropped source voltage is accumulated in the SET sampling capacitor 234 while the SET sampling transistor 233 of the data driver 230 is turned on to sample the data voltage of the unit piezoelectric cell 200.

데이터 드라이버(230)에서 샘플링된 기준전압과 데이터전압은 증폭회로(235)를 통해 기준전압과 데이터전압의 차이만큼 증폭되며, AD변환부(240)를 통해 디지털 신호로 변환되어 출력된다. 이어서, SET 트랜지스터(205)는 턴-오프되고 SEL 트랜지스터(211)가 턴-오프되면서 단위 압전 셀(200)의 선택은 종료된다.The reference voltage and the data voltage sampled by the data driver 230 are amplified by the difference between the reference voltage and the data voltage through the amplifier circuit 235, and are converted into a digital signal through the AD converter 240 and output. Subsequently, the SET transistor 205 is turned off and the selection of the unit piezoelectric cell 200 is terminated as the SEL transistor 211 is turned off.

앞서 설명한 바와 같이, 상술한 본 발명의 일 측면에 따르면, 압전 상수와 투과율이 높은 산화아연 나노 와이어를 압전 소자로서 사용하기 때문에, 압력 센서의 성능이 향상되고 투명한 압전 셀을 가진 압력 센서를 구현할 수 있다. 또한, 산화아연 나노 와이어는 300도 이하의 저온 성장이 가능하기 때문에, 압전 소자의 형성 과정에서 열에 의한 다른 부품의 손상이 최소화될 수 있다.As described above, according to the aspect of the present invention described above, since the piezoelectric constant and the high transmittance of zinc oxide nanowires are used as the piezoelectric element, the performance of the pressure sensor is improved and a pressure sensor having a transparent piezoelectric cell can be implemented. have. In addition, since zinc oxide nanowires can be grown at a low temperature of 300 degrees or less, damage to other components due to heat can be minimized during the formation of piezoelectric elements.

지금까지, 첨부된 도면을 참조하여 본 발명의 일 측면에 따른 실시 예들이 설명되었다. 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입 각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.So far, embodiments of the present disclosure have been described with reference to the accompanying drawings. The terms or words used in this specification and claims are not to be construed as limiting in their usual or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best explain their invention in the best way possible. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 일 측면에 따른 실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only embodiments according to an aspect of the present invention and do not represent all of the technical idea of the present invention, which can be replaced at the time of the present application It should be understood that there may be various equivalents and variations.

도 1은 본 발명의 실시 예에 따른 산화아연(ZnO) 나노 와이어를 이용한 압전 셀의 단면도.1 is a cross-sectional view of a piezoelectric cell using zinc oxide (ZnO) nanowires according to an embodiment of the present invention.

도 2는 도 1에 도시된 압전 셀을 개략적으로 도시하는 회로도.FIG. 2 is a circuit diagram schematically showing the piezoelectric cell shown in FIG.

도 3 내지 도 6은 다수의 트랜지스터로 이루어진 구동회로를 포함하는 압전 셀.3 to 6 are piezoelectric cells including a driving circuit composed of a plurality of transistors.

도 7은 4개의 트랜지스터로 구성된 압전 셀을 이용 어레이(array) 형태의 압력센서를 개략적으로 도시하는 회로도.FIG. 7 is a circuit diagram schematically showing a pressure sensor in an array form using piezoelectric cells composed of four transistors. FIG.

도 8은 도7에서 구현된 압력센서의 상세한 동작을 설명하기 위한 회로도. 8 is a circuit diagram illustrating a detailed operation of the pressure sensor implemented in FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100....압전 셀 110....제 1 기판100..Piezoelectric Cell 110 .... 1st Substrate

111.....제 2 기판 120....제 1 전극 111 ..... second substrate 120 .... first electrode

121.....제 2 전극 130....트랜지스터121 ..... second electrode 130 .... transistor

131.....게이트 132.....절연층131 ..... gate 132 ..... insulating layer

133.....채널 134.....소스/드레인133 ..... channel 134 .... source / drain

135.....기생 캐패시터(Parasitic Capacitor)135 ..... Parasitic Capacitor

140.... 나노와이어층 141.... 압전성 나노와이어140 .... Nanowire Layer 141 .... Piezoelectric Nanowire

142.... 충진재 150.... 단위 압전 셀142 .... Filler 150 .... Unit Piezoelectric Cell

200.....단위 압전 셀 201.....압전성 나노와이어층200 .... Unit Piezoelectric Cell 201 ... Piezoelectric Nanowire Layer

203.... 기생 캐패시터(Parasitic Capacitor) 203 .... Parasitic Capacitor

205.... SET 트랜지스터 207.... RESET 트랜지스터205 .... SET Transistor 207 .... RESET Transistor

209.... 드라이브 트랜지스터 211.... SEL 트랜지스터209 .... Drive Transistor 211 .... SEL Transistor

220.... 게이트 드라이버 221.... SEL 게이트라인220 .... Gate Driver 221 .... SEL Gate Line

222.... 데이터라인 223.... RESET 게이트라인222 .... data line 223 .... RESET gate line

224.... SET 게이트라인 230.... 데이터 드라이버224 .... SET gateline 230 .... data driver

231.... RESET 샘플링 트랜지스터 232.... RESET 샘플링 캐패시터231 .... RESET Sampling Transistor 232 .... RESET Sampling Capacitor

233.... SET 샘플링 트랜지스터 234.... SET 샘플링 캐패시터233 .... SET Sampling Transistors 234 .... SET Sampling Capacitors

235.... 증폭회로 240.... AD변환부235 .... amplification circuit 240 .... AD converter

Claims (16)

게이트, 절연 층, 채널, 소스/드레인을 포함하는 트랜지스터;A transistor comprising a gate, an insulating layer, a channel, a source / drain; 상기 트랜지스터의 소스/드레인과 연결되는 제 1 전극;A first electrode connected to the source / drain of the transistor; 상기 제 1 전극 위에 수직으로 배치된 다수의 압전성 나노와이어들로 이루어진 나노와이어층; 및A nanowire layer composed of a plurality of piezoelectric nanowires disposed vertically on the first electrode; And 상기 나노와이어 층 위에 배치된 제 2 전극;을 포함하는 것을 특징으로 하는 압전 셀.And a second electrode disposed on the nanowire layer. 제 1 항에 있어서,The method of claim 1, 상기 압전성 나노와이어는 산화아연 나노와이어인 것을 특징으로 하는 압전 셀.The piezoelectric nanowire is a piezoelectric cell, characterized in that the zinc oxide nanowire. 제 1 항에 있어서,The method of claim 1, 상기 나노와이어층과 상기 트랜지스터 사이에 연결되어 상기 압전성 나노와이어로부터 발생한 전하를 저장하는 캐패시터를 추가로 구비하는 것을 특징으로 하는 압전 셀.And a capacitor connected between the nanowire layer and the transistor to store charge generated from the piezoelectric nanowires. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 전극은 ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어지는 것을 특징으로 하는 압전 셀.The first and second electrodes are made of indium tin oxide (ITO), aluminum zinc oxide (AZO) or indium zinc oxide (IZO). 제 1 항에 있어서,The method of claim 1, 상기 나노와이어층의 두께는 1㎛ 내지 10㎛인 것을 특징으로 하는 압전 셀.The thickness of the nanowire layer is a piezoelectric cell, characterized in that 1㎛ to 10㎛. 압전성 나노와이어 및 구동회로 이루어진 다수의 압전 셀들;A plurality of piezoelectric cells consisting of piezoelectric nanowires and a driving circuit; 상기 구동회로를 제어하기 위한 다수의 게이트 라인들;A plurality of gate lines for controlling the driving circuit; 상기 압전 셀의 출력을 전송하기 위한 다수의 데이터 라인들; 및A plurality of data lines for transmitting the output of the piezoelectric cell; And 상기 구동회로를 제어하고 상기 압전 셀의 출력을 측정하는 회로부를 포함하는 것을 특징으로 하는 압력센서.And a circuit unit for controlling the driving circuit and measuring an output of the piezoelectric cell. 제 6 항에 있어서,The method of claim 6, 상기 압전성 나노와이어들로 이루어진 나노와이어층의 두께는 1㎛ 내지 10㎛인 것을 특징으로 하는 압력센서.Pressure sensor, characterized in that the thickness of the nanowire layer consisting of the piezoelectric nanowires is 1㎛ to 10㎛. 제 6 항에 있어서,The method of claim 6, 상기 압력 셀들은 제 1 기판과 제 2 기판 사이에 배치되는 것을 특징으로 하는 압력센서.And the pressure cells are disposed between the first substrate and the second substrate. 제 8 항에 있어서,The method of claim 8, 상기 제 1 및 제 2 기판은 실리콘, 사파이어 및 강판 중에서 적어도 하나를 포함하는 불투명한 재료로 이루어지는 것을 특징으로 하는 압력센서.And the first and second substrates are made of an opaque material comprising at least one of silicon, sapphire and steel sheet. 제 8 항에 있어서,The method of claim 8, 제 1 및 제 2 기판은 유리(Glass), 폴리카보네이트(PC) 및 아크릴(PMMA) 중에서 적어도 하나를 포함하는 투명한 재료로 이루어지는 것을 특징으로 하는 압력센서.And the first and second substrates are made of a transparent material comprising at least one of glass, polycarbonate (PC) and acrylic (PMMA). 제 8 항에 있어서,The method of claim 8, 제 1 기판과 제 2기판 사이에 절연성 충진재가 채워진 것을 특징으로 하는 압력 센서.Pressure sensor, characterized in that the insulating filler is filled between the first substrate and the second substrate. 제 11 항에 있어서,The method of claim 11, 상기 절연성 충진재는 산화물, 무기화합물 또는 유기화합물로 이루어진 것을 특징으로 하는 압력 센서.The insulating filler is a pressure sensor, characterized in that consisting of an oxide, an inorganic compound or an organic compound. 제 6 항에 있어서,The method of claim 6, 상기 구동회로는 적어도 하나의 트렌지스터를 포함하는 것을 특징으로 하는 압력센서.And said drive circuit comprises at least one transistor. 제 6 항에 있어서,The method of claim 6, 상기 회로부는,The circuit portion, 기준전압 및 출력전압을 공급하기 위한 게이트 드라이버;A gate driver for supplying a reference voltage and an output voltage; 상기 기준전압 및 상기 출력전압을 샘플링하는 데이터 드라이버; 및A data driver sampling the reference voltage and the output voltage; And 상기 압전 셀의 출력신호를 디지털신호로 변환하기 위한 AD변환부를 구비하는 것을 특징으로 하는 압력 센서.And an AD converter for converting the output signal of the piezoelectric cell into a digital signal. 제 14 항에 있어서,The method of claim 14, 상기 게이트 드라이버는 상기 압전 셀에 기준전압을 공급하고, 상기 압전 셀에서 발생한 출력전압을 상기 데이터 드라이버에 공급하는 것을 특징으로 하는 압력 센서.And the gate driver supplies a reference voltage to the piezoelectric cell and supplies an output voltage generated from the piezoelectric cell to the data driver. 제 14 항에 있어서,The method of claim 14, 상기 데이터 드라이버는, The data driver, 상기 기준전압을 제어하는 리셋(RESET) 샘플링 스위칭 소자;A reset sampling switching element for controlling the reference voltage; 상기 기준전압을 저장하는 제 1 캐패시터; A first capacitor storing the reference voltage; 상기 출력전압을 제어하는 세트(SET) 샘플링 스위칭 소자;A set sampling switching element controlling the output voltage; 상기 출력전압을 저장하는 제 2 캐패시터; 및A second capacitor storing the output voltage; And 상기 기준전압과 상기 출력전압의 차이를 증폭하는 회로를 포함하는 것을 특징으로 하는 압력센서.And a circuit for amplifying a difference between the reference voltage and the output voltage.
KR1020090131842A 2009-12-28 2009-12-28 Pressure sensor using nano-wire KR101597769B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131842A KR101597769B1 (en) 2009-12-28 2009-12-28 Pressure sensor using nano-wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131842A KR101597769B1 (en) 2009-12-28 2009-12-28 Pressure sensor using nano-wire

Publications (2)

Publication Number Publication Date
KR20110075400A true KR20110075400A (en) 2011-07-06
KR101597769B1 KR101597769B1 (en) 2016-02-25

Family

ID=44915400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131842A KR101597769B1 (en) 2009-12-28 2009-12-28 Pressure sensor using nano-wire

Country Status (1)

Country Link
KR (1) KR101597769B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353373B1 (en) * 2012-11-26 2014-01-21 한국과학기술원 A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure.
KR20140032093A (en) * 2012-09-05 2014-03-14 삼성전자주식회사 Pressure sensor and method for sensing pressure by using the same
CN103645577A (en) * 2013-12-12 2014-03-19 国家纳米科学中心 Self-driven piezoelectric liquid crystal display and manufacturing method thereof
KR101453857B1 (en) * 2013-02-07 2014-10-22 한국기계연구원 Pressure sensor and manufacturing method thereof
CN107462350A (en) * 2017-08-17 2017-12-12 京东方科技集团股份有限公司 A kind of piezoelectric transducer, pressure-detecting device, preparation method and detection method
CN107515061A (en) * 2017-08-14 2017-12-26 京东方科技集团股份有限公司 A kind of touch sensor and preparation method thereof
CN109659305A (en) * 2018-12-18 2019-04-19 山东大学深圳研究院 A kind of zinc oxide piezoelectric sensor and preparation method thereof based on indium selenide transistor
CN111244261A (en) * 2020-02-15 2020-06-05 郑州大学 Junction-field-effect-free transistor type pressure sensor and preparation method thereof
CN112271247A (en) * 2020-10-26 2021-01-26 中国科学院微电子研究所 Pressure sensor based on thin film transistor and preparation method thereof
CN112271248A (en) * 2020-10-26 2021-01-26 中国科学院微电子研究所 Pressure sensor structure based on oxide nanowires and preparation method thereof
CN112271250A (en) * 2020-10-26 2021-01-26 中国科学院微电子研究所 Pressure sensor based on zinc oxide nanowire and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365152A (en) * 2001-06-12 2002-12-18 Unisia Jecs Corp Pressure sensor, and manufacturing method therefor
JP2003227808A (en) * 2002-02-05 2003-08-15 Koyo Seiko Co Ltd Sensor using carbon nano tube
KR20070016683A (en) * 2005-08-05 2007-02-08 삼성전자주식회사 Sensing circuit and display apparatus having the same
US20090309843A1 (en) * 2008-06-17 2009-12-17 Samsung Electronics Co., Ltd. Touch panel using nano-wire

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365152A (en) * 2001-06-12 2002-12-18 Unisia Jecs Corp Pressure sensor, and manufacturing method therefor
JP2003227808A (en) * 2002-02-05 2003-08-15 Koyo Seiko Co Ltd Sensor using carbon nano tube
KR20070016683A (en) * 2005-08-05 2007-02-08 삼성전자주식회사 Sensing circuit and display apparatus having the same
US20090309843A1 (en) * 2008-06-17 2009-12-17 Samsung Electronics Co., Ltd. Touch panel using nano-wire

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032093A (en) * 2012-09-05 2014-03-14 삼성전자주식회사 Pressure sensor and method for sensing pressure by using the same
KR101353373B1 (en) * 2012-11-26 2014-01-21 한국과학기술원 A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure.
KR101453857B1 (en) * 2013-02-07 2014-10-22 한국기계연구원 Pressure sensor and manufacturing method thereof
CN103645577A (en) * 2013-12-12 2014-03-19 国家纳米科学中心 Self-driven piezoelectric liquid crystal display and manufacturing method thereof
CN103645577B (en) * 2013-12-12 2016-05-11 北京纳米能源与系统研究所 Self-driven piezoelectricity liquid crystal display and preparation method thereof
CN107515061A (en) * 2017-08-14 2017-12-26 京东方科技集团股份有限公司 A kind of touch sensor and preparation method thereof
CN107462350A (en) * 2017-08-17 2017-12-12 京东方科技集团股份有限公司 A kind of piezoelectric transducer, pressure-detecting device, preparation method and detection method
CN109659305A (en) * 2018-12-18 2019-04-19 山东大学深圳研究院 A kind of zinc oxide piezoelectric sensor and preparation method thereof based on indium selenide transistor
CN111244261A (en) * 2020-02-15 2020-06-05 郑州大学 Junction-field-effect-free transistor type pressure sensor and preparation method thereof
CN111244261B (en) * 2020-02-15 2022-09-02 郑州大学 Junction-field-effect-free transistor type pressure sensor and preparation method thereof
CN112271247A (en) * 2020-10-26 2021-01-26 中国科学院微电子研究所 Pressure sensor based on thin film transistor and preparation method thereof
CN112271248A (en) * 2020-10-26 2021-01-26 中国科学院微电子研究所 Pressure sensor structure based on oxide nanowires and preparation method thereof
CN112271250A (en) * 2020-10-26 2021-01-26 中国科学院微电子研究所 Pressure sensor based on zinc oxide nanowire and preparation method thereof

Also Published As

Publication number Publication date
KR101597769B1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
KR101597769B1 (en) Pressure sensor using nano-wire
TWI243480B (en) Semiconductor device, fabrication method thereof, and electronic device
TWI536548B (en) Semiconductor device
JP5322787B2 (en) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, AND SENSOR
JP5084160B2 (en) Thin film transistor and display device
CN102859693B (en) Semiconductor device
KR102279274B1 (en) thin film transistor array panel for digital X-ray detector
EP2565756B1 (en) Touch sensing and remote sensing optical touch screen apparatuses
CN105203019B (en) A kind of active pressure of flexibility/strain transducer structure and preparation method thereof
KR101476434B1 (en) Organic Light Emitting Diode Panel and Touch Screen System comprising the same
KR20110128049A (en) Light sensing circuit, method of operating the light sensing circuit, and light sensing apparatus employing the light sensing circuit
CN109374023B (en) Preparation method of flexible stretchable sensor
TW201203215A (en) Semiconductor device and driving method thereof
CN110491921B (en) Flexible display panel and display device
CN112670303B (en) Optical sensor, preparation method thereof and display panel
JP2011518423A (en) Photosensitive structure and device having the photosensitive structure
CN102904560A (en) Light sensing circuit, light sensing apparatus and method, image acquisition apparatus and optical touch screen apparatus
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US20210264829A1 (en) Sensor and Display Device
US10020403B2 (en) Semiconductor device
US8941127B2 (en) Field-sequential display device
CN109282924B (en) Pressure sensor and preparation method thereof
KR20130058405A (en) Light sensing circuit, method of fabricating the light sensing circuit, and optical touch panel including the light sensing circuit
KR20200021480A (en) Semiconductor devices and electronic components
KR101528996B1 (en) Field-effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 5