KR20110074262A - 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터 - Google Patents

포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터 Download PDF

Info

Publication number
KR20110074262A
KR20110074262A KR1020090131175A KR20090131175A KR20110074262A KR 20110074262 A KR20110074262 A KR 20110074262A KR 1020090131175 A KR1020090131175 A KR 1020090131175A KR 20090131175 A KR20090131175 A KR 20090131175A KR 20110074262 A KR20110074262 A KR 20110074262A
Authority
KR
South Korea
Prior art keywords
pattern portion
drain electrode
source electrode
electrode
channel region
Prior art date
Application number
KR1020090131175A
Other languages
English (en)
Other versions
KR101614092B1 (ko
Inventor
김연주
문성재
조윤정
백범기
이광훈
나병선
양성훈
김윤장
조은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090131175A priority Critical patent/KR101614092B1/ko
Priority to US12/978,446 priority patent/US8680527B2/en
Publication of KR20110074262A publication Critical patent/KR20110074262A/ko
Priority to US14/170,603 priority patent/US8907345B2/en
Application granted granted Critical
Publication of KR101614092B1 publication Critical patent/KR101614092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

포토 마스크가 제공된다. 포토 마스크는 제1 방향으로 연장된 제1 전극부와 제1 방향으로 연장되며 제1 전극부와 나란하게 배치된 제2 전극부와 제1 전극부의 일단부로부터 제2 전극부의 일단부까지 제1 곡률을 가지며 라운딩되어 배치된 제3 전극부를 포함하는 소스 전극 패턴부, 제1 방향으로 연장되어 제1 전극부 및 제2 전극부 사이에 배치되되 일단부가 제1 곡률을 가지며 라운딩되어 배치된 드레인 전극 패턴부, 및 소스 전극 패턴부와 드레인 전극 패턴부 사이에 배치되는 채널 영역 패턴부를 포함한다.
포토 마스크, 곡률, 라운딩, 소스 전극 패턴, 드레인 전극 패턴

Description

포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터{Photo mask and TFT transistor fabricated by the mask}
본 발명은 포토 마스크에 관한 것이다.
표시 장치 중 액정 표시 장치(Liquid Crystal Display: LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display: FPD) 중 하나로써, 전극이 형성되어 있는 두 장의 기판 및 그 사이에 위치하는 액정층으로 이루어진다.
이러한 액정 표시 장치는 상기 기판에 배치된 박막 트랜지스터(TFT transistor)를 구동시켜 상기 전극에 전압을 인가함으로써 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
한편, 박막 트랜지스터의 소스 전극, 드레인 전극 및 채널 영역은 기판 상에 도전층 및 포토레지스트(PR)를 적층하고, 포토 마스크를 이용하여 포토레지스트 상에 소정의 소스 전극, 드레인 전극 및 채널 영역 패턴을 형성한 뒤 형성된 포토레지스트 패턴에 따라 도전층을 식각함으로써 형성될 수 있다.
최근 액정 표시 장치의 슬림화가 진행됨에 따라, 이러한 박막 트랜지스터의 채널 영역 선폭은 점점 줄어들고 있는 추세이며, 이에 따라 박막 트랜지스터의 제작 공정 시 작은 공정 편차에도 채널 오픈(open) 결함 또는 채널 쇼트(short) 결함 발생이 증가되고 있다.
이와 같은 결함들은 박막 트랜지스터의 구동에 심각한 약영향을 끼치게 되며, 나아가 전체 표시장치의 신뢰성에 영향을 주게 된다.
본 발명이 해결하고자 하는 과제는 채널 관련 결함이 감소되어 신뢰성이 향상된 박막 트랜지스터를 제조하기 위한 포토 마스크를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 상기 포토 마스크를 이용하여 제조된 신뢰성이 향상된 박막 트랜지스터를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 포토 마스크의 일 태양(aspect)은, 제1 방향으로 연장된 제1 전극부와 제1 방향으로 연장되며 제1 전극부와 나란하게 배치된 제2 전극부와 제1 전극부의 일단부로부터 제2 전극부의 일단부까지 제1 곡률을 가지며 라운딩되어 배치된 제3 전극부를 포함하는 소스 전극 패턴부, 제1 방향으로 연장되어 제1 전극부 및 제2 전극부 사이에 배치되되 일단부가 제1 곡률을 가지며 라운딩되어 배치된 드레인 전극 패턴부, 및 소스 전극 패턴부와 드레인 전극 패턴부 사이에 배치되는 채널 영역 패턴부를 포함한다.
상기 과제를 달성하기 위한 본 발명의 포토 마스크의 다른 태양은, 다수의 소스 전극 세그먼트가 배치되어 형성된 소스 전극 패턴부, 및 다수의 드레인 전극 세그먼트가 배치되어 형성된 드레인 전극 패턴부를 포함하되, 다수의 소스 전극 세그먼트 중 적어도 셋 이상의 소스 전극 세그먼트는 제1 가상원에 접한다.
상기 다른 과제를 달성하기 위한 본 발명의 박막 트랜지스터의 일 태양은, 상기 포토 마스크를 이용하여 제조된 소스 전극, 드레인 전극 및 채널 영역을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 포토 마스크는 기판 상에 적층된 포토레지스트 상에 소정의 패턴을 형성하기위해 사용되는 마스크를 의미할 수 있다.
이하 도 1 내지 도 3b를 참조하여 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크에 대해 설명한다.
도 1은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 구조도이다. 도 2 내지 도 3b는 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 광 투과 효과를 설명하기 위한 도면들이다.
도 1을 참조하면, 포토 마스크는 소스 전극 패턴부(10), 드레인 전극 패턴부(20) 및 채널 영역 패턴부(30)를 포함할 수 있다.
먼저 소스 전극 패턴부(10)는 도 1에 도시된 바와 같이 제1 전극부(11), 제2 전극부(12) 및 제3 전극부(13)를 포함할 수 있다.
구체적으로 소스 전극 패턴부(10)는 제1 방향(예를 들어 Y방향)으로 연장되어 배치된 제1 전극부(11)와, 제1 방향(예를 들어 Y방향)으로 연장되며 제1 전극부(11)와 나란하게 배치된 제2 전극부(12)와, 제1 전극부(11)의 일단부로부터 제2 전극부(12)의 일단부까지 제1 곡률을 가지며 라운딩(rounding)되어 배치된 제3 전극부(13)를 포함할 수 있다.
드레인 전극 패턴부(20)는 도 1에 도시된 바와 같이 제1 전극부(11) 및 제2 전극부(12) 사이에 배치될 수 있다. 구체적으로 드레인 전극 패턴부(20)는 제1 방 향으로 연장되어 제1 전극부(11) 및 제2 전극부(12) 사이에 배치되되 일단부가 제1 곡률을 가지며 라운딩되어 배치될 수 있다.
한편, 도 1에 도시된 바와 같이 제1 전극부(11)의 타단부 중 적어도 일부와 드레인 전극 패턴부(20)의 일측부 중 적어도 일부는 제2 곡률을 가지며 라운딩되어 배치될 수 있다. 또한, 제2 전극부(12)의 타단부 중 적어도 일부와 드레인 전극 패턴부(20)의 타측부 중 적어도 일부도 제2 곡률을 가지며 라운딩되어 배치될 수 있다. 여기서 제2 곡률과 앞서 설명한 제1 곡률은 필요에 따라 서로 동일할 수도 있고, 서로 다를 수도 있다.
채널 영역 패턴부(30)는 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이에 배치될 수 있다. 구체적으로 도 1을 참조하면 채널 영역은 소스 전극 패턴부(10)와 드레인 전극 패턴부(20)에 의해 정의되는 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이의 영역(예를 들어 도 1에서 그 폭이 L1으로 일정하게 유지되는 영역)일 수 있고, 채널 영역 패턴부(30)는 이러한 채널 영역을 형성하기 위한 패턴일 수 있다.
한편 이러한 채널 영역 패턴부(30)는 입구부(32)와 중앙부(31)를 포함할 수 있다.
도 1을 참조하면 입구부(32)는 제1 및 제2 전극부(11, 12)의 타단부와 드레인 전극 패턴부(20)의 일측부 및 타측부에 의해 형성되는 채널 영역 패턴부(30)일 수 있고, 중앙부(31)는 제3 전극부(13)와 드레인 전극 패턴부(20)의 일단부에 의해 형성되는 채널 영역 패턴부(30)일 수 있다.
앞서 설명한 바와 같이 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 제3 전극부(13) 및 드레인 전극 패턴부(20)의 일단부는 동일하게 제1 곡률을 가지며 라운딩되어 배치될 수 있다. 따라서 채널 영역 패턴부(30)의 중앙부(31)에 배치된 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이의 거리(L1)인 채널 영역의 폭은 항상 일정할 수 있다.
또한, 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 제1 전극부(11)의 타단부 및 드레인 전극 패턴부(20)의 일측부는 동일하게 제2 곡률을 가지며 라운딩되어 배치될 수 있고, 제2 전극부(12)의 타단부 및 드레인 전극 패턴부(20)의 타측부도 동일하게 제2 곡률을 가지며 라운딩되어 배치될 수 있다. 따라서 채널 영역 패턴부(30)의 입구부(32)에 배치된 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이의 거리(L1)인 채널 영역의 폭은 항상 일정할 수 있다.
마지막으로 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 채널 영역 패턴부(30)의 입구부(32)의 채널 영역의 폭(L1)과 중앙부(31)의 채널 영역의 폭(L1)은 도 1에 도시된 바와 같이 서로 동일할 수 있다.
이와 같이 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크를 이용하여 기판 상에 포토레지스트 패턴을 형성하고 이를 이용하여 박막 트랜지스터를 제조할 경우, 소스 전극 패턴부(10) 및 드레인 전극 패턴부(20)가 라운딩되어 배치되지 않은 포토 마스크를 이용할 때에 비해 제조된 박막 트랜지스터의 채널 오픈 결함이나 채널 쇼트 결함을 줄일 수 있다. 따라서 박막 트랜지스터의 신뢰성이 향상될 수 있다.
이하 도 2 내지 도 3b를 참조하여 이에 대해 더 설명하도록 한다.
도 3a는 도 2에 도시된 본 발명의 기술적 사상에 의한 일 실시예에 따른 포토 마스크의 채널 영역 패턴부(30) 내의 제1 내지 제5 지점(① 내지 ⑤)에서 측정한 광투과율을 나타낸 그래프이고, 도 3b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 포토 마스크와 달리 소스 전극 패턴부(10) 및 드레인 전극 패턴부(20)가 라운딩되어 배치되지 않은 포토 마스크(미도시)의 채널 영역 패턴부 내의 동일 지점에서 측정한 광투과율을 나타낸 그래프이다.
도 3a와 도 3b를 비교하면, 도 3a는 도 3b에 비해 광 투과율 편차가 대략 2%에서 0.7%정도로 줄어들었음을 알 수 있다. 즉, 본 발명의 기술적 사상에 의한 일 실시예에 따른 포토 마스크가 소스 전극 패턴부(10) 및 드레인 전극 패턴부(20)가 라운딩되어 배치되지 않은 포토 마스크(미도시)에 비해 채널 영역을 보다 고르게 형성시킬 수 있음을 알 수 있다. 따라서 이에 의해 박막 트랜지스터의 채널 오픈 결함이나 채널 쇼트 결함이 줄어들 수 있다.
다음 도 4를 참조하여 본 발명의 기술적 사상에 의한 제2 실시예에 따른 포토 마스크에 대해 설명한다.
도 4는 본 발명의 기술적 사상에 의한 제2 실시예에 따른 포토 마스크의 구조도이다.
도 4를 참조하면, 포토 마스크는 소스 전극 패턴부(10), 드레인 전극 패턴부(20), 채널 영역 패턴부(30) 및 바 패턴부(35)를 포함할 수 있다.
소스 전극 패턴부(10), 드레인 전극 패턴부(20) 및 채널 영역 패턴부(30)는 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크를 설명하면서 자세하게 설명한바 중복된 설명은 생략한다. 여기서는 차이점인 바 패턴부(35)에 대해서 보다 자세하게 설명하도록 한다.
바 패턴부(35)는 도 4에 도시된 바와 같이 채널 영역 패턴부(30)의 입구부(32)에 배치될 수 있다. 이러한 바 패턴부(35)는 도 4에 도시된 바와 같이 제2 방향(예를 들어 X방향)으로 연장된 직사각형 형상일 수 있으나, 이는 하나의 예시에 불과하며 바 패턴부(35)의 형상은 사다리꼴, 원형 등 필요에 따라 얼마든지 바뀔 수 있다.
바 패턴부(35)의 일측부는 도 4에 도시된 바와 같이 제1 전극부(11)의 일측부와 정렬되게 배치될 수 있다. 그리고 바 패턴부(35)의 일측부로부터 타측부까지의 폭(W2)은 제1 전극부(11)의 일측부로부터 타측부까지의 폭(W1)보다 작을 수 있다. 한편 바 패턴부(35)의 일측부로부터 드레인 전극 패턴부(20)의 일측부까지의 거리(L3)는 채널 영역 패턴부(30)의 입구부(32)에 배치된 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이의 거리(L1)보다 작을 수 있고, 바 패턴부(35)의 일측부로부터 소스 전극 패턴부(10)의 일측부까지의 거리(L2)는 채널 영역 패턴부(30)의 입구부(32)에 배치된 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이의 거리(L1)보다 작을 수 있다.
이러한 바 패턴부(35)를 더 포함하는 본 발명의 기술적 사상에 의한 제2 실시예에 따른 포토 마스크를 이용하여 기판 상에 포토레지스트 패턴을 형성하고 이를 이용하여 박막 트랜지스터를 제조할 경우, 제조된 박막 트랜지스터의 채널 오픈 결함이나 채널 쇼트 결함을 더 줄일 수 있다. 따라서 박막 트랜지스터의 신뢰성이 보다 향상될 수 있다.
다음 도 5 내지 도 7을 참조하여 본 발명의 기술적 사상에 의한 제3 실시예에 따른 포토 마스크에 대해 설명한다.
도 5는 본 발명의 기술적 사상에 의한 제3 실시예에 따른 포토 마스크의 구조도이다. 도 6은 도 5의 Ⅵ영역을 확대한 도면이다. 도 7은 도 5의 Ⅶ영역을 확대한 도면이다.
도 5를 참조하면, 포토 마스크는 소스 전극 패턴부(10), 드레인 전극 패턴부(20) 및 채널 영역 패턴부(30)를 포함할 수 있다.
소스 전극 패턴부(10)는 도 5에 도시된 바와 같이 다수의 소스 전극 세그먼트(15)가 배치되어 형성될 수 있다. 각 소스 전극 세그먼트(15)는 도 5에 도시된 것과 같이 제2 방향(예를 들어 X방향)으로 연장된 직사각형일 수 있으나 본 발명이 이에 제한되는 것은 아니다.
드레인 전극 패턴부(20)도 도 5에 도시된 바와 같이 다수의 드레인 전극 세그먼트(25)가 배치되어 형성될 수 있다. 각 드레인 전극 세그먼트(25)는 도 5에 도시된 것과 같이 제2 방향(예를 들어 X방향)으로 연장된 직사각형일 수 있으나 마찬가지로 본 발명이 이에 제한되는 것은 아니다.
여기서 각 소스 전극 세그먼트(15) 및 각 드레인 전극 세그먼트(25)의 높이는 도 5에 도시된 바와 같이 서로 동일할 수 있으나 필요에 따라 그 높이가 서로 다를 수도 있다. 즉, 본 발명이 이에 제한되는 것은 아니다.
도 5를 참조하면 다수의 소스 전극 세그먼트(15) 중 적어도 셋 이상의 소스 전극 세그먼트(15)는 제1 가상원(50)에 접할 수 있다. 그리고 다수의 드레인 전극 세그먼트(25) 중 적어도 셋 이상의 드레인 전극 세그먼트(25)는 제2 가상원(40)에 접할 수 있다.
구체적으로 도 6을 참조하면 다수의 소스 전극 세그먼트(15) 중 적어도 셋 이상의 소스 전극 세그먼트(15)는 각 꼭지점을 연결한 연장선이 제1 가상원(50)의 일부분이 되도록 배치될 수 있다. 그리고 다수의 드레인 전극 세그먼트(25) 중 적어도 셋 이상의 드레인 전극 세그먼트(25)는 각 꼭지점을 연결한 연장선이 제2 가상원(40)의 일부분이 되도록 배치될 수 있다.
한편, 도 5를 참조하면 다수의 소스 전극 세그먼트(15) 중 적어도 셋 이상의 소스 전극 세그먼트(15)는 제3 가상원(60)에 접할 수 있다. 그리고, 배치되는 형상에 따라 일부 소스 전극 세그먼트(15)는 도 5에 도시된 바와 같이 제1 및 제3 가상원(40, 60)에 모두 접할 수도 있다. 여기서 제1 가상원(50), 제2 가상원(40) 및 제3 가상원(60)은 드레인 전극 패턴부(20) 내에 중심이 위치한 동심원일 수 있다.
다시 도 5를 참조하면 다수의 소스 전극 세그먼트(15) 중 적어도 셋 이상의 소스 전극 세그먼트(15)는 제4 가상원(70)에 접할 수 있다. 그리고 다수의 드레인 전극 세그먼트(25) 중 적어도 셋 이상의 드레인 전극 세그먼트(25)는 제5 가상원(80)에 접할 수 있다.
구체적으로 도 7을 참조하면 다수의 소스 전극 세그먼트(15) 중 적어도 셋 이상의 소스 전극 세그먼트(15)는 각 꼭지점을 연결한 연장선이 제4 가상원(70)의 일부분이 되도록 배치될 수 있다. 그리고 다수의 드레인 전극 세그먼트(25) 중 적어도 셋 이상의 드레인 전극 세그먼트(25)는 각 꼭지점을 연결한 연장선이 제5 가상원(80)의 일부분이 되도록 배치될 수 있다.
여기서 제4 가상원(70) 및 제5 가상원(80)은 소스 전극 패턴부(10) 내에 중심이 위치한 동심원일 수 있다.
채널 영역 패턴부(30)는 소스 전극 패턴부(10)와 드레인 전극 패턴부(20) 사이에 배치될 수 있다. 이러한 채널 영역 패턴부(30)는 앞서 설명한 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크와 동일하게 입구부(32)와 중앙부(31)를 포함할 수 있다.
본 발명의 기술적 사상에 의한 제3 실시예에 따른 포토 마스크를 이용하여 신뢰성 향상된 박막 트랜지스터를 제조할 수 있는 것은 앞서 설명한 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크와 동일한바 중복된 자세한 설명은 생략한다.
다음 도 8을 참조하여, 본 발명의 기술적 사상에 의한 제1 실시예에 따른 박막 트랜지스터에 대해 설명한다.
도 8은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 박막 트랜지스터의 구조도이다.
도 1을 참조하면 박막 트랜지스터는 소스 전극(100), 드레인 전극(120) 및 채널 영역(110)을 포함할 수 있다.
소스 전극(100)은 도 8에 도시된 바와 같이 데이터 배선(105)으로부터 가지 형상으로 분지되어 형성될 수 있으며, 앞서 설명한 본 발명의 기술적 사상에 의한 제1 내지 제3 실시예에 따른 포토 마스크를 이용하여 제조될 수 있다.
드레인 전극(120) 및 채널 영역(110)도 역시 앞서 설명한 본 발명의 기술적 사상에 의한 제1 내지 제3 실시예에 따른 포토 마스크를 이용하여 제조될 수 있다.
보다 구체적으로 설명하면 소스 전극(100), 드레인 전극(120) 및 채널 영역(110)은 앞서 설명한 본 발명의 기술적 사상에 의한 제1 내지 제3 실시예에 따른 포토 마스크를 이용하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴을 이용해 도전층을 식각함으로써 도 8과 같이 형성될 수 있다.
여기서 본 발명의 기술적 사상에 의한 제1 실시예에 따른 박막 트랜지스터의 소스 전극(100)은 도 8에 도시된 바와 같이 U자형으로 형성될 수 있다. 그리고 드레인 전극(120)의 일단부 역시 도 8에 도시된 바와 같이 U자형으로 형성될 수 있다.
이와 같은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 박막 트랜지스터의 경우 채널 오픈 결함이나 채널 쇼트 결함이 줄어들 수 있다. 따라서 박막 트랜지스터의 신뢰성이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에 서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 구조도이다.
도 2 내지 도 3b는 본 발명의 기술적 사상에 의한 제1 실시예에 따른 포토 마스크의 광 투과 효과를 설명하기 위한 도면들이다.
도 4는 본 발명의 기술적 사상에 의한 제2 실시예에 따른 포토 마스크의 구조도이다.
도 5는 본 발명의 기술적 사상에 의한 제3 실시예에 따른 포토 마스크의 구조도이다.
도 6은 도 5의 Ⅵ영역을 확대한 도면이다.
도 7은 도 5의 Ⅶ영역을 확대한 도면이다.
도 8은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 박막 트랜지스터의 구조도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 소스 전극 패턴부 11: 제1 전극부
12: 제2 전극부 13: 제3 전극부
15: 소스 전극 세그먼트 20: 드레인 전극 패턴부
25: 드레인 전극 세그먼트 30: 채널 영역 패턴부
31: 중앙부 32: 입구부
35: 바 패턴부 40: 제2 가상원
50: 제1 가상원 60: 제3 가상원
70: 제4 가상원 80 제5 가상원

Claims (20)

  1. 제1 방향으로 연장된 제1 전극부와 상기 제1 방향으로 연장되며 상기 제1 전극부와 나란하게 배치된 제2 전극부와 상기 제1 전극부의 일단부로부터 상기 제2 전극부의 일단부까지 제1 곡률을 가지며 라운딩되어 배치된 제3 전극부를 포함하는 소스 전극 패턴부;
    상기 제1 방향으로 연장되어 상기 제1 전극부 및 상기 제2 전극부 사이에 배치되되 일단부가 상기 제1 곡률을 가지며 라운딩되어 배치된 드레인 전극 패턴부; 및
    상기 소스 전극 패턴부와 상기 드레인 전극 패턴부 사이에 배치되는 채널 영역 패턴부를 포함하는 포토 마스크.
  2. 제 1항에 있어서,
    상기 제1 전극부의 타단부 중 적어도 일부와 상기 드레인 전극 패턴부의 일측부 중 적어도 일부는 제2 곡률을 가지며 라운딩되어 배치된 포토 마스크.
  3. 제 2항에 있어서,
    상기 채널 영역 패턴부는 입구부와 중앙부를 포함하고,
    상기 채널 영역 패턴부의 상기 입구부에 배치된 상기 소스 전극 패턴부와 상기 드레인 전극 패턴부 사이의 거리는 상기 채널 영역 패턴부의 상기 중앙부에 배 치된 상기 소스 전극 패턴부와 상기 드레인 전극 패턴부 사이의 거리와 동일한 포토 마스크.
  4. 제 1항에 있어서,
    상기 채널 영역 패턴부는 입구부와 중앙부를 포함하고,
    상기 채널 영역 패턴부의 상기 입구부에 배치된 바 패턴부를 더 포함하는 포토 마스크.
  5. 제 4항에 있어서,
    상기 바 패턴부의 일측부는 상기 제1 전극부의 일측부와 정렬되게 배치된 포토 마스크.
  6. 제 4항에 있어서,
    상기 바 패턴부의 일측부로부터 타측부까지의 폭은 상기 제1 전극부의 일측부로부터 타측부까지의 폭보다 작은 포토 마스크.
  7. 제 4항에 있어서,
    상기 바 패턴부의 일측부로부터 상기 드레인 전극 패턴부의 일측부까지의 거리는 상기 채널 영역 패턴부의 상기 입구부에 배치된 상기 소스 전극 패턴부와 상기 드레인 전극 패턴부 사이의 거리보다 작은 포토 마스크.
  8. 제 4항에 있어서,
    상기 바 패턴부의 일측부로부터 상기 소스 전극 패턴부의 일측부까지의 거리는 상기 채널 영역 패턴부의 상기 입구부에 배치된 상기 소스 전극 패턴부와 상기 드레인 전극 패턴부 사이의 거리보다 작은 포토 마스크.
  9. 다수의 소스 전극 세그먼트가 배치되어 형성된 소스 전극 패턴부; 및
    다수의 드레인 전극 세그먼트가 배치되어 형성된 드레인 전극 패턴부를 포함하되,
    상기 다수의 소스 전극 세그먼트 중 적어도 셋 이상의 상기 소스 전극 세그먼트는 제1 가상원에 접하는 포토 마스크.
  10. 제 9항에 있어서,
    상기 제1 가상원의 중심은 상기 드레인 전극 패턴부 내에 위치한 포토 마스크.
  11. 제 9항에 있어서,
    상기 다수의 드레인 전극 세그먼트 중 적어도 셋 이상의 상기 드레인 전극 세그먼트는 제2 가상원에 접하는 포토 마스크.
  12. 제 11항에 있어서,
    상기 제1 가상원과 상기 제2 가상원은 동심원인 포토 마스크.
  13. 제 9항에 있어서,
    상기 각 소스 전극 세그먼트 및 상기 각 드레인 전극 세그먼트는 제2 방향으로 연장된 직사각형 형상인 포토 마스크.
  14. 제 13항에 있어서,
    상기 각 소스 전극 세그먼트 및 상기 각 드레인 전극 세그먼트의 높이는 서로 동일한 포토 마스크.
  15. 제 9항에 있어서,
    상기 다수의 소스 전극 세그먼트 중 적어도 셋 이상의 상기 소스 전극 세그먼트는 제3 가상원에 접하는 포토 마스크.
  16. 제 15항에 있어서,
    상기 제1 가상원과 상기 제3 가상원은 동심원인 포토 마스크.
  17. 제 9항에 있어서,
    상기 다수의 소스 전극 세그먼트 중 적어도 셋 이상의 상기 소스 전극 세그 먼트는 제4 가상원에 접하는 포토 마스크.
  18. 제 9항에 있어서,
    상기 다수의 드레인 전극 세그먼트 중 적어도 셋 이상의 상기 드레인 전극 세그먼트는 제5 가상원에 접하는 포토 마스크.
  19. 상기 제 1항 내지 제 18항 중 어느 한 항의 포토 마스크를 이용하여 제조된 소스 전극, 드레인 전극 및 채널 영역을 포함하는 박막 트랜지스터.
  20. 제 19항에 있어서,
    상기 소스 전극은 U자형으로 형성된 박막 트랜지스터.
KR1020090131175A 2009-12-24 2009-12-24 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터 KR101614092B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090131175A KR101614092B1 (ko) 2009-12-24 2009-12-24 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터
US12/978,446 US8680527B2 (en) 2009-12-24 2010-12-24 Photomask and thin-film transistor fabricated using the photomask
US14/170,603 US8907345B2 (en) 2009-12-24 2014-02-01 Photomask and thin-film transistor fabricated using the photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131175A KR101614092B1 (ko) 2009-12-24 2009-12-24 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20110074262A true KR20110074262A (ko) 2011-06-30
KR101614092B1 KR101614092B1 (ko) 2016-04-21

Family

ID=44186335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131175A KR101614092B1 (ko) 2009-12-24 2009-12-24 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터

Country Status (2)

Country Link
US (2) US8680527B2 (ko)
KR (1) KR101614092B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952384B2 (en) 2012-04-06 2015-02-10 Boe Technology Group Co., Ltd. TFT, mask for manufacturing the TFT, array substrate and display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545379B (zh) * 2013-11-06 2016-01-27 京东方科技集团股份有限公司 一种晶体管、像素单元、阵列基板和显示装置
TWI567998B (zh) * 2014-03-21 2017-01-21 友達光電股份有限公司 灰階式光罩、薄膜電晶體及主動元件陣列基板
KR102378211B1 (ko) 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044007A (en) * 1999-03-24 2000-03-28 Advanced Micro Devices, Inc. Modification of mask layout data to improve writeability of OPC
JP4211250B2 (ja) * 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
US6680150B2 (en) * 2001-05-25 2004-01-20 Agere Systems Inc. Suppression of side-lobe printing by shape engineering
JP5243686B2 (ja) * 2005-04-28 2013-07-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
US7719008B2 (en) 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952384B2 (en) 2012-04-06 2015-02-10 Boe Technology Group Co., Ltd. TFT, mask for manufacturing the TFT, array substrate and display device
KR101530460B1 (ko) * 2012-04-06 2015-06-19 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치

Also Published As

Publication number Publication date
US8680527B2 (en) 2014-03-25
US20140147774A1 (en) 2014-05-29
US20110156046A1 (en) 2011-06-30
US8907345B2 (en) 2014-12-09
KR101614092B1 (ko) 2016-04-21

Similar Documents

Publication Publication Date Title
CN107272232B (zh) 一种液晶显示面板的制造方法
US9134615B2 (en) Exposure method for glass substrate of liquid crystal display
US8237881B2 (en) Display panel, array substrate and manufacturing method thereof
EP2518558B1 (en) Liquid crystal display and array substrate
JP5148819B2 (ja) 液晶表示素子
US20160341856A1 (en) Color-film substrates and liquid crystal devices
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR102473101B1 (ko) 표시 장치
US20110128459A1 (en) Thin film transistor array substrate, fabrication method thereof, and liquid crystal display using the tft array substrate
KR20110074262A (ko) 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터
US8625041B2 (en) Array substrate, liquid crystal display for the same and manufacturing method thereof
US20090146151A1 (en) Thin film transistor array substrate and method of manufacturing the same
US10367008B2 (en) Array substrate, display panel and display device
CN104698695A (zh) 一种显示基板及其制造方法、液晶显示装置
US7300828B2 (en) Method of manufacturing a liquid crystal display device
US10345696B2 (en) Photomask for optical alignment and optical alignment method
US8237902B2 (en) Array substrate of LCD with wide viewing angle and method for manufacturing the same
WO2013075591A1 (zh) 阵列基板及其制作方法、显示装置
KR20070002758A (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US9618785B2 (en) Color filter substrate, method for manufacturing the same, display panel and display device
US8530144B2 (en) Photomask and method for fabricating source/drain electrode of thin film transistor
US20140042465A1 (en) Array substrate, method for fabricating the same and display device
US9780221B2 (en) Thin film transistor substrate comprising a photoresist layer formed between a first dielectric layer and an amorphous silicon layer
US20120292625A1 (en) Array substrate and manufacturing method thereof
KR101428572B1 (ko) 미세 패턴의 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4