KR20110072666A - Printed circuit board with single-layer using bump structure and manufacturing method of the same - Google Patents
Printed circuit board with single-layer using bump structure and manufacturing method of the same Download PDFInfo
- Publication number
- KR20110072666A KR20110072666A KR1020090129697A KR20090129697A KR20110072666A KR 20110072666 A KR20110072666 A KR 20110072666A KR 1020090129697 A KR1020090129697 A KR 1020090129697A KR 20090129697 A KR20090129697 A KR 20090129697A KR 20110072666 A KR20110072666 A KR 20110072666A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit board
- printed circuit
- metal
- circuit pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
Description
본 발명은 단일층 인쇄회로기판의 제조공정 및 이에 따른 인쇄회로기판의 구조에 관한 것이다.The present invention relates to a manufacturing process of a single layer printed circuit board and a structure of the printed circuit board.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.A printed circuit board (PCB) is a printed circuit board pattern formed of a conductive material such as copper on an electrically insulating substrate, and refers to a board immediately before mounting an electronic component. In other words, in order to mount many kinds of electronic components on a flat plate, it means a circuit board in which a mounting position of each component is determined and a line pattern connecting the components is printed and fixed on the flat surface. Such printed circuit boards generally include a single-layer PCB and a build-up board in which multilayered PCBs are formed, that is, multilayer PCB substrates.
종래의 단층 PCB를 제조하는 방법을 도 1a 및 도 1b를 참조하여 설명하면 다음과 같다. 도시된 도 1a는 회로를 절연기판의 양면에 형성하는 단층 양면 인쇄회로기판의 제조공정을 도시한 순서도이며, 도 1b는 이러한 인쇄회로기판에 솔더볼을 형성한 구조를 도시한 개념도이다.A method of manufacturing a conventional single layer PCB will be described with reference to FIGS. 1A and 1B as follows. FIG. 1A is a flowchart illustrating a manufacturing process of a single-layer double-sided printed circuit board for forming a circuit on both sides of an insulating substrate, and FIG. 1B is a conceptual diagram showing a structure in which solder balls are formed on the printed circuit board.
구체적으로는, S 1단계에서처럼, 절연층의 양면에 동박을 적층한 CCL(10) (Copper Clad Laminate)을 기반으로 하여 양면의 동박에 전기적인 신호를 연결하기 위해 드릴로 홀(H)을 가공한다. 다음으로, S 3단계에서 가공된 홀(H)과 CCL의 표면을 무전해 동도금과 전해 동도금을 이용하여 양면의 동박을 서로 전기적으로 연결시키는 도금층을 형성시킨다. 이후에, 회로를 형성하기 위한 UV 감광성 Dry film 을 도포하고 UV를 조사하여 선택적으로 회로를 형성시킨 후(S 4단계), 이후에 절연을 위한 PSR (Photoimagable Solder resist)을 도포한 후 최종 부품이 실장 되는 표면에 금도금 등의 표면처리를 하여 제품을 완성하게 된다(S 5~S 6단계).Specifically, as in step S1, holes H are drilled to connect electrical signals to copper foils on both sides based on CCL 10 (Copper Clad Laminate) in which copper foils are laminated on both surfaces of the insulating layer. do. Next, using the electroless copper plating and electrolytic copper plating on the surface of the hole (H) and the CCL processed in step S3 to form a plating layer to electrically connect the copper foils on both sides. Thereafter, a UV photosensitive dry film for forming a circuit is coated and UV is selectively irradiated to form a circuit (S 4 step), and then a PSR (Photoimagable Solder resist) for insulation is applied. The surface to be mounted is subjected to surface treatment such as gold plating to complete the product (S 5 ~ S 6 steps).
그러나 상술한 공정에서의 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각의 층에 비아 홀을 별개로 형성을 해야 하는바, 대면적 인쇄회로기판이 되는 경우에는 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다. However, the processing of the via hole in the above-described process is performed by using a fine laser drill. In this case, the via hole must be formed separately in each layer. In the case of a large-area printed circuit board, The work takes a very long time.
아울러 홀 및 전체 표면에 도금을 수행하는 방식은 균일한 도금층을 형성이 어려우며, 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다. 특히 홀가공 및 도금 공정 등의 오랜 작업시간의 소요로 인한 생산성이 떨어지는 문제도 아울러 발생하게 된다.In addition, the plating process on the hole and the entire surface is difficult to form a uniform plating layer, and a lot of noise due to the high electrical resistance, which makes it difficult to apply such a manufacturing method in a high reliability product range. do. In particular, there is a problem in that productivity decreases due to long working hours such as hole processing and plating processes.
특히, 도 1b에 도시된 구조의 인쇄회로기판을 살펴보면, 절연기판(11)상에 형성된 회로패턴(11)과 비아(12)를 통해 연결되며, 솔더볼 접합 면으로서 기능을 하는 솔더볼패드(13)와 상기 솔더볼패드(13)에 접합되는 솔더볼(17)을 구비하게 된 다.In particular, referring to the printed circuit board having the structure illustrated in FIG. 1B, the
그러나 상술한 구조에서는 솔더볼 패드(13)의 구현에 따른 솔더볼의 사이즈의 미세화에 한계가 있는바, 이는 미세 피치의 구현의 장벽으로 작용하며, 나아가 솔더볼 패드를 구현하는 공정이 추가되어 공정의 복잡화를 초래하는 문제가 있다. 특히 솔더볼 패드(13)가 절연층의 외부로 돌출되는 구조로 구현되는바, 미세패턴의 구현이 더욱 어려워지는 단점도 발생하였다.However, in the above-described structure, there is a limitation in miniaturization of the size of the solder ball according to the implementation of the
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 솔더볼을 이용한 양면인쇄회로기판에서 솔더볼 패드를 구현함에 따른 미세 피치 구현의 난점을 극복하여, 솔더볼 패드 역할을 하는 패드부를 제거하여 솔더볼의 피치를 줄일 수 있으며, 비아의 역할과 동시에 솔더볼 접합부 역할을 수행하는 내부 금속비아를 구비하는 구조의 인쇄회로기판과 그 제조공정을 제공하는 데 있다.The present invention has been made to solve the above-described problem, an object of the present invention is to overcome the difficulties of the implementation of the fine pitch by implementing the solder ball pad in the double-sided printed circuit board using the solder ball, to remove the pad portion that serves as the solder ball pad It is possible to reduce the pitch of the solder ball, and to provide a printed circuit board and a manufacturing process having a structure having an internal metal via serving as a via and at the same time a solder ball joint.
상술한 과제를 해결하기 위한 본 발명의 구성은 절연층에 패드홀을 형성하고, 상기 절연층의 상부에 금속시드층을 형성하는 1단계; 상기 패드홀에 금속물질을 충진하는 2단계;상기 금속시드층상에 회로패턴을 형성하는 3단계;를 포함하는 단층 인쇄회로기판의 제조방법으로 구성될 수 있다.According to one aspect of the present invention, a pad hole is formed in an insulating layer and a metal seed layer is formed on the insulating layer. Filling the pad hole with a metal material; forming a circuit pattern on the metal seed layer; and forming a circuit pattern on the metal seed layer.
특히, 상술한 제조공정에 있어서, 상기 1단계는, 상기 절연층의 상부에 접착층을 형성하고 패드홀을 가공하여 접착층을 이용하여 금속시드층을 형성하는 단계이거나, 상기 패드홀 가공 후 열압착을 이용하여 절연층의 상부에 금속시드층을 접합하는 단계로 형성할 수 있다.In particular, in the above-described manufacturing process, the first step is to form an adhesive layer on the insulating layer and to process a pad hole to form a metal seed layer using the adhesive layer, or to perform thermal compression after the pad hole processing. It may be formed by bonding a metal seed layer on top of the insulating layer.
또한, 상기 1단계의 상기 금속시드층은, Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘이상의 물질 또는 전도성을 띄는 고분자 물질로 형성할 수 있다.In addition, the metal seed layer of the first step may be formed of any one or two or more of Cu, Au, Ni, Pd, In, Ti, Sn or a polymer material exhibiting conductivity.
또한, 상기 2단계에서 패드홀을 충진하는 상기 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나를 이용할 수 있다. 이 경우 충진방식은 무전해 도금, 전해도 금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.In addition, the metal material filling the pad hole in the second step may be any one of Cu, Ag, Sn, Au, Ni, Pd. In this case, the filling method may be any one of electroless plating, electroplating, screen printing, sputtering, evaporation, inkjetting, dispensing, or a combination thereof.
또한, 상술한 제조공정에서 상기 3단계는, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 물질층으로 구성된 회로패턴층을 형성하는 공정으로 이루어질 수 있다.In addition, in the above-described manufacturing process, the three steps may be performed to form a circuit pattern layer including one or more material layers of Cu, Ag, Sn, Au, Ni, and Pd.
또한, 상술한 제조단계에서 상기 3단계 이후에, 상기 회로패턴 이외의 금속시드층을 제거하는 단계를 더 포함하도록 형성할 수 있으며, 나아가 상기 인쇄회로기판에 솔더레지스트를 도포하는 공정을 더 포함할 수 있다.The method may further include removing a metal seed layer other than the circuit pattern after the three steps in the above-described manufacturing step, and further comprising applying a solder resist to the printed circuit board. Can be.
아울러 상술한 제조공정에서는, 상기 패드홀을 충진하는 금속물질의 노출면 또는 상기 회로패턴 면의 적어도 1 이상에 표면처리층을 형성하는 단계를 추가할 수 있다. 이 경우 상기 표면처리층은 금속물질이 노출면 또는 상기 회로패턴면의 적어도 1 이상에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리하여 형성할 수 있다.In addition, in the above-described manufacturing process, the method may further include forming a surface treatment layer on at least one of the exposed surface of the metal material filling the pad hole or the circuit pattern surface. In this case, the surface treatment layer may be formed using a single layer or any one of Cu, Ni, Pd, Au, Sn, Ag, Co, binary, or raw alloys thereof on at least one of the exposed surface or the circuit pattern surface. It can be formed by plating in multiple layers.
상술한 제조공정에 의한 인쇄회로기판은 다음과 같은 구조를 구비하는 것으로 형성할 수 있다.The printed circuit board by the above-described manufacturing process can be formed by having the following structure.
구체적으로는, 절연층 상에 형성되는 회로패턴; 상기 절연층을 관통하여 상기 회로패턴과 직접연결되는 금속범프; 상기 금속범프의 회로패턴과 연결되지 않는 타단의 표면은 상기 절연층의 표면에 노출되는 구조로 이루어질 수 있다.Specifically, the circuit pattern formed on the insulating layer; A metal bump penetrating the insulating layer and directly connected to the circuit pattern; The surface of the other end not connected to the circuit pattern of the metal bump may have a structure exposed to the surface of the insulating layer.
특히, 상술한 구조에서는 상기 회로패턴과 절연층의 사이에는, 상기 금속범프와 회로패턴의 연결부위를 제외한 절연층의 면에 형성되는 접착층이 더 형성되는 구조로 구현할 수도 있다.Particularly, in the above-described structure, the adhesive layer formed on the surface of the insulating layer except for the connection portion between the metal bump and the circuit pattern may be further formed between the circuit pattern and the insulating layer.
특히, 상술한 구조에서 상기 접착층은 열경화, 광경화, 또는 UV경화형 접착성 물질로 이루어질 수 있다. 아울러 상기 회로패턴은, Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘이상의 물질 또는 전도성을 띄는 고분자 물질로 형성되는 제1금속층; 상기 제1금속층상에 형성되며 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 물질로 이루어지는 제2금속층; 으로 이루어질 수 있다.In particular, in the above-described structure, the adhesive layer may be made of a thermosetting, photocuring, or UV curing adhesive material. In addition, the circuit pattern, Cu, Au, Ni, Pd, In, Ti, Sn, any one or two or more materials or a first metal layer formed of a conductive polymer material; A second metal layer formed on the first metal layer and made of at least one of Cu, Ag, Sn, Au, Ni, and Pd; Can be made.
또한, 상기 금속범프는, Cu, Ag, Sn, Au, Ni, Pd로 이루어질 수 있다.In addition, the metal bumps may be made of Cu, Ag, Sn, Au, Ni, Pd.
본 발명에 따른 인쇄회로기판은 상기 금속범프의 타단의 표면은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리층이 형성될 수 있다.In the printed circuit board according to the present invention, the surface of the other end of the metal bump may be a single layer or a multilayer plating layer using any one of Cu, Ni, Pd, Au, Sn, Ag, and Co, or a binary or raw alloy thereof. Can be formed.
아울러, 본 발명에 따른 인쇄회로기판은 상기 회로패턴의 적어도 1 이상의 상부 및 상기 도금처리층을 제외한 영역에는 솔더레지스트 층이 형성되는 구조로 형성할 수 있다.In addition, the printed circuit board according to the present invention may be formed in a structure in which a solder resist layer is formed on at least one or more upper portions of the circuit pattern and an area except the plating layer.
본 발명에 따르면, 솔더볼을 이용한 인쇄회로기판에서 솔더볼 패드를 구현함에 따른 미세 피치구현의 난점을 극복하여, 솔더볼 패드 역할을 하는 패드부를 제거하여 솔더볼의 피치를 줄일 수 있으며, 비아의 역할과 동시에 솔더볼 접합부 역할을 수행하는 내부 금속범프를 구비하는 구조를 구현하여 인쇄회로기판의 박형화를 구현할 수 있는 효과도 있다.According to the present invention, by overcoming the difficulty of the fine pitch implementation by implementing the solder ball pad in the printed circuit board using the solder ball, it is possible to reduce the pitch of the solder ball by removing the pad portion that serves as the solder ball pad, the role of the via and at the same time solder ball It is also possible to implement a structure having an inner metal bump serving as a junction portion to realize a thinner printed circuit board.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적 으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same components are given the same reference numerals regardless of the reference numerals, and duplicate description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
도 2a 및 도 2b는 본 발명에 따른 제조공정의 순서도 및 공정도를 도시한 것이다.2A and 2B show a flow chart and process diagram of the manufacturing process according to the present invention.
구체적으로는, 본 발명에 따른 단일층 인쇄회로기판의 제조공정은 크게 절연층에 패드홀을 형성하고, 상기 절연층의 상부에 금속시드층을 형성하는 1단계; 상기 패드홀에 금속물질을 충진하는 2단계; 상기 금속시드층상에 회로패턴을 형성하는 3단계;를 포함하여 이루어진다.Specifically, the manufacturing process of the single-layer printed circuit board according to the present invention comprises the steps of forming a pad hole in the insulating layer largely, and forming a metal seed layer on the insulating layer; Filling a metal material into the pad hole; And forming a circuit pattern on the metal seed layer.
특히, 상기 1단계는 절연층상에 패드홀을 형성하고, 여기에 열압착을 이용하여 금속시드층을 접착하는 방식으로 구성하거나, 또는 절연층상에 접착층을 형성하고, 패드홀 가공 후 그 상부에 금속시드층을 접착하는 방식으로 구현하는 것이 가능하다. 전자의 단계는 일반적인 공정에 해당하는바, 이후에서는 접착층을 매개로 진행되는 공정을 중심으로 본 발명의 실시예를 설명하기로 한다.In particular, the first step is formed by forming a pad hole on the insulating layer and bonding the metal seed layer to the insulating layer using thermocompression, or by forming an adhesive layer on the insulating layer and processing the pad hole on the metal. It is possible to implement by bonding the seed layer. The former step corresponds to a general process, hereinafter, an embodiment of the present invention will be described based on a process performed through an adhesive layer.
즉, 접착층을 매개로 하는 실시예로서의 상기 1단계는 인쇄회로기판의 절연재용 절연층(110)을 준비하고(P 0), 이후에 상기 절연층(110)의 상면에 접착성 물질로 형성되는 접착층(120)을 형성하며(P 1), 그리고 상기 절연층과 접착층을 관통하는 패드 홀(130)을 가공한다. 상기 절연층(110)은 프리프레그를 포함하는 다양한 절연성 물질층으로 형성할 수 있으며, 별도의 제조단계를 거치지 않고, 인쇄회로기판 제조에 사용되는 동박복합체(CCL)에서 Cu 층을 에칭으로 제거하고 남은 절연층을 활용하는 것도 가능하다.That is, in the first step as an embodiment using an adhesive layer, an
또한, 상기 접착층(120)은 상기 절연층(110)의 일면에 접착성 물질을 코팅하거나 라미네이션하는 방식으로 형성할 수 있다. 상기 접착성 물질은 열경화, 광경화, 자외선(UV)경화 타입의 물질을 포함한다. 특히 상기 접착성 물질은 경화 시 레진 플로우(Resin flow)가 적은 물질을 이용하는 것이 바람직하다. 이러한 물질의 예로는 플렉시블 인쇄회로기판(FPCB)용 본딩 시트, 로우 플로우 프리프레그(Low Flow Prepreg)가 이용될 수 있다.In addition, the
열경화성 접착성물질은 에폭시수지, 시안산 에스테르수지, 비스말레드수지, 폴리이미드수지, 관능기 함유 폴리페니렌 에테르수지, 시안산 에테르수지 중에서 선택된 하나 또는 둘 이상을 배합한 수지로부터 형성될 수 있다.The thermosetting adhesive material may be formed from a resin in which one or two or more selected from epoxy resins, cyanic acid ester resins, bismaleed resins, polyimide resins, functional group-containing polyphenylene ether resins, and cyanic acid ether resins are combined.
또한, 상술한 열경화성 접착성 물질의 주성분으로는, 유리라디칼에 의해서는 경화되지는 않지만, 가열함에 따라서 삼차원 그물구조를 가져 피착체에 강고하게 접착하는 성질과 내열성을 가질 수 있는 수지이라면 특히 제한되지 않는다. 예를 들면, 에폭시수지, 불포화 폴리에스테르수지, 열경화성 아크릴수지, 페놀수지, 디아릴프탈레이트수지, 폴리우레탄수지 등을 들 수 있다. 이러한 열경화성수지는 단독 또는 2종 이상을 병용해 사용하는 것이 가능하며 특히 경화 전에는 비교적 낮은 용융점도를 가져 부착공정에 적용하기가 용이하며 또한 경화 후에는 높은 내열성을 나타내어야하는 상반된 특성을 발현할 수 있다는 점에서 에폭시수지가 매우 적합하 게 이용될 수 있다. 에폭시수지로서는 종래부터 공지된 여러 가지의 에폭시수지가 이용될 수 있지만, 통상은, 분자량300~5000 정도의 것이 바람직하며 접착제 표면 끈적임을 조절하기 용이한 분자량 500~2000 이내인 고체상의 에폭시수지를 사용하는 것이 바람직한데 예를 들면, 비스페놀A형, 비스페놀F형, 비스페놀S형, 취소화비스페놀A형, 수소첨가 비스페놀A형, 비스페놀AF형, 비페닐형, 나프타렌형, 플로렌형, 페놀노볼락형, 크레졸노보락형, 트리스하이드록실페닐메탄형, 테트라페닐메탄형 등의 2 관능 또는 다관능 에폭시수지가 이용될 수 있지만 경화성, 접착성 및 내열,내습성 등의 물성면에서 비교적 우수한 비스페놀A형, 크레졸노볼락형 및 페놀노볼락형 에폭시수지가 바람직하며 이들을 단독 또는 2종 이상을 병용해서 사용할 수 있다. 아울러, 상기 열경화성 접착성 물질에는 경화제를 더 포함할 수 있으며, 경화반응을 촉진하는 성분으로 1개 이상의 활성화수소를 분자 내에 가지는 화합물이면 특별히 제한 없이 사용할 수가 있으나, 일예로서 이미다졸계, 폴리이소시아네이트계, 아민계,아미드계, 산무수물계, 또는 페놀계 경화제 등이 있으며 이들 중 1종을 단독으로 사용하거나 또는 2종 이상을 혼합하여 사용하여도 무방하지만 경화물의 고온 내열성 및 잠재성이 우수하다는 점에서 페놀계 경화제를 사용하는 것이 바람직하다. 예를들면 페놀노볼락수지, 크레졸노볼락수지, 비스페놀A노볼락수지, 페놀아랄킬수지, 폴리-p-비닐페놀 t-부틸페놀노볼락수지, 나프톨노볼락수지 등이 적절하게 사용될 수 있다.In addition, the main component of the above-mentioned thermosetting adhesive material is not cured by free radicals, but is not particularly limited as long as it is a resin that has a three-dimensional network structure and can be firmly adhered to the adherend as it is heated. Do not. Examples thereof include epoxy resins, unsaturated polyester resins, thermosetting acrylic resins, phenol resins, diaryl phthalate resins, polyurethane resins, and the like. These thermosetting resins can be used alone or in combination of two or more. In particular, they have a relatively low melt viscosity before curing, and are easy to apply to the attaching process, and can exhibit opposite characteristics of high heat resistance after curing. Epoxy resins can be used suitably in that they can be used. As the epoxy resin, various conventionally known epoxy resins can be used, but in general, those having a molecular weight of 300 to 5000 are preferable, and solid epoxy resins having a molecular weight of 500 to 2000 that are easy to control adhesive surface stickiness are used. For example, bisphenol A type, bisphenol F type, bisphenol S type, cancelled bisphenol A type, hydrogenated bisphenol A type, bisphenol AF type, biphenyl type, naphtharene type, florene type, phenol novolak Bifunctional or polyfunctional epoxy resins such as type, cresol novolak type, trishydroxyphenylmethane type and tetraphenylmethane type can be used, but bisphenol A type which is relatively excellent in physical properties such as curability, adhesiveness and heat resistance and moisture resistance. , Cresol novolak type and phenol novolak type epoxy resins are preferable, and these may be used alone or in combination of two or more thereof. In addition, the thermosetting adhesive material may further include a curing agent, and may be used without particular limitation as long as it is a compound having at least one activated hydrogen in a molecule as a component that promotes a curing reaction. As an example, an imidazole series or a polyisocyanate series , Amine, amide, acid anhydride, or phenol-based curing agents, and may be used alone or in combination of two or more thereof. Preference is given to using phenolic curing agents. For example, phenol novolak resins, cresol novolak resins, bisphenol A novolak resins, phenol aralkyl resins, poly-p-vinylphenol t-butylphenol novolak resins, naphthol novolak resins and the like may be appropriately used.
UV 경화성 접착성 물질은 자외선 경화가 가능한 접착제가 여기에 포함되는 것으로, 일례로는 UV경화성 아크릴레이트 수지를 주성분으로 아크릴레이트 작용성 모노머, UV광개시제, 착색제, 분산제 등이 혼합된 물질을 사용할 수 있다.The UV curable adhesive material includes an ultraviolet curable adhesive, and for example, a material in which an acrylate functional monomer, a UV photoinitiator, a colorant, a dispersant, etc. may be mixed based on a UV curable acrylate resin. .
상기 패드 홀(130)은 절연층의 표면을 기계가공을 통해 홀을 가공하는 방식으로 구현될 수 있다.The
이어지는 공정으로 1단계의 후반공정으로는 상기 패드 홀(130)이 형성된 절연층(110)과 접착층(120)의 상면에 금속시드층을 형성할 수 있다. 일례로 박막의 Cu 포일(Foil)을 라미네이터를 이용하여 접합하거나 가열 혹은 가압 방식으로 층간을 접합하여 접착물질을 완전경화시키는 방식으로 구현될 수 있다. 상기 금속시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자 물질을 이용하여 형성할 수 있으며, 두께는 1~3㎛로 구현할 수 있다(P 2단계).In the subsequent step of the first step, a metal seed layer may be formed on the upper surface of the insulating
다음으로는, 제 2단계로서 상술한 패드홀(130)에 금속물질(150)을 충진하는 공정이 수행된다(P 3단계). 상기 금속물질(150)의 충진은 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있으며, 충진 재료는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나를 이용할 수 있다. 상기 충진된 금속물질층을 이하 '금속범프'라고 하여 기술하기로 한다.Next, as a second step, a process of filling the
이후에는 제3단계로서, 상기 금속시드층(140) 상부에 회로패턴을 형성하는 공정이 수행된다(P 4단계). 회로패턴의 형성은 DFR 등의 감광물질층으로 패턴을 형성하고, 여기에 도금을 수행하며, 이후에 이를 에칭하여 회로패턴으로 구현할 수 있다.Thereafter, as a third step, a process of forming a circuit pattern on the
이후, P 5단계에서는 상기 회로패턴의 구현에 사용된 금속시드층(140')을 제거한다. 제거 방식은 회로패턴을 구현하고 난 후, 하프(Half) 에칭 또는 플래시 에칭을 이용하여 동박층을 제거할 수 있다.Thereafter, in step P5, the
그리고 다음 단계에서는 상기 회로패턴이 구현된 기판 면과 이 반대 면에 솔더레지스트 층(170, 171)을 형성하고, 노출되는 회로패턴(160) 면이나 상술한 금속범프(금속물질층)(150)의 표면에 표면처리를 수행한다. 상기 표면처리는 일반적으로는 Au 등을 도금하는 방식으로 수행된다. 또는, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리를 함으로서 도금층(180, 181)을 형성할 수 있다. 상기 도금층(181)은 이후, 솔더볼이 접착되는 영역으로서 기능을 수행하게 된다.In the next step, the solder resist
상기 P 6단계에 제시된 구조를 참조하여 상술한 제조공정에서 구현되는 본 발명에 따른 인쇄회로기판의 구조를 설명하면 다음과 같다.The structure of the printed circuit board according to the present invention implemented in the above-described manufacturing process with reference to the structure shown in step P6 is as follows.
본 발명에 다른 인쇄회로기판은 종래의 인쇄회로기판에 존재하던 솔더볼패드 영역이 존재하지 않으며, 비아의 기능을 하는 금속물질층으로 형성되는 금속범프의 표면이 이 기능을 대신하게 된다. 또한, 솔더볼 패드가 존재하지 않게 되는바, 상기 금속물질층의 피치만큼 솔더볼의 피치도 줄일 수 있게되, 동일한 면적에 다수의 패턴을 형성할 수 있는 장점이 있게 된다.The printed circuit board according to the present invention does not have a solder ball pad region existing in the conventional printed circuit board, and the surface of the metal bump formed of a metal material layer serving as a via replaces this function. In addition, the solder ball pad is not present, the pitch of the solder ball can be reduced as much as the pitch of the metal material layer, there is an advantage that can form a plurality of patterns in the same area.
특히, 상술한 바와 같이, 본 발명은 절연층의 상부와 그 상부의 회로패턴이 금속범프를 통해 하부와 직접(direct)적으로 연결되는 구조를 형성하며, 상기 금속범프의 하부면에 솔더볼이 바로 접착되는 방식으로 적용이 가능한 구조로 구현될 수 있으며, 상술한 제조공정의 일례로서 접착층이 금속시드층의 매개로 사용되는 경우, 완성된 인쇄회로기판에는 접착층의 존재하는 구조로 형성될 수도 있다.In particular, as described above, the present invention forms a structure in which the upper portion of the insulating layer and the circuit patterns thereon are directly connected to the lower portion through the metal bumps, and solder balls are directly formed on the lower surfaces of the metal bumps. It can be implemented in a structure that can be applied in a bonded manner, when the adhesive layer is used as a medium of the metal seed layer as an example of the manufacturing process described above, may be formed in the structure of the adhesive layer on the completed printed circuit board.
구체적으로는, P 6단계에 제시된 구조에서 접착층의 배치를 제거한 구조도 본 발명의 일 실시예에 포함되는 것은 상술한 바와 같은 바, 이하에서는 접착층이 형성된 구조를 이용하여 설명하기로 한다.Specifically, the structure in which the arrangement of the adhesive layer is removed from the structure shown in step P 6 is also included in one embodiment of the present invention as described above. Hereinafter, the adhesive layer will be described using the structure in which the adhesive layer is formed.
본 발명에 따른 인쇄회로기판은 절연층(110) 상에 형성되는 회로패턴(160)과 상기 절연층을 관통하여 상기 회로패턴(160)과 직접연결되는 금속범프(150)가 구비된다. 특히 상기 회로패턴(160)과 절연층(110)의 사이에는, 상기 금속범프와 회로패턴의 연결부위를 제외한 절연층의 일면에 형성되는 접착층(120)을 포함하는 것을 특징으로 한다. 상기 접착층(120)은 본 발명에 따른 제조공정에 의해 형성되는 층으로 제조공정의 효율성을 증진하게 된다.The printed circuit board according to the present invention includes a
또한, 상기 회로패턴은, 제조공정에서 금속시드층으로 이용되는 제1금속층과 이후에 금속시드층 상에 형성되는 제2금속층으로 구성될 수 있다. 상기 제1금속층(140')은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자 물질로 형성될 수 있으며, 두께는 1~3㎛로 형성될 수 있다.In addition, the circuit pattern may include a first metal layer used as a metal seed layer in a manufacturing process and a second metal layer formed on the metal seed layer. The
또한, 상기 제2금속층(160)은 상기 제1금속층(140') 상에 형성되며 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 물질로 이루어질 수 있다.In addition, the
아울러, 상술한 상기 금속범프(150)는, Cu, Ag, Sn, Au, Ni, Pd로 이루어질 수 있다. 상기 금속범프는 상술한 회로패턴과 연결되지 않는 표면은 상기 절연층의 외부로 노출되며, 이 노출되는 면에는 도금층(181)이 형성됨이 바람직하다. 아울러 상기 도금층(181)은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 구성될 수 있다. 상기 도금층(181)이 형성된 금속범프 표면에는 솔더볼(190)이 본딩되게 된다.In addition, the
또한, 본 발명에 따른 인쇄회로기판의 회로패턴(160)의 보호를 위해 상기 회로패턴의 적어도 1 이상의 상부 면에 솔더레지스트 층(170)이 형성될 수 있으며, 나아가 상기 회로패턴이 형성된 반대쪽에도 금속범프의 노출면을 제외한 영역에 솔더레지스트층(171)이 더 형성될 수 있다. 상기 회로패턴(160)의 일부에는 도금층(180)이 더 형성될 수 있으며, 이 경우 도금층은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 구성될 수 있음은 상술한 바와 같다.In addition, a solder resist
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the embodiments of the present invention but should be determined by the equivalents of the claims and the claims.
도 1a는 종래의 인쇄회로기판의 제조공정에 관한 순서도이며, 도 1b는 종래 인쇄회로기판의 구조에 솔더볼 본딩을 수행한 구조를 도시한 개념도이다.1A is a flowchart illustrating a manufacturing process of a conventional printed circuit board, and FIG. 1B is a conceptual diagram illustrating a structure in which solder ball bonding is performed on a structure of a conventional printed circuit board.
도 2a 및 도 2b는 본 발명에 따른 단층 인쇄회로기판의 제조공정의 순서도 및 공정도를 도시한 것이다.2A and 2B illustrate a flow chart and process diagram of a manufacturing process of a single layer printed circuit board according to the present invention.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090129697A KR101095546B1 (en) | 2009-12-23 | 2009-12-23 | Printed circuit board with single-layer using bump structure and Manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090129697A KR101095546B1 (en) | 2009-12-23 | 2009-12-23 | Printed circuit board with single-layer using bump structure and Manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110072666A true KR20110072666A (en) | 2011-06-29 |
KR101095546B1 KR101095546B1 (en) | 2011-12-20 |
Family
ID=44403563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20090129697A KR101095546B1 (en) | 2009-12-23 | 2009-12-23 | Printed circuit board with single-layer using bump structure and Manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101095546B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103402304A (en) * | 2013-07-31 | 2013-11-20 | 无锡市伟丰印刷机械厂 | Convenient-to-clean printed circuit board bonding pad structure |
KR20150135606A (en) * | 2014-05-22 | 2015-12-03 | 대덕전자 주식회사 | Printed circuit board and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101313155B1 (en) | 2012-02-16 | 2013-09-30 | 주식회사 아모그린텍 | Plating Method for PCB and Method for Manufacturing Flexible PCB Using the Same |
KR101572686B1 (en) | 2013-09-25 | 2015-11-27 | 주식회사 심텍 | Ultra thin type printed circuit board and semiconductor package including the same and method of manufacturing the semiconductor package |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347391A (en) | 2004-06-01 | 2005-12-15 | Ibiden Co Ltd | Printed wiring board |
KR100930356B1 (en) | 2007-11-22 | 2009-12-08 | 삼성전기주식회사 | Printed Circuit Board and Manufacturing Method |
-
2009
- 2009-12-23 KR KR20090129697A patent/KR101095546B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103402304A (en) * | 2013-07-31 | 2013-11-20 | 无锡市伟丰印刷机械厂 | Convenient-to-clean printed circuit board bonding pad structure |
KR20150135606A (en) * | 2014-05-22 | 2015-12-03 | 대덕전자 주식회사 | Printed circuit board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101095546B1 (en) | 2011-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5370765B2 (en) | Package board for mounting semiconductor device and manufacturing method thereof | |
WO2004093508A1 (en) | Rigid-flex wiring board | |
JP2005243911A (en) | Multilayer laminated wiring board | |
KR101095546B1 (en) | Printed circuit board with single-layer using bump structure and Manufacturing method of the same | |
JP2005317943A (en) | Printed circuit board and manufacturing method therefor | |
JP2006156432A (en) | Method for manufacturing multilayer printed wiring board | |
JP5645047B2 (en) | Package board for mounting semiconductor device, its manufacturing method and semiconductor package | |
KR101122140B1 (en) | Printed circuit board with single-layer using bump structure and Manufacturing method of the same | |
JP3474894B2 (en) | Printed wiring board and manufacturing method thereof | |
KR101095543B1 (en) | Printed circuit board with single-layer using bump structure and Manufacturing method of the same | |
WO2009107346A1 (en) | Circuit board, and circuit board manufacturing method | |
WO2010035867A1 (en) | Semiconductor element-mounting package substrate, and method for manufacturing package substrate | |
KR101776299B1 (en) | Printed circuit board using bump structure and Manufacturing method of the same | |
JP4301152B2 (en) | Via hole forming metal clad laminate and through hole forming unclad plate | |
JP4239451B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
JP3474896B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2008181914A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
JP2007173343A (en) | Multilayer board and electronic apparatus | |
JP2006279066A (en) | Multilayer wiring board and producing method therefor | |
WO2010035865A1 (en) | Package substrate for mounting semiconductor element and method for manufacturing the package substrate | |
JP5625635B2 (en) | MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, PREPREG, METAL FILMS WITH RESIN, RESIN FILM | |
JP2005039136A (en) | Circuit board and method for connection thereof | |
JP2004072125A (en) | Manufacturing method of printed wiring board, and printed wiring board | |
JP4691850B2 (en) | WIRING BOARD FOR MANUFACTURING MULTILAYER WIRING BOARD, MULTILAYER WIRING BOARD, AND METHOD FOR PRODUCING THEM | |
KR20110002023A (en) | Resin composition, resin-containing carrier material, multi-layered printed circuit board, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141106 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151105 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161104 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171107 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |