KR20110060374A - Method for fabricating solar cell comprising selective emitter - Google Patents

Method for fabricating solar cell comprising selective emitter Download PDF

Info

Publication number
KR20110060374A
KR20110060374A KR1020090116942A KR20090116942A KR20110060374A KR 20110060374 A KR20110060374 A KR 20110060374A KR 1020090116942 A KR1020090116942 A KR 1020090116942A KR 20090116942 A KR20090116942 A KR 20090116942A KR 20110060374 A KR20110060374 A KR 20110060374A
Authority
KR
South Korea
Prior art keywords
silicon substrate
semiconductor layer
solar cell
type semiconductor
forming
Prior art date
Application number
KR1020090116942A
Other languages
Korean (ko)
Other versions
KR101085382B1 (en
Inventor
김선희
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020090116942A priority Critical patent/KR101085382B1/en
Publication of KR20110060374A publication Critical patent/KR20110060374A/en
Application granted granted Critical
Publication of KR101085382B1 publication Critical patent/KR101085382B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A method for manufacturing a solar cell is provided to simply form a selective emitter by damaging a part of the surface of a silicon substrate before a texturing process without a patterning process. CONSTITUTION: A front side of a silicon substrate(110) to form an electrode is physically or chemically damaged. A micro concavo-convex part(130a,130b) is formed on the front side of the silicon substrate. A selective emitter is formed on the physically or chemically damaged part by forming a conductive semiconductor layer opposite to the silicon substrate on the surface of the silicon substrate with the concavo-convex part. An n type semiconductor layer is formed by implanting an n type impurity to the silicon substrate.

Description

선택적 에미터를 포함하는 태양 전지 제조 방법{Method for fabricating solar cell comprising selective emitter}Method for fabricating solar cell comprising selective emitter

본 발명은 태양 전지 제조 방법에 관한 것으로, 보다 상세하게는 실리콘 기판의 전면부에 전극이 형성될 영역에 선택적 에미터(selective emitter)를 포함하는 태양 전지 제조 방법에 관한 것이다.The present invention relates to a solar cell manufacturing method, and more particularly, to a solar cell manufacturing method comprising a selective emitter (selective emitter) in the region where the electrode is to be formed on the front surface of the silicon substrate.

최근 지구 환경 문제와 화석 에너지의 고갈, 원자력 발전의 폐기물 처리 및 신규 발전소 건설에 따른 위치 선정 등의 문제로 인하여 신재생에너지에 대한 관심이 고조되고 있으며, 그 중에서도 무공해 에너지원인 태양광 발전에 대한 연구 개발이 국내외적으로 활발하게 진행되고 있다. 태양 전지는 태양광 에너지를 직접 전기 에너지로 전환시키는 반도체 소자이다. 태양 전지는 비정질 실리콘 또는 다결정 실리콘을 사용하여 p-n 접합 구조로 제작하는 것이 일반적인 것으로서, 그 기본 구조는 다이오드와 유사하다.Recently, due to the problems of global environment, depletion of fossil energy, waste disposal of nuclear power generation, and selection of location according to construction of new power plant, interest in renewable energy is increasing, and among them, research on solar power generation which is a pollution-free energy source Development is underway at home and abroad. Solar cells are semiconductor devices that convert solar energy directly into electrical energy. It is common to manufacture a solar cell with a p-n junction structure using amorphous silicon or polycrystalline silicon, and the basic structure is similar to a diode.

태양 전지의 기본적인 구조를 나타낸 도 1을 참조하면, 태양 전지는 다이오드와 같이 p형 반도체층(11)과 n형 반도체층(12)의 접합 구조를 가지며, 태양 전지에 태양광이 조사되면 광 에너지에 의한 전자-정공쌍(electron-hole pair)이 생겨 나고, 전자와 정공이 이동하여 전류가 흐르게 되는 광발전 효과(photovoltaic effect)에 의해 기전력이 발생하여 외부에 접속된 부하에 전류가 흐르게 된다. 다시 말해, 전자는 n형 반도체층(12) 쪽으로, 정공은 p형 반도체층(11) 쪽으로 끌어 당겨져 각각 n형 반도체층(12)에 접합된 전면 전극(13)과 p형 반도체층(11)과 접합된 후면 전극(14)으로 이동하게 되고, 이 전극(13, 14)들을 전선으로 연결하면 전기가 흐르므로 전력을 얻을 수 있는 것이다. Referring to FIG. 1, which shows the basic structure of a solar cell, the solar cell has a junction structure of the p-type semiconductor layer 11 and the n-type semiconductor layer 12 like a diode, and when the solar cell is irradiated with sunlight, light energy Electron-hole pairs are generated, electromotive force is generated by a photovoltaic effect in which electrons and holes move and current flows, and current flows to an externally connected load. In other words, the electrons are attracted toward the n-type semiconductor layer 12 and the holes are drawn toward the p-type semiconductor layer 11, respectively, and the front electrode 13 and the p-type semiconductor layer 11 bonded to the n-type semiconductor layer 12, respectively. The electrode is moved to the rear electrode 14 bonded to each other, and when the electrodes 13 and 14 are connected by wires, electricity flows to obtain power.

여기서 전면의 n형 반도체 층(12)은 에미터(emitter)로 작용하며, 조사되는 빛의 반사를 최소화시키기 위하여 실리콘 질화막 또는 산화막의 반사방지층(미도시)을 도포한 후 전면 전극(13)을 배선하고 있다. 전면 전극(13)의 배선은 일반적으로 금속 페이스트를 스크린 프린팅(screen printing)함으로써 달성되는데, 실리콘 표면인 n형 반도체 층(12)과 전면 전극(13)과의 접촉 저항이 높다는 문제점을 가지고 있다. 따라서, n형 반도체 층(12)과 전면 전극(13)의 접촉 저항을 낮추기 위하여, 실리콘 기재의 전면에 고농도의 에미터를 형성한 후 전면 전극(13)을 배선하고 있다. In this case, the n-type semiconductor layer 12 on the front surface acts as an emitter, and in order to minimize the reflection of irradiated light, the front electrode 13 is applied after applying an anti-reflection layer (not shown) of silicon nitride or oxide film. I am wiring. Wiring of the front electrode 13 is generally accomplished by screen printing a metal paste, which has a problem of high contact resistance between the n-type semiconductor layer 12 which is a silicon surface and the front electrode 13. Therefore, in order to lower the contact resistance between the n-type semiconductor layer 12 and the front electrode 13, the front electrode 13 is wired after a high concentration of emitter is formed on the entire surface of the silicon substrate.

그러나, 전면 전극(13)이 위치하지 않는 부위까지 고농도의 에미터를 형성하는 경우, 표면에 존재하는 고농도의 불순물(dopant)들이 실리콘 내에 과잉으로 존재함으로써 응집물(precipitate)이 형성되고, 이로 인해 전하의 수명(lifetime)이 감소되어 궁극적으로 태양 전지의 작동 효율이 저하되는 문제점이 발생한다.However, in the case where a high concentration of emitter is formed up to a portion where the front electrode 13 is not located, a high concentration of dopants present on the surface are excessively present in silicon, thereby forming a precipitate, thereby causing charge. The lifetime of the solar cell is reduced, which ultimately lowers the operating efficiency of the solar cell.

따라서, 미국 특허등록 제5928438호 등은 태양 전지에서 전면 전극이 배선되는 부위를 상대적으로 고농도의 에미터로 형성하여 상기의 문제점을 해결하는 방안 을 제시하고 있다. 이러한 구조의 에미터를 선택적 에미터로 칭한다.Therefore, US Patent No. 5928438 et al. Proposes a method for solving the above problems by forming a portion where the front electrode is wired in a solar cell with a relatively high concentration of emitter. Emitters of this structure are referred to as selective emitters.

이러한 선택적 에미터의 일반적인 제조 방법을 설명하면, 우선 실리콘 기판의 표면에 포토리소그래피 공정으로 산화막 패턴을 형성한 후 불순물을 주입하여 고농도의 불순물 층을 형성하는 과정, 산화막을 제거하고 저농도의 불순물 층을 형성하는 과정, 전면부에 반사방지막을 도포하는 과정, 전면의 고농도 불순물 영역과 후면에 전극을 형성하는 과정 등을 거친다. Referring to the general manufacturing method of the selective emitter, first, an oxide film pattern is formed on the surface of the silicon substrate by a photolithography process, and then impurities are implanted to form a high concentration impurity layer, an oxide layer is removed, and a low impurity layer is removed. A process of forming, applying an anti-reflection film on the front surface, and forming a high concentration impurity region on the front surface and an electrode on the back surface are performed.

도 2에는 그 중 일부에 대한 일련의 과정들이 모식적으로 도시되어 있다. 도 2를 참조하면, 우선 p-n 접합 구조(미도시)를 형성한 실리콘 기판(1) 상에 산화막(2)을 형성하고, 그 위에 감광막(3)을 도포한다. 노광 마스크(photo mask)를 이용하여 감광막(3)에 노광하고, 부분적으로 에칭하여, 감광막 패턴(3a)을 만든다. 감광막 패턴(3a)을 통해 드러난 산화막(2)을 에칭액으로 제거하여 산화막 패턴(2a)을 만든 후, 감광막 패턴(3a)을 제거한다. 다음으로, 열확산을 이용하여 전극이 형성될 부분인 고농도 불순물 영역(4)을 만든 후, 산화막 패턴(2a)을 제거하고 다시 열확산 공정을 한 번 더 행하여 전체적으로 저농도 불순물 영역(5)을 형성한다.2 schematically shows a series of processes for some of them. Referring to FIG. 2, first, an oxide film 2 is formed on a silicon substrate 1 on which a p-n junction structure (not shown) is formed, and a photosensitive film 3 is applied thereon. The photosensitive film 3 is exposed to light using a photo mask and partially etched to form the photosensitive film pattern 3a. The oxide film 2 exposed through the photosensitive film pattern 3a is removed with an etching solution to form the oxide film pattern 2a, and then the photosensitive film pattern 3a is removed. Next, after the high concentration impurity region 4, which is a portion where the electrode is to be formed, is formed by thermal diffusion, the oxide layer pattern 2a is removed and the thermal diffusion process is performed once more to form the low concentration impurity region 5 as a whole.

그러나, 상기 방법은 불순물 주입 과정이 2 회에 걸쳐 진행되고, 포토리소그래피 공정을 위해 노광 마스크, 감광성 물질, 식각액 등을 필요로 하는 등 전반적으로 공정이 복잡하여 최종 완성된 태양 전지간의 효율이 균일하지 못하고 고가의 장비를 사용하고 단계가 복잡하여 제조비용이 높아지고 양산이 어렵다는 등 다양한 문제점들을 가지고 있다. However, the method is complicated in the overall process, such as impurity implantation process is required twice, the exposure mask, the photosensitive material, etching solution, etc. are required for the photolithography process, the efficiency between the final finished solar cells is not uniform There are various problems, such as using expensive equipment and complicated steps, increasing manufacturing costs and making production difficult.

선택적 에미터를 형성하는 다른 방법 중 감광막을 사용하지 않는 방법은, p- n 접합을 형성한 실리콘 기판 전면에 불순물을 포함하는 저농도의 페이스트를 1차로 프린팅한 후, 2차로 고농도의 페이스트를 전극 모양으로 프린팅하는 것이다. 그러나, 페이스트를 이용하여 전극 폭만큼 프린팅하기란 매우 어려우며 균일한 에미터를 형성하기 어렵다는 문제점도 있다.Among other methods of forming a selective emitter, the method of not using a photoresist film is performed by first printing a low-concentration paste containing impurities on the entire surface of a silicon substrate on which a p-n junction is formed, and then forming a second high-concentration paste into an electrode shape. To print. However, it is very difficult to print by the width of the electrode using a paste, and there is also a problem that it is difficult to form a uniform emitter.

또한, 농도 차이를 두는 대신에 전면 전극과 접하는 영역의 에미터층을 두껍게 형성하고 그렇지 않은 영역은 그보다 얇게 형성하는 방법도 있다. 그러나, 이 방법 역시 감광막 형성을 위한 패터닝 공정과 2번의 불순물 확산 공정이 수반되어야 하므로 제조 공정이 복잡하고 제조 비용이 과다하게 소요되는 문제점이 있다.In addition, instead of having a difference in concentration, there is also a method of forming a thicker emitter layer in a region in contact with the front electrode and a thinner region in the non-region. However, this method also requires a patterning process for forming a photoresist film and two impurity diffusion processes, which causes a complicated manufacturing process and excessive manufacturing cost.

본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 간단한 공정에 의해 우수한 균일도의 선택적 에미터를 형성해 태양 전지를 제조하는 방법을 제공하는 것이다.The present invention has been made to solve the conventional problems, the problem to be solved by the present invention is to provide a method for producing a solar cell by forming a selective emitter of excellent uniformity by a simple process.

상기 과제를 해결하기 위한 본 발명에 따른 태양 전지 제조 방법은, (a)실리콘 기판의 전면부에 전극이 형성될 영역에 물리적 또는 화학적 손상을 입히는 단계; (b)상기 실리콘 기판의 전면부에 미세한 요철을 형성하는 텍스쳐링(texturing) 단계; 및 (c)상기 미세한 요철이 형성된 실리콘 기판 표면에 상기 실리콘 기판과 반대되는 도전형의 반도체층을 형성하면서 상기 물리적 또는 화학적 손상이 된 부분에 선택적 에미터를 형성하는 단계;를 포함한다.In accordance with another aspect of the present invention, there is provided a method of manufacturing a solar cell, the method including: (a) causing physical or chemical damage to a region where an electrode is to be formed on a front surface of a silicon substrate; (b) texturing to form fine irregularities on the front surface of the silicon substrate; And (c) forming a selective emitter on the physically or chemically damaged portion while forming a conductive semiconductor layer opposite to the silicon substrate on the surface of the silicon substrate on which the minute unevenness is formed.

상기 실리콘 기판은 바람직하게는 p형 불순물이 도핑된 실리콘 기판으로서, 상기 과정(c)에서 n형 불순물을 상기 실리콘 기판 안에 주입함으로써 n형 반도체층을 형성하고, 이것에 의해 p-n 접합층을 형성할 수 있다. The silicon substrate is preferably a silicon substrate doped with p-type impurities, and in the step (c), an n-type semiconductor layer is formed by injecting n-type impurities into the silicon substrate, thereby forming a pn junction layer. Can be.

이 과정에서 상기 물리적 또는 화학적 손상이 된 부분은 불순물이 많이 주입되고 상대적으로 두꺼운 n형 반도체층을 형성하게 되고, 그렇지 않은 부분은 불순물이 적게 주입되고 상대적으로 얇은 n형 반도체층을 형성하게 된다. 따라서, n형 반도체층을 형성하는 동안에 전극이 형성될 영역에만 자연스럽게 고농도의 불순물이 주입되거나 두꺼운 n형 반도체층을 형성함으로써 간단한 공정에 의해 선택적 에미터를 형성할 수 있게 된다. In this process, the physically or chemically damaged portion is infused with a large amount of impurities to form a relatively thick n-type semiconductor layer, and the other portion is formed with a relatively small n-type semiconductor layer with less impurities. Therefore, during the formation of the n-type semiconductor layer, a high concentration of impurities are naturally injected into only the region where the electrode is to be formed or a thick n-type semiconductor layer is formed to form a selective emitter by a simple process.

상기 실리콘 기판은 바람직하게는 p형 불순물이 도핑된 실리콘 기판으로서, 상기 과정(c)에서 n형의 불순물이 함유된 절연막을 상기 실리콘 기판 상에 형성하고, 산소 분위기의 열처리 공정을 시행하여 상기 절연막 내의 불순물을 상기 실리콘 기판 상부로 주입하여 n형 반도체층을 형성할 수 있다. 다음, 상기 실리콘 기판 상에 잔류하는 절연막을 제거한다. 상기 실리콘 기판 상부에 잔류하는 절연막은 PSG(phosphorus silicate glass)막이다. The silicon substrate is preferably a silicon substrate doped with a p-type impurity. In the process (c), an insulating film containing an n-type impurity is formed on the silicon substrate, and an oxygen atmosphere heat treatment process is performed. Impurities within the semiconductor layer may be implanted into the silicon substrate to form an n-type semiconductor layer. Next, the insulating film remaining on the silicon substrate is removed. The insulating film remaining on the silicon substrate is a PSG (phosphorus silicate glass) film.

본 발명에 따르면, 종래의 선택적 에미터 형성 공정과 달리 패터닝 공정을 진행하지 않고, 텍스쳐링 공정 전에 실리콘 기판 표면 일부에 손상을 가하는 단계를 추가함으로써 선택적 에미터를 간단하게 형성할 수 있다. 노광 마스크, 감광성 물질, 감광막 식각액 등을 사용하는 포토리소그래피 공정을 거치지 않음으로써 공 정의 전반적인 간소화를 이루어 태양 전지의 제조 비용을 절감할 수 있고 생산성을 향상시킬 수 있다. According to the present invention, unlike the conventional selective emitter forming process, the selective emitter can be simply formed by adding a step of damaging a part of the surface of the silicon substrate before the texturing process without proceeding with the patterning process. By not undergoing a photolithography process using an exposure mask, a photosensitive material, a photoresist etch solution, and the like, the overall process can be simplified, thereby reducing the manufacturing cost of the solar cell and improving productivity.

본 발명에 따라 형성되는 선택적 에미터는 우수한 균일도를 가지므로 완성된 태양 전지의 동작 특성 또한 우수해진다. The selective emitter formed in accordance with the present invention has excellent uniformity and thus also excellent operating characteristics of the finished solar cell.

이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 설명하고자 한다. 도면에서 동일한 참조부호는 동일한 구성요소를 가리킨다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. Like reference numerals in the drawings indicate like elements. The embodiments described below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.

도 3에는 본 발명의 실시예에 따른 선택적 에미터를 포함하는 태양 전지의 제조 방법에 대한 일련의 과정들이 모식적으로 도시되어 있다.3 is a series of processes for a method of manufacturing a solar cell including a selective emitter according to an embodiment of the present invention.

도 3(a)를 참조하면, 실리콘 기판(110)을 준비한다. 이 실리콘 기판(110)은 단결정이나 다결정 실리콘 기판 또는 비정질 실리콘 기판이다. 하지만, 본 발명이 이에 한정되는 것은 아니다. 상기 실리콘 기판(110)은 전처리 공정으로 실리콘 잉곳 슬라이싱 가공 중에 실리콘 기판(110)의 표면에 발생된 소우 데미지(saw damage)를 습식 식각하여 제거한 기판일 수 있다. 바람직하게는 p형 불순물이 도핑된 실리콘 기판이다.Referring to FIG. 3A, a silicon substrate 110 is prepared. The silicon substrate 110 is a single crystal, a polycrystalline silicon substrate or an amorphous silicon substrate. However, the present invention is not limited thereto. The silicon substrate 110 may be a substrate removed by wet etching saw damage generated on the surface of the silicon substrate 110 during a silicon ingot slicing process as a pretreatment process. Preferably, the silicon substrate is doped with p-type impurities.

다음 이 실리콘 기판(110)의 전면부에 전극이 형성될 영역에 물리적 또는 화학적 손상을 입힌다. 참조번호 "120"은 손상 영역으로서 그 상면도는 예컨대 도 4 와 같다. Next, physical or chemical damage is caused to the region where the electrode is to be formed on the front surface of the silicon substrate 110. Reference numeral 120 denotes a damaged area, the top view of which is, for example, the same as FIG. 4.

상기 물리적 또는 화학적 손상을 입히는 단계는 말 그대로 물리적 혹은 화학적인 방법으로 실리콘 기판(110) 일부 영역에 결함을 발생시키는 것인데, 물리적인 방법으로는 우선 특정 부분에만 플라즈마를 조사하는 플라즈마 처리가 가능하다. 적절한 마스크 형성 후 그 위로 플라즈마를 조사하면 전극이 형성될 영역에만 결함을 발생시킬 수 있다. 레이져 스크라이빙(scribing)을 이용할 수도 있다. 레이져 스크라이빙은 칩 절단 등에 사용되는 기술인데 에너지 정도를 조절하여 전극이 형성될 영역에만 적용하여 결함을 발생시키도록 할 수 있다. 또한, 미세한 팁(tip)으로 전극 형성 부위만 흠집을 내는 스크래칭(scratching) 등이 가능하다. The physical or chemical damage may be a defect in a region of the silicon substrate 110 in a physical or chemical manner. In the physical method, a plasma treatment may be performed to irradiate a plasma only to a specific portion. Irradiation of plasma over the proper mask formation can cause defects only in the region where the electrode is to be formed. Laser scribing may also be used. Laser scribing is a technique used in chip cutting and the like, and may control the degree of energy so as to generate defects by applying only to the area where the electrode is to be formed. In addition, scratching may be performed to only scratch the electrode forming portion with a fine tip.

화학적인 방법으로는 산이나 염기와 같은 화학 용액을 전극 형성 부위에만 발라 다른 표면과 달리 부식을 일으키는 것을 이용할 수 있다. 또는 챔버 내에 부식 분위기 환경을 조성하여 건식 식각 방법과 유사한 방법으로 실리콘 기판(110)의 일부 영역만 부식시키는 것을 이용할 수도 있다. As a chemical method, a chemical solution such as an acid or a base may be applied only to an electrode formation site and, unlike other surfaces, to cause corrosion. Alternatively, it may be possible to create a corrosive atmosphere environment in the chamber to corrode only a portion of the silicon substrate 110 in a manner similar to a dry etching method.

다음으로, 도 3(b)를 참조하면, 상기 실리콘 기판(110)의 전면부에 미세한 요철(130b)을 형성하는 텍스쳐링 단계를 실시한다. 텍스쳐링은 염기 또는 산 용액을 이용한 습식 방법 혹은 플라즈마를 이용한 건식 방법을 이용하여 식각함으로써 실리콘 기판(110)의 표면에 소정 형상의 미세한 요철(130b)을 형성하여 광흡수율을 높이기 위해 일반적인 태양 전지 제조 과정 중 진행하는 것이다. 이 때, 본 발명에서는 도 3(a)에서의 손상 영역(120)이 다른 영역과는 달리 외부 에너지가 가해진 영역이라 그렇지 않은 부분과 텍스쳐링 차이를 보이게 된다. 즉, 텍스쳐링은 역피 라미드와 같은 요철을 실리콘 기판(110)에 형성하게 되는데, 손상 영역(120)은 이미 결함이 형성된 영역이라 염기 또는 산 용액이 더 많이 더 깊이 더 빠르게 침투할 수 있을 정도로 조직이 취약화되어 있다. 따라서, 다른 부위에는 미세한 요철(130b)이 형성되지만 손상 영역(120)에는 크고 굴곡진 요철(130a)이 형성되게 된다. 따라서, 손상 영역(120)의 요철(130a)은 다른 부분의 요철(130b)보다 비표면적이 작게 형성된다.Next, referring to FIG. 3B, a texturing step of forming minute unevenness 130b on the front surface of the silicon substrate 110 is performed. Texturing is performed by a wet method using a base or an acid solution or a dry method using a plasma to form fine irregularities 130b of a predetermined shape on the surface of the silicon substrate 110 to increase light absorption. Will either proceed. At this time, in the present invention, since the damaged region 120 in FIG. In other words, texturing causes irregularities, such as inverse pyramid, to form on the silicon substrate 110. The damage region 120 is a region in which defects are already formed so that the base or acid solution can penetrate deeper and more quickly. Is vulnerable. Therefore, minute irregularities 130b are formed in other portions, but large and curved irregularities 130a are formed in the damage region 120. Therefore, the uneven surface 130a of the damaged region 120 is formed to have a smaller specific surface area than the uneven surface 130b of other portions.

다음에, 상기 실리콘 기판(110)의 내부에 p-n 접합 구조를 형성하기 위하여 실리콘 기판(110) 전면부에 실리콘 기판(110)과는 반대되는 도전형, 바람직하게는 n형 불순물로 이온도핑을 실시한다. 주로 이용되는 도핑 방법은 고온확산(thermal diffusion) 법으로서, 실리콘 기판(110)을 고온의 확산로의 내부에 안치시킨 상태에서 POCl3 용액을 질소와 같은 캐리어 가스로 버블링하거나 PH3 등을 공급하여 n형 불순물을 공급하는 방법이다.Next, in order to form a pn junction structure in the silicon substrate 110, ion doping is performed on the front surface of the silicon substrate 110 with a conductive type, preferably n-type impurity opposite to the silicon substrate 110. do. A commonly used doping method is a thermal diffusion method, in which a POCl 3 solution is bubbled with a carrier gas such as nitrogen or PH 3 is supplied while the silicon substrate 110 is placed inside a high temperature diffusion furnace. To supply n-type impurities.

이러한 방법을 통해 실리콘 기판(110) 상에 불순물이 함유된 절연막(145)이 형성된다. 그 후 산소 분위기 하에서 고온으로 열처리하여 상기 절연막(145) 내의 불순물을 실리콘 기판(110) 표면으로 드라이브-인(drive-in) 시킨다. 그러면, 실리콘 기판(110)에는 소정 두께의 n형 반도체층으로 이루어진 에미터층(140)이 형성되고, 실리콘 기판(110) 표면에 형성되어 있던 절연막(145)은 실리콘 원자의 확산에 의해 PSG(phosphorus silicate glass)막으로 변화하게 된다. Through this method, an insulating film 145 containing impurities is formed on the silicon substrate 110. Thereafter, heat treatment is performed at a high temperature in an oxygen atmosphere to drive-in impurities in the insulating layer 145 to the surface of the silicon substrate 110. Then, the emitter layer 140 made of an n-type semiconductor layer having a predetermined thickness is formed on the silicon substrate 110, and the insulating film 145 formed on the surface of the silicon substrate 110 is formed of PSG (phosphorus) by diffusion of silicon atoms. silicate glass film.

그런데, 상기 물리적 또는 화학적 손상이 되어 큰 요철(130a)을 갖게 된 부 분은 비표면적이 작고 불순물이 많이 주입되는 경향이 있다. 따라서, 이 부분에만 상대적으로 두꺼운 고농도의 에미터가 형성되고, 그렇지 않은 부분은 불순물이 적게 주입되고 상대적으로 얇은 에미터가 형성된다. 따라서, 전극이 형성될 영역에만 고농도의 불순물이 주입된 두꺼운 에미터를 형성함으로써 선택적 에미터를 이 과정에서 자연스럽게 형성할 수 있게 된다. By the way, the part which has the large unevenness 130a due to the physical or chemical damage tends to have a small specific surface area and a lot of impurities. Thus, only a relatively high concentration of emitters are formed in this part, and in other parts, less impurities are injected and a relatively thin emitter is formed. Therefore, the selective emitter can be naturally formed in this process by forming a thick emitter in which a high concentration of impurities are implanted only in the region where the electrode is to be formed.

PSG막은 전지의 전류를 차폐시키는 역할을 하기 때문에 전지효율을 높이기 위해서 식각 용액을 이용하여 제거해 주도록 한다. 그런 다음, 도 3(d)와 같이 에미터층(140) 위에 반사방지막(150)을 형성한 후, 두꺼운 에미터 상에 일치하는 형상으로, 예를 들어, 금속 페이스트를 스크린 프린팅한 후 열처리하면, 그에 대응하는 패턴화된 전면 전극(160)을 만들 수 있다. Since the PSG film serves to shield the battery current, the PSG film should be removed using an etching solution to increase battery efficiency. Then, after forming the anti-reflection film 150 on the emitter layer 140, as shown in Figure 3 (d), in a matched shape on a thick emitter, for example, after screen printing a metal paste, heat treatment, Corresponding patterned front electrode 160 can be made.

이상 설명한 바와 같이, 본 발명에 따르면 종래의 선택적 에미터 형성 공정과 달리 패터닝 공정을 진행하지 않고, 텍스쳐링 공정 전에 실리콘 기판 표면 일부에 손상을 가하는 단계만 추가함으로써 선택적 에미터를 간단하게 형성할 수 있다. 노광 마스크, 감광성 물질, 감광막 식각액 등을 사용하는 포토리소그래피 공정을 거치지 않음으로써 공정의 전반적인 간소화를 이루어 태양 전지의 제조 비용을 절감할 수 있고 생산성을 향상시킬 수 있다. As described above, according to the present invention, unlike the conventional selective emitter forming process, the selective emitter can be simply formed by adding only a step of damaging a part of the surface of the silicon substrate before the texturing process. . By not undergoing a photolithography process using an exposure mask, a photosensitive material, a photoresist etching solution, and the like, the overall process can be simplified, thereby reducing the manufacturing cost of the solar cell and improving productivity.

그리고, 단순한 공정을 이용해 한 번에 선택적 에미터를 형성하게 되므로 본 발명에 따라 형성되는 선택적 에미터는 우수한 균일도를 가지게 되어, 이러한 태양 전지는 동작 특성 또한 안정적이고 균일하므로 우수해진다. In addition, since the selective emitter is formed at a time by using a simple process, the selective emitter formed according to the present invention has excellent uniformity, and thus, the solar cell is excellent because of its stable and uniform operating characteristics.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발 명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다. Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the above-described specific preferred embodiments, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.

도 1은 태양 전지의 기본적인 구조를 나타낸 개략도이다.1 is a schematic view showing the basic structure of a solar cell.

도 2는 종래 포토리소그래피 공정에 의해 태양 전지의 선택적 에미터를 제조하는 일련의 과정에 대한 모식도들이다.Figure 2 is a schematic diagram of a series of processes for manufacturing a selective emitter of a solar cell by a conventional photolithography process.

도 3에는 본 발명의 실시예에 따른 선택적 에미터를 포함하는 태양 전지의 제조 방법에 대한 일련의 과정들이 모식적으로 도시되어 있다.3 is a series of processes for a method of manufacturing a solar cell including a selective emitter according to an embodiment of the present invention.

도 4는 도 3(a)를 위에서 본 모식도이다. 4 is a schematic view of FIG. 3 (a) seen from above.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110...실리콘 기판 120...손상 영역110 Silicon substrate 120 Damaged area

130a, 130b...요철 140...에미터층130a, 130b ... irregularities 140 ... emitter layer

145...절연막 150...반사방지막145 Insulation 150 Antireflection

160...전면 전극160 ... Front Electrode

Claims (6)

(a)실리콘 기판의 전면부에 전극이 형성될 영역에 물리적 또는 화학적 손상을 입히는 단계; (a) causing physical or chemical damage to a region of the silicon substrate in which the electrode is to be formed; (b)상기 실리콘 기판의 전면부에 미세한 요철을 형성하는 텍스쳐링 단계; 및(b) texturing to form fine irregularities on the front surface of the silicon substrate; And (c)상기 미세한 요철이 형성된 실리콘 기판 표면에 상기 실리콘 기판과 반대되는 도전형의 반도체층을 형성하면서 상기 물리적 또는 화학적 손상이 된 부분에 선택적 에미터를 형성하는 단계;를 포함하는 태양 전지 제조 방법.(c) forming a selective emitter on the physically or chemically damaged portion while forming a conductive semiconductor layer opposite to the silicon substrate on the surface of the silicon substrate on which the fine unevenness is formed; . 제1항에 있어서, 상기 실리콘 기판은 바람직하게는 p형 불순물이 도핑된 실리콘 기판으로서, 상기 과정(c)에서 n형 불순물을 상기 실리콘 기판 안에 주입함으로써 n형 반도체층을 형성하는 것을 특징으로 하는 태양 전지 제조 방법.The silicon substrate of claim 1, wherein the silicon substrate is preferably a silicon substrate doped with p-type impurities, and the n-type semiconductor layer is formed by injecting n-type impurities into the silicon substrate in the step (c). Solar cell manufacturing method. 제2항에 있어서, 상기 물리적 또는 화학적 손상이 된 부분은 상기 n형 불순물이 상대적으로 많이 주입되어 상대적으로 두꺼운 n형 반도체층을 형성하게 되고, 그렇지 않은 부분은 n형 불순물이 상대적으로 적게 주입되어 상대적으로 얇은 n형 반도체층을 형성하는 것을 특징으로 하는 태양 전지 제조 방법.The method of claim 2, wherein the physically or chemically damaged portion is relatively injected with the n-type impurity to form a relatively thick n-type semiconductor layer. A method of manufacturing a solar cell, comprising forming a relatively thin n-type semiconductor layer. 제1항에 있어서, 상기 실리콘 기판은 바람직하게는 p형 불순물이 도핑된 실리콘 기판으로서, 상기 과정(c)에서 n형의 불순물이 함유된 절연막을 상기 실리콘 기판 상에 형성하고, 산소 분위기의 열처리 공정을 시행하여 상기 절연막 내의 불순물을 상기 실리콘 기판 상부로 주입하여 n형 반도체층을 형성한 다음, 상기 실리콘 기판 상에 잔류하는 절연막을 제거하는 것을 특징으로 하는 태양 전지 제조 방법.The silicon substrate of claim 1, wherein the silicon substrate is preferably a silicon substrate doped with a p-type impurity. An insulating film containing n-type impurity is formed on the silicon substrate in the step (c), and the oxygen heat treatment is performed. Performing a process to implant an impurity in the insulating film over the silicon substrate to form an n-type semiconductor layer, and then removing the insulating film remaining on the silicon substrate. 제1항에 있어서, 상기 (b) 단계에서 상기 물리적 또는 화학적 손상이 된 부분은 다른 부분에 비하여 비표면적이 작게 요철이 형성이 되는 것을 특징으로 하는 태양 전지 제조 방법.The method of claim 1, wherein the physical or chemical damage in the step (b) is a solar cell manufacturing method, characterized in that irregularities are formed smaller than the other surface area. 제1항 또는 제5항에 있어서, 상기 물리적 또는 화학적 손상을 입히는 단계는 플라즈마 처리, 레이져 스크라이빙, 스크래칭, 산이나 염기 처리 중 어느 하나를 이용하는 것을 특징으로 하는 태양 전지 제조 방법.The method of claim 1 or 5, wherein the physical or chemical damage is carried out using any one of plasma treatment, laser scribing, scratching, acid or base treatment.
KR1020090116942A 2009-11-30 2009-11-30 Method for fabricating solar cell comprising selective emitter KR101085382B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090116942A KR101085382B1 (en) 2009-11-30 2009-11-30 Method for fabricating solar cell comprising selective emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116942A KR101085382B1 (en) 2009-11-30 2009-11-30 Method for fabricating solar cell comprising selective emitter

Publications (2)

Publication Number Publication Date
KR20110060374A true KR20110060374A (en) 2011-06-08
KR101085382B1 KR101085382B1 (en) 2011-11-21

Family

ID=44395154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116942A KR101085382B1 (en) 2009-11-30 2009-11-30 Method for fabricating solar cell comprising selective emitter

Country Status (1)

Country Link
KR (1) KR101085382B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336155A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of HAC-D crystal silicon double-side solar cell structure
CN108336157A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of double-side solar cell structure of local amorphous silicon emitter crystalline silicon back surface field
CN108336176A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of Si bases local emitter double-side solar cell structure
CN108336164A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of local amorphous silicon/crystalline silicon heterojunction double-side solar cell structure
CN108336156A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of crystal silicon double-side solar cell structure with HAC-D features
CN108461570A (en) * 2018-03-12 2018-08-28 南昌大学 A kind of crystal silicon double-side solar cell structure
CN108461553A (en) * 2018-03-12 2018-08-28 南昌大学 A kind of double-side solar cell structure with local amorphous silicon/crystalline silicon heterojunction characteristic
CN115050852A (en) * 2022-06-08 2022-09-13 宁夏隆基乐叶科技有限公司 Solar cell and preparation method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5186673B2 (en) 2008-04-03 2013-04-17 信越化学工業株式会社 Manufacturing method of solar cell

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336155A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of HAC-D crystal silicon double-side solar cell structure
CN108336157A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of double-side solar cell structure of local amorphous silicon emitter crystalline silicon back surface field
CN108336176A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of Si bases local emitter double-side solar cell structure
CN108336164A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of local amorphous silicon/crystalline silicon heterojunction double-side solar cell structure
CN108336156A (en) * 2018-03-12 2018-07-27 南昌大学 A kind of crystal silicon double-side solar cell structure with HAC-D features
CN108461570A (en) * 2018-03-12 2018-08-28 南昌大学 A kind of crystal silicon double-side solar cell structure
CN108461553A (en) * 2018-03-12 2018-08-28 南昌大学 A kind of double-side solar cell structure with local amorphous silicon/crystalline silicon heterojunction characteristic
CN115050852A (en) * 2022-06-08 2022-09-13 宁夏隆基乐叶科技有限公司 Solar cell and preparation method thereof
CN115050852B (en) * 2022-06-08 2024-04-30 宁夏隆基乐叶科技有限公司 Solar cell and preparation method thereof

Also Published As

Publication number Publication date
KR101085382B1 (en) 2011-11-21

Similar Documents

Publication Publication Date Title
US20240097061A1 (en) Back contact solar cell and fabrication method therof
KR101085382B1 (en) Method for fabricating solar cell comprising selective emitter
NL2022765B1 (en) Step-by-Step Doping Method of Phosphorous for High-efficiency and Low-cost Crystalline Silicon Cell
KR101145928B1 (en) Solar Cell and Manufacturing Method of the same
KR100974221B1 (en) Method for forming selective emitter of solar cell using laser annealing and Method for manufacturing solar cell using the same
US8071418B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
KR20100138565A (en) Sollar cell and fabrication method thereof
CN102931287A (en) N-type battery slice and preparation method thereof
KR101360658B1 (en) Method for forming selective emitter in a solar cell
CN111106188B (en) N-type battery, preparation method of selective emitter of N-type battery and N-type battery
KR20090091474A (en) Method for forming selective emitter of solar cell using annealing by laser of top hat type and method for manufacturing solar cell using the same
US8993423B2 (en) Method for manufacturing solar cell
KR100910968B1 (en) Process for Preparation of Silicon Solar Cell
KR101054985B1 (en) Method for fabricating solar cell
CN102800739B (en) Manufacturing method of selective emitter monocrystalline silicon solar cell
KR101089992B1 (en) Method for forming selective emitter in a solar cell
KR20120003612A (en) Method for fabricating back contact solar cell
KR20110078549A (en) Method for forming selective emitter in a solar cell
CN112071947A (en) Preparation method of P-type interdigital back contact solar cell
KR20110060130A (en) Method for making selective emitter when solar cell is fabricated
KR101161096B1 (en) Method for forming selective emitter in a solar cell
KR102547806B1 (en) Method for back contact silicon solar cell
CN102569491B (en) Method for doping solar wafer and doped wafer
KR20120122016A (en) Method for fabricating solar cell
KR101048165B1 (en) Method for fabricating solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee