KR20110058201A

KR20110058201A - 자속고정회로, 자속고정방법, 및 ｓｑｕｉｄ 측정 장치

Info

Publication number: KR20110058201A
Application number: KR1020090114902A
Authority: KR
Inventors: 김진목; 이용호; 권혁찬; 김기웅; 유권규
Original assignee: 한국표준과학연구원
Priority date: 2009-11-26
Filing date: 2009-11-26
Publication date: 2011-06-01
Also published as: KR101092490B1; US20120206136A1; WO2011065642A1; US9377515B2

Abstract

본 발명은 자속고정회로, 자속 고정 방법, 및 SQUID 측정 장치를 제공한다. 이 자속고정회로는 SQUID의 출력 신호를 증폭하는 사전증폭부, 사전증폭부의 출력 신호를 적분하여 출력하는 적분부, 적분부의 출력신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 적분부를 초기화시키는 동작범위 확대부, 및 적분부의 출력 신호에 따라 SQUID에 인가된 외부 자속과 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 전류를 제공하는 되먹임 회로부를 포함한다.

자속고정, 동작범위확대, 리셋, 펄스, 단일 배선, SQUID

Description

자속고정회로, 자속고정방법, 및 ＳＱＵＩＤ 측정 장치{Flux-Locked Loop Circuit, Flux-Locked Loop Method, and SQUID Measuring Apparatus}

본 발명의 SQUID에 관한 것으로, 더 구체적으로 SQUID의 동작범위를 확대한 자속고정회로에 관한 것이다.

초전도양자간섭장치(Superconducting QUantum Interference Device: SQUID)는 미세한 자기장을 검출하는 장치이다. 상기 SQUID는 초전도 물질로 제작되어 극저온 액체 헬륨 또는 액체 질소 듀어(dewar)에서 작동하고, 자기장을 전압으로 변환하는 장치이다. 상기 SQUID는 측정 감도를 높이고 주변 환경 잡음을 줄이기 위해 다양한 검출(pick-up) 코일과 결합하여 정밀 자기장 센서로 활용된다.

본 발명의 해결하고자 하는 일 기술적 과제는 추가적인 전류원없이 동작범위가 확대된 자속고정회로를 제공하는 것이다.

본 발명의 해결하고자 하는 일 기술적 과제는 추가적인 전류원없이 동작범위가 확대된 자속고정방법을 제공하는 것이다.

본 발명의 해결하고자 하는 일 기술적 과제는 추가적인 전류원없이 동작범위가 확대된 SQUID 측정 장치를 제공하는 것이다.

본 발명의 일 실시예에 따른 자속고정회로는 SQUID의 출력 신호를 증폭하는 사전증폭부, 상기 사전증폭부의 출력 신호를 적분하여 출력하는 적분부, 상기 적분부의 출력신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분부를 초기화시키는 동작범위 확대부, 및 상기 적분부의 출력 신호에 따라 상기 SQUID에 인가된 상기 외부 자속과 상기 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 전류를 제공하는 되먹임 회로부를 포함한다.

본 발명의 일 실시예에 따른 자속 고정 방법은 SQUID의 출력 신호를 적분하여 적분 신호를 제공하는 단계, 상기 적분 신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분 신호를 초기화시키는 단계, 상기 적분 신호에 따라 상기 SQUID에 인가된 상기 외부 자속과 상기 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 되먹임 전류를 제공하는 단계를 포함한다.

본 발명의 일 실시예에 따른 SQUID 측정 장치는 자기장을 검출하는 검출 코일, 상기 검출 코일에 자기적으로 연결된 SQUID, 상기 SQUID의 출력 신호를 처리하는 검출회로를 포함한다. 상기 검출회로는 상기 SQUID의 출력 신호를 적분하여 출력하는 적분부의 출력신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분부를 초기화시킨다.

본 발명의 일 실시예에 따른 자속고정회로는 시작 FLL 지점에서 자속양자의 정수배 만큼 떨어진 FLL 지점에서 적분기 리셋이 실행된다. 따라서, 항상 동일한 FLL 상태가 이루어지고, 별도의 추가 되먹임 전류는 필요하지 않는다. 상기 자속 고정회로의 출력 신호는 하나의 출력단을 통해 제어부에 전송되고, 상기 제어부는소프트웨어가 출력신호를 이용하여 SQUID의서 동작범위 내에서 외부자속을 무제한으로 측정할 수 있다.

도 1은 통상적인 SQUID 측정 시스템을 설명하는 도면이다.

도 2는 도 1의 SQUID 측정 시스템의 신호를 설명하는 도면이다.

도 1 및 도 2를 참조하면, 상기 SQUID 측정 시스템은 검출 코일(110), SQUID(120)와 검출회로(130)를 포함한다. 상기 검출 코일(110)은 외부 자속(Φ_EX,external magnetic flux)에 반응하여 상기 SQUID(120)에 자기장을 인가하고, 상기 SQUID(120)는 미세한 출력 전압을 출력한다.

상기 검출회로(130)는 자속고정 회로(Flux-locked loop circuit: FLL circuit, 160), 전류공급기(140), 및 디지털 조절 인터페이스(150)를 포함한다. 상기 검출회로(130)는 연산 증폭기(OP AMP)와 트랜지스터(TR) 등 전자부품으로 구성된다. 상기 검출회로(130)는 공급 정전압원으로 ±15 V이하를 갖고, 작동 범위는 이보다 작은 값을 갖는다. 상기 전류공급기(140)는 상기 SQUID(120)를 작동하는 전류를 내보내고, 디지털 조절 인터페이스(150)는 외부 디지털 신호(CTRL)를 받아 상기 SQUID 측정 시스템을 최적화한다.

상기 FLL 회로(160)는 전단 증폭기(164), 적분기(166), 되먹임회로(169), 및 되먹임 코일(162)을 포함한다. 상기 전단증폭기(164)는 상기 SQUID(120)의 출력전압을 증폭하여 안정된 신호를 제공한다. 상기 전단증폭기(164)에서 얻은 상기 SQUID(120)의 출력은 외부 자속 (Φ_EX , 단위: 자속양자(flux quantum),Φ₀=2.07x10^-15Wb) 변화에 일정한 주기로 반복하여 나타난다.

상기 FLL 회로(160)는 자속 변화에 반복하는 상기 SQUID(120)의 출력이 상기 외부 자속(Φ_EX)에 비례적인 값을 갖도록 구성된다. 상기 FLL 회로(160)는 외부자속(Φ_EX )의 방향과 반대인 자속을 상기 되먹임 코일(162)에서 발생시키어, 상기 SQUID(120)에 인가된 상기 외부자속(Φ_EX)을 상쇄한다. 따라서, 상기 SQUID(120)는 항상 처음 자속만을 갖는다. 상기 외부 자속(Φ_EX)을 상쇄한 되먹임 전류(If) 또는 적분기(166)의 출력 전압(V_OUT)은 상기 외부 자속(Φ_EX)에 비례한 값을 가진다. 버퍼(168)는 상기 적분기(166)의 출력 전압(V_OUT)을 입력받아 안정적인 출력(V_FLL _{_} _OUT)을 제공할 수 있다.

상기 검출회로(130)에서 안정적으로 작동하는 전압 범위는 각 전자부품의 최대 동작 전압과 공급 정전압원의 크기로 결정된다. 상기 SQUID(120)가 정상적으로 작동하는 자속의 범위와 상기 검출회로(130)가 정상적으로 동작 기능한 범위가 결합하여, 상기 SQUID 측정 시스템의 측정할 수 있는 상기 외부 자속(Φ_EX)의 크기 또는 동작 범위(dynamic range)가 결정된다.

도 2를 참조하면, 상기 외부 자속(Φ_EX)이 증가하여 3Φ₀에서 상기 FLL 회로(160)의 출력전압(V_FLL _{_} _OUT)은 +V_sat에서 최대값을 가진다. 3Φ₀ 보다 큰 외부 자속(Φ_EX)에서 상기 FLL 회로(160)의 출력전압(V_FLL _{_} _OUT)은 포화되어 상기 외부 자속(Φ_EX) 대해 반응하지 않는다. -3Φ₀에서 상기 FLL 회로(160)의 출력 전압(V_FLL _{_} _OUT)은 -V_sat에서 최소값을 갖는다. -3Φ₀ 이하에서 상기 FLL 회로(160)의 출력 전압은 포화된다. 따라서, 상기 FLL 회로(160)의 동작범위는 6Φ₀를 갖는다. 상기 외부자속 (Φ_EX)이 6Φ₀이상일 때, 상기 FLL 회로(160)는 상기 외부자속(Φ_EX)을 측정하지 못하고 포화된 출력만 갖는다.

상기 FLL 회로(160)에서 자속에 반응하는 전압 값을 낮추면 동작범위가 증가하지만 측정 분해능이 감소한다. 상기 FLL 회로(160)에서 자속/전압 반응율이 10Φ₀/V_sat로 상승하면, 상기 외부자속(Φ_EX)이 10Φ₀가 되어도, 상기 FLL 회로(160)의 출력 전압(V_FLL _{_} _OUT)은 포화되지 않고 측정 가능하지만, 상기 출력 전압(V_FLL _{_} _OUT)이 나타낼 수 있는 자속 분해능은 감소한다.

도 3은 통상적인 다른 SQUID 측정 시스템을 설명하는 도면이다.

도 4는 도 3의 SQUID 측정 시스템의 신호를 설명하는 도면이다.

도 3 및 도 4를 참조하면, 상기 SQUID 측정 시스템은 SQUID(120), 검출코일(110), 및 검출 회로(130a)를 포함한다. 상기 검출회로(130a)는 FLL 회로(160a), 전류공급기(140), 디지탈 컨트롤 인터페이스(150), 샘플링부(182), 디지털 결합기(184), 및 제어부(186)를 포함할 수 있다. 도 1에서 설명한 것과 중복되는 설명은 생략한다.

상기 FLL 회로(160a)는 사전증폭기(164), 적분기(166), 되먹임 회로(169), 되먹임 코일(162), 버퍼(168), 및 동작범위확대 회로(170)를 포함한다. 상기 동작범위확대 회로(170)는 상기 적분기(166)와 상기 되먹임회로(169) 사이에 배치된다.

상기 동작범위확대 회로(170)는 전압 비교기(미도시), 리셋 카운터(미도시), 추가 전류원(171)을 포함한다. 외부자속(Φ_EX)이 증가하여 상기 적분기(166)의 출력전압(V_OUT)이 +V_sat에 도달하면, 상기 적분기(166)는 리셋된다. 즉, 상기 적분기(166)의 출력 전압(V_OUT)은 0 V로 만들어지고, 상기 리셋 카운터는 카운팅 회수(N)를 1만큼 증가시킨다.

상기 적분기(166)의 출력 전압(V_OUT)이 -V_sat에 도달하면, 상기 적분기(166)는 리셋된다. 즉, 상기 적분기(166)의 출력 전압(V_OUT)은 0 V로 만들어지고, 상기 리셋 카운터는 카운팅 횟수(N)를 1을 감소시킨다.

상기 리셋 카운터의 카운팅 횟수(N)에 비례하여 상기 추가 전류원(171)은 되먹임 코일(162)에 전류를 공급한다. 또한, 상기 되먹임회로(169)는 상기 되먹임 코일(162)에 상기 적분기(166)의 출력 전압(V_OUT)에 비례하는 전류를 공급한다. 이에 따라, 상기 SQUID(120)의 총 자속은 항상 0 또는 일정한 값을 갖도록 한다.

도 4를 참조하면, 상기 외부자속(Φ_EX)에 따른 상기 적분기(166)의 출력 전압(V_OUT)과 리셋 카운터의 카운팅 횟수(N)가 표시된다. 상기 적분기(166)의 전압/자속이 +V_sat/Φ_RF일 때, 상기 외부 자속(Φ_EX)이 Φ_RF인 경우, 상기 적분기(166)의 출력 전압(V_OUT)은 +V_sat에서 리셋되어 0 V가 되고, 상기 리셋 카운터의 카운팅 회수(N)는 +1이 증가하며, 동시에 추가 전류원(171) 1개가 상기 되먹임 코일(162)에 인가된다. 상기 추가 전류원(171)의 전류는 상기 되먹임 코일(162)에서 상기 외부 자속(Φ_EX)을 상쇄시킨다.

상기 적분기(166)의 출력 전압(V_OUT)이 0 V에서 증가하여 다시 +V_sat에 도달하면, 즉 상기 외부자속(Φ_EX)이 2Φ_RF가 되면, 다시 상기 적분기는 리셋되어 0 V가 된다. 또한, 상기 리셋 카운터의 카운팅 회수는 +1이 추가하여 +2가 되고, 동시에 추가 전류원(171) 1개가 더 추가되어 추가 전류원(171) 2개가 상기 되먹임 코일(162)에 연결되어 총 2Φ_rf 에 해당하는 상기 외부자속(Φ_EX)을 상쇄한다.

상기 적분기(166)의 출력전압(V_OUT)과 카운팅 회수(N)를 결합하여 적분기(166)의 총 출력 전압을 표시할 수 있다. 카운팅 회수가 N이고, 상기 적분기의 출력 전압이 V_out이면, 총 출력(V_TOT)은 V_TOT=NV_sat+V_OUT로 표시된다. 예를 들어, N=3, V_sat=10 V,Φ_rf=3.2Φ₀, V_OUT=1.25 V일 때, 외부자속(Φ_EX)가 10Φ₀이면 총 출력(V_TOT)은 V_TOR=31.25 V로 표시되고, 자속으로 Φ_TOR=V_out/(Φ_rf/V_sat)=31.25*0.32Φ₀=10 Φ₀이다.

상기 SQUID 측정 시스템의 동작범위를 증가하기 위해, 상기 동작범위확대 회로(170)는 전압 비교기, 리셋 카운터, 및 추가 전류원들(171)이 필요하다. 또한, 적분기(166)의 출력 전압(V_OUT)과 상기 리셋 카운터의 카운팅 회수(N)를 결합하기 위해 상기 적분기의 출력 전압(V_OUT)을 디지털 신호로 변환하는 샘플링부(182)가 필요하며, 디지털 결합기(184)는 상기 카운팅 회수(N)와 상기 디지털 신호를 결합하 여 최종 출력을 제공한다. 또한, 상기 SQUID 측정 시스템은 복수의 배선을 이용하여 노이즈에 취약하다.

또한, 상기 적분기(166)의 리셋은 적정한 시간 내에 이루어져야, 상기 FLL 회로(160a)는 처음의 FLL 상태를 유지한다.

한편, 상기 적분기(166)의 리셋하는 시간이 너무 빠르면, 상기 적분기(166)를 구성하는 커패시터(capacitor)의 전압이 완전히 방전되지 않는다. 따라서, 상기 적분기(166)는 0 V로 리셋되지 않는다.

한편, 상기 적분기(166)의 리셋하는 시간이 너무 길면, 상기 FLL 회로(160a)는 FLL 상태에서 이탈하게 된다.

따라서, 전압 비교기의 출력을 리셋 신호로 상기 적분기에 제공하고, 빠른 외부 자속을 측정할 경우, 상기 적분기(166)의 리셋은 불안정할 수 있다.

상기 리셋 카운터는 상기 적분기(166)의 리셋 횟수를 기록하기 위해 UP/DOWN 카운터회로를 포함한다. 이 경우, 상기 리셋 카운터의 출력은 상기 추가 전류원(171)의 스위치와 연결되고, 동시에 상기 적분기(166)의 출력과 결합한다. 한편, 상기 적분기(166)의 출력 전압(V_OUT)은 디지털 신호로 변환되고, 상기 디지털 결합기는 상기 디지털 신호와 상기 리셋 카운터의 출력을 결합한다. 결국, 상기 동작범위확대 회로(170)는 소비 전력과 디지털 잡음을 증가시킨다. 즉, 추가적인 디지털 라인(173)이 필요하며, 상기 디지털 라인(173)은 디지털 잡음을 증가시킨다.

또한, 상기 리셋 카운터의 출력에 따라 상기 되먹임 코일(162)에 추가 전류 를 제공하기 위해 다수의 추가 전류원(171)과 스위치가 필요하다. 상기 추가 전류는 상기 되먹임 코일(162)로 빠르게 흘러가야 한다. 만일, 상기 추가 전류가 상기 적분기(166)의 리셋 시간과 동조되지 않으면, 상기 되먹임 코일(162)에 충분한 전류가 흐르지 못한다. 따라서, 상기 되먹임 코일(162)은 상기 SQUID(120)에서 자속을 상쇄하지 못한다. 이 경우, 상기 FLL 회로(160a)는 FLL 상태를 유지하지 못하고 이탈한다. 이에 따라, 상기 적분기는 포화되거나 잘못된 값을 내보낸다.

결국, 상기 적분기(166)의 리셋 시간 및 상기 리셋 카운터 및 추가 전류원의 동작 시간에 따라 상기 SQUID(120)의 동작범위는 제한된다. 또한, 최대 추가 전류원(171)의 개수는 최대 동작범위를 결정한다. 상기 추가 전류원(171)의 개수가 증가하면 최대 동작범위가 확대되지만, 상기 추가 전류원(171)의 증가는 회로를 복잡하게 하고 소비전력을 증가시킨다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.

도 5는 본 발명의 일 실시예에 따른 SQUID 측정 시스템을 설명하는 도면이다.

도 6은 본 발명의 일 실시예에 따른 SQUID 측정 시스템의 동작원리를 설명하는 도면이다.

도 5 및 도 6을 참조하면, 상기 SQUID 측정 시스템은 SQUID(220), 검출코일(210), 및 검출회로(230)를 포함할 수 있다. 상기 검출회로(230)는 자속고정회로부(FLL circuit,260), 전류공급기(240), 디지탈 컨트롤 인터패이스(250), 및 제어부(50)를 포함할 수 있다. 상기 검출 코일(210), 상기 SQUID(220), 및 상기 되먹임 코일(220)은 액체 냉매 안에 배치될 수 있다.

상기 FLL 회로(260)는 SQUID의 출력 신호를 증폭하는 사전증폭부(264), 상기 사전증폭부(264)의 출력 신호(V_PA)를 적분하여 출력하는 적분부(266), 상기 적분부(266)의 출력신호(V_OUT)와 외부 자속(Φ_EX)이 양자 자속(Φ₀)의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압(V_RM)과 비교하여 상기 적분부(266)를 초기화시키는 동작범위 확대부(265), 및 상기 적분부(266)의 출력 신호(V_INT)에 따라 상기 SQUID(220)에 인가된 상기 외부 자속(Φ_EX)과 상기 기준 리셋 전압(V_RM)의 정수배에 대응한 자속의 차이를 제거하도록 전류를 제공하는 되먹임 회로부(269)를 포함한다.

상기 사전 증폭부(264)는 OP AMP로 구성될 수 있다. 상기 적분부는 적분회로에 의하여 구현될 수 있다. 상기 제어부(50)는 샘플링부를 포함할 수 있다. 상기 제어부(50)는 상기 FLL 회로(260)의 출력 신호(V_WO)를 샘플링하여 연산하고, 디지 털 콘트롤 인터페이스(250)를 제어할 수 있다.

도 5 및 도 6을 참조하면, SQUID(220)의 전압-자속 특성은 외부 자속(Φ_EX)의 증가에 따라 반복하는 구형파 신호로 표시될 수 있다. 즉, 상기 외부자속(Φ_EX)에 반응하는 상기 SQUID(220)의 출력 전압(전압-자속 특성)은 자속양자(Φ₀)에 반복하여 나타난다.

상기 FLL 회로(260)가 통상적으로 동작하는 경우, 상기 적분부의 출력 전압과 되먹임 전류(If)는 상기 외부 자속(Φ_EX)의 증가에 비례할 수 있다. 그러나, 상기 FLL 회로에 공급되는 정전압원과 회로를 구성하는 전자부품의 동작 특성은 상기 적분부의 출력 전압을 제한할 수 있다. 따라서, 상기 적분부의 출력은 회로의 포화 전압 아래에서 제한된다.

이러한 제한을 극복하고, 동작 범위를 증가시키기 위하여, 상기 적분부(266)의 리셋 지점은 외부자속(Φ_EX)이 인가되지 않은 처음 지점으로부터 Φ₀의 정배수 지점에 설정될 수 있다. 이 경우, 상기 적분부(266)는 동일한 SQUID 특성에서 작동하고, 상기 적분부(266)는 오프셋 전압을 갖지 않을 수 있다.

상기 외부 자속(Φ_EX)이 증가함에 따라 상기 되먹임 회로부(269)의 되먹임 전류(If)가 증가하면, 상기 적분부(266)의 출력 전압(V_INT)은 양의 기준 리셋 전압(+V_RM)까지 증가한다. +V_RM은 상기 FLL 회로(265)에서 포화되기 전 전압으로 회로 가 안정적으로 작동하는 범위에 속한다. 양의 기준 리셋 전압(+V_RM)은 구간 자속(Φ_RM)에 대응될 수 있다. 상기 적분부(266)는 양의 기준 리셋 전압(+V_RM)에서 리셋되면, 상기 적분부(266)의 출력 전압(V_OUT)은 0 V 또는 일정한 시작 전압을 나타낸다. 여기서, 상기 구간 자속(Φ_RM)은 자속양자의 정수배이다. 상기 구간 자속((Φ_RM)은 리셋되는 외부자속(Φ_EX)의 간격일 수 있다.

예를 들어, 상기 구간 자속(Φ_RM)은 2Φ₀일 수 있다. 리셋된 적분부(266)의 출력 전압(V_INT)은 상기 되먹임 회로부(269)에 제공되고, 상기 되먹임 회로부(269)는 상기 되먹임 코일(262)에 흘려보내던 되먹임 전류(If)를 제거할 수 있다. 상기 외부 자속(Φ_EX)이 상기 구간 자속(Φ_RM)의 정수배인 경우, 상기 적분부(266)의 출력전압(V_INT)과 되먹임 전류(If)는 0 또는 일정한 값에서 다시 시작할 수 있다. 상기 구간 자속((Φ_RM)을 자속양자의 정수배 (nΦ₀; n = 정수)로 정의하면, 상기 적분부(266)의 리셋에 따라, 상기 FLL 회로(260)는 동일한 SQUID 특성을 반복적으로 출력할 수 있다.

도 7은 본 발명의 일 실시예에 따른 SQUID 측정 시스템의 동작범위확대부를 설명하는 도면이다.

도 8은 본 발명의 일 실시예에 따른 SQUID 측정 시스템의 타이밍도이다.

도 7 및 도 8을 참조하면, 동작범위 확대부(265)는 비교부(10), 펄스 발생 부(20), 리셋 신호 발생부(30), 및 스위치(40)를 포함할 수 있다.

상기 비교부(10)는 상기 적분부(266)의 출력신호(V_INT)와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압(V_RM)과 비교하여 비교 신호(Vc1, Vc2)를 출력할 수 있다.

상기 비교부(10)는 윈도우 비교기로 구성될 수 있다. 상기 적분부(266)의 출력 전압(V_INT)이 양의 기준 리셋 전압(+V_rm)이상이거나 음의 기준 리셋 전압(-V_rm)이하인 경우, 상기 비교부(10)는 비교신호(V_C1, V_C2)를 출력할 수 있다. 상기 비교 신호(V_C1, V_C2)는 +V_o (+V_o:디지털 ON 전압)일 수 있다. 상기 적분부(266)의 출력 전압(V_INT)이 -V_RM보다 크고 +V_RM보다 작은 경우, 상기 비교부(10)는 정상적으로 FLL을 실행하고, 상기 펄스 발생부(20)는 작동하지 않는다. 따라서, 상기 적분부(266)의 출력 전압(V_INT)은 상기 스위치(40)를 통하여 상기 제어부(50)에 직접 제공된다. 상기 제어부(50)는 샘플링부를 포함할 수 있다. 상기 제어부(50)는 상기 적분부(266)의 출력 전압(V_INT)을 디지털 신호로 변환하여 연산할 수 있다.

상기 비교부(10)는 제 1 비교기(14) 및 제2 비교기(16)를 포함할 수 있다. 상기 제1 비교기(14)는 양의 기준 리셋 전압(+V_RM)과 상기 적분부(266)의 상기 출력전압(V_INT)를 비교하여 제1 비교 신호(Vc1)를 출력할 수 있다. 상기 제2 비교기(16)는 음의 기준 리셋 전압(-V_RM)과 상기 적분부(266)의 상기 출력 전압(V_INT)을 비교하 여 제2 비교 신호(Vc2)를 출력할 수 있다.

상기 비교부(10)는 상기 비교 스위치(12)를 포함할 수 있다. 상기 비교 스위치(12)는 디지털 컨트롤 인터페이스(250)로부터 제어신호(WIDR CTRL)를 입력받아 상기 적분부(266)의 출력 전압(V_INT)을 상기 비교부(10)에 제공할 수 있다.

상기 펄스 발생부(20)는 상기 비교부(10)의 상기 비교 신호(Vc1,Vc2)를 제공받아 소정의 폭을 가진 펄스 신호(Vp)를 제공할 수 있다. 상기 펄스 발생부(20)는 상기 펄스 신호(Vp)를 이용하여 상기 기준 리셋 전압(V_RM)보다 소정의 전압이 추가된 샘플링 펄스 신호(Vps)를 생성하여, 상기 스위치(40)의 출력단에 제공할 수 있다. 상기 샘플링 펄스 신호(Vps)의 절대값은 상기 기준 리셋 전압(V_RM)의 절대값도다 커야한다. 상기 샘플링 펄스 신호(Vps)의 절대값은 샘플링부의 샘플링 가능한 최대 전압보다 작다.

상기 펄스 발생부(20)는 제1 펄스 발생부(22), 제2 펄스 발생부(24), 제1 펄스 스위치(26), 제1 다이오드(23), 제2 펄스 스위치(28), 및 제2 다이오드(25)를 포함할 수 있다.

상기 제1 펄스 발생부(22)는 상기 제1 비교기(14)의 상기 제1 비교 신호(Vc1)를 이용하여 제1 펄스폭(t_W1)을 가진 제1 펄스 신호(Vp1)를 제공할 수 있다. 상기 제2 펄스 발생부(24)는 상기 제2 비교기(16)의 상기 제2 비교 신호(Vc2)를 이용하여 제2 펄스폭(t_W2)을 가진 제2 펄스 신호(Vp2)를 제공할 수 있다. 상기 제1 펄스 신호(Vp1) 및 상기 제2 펄스 신호(Vp2)는 +V_o 의 크기를 가지는 단펄스(one shot-pulse)일 수 있다.

제1 펄스 스위치(26) 및 제1 다이오드(23)는 상기 제1 펄스 발생기(22)의 출력단에 병렬 연결될 수 있다. 제2 펄스 스위치(28) 및 제2 다이오드(25)는 상기 제2 펄스 발생기(24)의 출력단에 병렬 연결될 수 있다. 상기 제1 다이오드(23) 및 상기 제2 다이오드(25)의 출력단은 서로 연결되어 상기 리셋 신호 발생부(30) 및 상기 스위치(40)의 제어신호로 제공될 수 있다. 상기 제1 다이오드(23) 및 상기 제2 다이오드(25)는 펄스의 방향성을 제공할 수 있다. 상기 펄스 신호(Vp)가 하이 상태인 경우, 상기 스위치(40)는 상기 적분부(266)의 출력단(N1)과 상기 FLL회로(260)의 출력단(N2)을 전기적으로 분리할 수 있다. 상기 제1 펄스 스위치(26) 및 상기 제2 펄스 스위치(28)의 출력단은 상기 스위치(40)의 출력단(N2)에 연결될 수 있다.

상기 제1 펄스 스위치(26)는 상기 제1 펄스 신호(Vp1)가 동작하는 동안 양의 샘플링 전압(+V_RS)을 가진 양의 샘플링 펄스 신호(V_PS)를 상기 스위치(40)의 출력단(N2)에 제공할 수 있다. 상기 제2 펄스 스위치(28)는 상기 제2 펄스 신호(Vp2)가 동작하는 동안 음의 샘플링 전압(-V_RS)을 가진 음의 샘플링 펄스 신호(V_PS)을 상기 스위치(40)의 출력단(N2)에 제공할 수 있다. 상기 양의 샘플링 펄스 신호(V_PS)은 제1 펄스폭(t_w1)을 가질 수 있고, 상기 음의 샘플링 펄스 신호(V_PS)는 제2 펄스폭(t_w2)을 가질 수 있다. 상기 제1 펄스폭(t_w1) 및 상기 제2 펄스폭(t_w2)은 상기 제어부(50)의 샘플링 주기(T)보다 클 수 있다. 이에 따라, 상기 제어부(50)는 상기 샘플링 펄스 신호를 인식할 수 있다. 이 경우, 상기 FLL 회로(260)는 복수의 배선들을 사용하지 않고, 하나의 배선을 이용하여 상기 적분부(266)의 출력 전압 및 리셋 횟수를 상기 제어부(50)에 제공할 수 있다. 따라서, 상기 FLL 회로(260)는 노이즈에 강할 수 있다.

상기 리셋 신호 발생부(30)는 상기 펄스 발생부(20)의 상기 펄스 신호(Vp)를 이용하여 상기 적분부(266)를 초기화하는 상기 리셋 신호(V_RT)를 생성할 수 있다. 상기 리셋 신호(V_RT)의 펄스 폭(t_RT)은 상기 펄스 발생부(10)의 펄스 폭(tw)보다 작을 수 있다. 상기 리셋 신호(V_RT)의 펄스 폭(t_RT)은 상기 적분부(266)의 출력 전압(V_NT)을 완전히 방전시켜 0 V로 만들 수 있다.

상기 스위치(40)는 상기 적분부(266)의 출력단(N1)에 연결되고, 상기 펄스 발생부(20)의 상기 펄스 신호(Vp)를 입력받을 수 있다. 상기 스위치(40)는 상기 적분부(266)의 출력 전압(V_NT)이 음의 기준 리셋 전압(-V_RM) 초과 내지 양의 기준 리셋 전압(+V_RM) 미만에서 동작하는 동안 상기 적분부(266)의 출력 전압(V_NT)을 출력할 수 있다. 상기 펄스 신호(Vp)가 하이(HIGH)인 상태인 경우, 상기 스위치(40)은 상기 샘플링 펄스 신호(Vps)를 상기 스위치(40)의 출력단(N2)을 통하여 상기 제어부(50)에 제공할 수 있다.

상기 제어부(50)에 입력된 상기 FLL 회로(260)의 출력 신호(V_WO)는 상기 적분부(266)의 출력 전압(V_INT)과 샘플링 펄스 신호(Vps)로 구별될 수 있다. 또한, 상기 제어부(50)는 연산을 통하여 외부자속(Φ_EX)에 비례하는 총 출력 전압(V_TOT)을 계산하고 표시할 수 있다.

상기 제어부(50)는 상기 FLL 회로(260)의 출력 신호(V_WO)가 +V_RS으로 변할 때 리셋 카운팅 회수를 +1 증가시킨다. 또한, 상기 제어부(50)는 상기 FLL 회로(260)의 출력 신호(V_WO)가 -V_RS으로 변할 때 리셋 카운팅 회수를 -1 감소시킨다. 따라서, 상기 제어부(50)는 상기 외부자속(Φ_EX)을 리셋 카운팅 회수(N)과 상기 적분부(266)의 출력 전압(V_NT)을 이용하여 계산할 수 있다. 구체적으로, 상기 총 출력 신호(V_TOT)는 V_TOT = N V_RM + V_NT 로 표시된다. 전압-자속변환율 (Φ_RM/V_RM)를 적용하면 총 외부자속(Φ_TOT)는 Φ_TOT = V_TOT (Φ_RM/V_RM)로 결정된다. 이 때, 구간 자속(Φ_RM)은 자속양자(Φ₀)의 정배수이다. 따라서, 상기 제어부(50)는 리셋 횟수에 제한 없이 총 외부자속(Φ_TOT)을 측정할 수 있다.

도 9는 본 발명의 일 실시예에 따른 자속고정 방법을 설명하는 도면들이다.

도 9를 참조하면, 상기 자속 고정 방법은 SQUID의 출력 신호를 적분하여 적분 신호를 제공하는 단계(S120), 상기 적분 신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분 신호를 초기화시키는 단계(200), 상기 적분 신호에 따라 상기 SQUID에 인가된 상기 외부 자속과 상기 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 되먹임 전류를 제공하는 단계(S130)를 포함한다.

상기 적분 신호를 초기화하는 리셋 회수(N)은 0으로 설정될 수 있다. 또한, 구간 자속(Φ_RM)과 기준 리셋 전압(V_RM)의 관계가 설정될 수 있다. 상기 구간 자속(Φ_RM)은 자속 양자의 정수배일 수 있다.

SQUID의 출력신호는 적분되어 적분 신호(V_INT)를 제공할 수 있다(S120). 상기 적분 신호(V_INT)에 대응하여 외부 자속을 일부 또는 전부 상쇄시키는 되먹임 전류가 제공될 수 있다(S130).

이어서, 상기 적분 신호는 초기화될 수 있다(S200). 상기 적분신호와 양 또는 음의 기준 리셋 전압은 비교될 수 있다(S210). 상기 적분신호(V_INT)와 양의 기준 리셋 전압(V_RM)이 같은 경우, 리셋 횟수(N)는 증가될 수 있다. 또한, 상기 적분신호(V_INT)와 양의 기준 리셋 전압(+V_RM)이 같은 경우, 펄스 폭(tw)를 가지고, 크기가 상기 기준 리셋 전압보다 큰 샘플링 펄스(V_RS)가 생성될 수 있다(S240).

상기 적분신호(V_INT)와 음의 기준 리셋 전압(-V_RM)이 같은 경우, 리셋 횟수(N)는 감소될 수 있다. 또한, 상기 적분신호(V_INT)와 음의 기준 리셋 전압(-V_RM)이 같은 경우, 펄스 폭(tw)를 가지고, 크기가 상기 기준 리셋 전압보다 큰 샘플링 펄스(V_RS) 가 생성될 수 있다(S250).

상기 샘플링 펄스 신호가 생성된 경우, 다른 펄스 폭(T_RT)를 가진 리셋 펄스 신호(V_RT)가 생성될 수 있다(S260). 상기 리셋 펄스 신호는 상기 적분 신호를 초기화시킬 수 있다(S270). 상기 리셋 횟수(N)과 적분신호(V_INT)는 총 적분신호(V_TOT)를 제공할 수 있다.

본 발명의 일 실시예에 따른 자속고정회로는 SQUID NMR(Nuclear Magnetic Resonance) 장치에 적용될 수 있다. SQUID NMR(Nuclear Magnetic Resonance) 장치는 저자기장(low- magnetic field ) NMR 장치에서 수십 mT 이하의 자기장이 물체에 인가된 뒤 이완하면서 나타나는 원자들의 스핀과 자기모멘트를 SQUID 센서로 검출한다. 상기 SQUID NMR 장치는 저자기장 MRI(Magnetic Resonance Imaging)를 실현할 수 있다. 상기 SQUID NMR 장치는 본 발명의 일실시예에 따른 자속고정회로와 결합하여 수십 mT의 자기장이 급격히 변화하는 환경에서 미세한 자기장을 측정할 수 있다. 구체적으로, 상기 SQUID NMR 장치는 뇌의 미세한 자기장을 측정하여 정확한 뇌 MRI 신호뿐만 아니라 뇌자도(magnetoencephalography, MEG)를 동시에 얻을 수 있다.

자기차폐실 (Magnetically shielded room, MSR)을 사용하지 않거나 약한 자기차폐실에서 SQUID 측정 장치는 심자도(magnetocardiography, MCG)나 뇌자도 (magnetoencephalography, MEG)를 측정할 수 있다. 이 경우, 심자도나 뇌자도보다 수백 또는 수천 배 이상 큰 60 Hz 전원, 자동차, 및 건물 공조기 등 외부 환경에서 발생하는 자기 잡음(magnetic noise)은 심자도나 뇌자도와 함께 측정이 될 수 있다. 따라서, 상기 SQUID 측정 장치는 최적 분해능 유지하면서 신호를 측정하기 어렵다.

본 발명의 일 실시예에 따른 자속고정회로와 결합한 SQUID 측정 장치의 감도는 심자도와 뇌자도 신호의 크기에 최적화되고 외부환경자기잡음도 동일한 감도로 측정할 수 있다. 또한, 상기 SQUID 측정 장치는 외부 자속 또는 자기장에 포화되지 않고 작동한다.

본 발명의 일 실시예에 따른 자속고정회로와 결합한 SQUID 측정 장치는 SQUID가 작동하는 자속 범위에서 모든 외부자속을 측정할 수 있다. 또한, 측정된 신호는 컴퓨터에서 소프트웨어로 목적에 맞게 쉽게 필터링 되거나 해석될 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1은 통상적인 SQUID 측정 시스템을 설명하는 도면이다.

Claims

SQUID의 출력 신호를 증폭하는 사전증폭부;

상기 사전증폭부의 출력 신호를 적분하여 출력하는 적분부;

상기 적분부의 출력신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분부를 초기화시키는 동작범위 확대부; 및

상기 적분부의 출력 신호에 따라 상기 SQUID에 인가된 상기 외부 자속과 상기 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 전류를 제공하는 되먹임 회로부를 포함하는 것을 특징으로 하는 자속고정회로.
제1 항에 있어서,

상기 동작범위 확대부는:

상기 적분부의 출력신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 비교 신호를 출력하는 비교부;

상기 비교부의 상기 비교 신호를 제공받아 소정의 폭을 가진 펄스 신호를 제공하는 펄스 발생부;

상기 펄스 발생부의 상기 펄스 신호를 이용하여 상기 적분부를 초기화하는 상기 리셋 신호를 생성하는 리셋 신호 발생부; 및

상기 적분부의 출력단에 연결되고, 상기 펄스 발생부의 상기 펄스 신호를 입 력받아 상기 적분부의 출력신호가 음의 기준 리셋 전압 초과 내지 양의 기준 리셋 전압 미만에서 동작하는 동안 상기 적분부의 출력 신호를 출력하는 스위치를 포함하고,

상기 펄스 발생부는 상기 펄스 신호를 이용하여 상기 기준 리셋 전압보다 소정의 전압이 추가된 샘플링 펄스 신호를 생성하여, 상기 스위치의 출력단에 제공하는 것을 특징으로 하는 자속고정회로.
제2 항에 있어서,

상기 자속 고정 회로는 샘플링 및 제어부를 더 포함하고,

샘플링 주기는 상기 펄스 신호의 폭보다 큰 것을 특징으로 하는 자속고정회로.
제2 항에 있어서,

상기 비교부는:

양의 기준 리셋 전압과 상기 적분부의 상기 출력신호를 비교하는 제1 비교 신호를 출력하는 제1 비교기;및

음의 기준 리셋 전압과 상기 적분부의 상기 출력 신호를 비교하여 제2 비교 신호를 출력하는 제2 비교기를 포함하는 것을 특징으로 하는 자속고정회로.
제4 항에 있어서,

상기 펄스 발생부는:

상기 제1 비교기의 상기 제1 비교 신호를 이용하여 제1 펄스폭을 가진 제1 펄스 신호을 제공하는 제1 펄스 발생부; 및

상기 제2 비교기의 상기 제2 비교 신호를 이용하여 제2 펄스폭을 가진 제2 펄스 신호를 제공하는 제2 펄스 발생부를 포함하는 것을 특징으로 하는 자속고정회로.
제5 항에 있어서,

상기 펄스 발생부는:

상기 제1 펄스 발생기의 출력단에 병렬 연결된 제1 펄스 스위치 및 제1 다이오드; 및

상기 제2 펄스 발생기의 출력단에 병렬 연결된 제2 펄스 스위치 및 제2 다이오드를 더 포함하고,

상기 제1 다이오드 및 상기 제2 다이오드의 출력단은 서로 연결되어 상기 리셋 신호 발생부에 제공되고,

상기 제1 펄스 스위치 및 상기 제2 펄스 스위치의 출력단은 상기 스위치의 출력단에 연결되고,

상기 제1 펄스 스위치는 양의 샘플링 펄스 신호를 상기 스위치의 출력단에 제공하고,

상기 제2 펄스 스위치는 음의 샘플링 펄스 신호를 상기 스위치의 출력단에 제공하는 것을 특징으로 하는 자속고정회로.
제2 항에 있어서,

상기 리셋 신호의 폭은 상기 적분부의 출력 전압을 완전히 방전하는 시간에 대응하는 것을 특징으로 하는 자속고정회로.
제2 항에 있어서,

상기 비교부는 비교 스위치를 더 포함하되,

상기 비교 스위치는 동작범위 확대 신호에 따라 상기 적분부의 출력신호를 상기 비교부에 제공하는 것을 특징으로 하는 자속고정회로.
제2 항에 있어서,

상기 자속 고정 회로는 샘플링 및 제어부를 더 포함하고,

상기 샘플링 펄스 신호 및 상기 적분부의 출력신호를 이용하여 상기 외부 자속을 추출하는 것을 특징으로 하는 자속고정회로.
SQUID의 출력 신호를 적분하여 적분 신호를 제공하는 단계;

상기 적분 신호와 외부 자속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분 신호를 초기화시키는 단계;

상기 적분 신호에 따라 상기 SQUID에 인가된 상기 외부 자속과 상기 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 되먹임 전류를 제공하는 단계를 자속 고정 방법.
제 10 항에 있어서,

상기 적분 신호를 초기화시키는 단계는:

상기 적분신호와 양 또는 음의 기준 리셋 전압을 비교하는 단계;

상기 적분신호와 양의 기준 리셋 전압을 비교하여 리셋 횟수를 증가시키는 단계;

상기 적분신호와 음의 기준 리셋 전압을 비교하여 리셋 횟수를 감소시키는 단계;

상기 적분신호와 양 또는 음의 기준 리셋 전압을 비교하여 리셋 펄스 신호를 생성하는 단계; 및

상기 리셋 펄스 신호를 이용하여 상기 전분 신호를 초기화하는 단계를 포함하는 것을 특징으로 하는 자속 고정 방법.
자기장을 검출하는 검출 코일;

상기 검출 코일에 자기적으로 연결된 SQUID;

상기 SQUID의 출력 신호를 처리하는 검출회로를 포함하되,

상기 검출회로는:

상기 SQUID의 출력 신호를 적분하여 출력하는 적분부의 출력신호와 외부 자 속이 양자 자속의 소정의 정수배에 대응하는 양 또는 음의 기준 리셋 전압과 비교하여 상기 적분부를 초기화시키는 것을 특징으로 하는 SQUID 측정 장치.
제12 항에 있어서,

상기 검출회로는:

상기 적분부의 출력 신호에 따라 상기 SQUID에 인가된 상기 외부 자속과 상기 기준 리셋 전압의 정수배에 대응한 자속의 차이를 제거하도록 전류를 제공하는 되먹임 회로부를 더 포함하는 것을 특징으로 하는 SQUID 측정 장치.