KR20110038966A - P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법 - Google Patents

P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20110038966A
KR20110038966A KR1020090096191A KR20090096191A KR20110038966A KR 20110038966 A KR20110038966 A KR 20110038966A KR 1020090096191 A KR1020090096191 A KR 1020090096191A KR 20090096191 A KR20090096191 A KR 20090096191A KR 20110038966 A KR20110038966 A KR 20110038966A
Authority
KR
South Korea
Prior art keywords
channel layer
thin film
insulating layer
gate electrode
type semiconductor
Prior art date
Application number
KR1020090096191A
Other languages
English (en)
Inventor
김상곤
채경훈
정우주
이준
김혜민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090096191A priority Critical patent/KR20110038966A/ko
Publication of KR20110038966A publication Critical patent/KR20110038966A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, CuO, Cu2O, Ag2O, SrO, B2O3, Al2O3, Ga2O3, In2O3, Ti2O3, Mn2O3, Y2O3, La2O3, Fe2O3, Cr2O3, Sb2O3, Sc2O3, Nd2O3, 및 Bi2O3 를 사용하여 구성된 화합물 ABO2 또는 AB2O2 를 포함하되, 상기 A 및 B 는 금속성분인 것을 특징으로 하는 P형 반도체 조성물 및 이를 이용한 투명 박막 트랜지스터 및 투명 박막 트랜지스터 제조 방법에 관한 것이다. 이에 의해, P형 투명 산화물 반도성 소재를 사용함으로써, 이동도 및 온/오프 비 (On/Off ratio) 를 개선한다.
TFT, 이동도, 투명도

Description

P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법{P-TYPE SEMICONDUCTOR COMPOSITION AND TRANSPARENT THIN FILM TRANSISTER USING SAME AND METHOD FOR MANUFACTURING TRANSPARENT THIN FILM TRANSISTER}
본 발명은 P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법에 관한 것이다.
투명박막 트랜지스터(TTFT; Transparent Thin Film Transistor)는 최근에 활발하게 연구 개발하게 된 박막 트랜지스터(TFT)의 한 종류로 가시광선(파장 360 ~ 830 nm)을 통과하는(투명한) 것이 특징이다.
디스플레이 픽셀의 구동 회로를 위한 투명 박막 트랜지스터 (TTFT) 의 발달은 TTFT가 유리 기판상에 조직된 최종 LCD 패널까지 빛을 전달하는데 종래의 불투명한 비정질 Si TFT 보다 우수하기 때문에 액정 디스플레이 (LCD) 산업에 큰 영향을 미칠 것으로 예상된다.
한편, 글라스 기판, 게이트 전극, 게이트 절연층, 활성층 (채널층), 소스 전극, 및 드레인 전극을 포함하는 기존의 투명 박막 트랜지스터는 그 재료로서 ZIO (Zinc Indium Oxide) 를 사용한다. 특히, 활성층, 게이트 전극, 소스 전극, 및 드 레인 전극은 모두 ZIO n-형으로 동일재료를 사용한다.
그 결과, 높은 캐리어 농도, 예를 들어, 1017cm-3 이상의 높은 캐리어 밀도는 오히려 정류특성이나 역방향에서의 내전압의 열화를 초래한다. 또한, 이동도, 투과율, 및 온/오프 비 (on/off ratio) 에 한계가 있어 왔다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, P형 반도체 조성물을 이용하여 이동도, 투과율, 및 온/오프 비를 향상시킨 P형 투명 산화물 반도체 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법을 제공하는 데 있다.
본 발명에 따른 P형 반도체 조성물은, CuO, Cu2O, Ag2O, SrO, B2O3, Al2O3, Ga2O3, In2O3, Ti2O3, Mn2O3, Y2O3, La2O3, Fe2O3, Cr2O3, Sb2O3, Sc2O3, Nd2O3, 및 Bi2O3 를 사용하여 구성된 화합물 ABO2 또는 AB2O2 를 포함하되, 상기 A 및 B 는 금속성분인 것을 특징으로 한다.
특히, 상기 ABO2 또는 AB2O2 에 Li2O, Na2O, K2O, Rb2O, Cs2O, Fr2O, CaO, SrO, BaO, 및 RaO 중 하나를 코도핑 (co-doping)하여 구성된 화합물 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 를 포함하되, M1 및 M2 는 상기 코도핑된 화합물 중 금속성분이고, 상기 x 의 범위는 0.001≤x≤0.1 이며, 상기 y의 범위는 0.001≤y≤0.1 인 것을 특징으로 한다.
본 발명의 일 실시형태에 따른 투명 박막 트랜지스터는, 기판; 상기 기판상에 형성된 게이트 전극; 상기 게이트 전극상에 형성된 채널층; 및 상기 채널층상에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하되, 상기 채널층의 재료는, 전술한 ABO2, AB2O2, (A1-x-y M1x M2y)BO2, 및 A(B1-x-y M1x My)2O2 와 같은 P형 반도체 조성물인 것을 특징으로 한다.
특히, 상기 채널층과 상기 게이트 전극 사이에 형성된 절연층을 더 포함하되, 상기 절연층의 재료는, 전술한 ABO2, AB2O2, (A1-x-y M1x M2y)BO2, 및 A(B1-x-y M1x My)2O2 와 같은 P형 반도체 조성물인 것을 특징으로 한다.
여기서, 상기 채널층의 두께는, 10nm 이상 150nm 이하인 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시형태에 따른 투명 박막 트랜지스터는, 기판; 상기 기판상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극과 드레인 전극을 연결하도록 형성된 채널층; 상기 채널층상에 형성된 절연층; 및 상기 절연층상에 형성된 게이트 전극을 포함하되, 상기 채널층 또는 상기 절연층의 재료는, 전술한 ABO2, AB2O2, (A1-x-y M1x M2y)BO2, 및 A(B1-x-y M1x My)2O2 와 같은 P형 반도체 조성물인 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시형태에 따른 투명 박막 트랜지스터는, 기판; 상기 기판상에 형성된 채널층; 상기 채널층에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극상에 형성된 절연층; 및 상기 절연층 상에 형성된 게이트 전극을 포함하되, 상기 채널층 또는 상기 절연층의 재료는, 전 술한 ABO2, AB2O2, (A1-x-y M1x M2y)BO2, 및 A(B1-x-y M1x My)2O2 와 같은 P형 반도체 조성물인 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시형태에 따른 투명 박막 트랜지스터는, 기판; 상기 기판상에 형성된 게이트 전극; 상기 게이트 전극상에 형성된 절연층; 상기 절연층상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 및 상기 소스 전극과 드레인 전극을 연결하도록 형성된 채널층을 포함하되, 상기 채널층 또는 상기 절연층의 재료는, 전술한 ABO2, AB2O2, (A1-x-y M1x M2y)BO2, 및 A(B1-x-y M1x My)2O2 와 같은 P형 반도체 조성물인 것을 특징으로 한다.
또한, 본 발명의 일 실시형태에 따른 투명 박막 트랜지스터 제조 방법은, 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극상에 절연층을 형성하는 단계; 상기 게이트 전극상에 채널층을 형성하는 단계; 및 상기 채널층상에 소스 전극 및 드레인 전극을 서로 이격되도록 형성하는 단계를 포함하되, 상기 채널층 또는 상기 절연층의 재료는, 전술한 ABO2, AB2O2, (A1-x-y M1x M2y)BO2, 및 A(B1-x-y M1x My)2O2 와 같은 P형 반도체 조성물인 것을 특징으로 한다.
본 발명에 의해, P형 투명 산화물 반도성 소재를 사용함으로써, 이동도 및 온/오프 비 (On/Off ratio) 를 개선한다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 P형 반도 체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 본 발명에 따른 절연층이 없는 투명 박막 트랜지스터의 단면 및 평면을 도시한다.
도 1을 참조하면, 본 발명의 박막 투명 트랜지스터는, 유리기판 (110), 게이트 전극 (120), 채널층 (140), 소스 전극 (150), 및 드레인 전극 (160)을 포함한다. 더욱 상세하게는, 유리기판 (110)상에 게이트 전극 (120)이 형성되며, 게이트 전극 (120) 상에는 다이렉트로 p형 투명 산화물 반도체 (TOS; Transparent Oxide Semiconductor)를 사용한 채널층 (140)이 형성된다.
여기서, 게이트 전극 (120)은 인-주석 산화물 (ITO; Indium-Tin Oxide) 이거나, Al이 도핑된 아연 산화물 (AZO; Al-dopped Zn Oxide), 또는 F 가 도핑된 주석 산화물 (FTO; F-dopped Tin Oxide) 일 수 있다.
이러한 p형 투명 산화물 반도체는, CuO, Cu2O, Ag2O, SrO, B2O3, Al2O3, Ga2O3, In2O3, Ti2O3, Mn2O3, Y2O3, La2O3, Fe2O3, Cr2O3, Sb2O3, Sc2O3, Nd2O3, 및 Bi2O3 를 사용하여 구성된 화합물 ABO2 또는 AB2O2 를 재료로 적용한 것이며, 여기서 A 및 B 는 상기 나열한 화합물 중 금속 성분을 의미한다.
또한, 이러한 화합물 ABO2 또는 AB2O2 에 Li2O, Na2O, K2O, Rb2O, Cs2O, Fr2O, CaO, SrO, BaO, 및 RaO 중 하나를 코도핑 (co-doping)하여 생성된 화합물 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 을 TOS 의 재료로 사용할 수도 있다. 여기서, M1 및 M2 는 상기 코도핑된 화합물 중 금속성분이고, x 의 범위는 0.001≤x≤0.1 이며, y의 범위는 0.001≤y≤0.1 이다.
또한, 도 1의 구성층들은 RF 스퍼터 (sputter) 로 40W 이상 60W 이하에서, 산소 또는 아르곤 비를 조절하여 유리기판 (110) 위에, 게이트 전극 (120)을 100nm 이상 200nm 이하의 두께로 형성할 수도 있다. 또한, 게이트 전극 (120) 상에 채널층 (140)의 두께는 10nm 이상 150nm 이하일 수도 있다. 또한, 채널층 (140) 상에 소스 전극 (150) 및 드레인 전극 (160)을 ITO 또는 IZO 를 사용하여 50nm 이상 100nm 이하의 두께로 형성할 수도 있다.
또한, 소스 전극 (150)과 드레인 전극 (160)은 서로 이격되도록 형성된다.
도 1의 우측에 도시된 바와 같이 본 실시형태에서는 절연층 (130)이 형성되지 않는 경우이다.
도 2는 본 발명에 따른 절연층 (130)이 존재하는 투명 박막 트랜지스터의 단면 및 평면을 도시한다.
도 2를 참조하면, 본 발명의 박막 투명 트랜지스터는, 유리기판 (110), 게이트 전극 (120), 채널층 (140), 절연층 (130), 소스 전극 (150), 및 드레인 전극 (160)을 포함한다. 더욱 상세하게는, 도 1과는 게이트 전극 (120) 상에 절연층 (130)이 형성되어 있다. 이는 도 2의 우측의 평면도에서도 확인할 수 있다.
특히, 본 실시형태에서의 절연층 (130)은 전술한 도 1의 채널층 (140)의 재료인 TOS 를 사용하여 구성될 수도 있다. 또한, SiO2 또는 Al2O3 일 수도 있다.
특히, 절연층 (130)을 SiO2 를 적용한 경우에는, 저온 소성 및 반사방지 (AR; anti Reflection) 효과를 가질 수 있다.
또한, 절연층 (130)이 TOS 를 사용하여 구성되는 경우에는, 채널층 (140)은 IGZO (Indium Zinc Gallium Oxide) 또는 ITZO (Indium Tin Zinc Oxide) 일 수 있다.
도 3a은 본 발명에 따른 P형 투명 산화물 반도체를 적용한 스테거드형 TFT 의 단면도이다.
도 3a 를 참조하면, 스테거드형 TFT는 게이트 전극 (120)과 소스 및 드레인 전극 (160)이 채널층 (140)을 사이에 두고 있는 형태이다. 더욱 상세하게는, 기판 (110)상에 소스 전극 (150)과 드레인 전극 (160)이 이격되어 형성된다. 또한, 소스 전극 (150)과 드레인 사이를 연결하도록 채널층 (140)이 형성된다. 이러한 채널층 (140)상에 절연층 (130)이 형성되며, 그 위에 게이트 전극 (120)이 형성된다.
여기서, 채널층 (140) 또는 절연층 (130)은 전술한 ABO2 또는 AB2O2 또는 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 화합물이다.
도 3b는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 역 스테거드형 TFT 의 단면도이다.
도 3b 참조하면, 역 스테거드형은 스테거드형의 제작 순서를 반대로 하여 제작된 형상이다. 더욱 상세하게는, 기판 (110)상에 게이트 전극 (120)이 형성되며, 게이트 전극 (120)상에 절연층 (130)이 형성된다. 또한, 절연층 (130) 상에 채널층 (140)이 형성되며, 채널층 (140)상에 소스 전극 (150)과 드레인 전극 (160)이 서로 이격되며, 채널층 (140)에 의해 서로 연결되도록 형성된다.
여기서, 채널층 (140) 또는 절연층 (130)은 전술한 ABO2 또는 AB2O2 또는 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 화합물이다.
도 3c 는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 코플라나형 TFT 의 단면도이다.
도 3c를 참조하면, 코플라나형은 소스 및 드레인 전극 (160)이 채널층 (140)의 한쪽 면에 함께 존재하는 형상이다. 더욱 상세하게는, 기판 (110)상에 채널층 (140)이 형성되며, 채널층 (140)상에 소스 전극 (150)과 드레인 전극 (160)이 서로 이격되록 형성된다. 또한, 소스 전극 (150)과 드레인 전극 (160)상에 절연층 (130)이 형성되며, 절연층 (130) 상에 게이트 전극 (120)이 형성된다.
여기서, 채널층 (140) 또는 절연층 (130)은 전술한 ABO2 또는 AB2O2 또는 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 화합물이다.
도 3d 는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 역 코플라나형 TFT 의 단면도이다.
도 3d를 참조하면, 역 코플라나형은 코플라나형의 제작 순서를 반대로 하여 제작된 형상이다. 더욱 상세하게는, 기판 (110)상에 게이트 전극 (120)이 형성되고, 게이트 전극 (120)상에 절연층 (130)이 형성된다. 또한, 절연층 (130)상에 소스 전극 (150)과 드레인 전극 (160)이 서로 이격되도록 형성되며, 채널층 (140)이 소스 전극 (150)과 드레인 전극 (160)을 연결하도록 형성된다.
여기서, 채널층 (140) 또는 절연층 (130)은 전술한 ABO2 또는 AB2O2 또는 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 화합물이다.
도 4는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 TFT 의 제작 공정도이다.
도 4를 참조하면, S1 에서, 기판 (110)상에 ITO 막을 형성하고 에칭함으로써, 게이트 전극 (120)을 형성한다. 여기서, ITO 막의 에칭은 60℃ 에서, 25초간 실행할 수 있다.
그 후, S2 에서, 게이트 전극 (120)상에 절연층 (130)과 채널층 (140)을 순차적으로 형성한 후, 리프트 오프 (lift-off) 시켜 도시된 바와 같은 형상을 제조 한다. 여기서, 절연층 (130) 또는 채널층 (140)은 의 재료는 전술한 ABO2 또는 AB2O2 또는 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 화합물이다. 또한 절연층 (140)의 재료는 SiO2 또는 Al2O3 일 수도 있다.
그 다음 S3 에서, 채널층 (140)을 에칭함으로써, 도시된 바와 같은 채널층 (140)의 형상을 제조한다. 여기서, 에칭시에 사용되는 에칭액의 재료는 HNO3: DI = 1:5 의 비율을 가지며, 에칭시간은 2분인 것이 바람직하다.
최종적으로 S4 에서, 소스 및 드레인 전극 (160)층을 형성한 후, 리프트 오프시켜 도시된 바와 같이 서로 이격된 소스 전극 (150) 및 드레인 전극 (160) 형상을 제조한다. 여기서, 소스 전극 (150) 및 드레인 전극 (160)은 ITO 또는 IZO 것이 바람직하다.
이와 같이 제조된 투명 박막 트랜지스터와 기존의 IGZO (Indium Zinc Gallium Oxide) 또는 IZO (Indium Zinc Oxide)를 사용하여 제조된 투명 박막 트랜지스터의 특성의 차이를 아래의 표에 도시한다.
평가항목
실시예 비교예
본 발명의 P형 반도체 조성물 IGZO IZO
이동도 (cm2/Vs) 13.6 6.76 ~ 7 9.6
온 오프 비 107 이상 105 ~ 106 105 ~ 106
투광도% 75 73 74
표 1에 나타난 바와 같이, 기존의 IGZO 및 IZO 에 비해 높은 투광도를 유지하면서, 이동도 및 온 오프 비를 현저히 개선하였다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 절연층이 없는 투명 박막 트랜지스터의 단면 및 평면을 도시.
도 2는 본 발명에 따른 절연층이 존재하는 투명 박막 트랜지스터의 단면 및 평면을 도시.
도 3a은 본 발명에 따른 P형 투명 산화물 반도체를 적용한 스테거드형 TFT 의 단면도.
도 3b는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 역 스테거드형 TFT 의 단면도.
도 3c 는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 코플라나형 TFT 의 단면도.
도 3d 는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 역 코플라나형 TFT 의 단면도.
도 4는 본 발명에 따른 P형 투명 산화물 반도체를 적용한 TFT 의 제작 공정도.
<도면의 주요 부분에 대한 부호 설명>
110: 기판 (유리 기판) 120: 게이트 전극
130: 절연층 140: 채널층
150: 소스 전극 160: 드레인 전극

Claims (10)

  1. CuO, Cu2O, Ag2O, SrO, B2O3, Al2O3, Ga2O3, In2O3, Ti2O3, Mn2O3, Y2O3, La2O3, Fe2O3, Cr2O3, Sb2O3, Sc2O3, Nd2O3, 및 Bi2O3 를 사용하여 구성된 화합물 ABO2 또는 AB2O2 를 포함하되,
    상기 A 및 B 는 금속성분인 것을 특징으로 하는 P형 반도체 조성물.
  2. 제 1항에 있어서,
    상기 ABO2 또는 AB2O2 에 Li2O, Na2O, K2O, Rb2O, Cs2O, Fr2O, CaO, SrO, BaO, 및 RaO 중 하나를 코도핑 (co-doping)하여 구성된 화합물 (A1-x-y M1x M2y)BO2 또는 A(B1-x-y M1x My)2O2 를 포함하되,
    M1 및 M2 는 상기 코도핑된 화합물 중 금속성분이고,
    상기 x 의 범위는 0.001≤x≤0.1 이며, 상기 y의 범위는 0.001≤y≤0.1 인 것을 특징으로 하는 P형 반도체 조성물.
  3. 기판;
    상기 기판상에 형성된 게이트 전극;
    상기 게이트 전극상에 형성된 채널층; 및
    상기 채널층상에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하되,
    상기 채널층의 재료는, 상기 제 1항 또는 제 2항의 P형 반도체 조성물인 것을 특징으로 하는 투명 박막 트랜지스터.
  4. 제 3항에 있어서,
    상기 채널층과 상기 게이트 전극 사이에 형성된 절연층을 더 포함하는 것을 특징으로 하는 투명 박막 트랜지스터.
  5. 제 4항에 있어서,
    상기 절연층의 재료는, 상기 제 1항 또는 제 2항의 P형 반도체 조성물인 것을 특징으로 하는 투명 박막 트랜지스터.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서,
    상기 채널층의 두께는, 10nm 이상 150nm 이하인 것을 특징으로 하는 투명 박막 트랜지스터.
  7. 기판;
    상기 기판상에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극과 드레인 전극을 연결하도록 형성된 채널층;
    상기 채널층상에 형성된 절연층; 및
    상기 절연층상에 형성된 게이트 전극을 포함하되,
    상기 채널층 또는 상기 절연층의 재료는, 상기 제 1항 또는 제 2항의 P형 반도체 조성물인 것을 특징으로 하는 투명 박막 트랜지스터.
  8. 기판;
    상기 기판상에 형성된 채널층;
    상기 채널층에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극상에 형성된 절연층; 및
    상기 절연층 상에 형성된 게이트 전극을 포함하되,
    상기 채널층 또는 상기 절연층의 재료는, 상기 제 1항 또는 제 2항의 P형 반도체 조성물인 것을 특징으로 하는 투명 박막 트랜지스터.
  9. 기판;
    상기 기판상에 형성된 게이트 전극;
    상기 게이트 전극상에 형성된 절연층;
    상기 절연층상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 및
    상기 소스 전극과 드레인 전극을 연결하도록 형성된 채널층을 포함하되,
    상기 채널층 또는 상기 절연층의 재료는, 상기 제 1항 또는 제 2항의 P형 반도체 조성물인 것을 특징으로 하는 투명 박막 트랜지스터.
  10. 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극상에 절연층을 형성하는 단계;
    상기 게이트 전극상에 채널층을 형성하는 단계; 및
    상기 채널층상에 소스 전극 및 드레인 전극을 서로 이격되도록 형성하는 단계를 포함하되,
    상기 채널층 또는 상기 절연층의 재료는, 상기 제 1항 또는 제 2항의 P형 반도체 조성물인 것을 특징으로 하는 투명 박막 트랜지스터 제조 방법.
KR1020090096191A 2009-10-09 2009-10-09 P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법 KR20110038966A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090096191A KR20110038966A (ko) 2009-10-09 2009-10-09 P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090096191A KR20110038966A (ko) 2009-10-09 2009-10-09 P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR20110038966A true KR20110038966A (ko) 2011-04-15

Family

ID=44045842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096191A KR20110038966A (ko) 2009-10-09 2009-10-09 P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR20110038966A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977165A (zh) * 2016-05-20 2016-09-28 河南大学 p型氧化铜薄膜晶体管的制备方法
CN111610234A (zh) * 2020-07-07 2020-09-01 上海大学 一种场效应晶体管丙酮气体传感器及其制备方法
US11183596B2 (en) 2019-01-07 2021-11-23 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Thin film transistor and method for fabricating same
KR102422586B1 (ko) 2021-02-05 2022-07-20 한국과학기술연구원 다결정 박막 트랜지스터 및 그 제조 방법
KR20230099370A (ko) * 2021-12-27 2023-07-04 재단법인차세대융합기술연구원 박막 전력 소자용 스태거드 금속-반도체 전계 효과 트랜지스터

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977165A (zh) * 2016-05-20 2016-09-28 河南大学 p型氧化铜薄膜晶体管的制备方法
US11183596B2 (en) 2019-01-07 2021-11-23 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Thin film transistor and method for fabricating same
CN111610234A (zh) * 2020-07-07 2020-09-01 上海大学 一种场效应晶体管丙酮气体传感器及其制备方法
CN111610234B (zh) * 2020-07-07 2021-09-07 上海大学 一种场效应晶体管丙酮气体传感器及其制备方法
KR102422586B1 (ko) 2021-02-05 2022-07-20 한국과학기술연구원 다결정 박막 트랜지스터 및 그 제조 방법
KR20230099370A (ko) * 2021-12-27 2023-07-04 재단법인차세대융합기술연구원 박막 전력 소자용 스태거드 금속-반도체 전계 효과 트랜지스터
WO2023128337A1 (ko) * 2021-12-27 2023-07-06 재단법인차세대융합기술연구원 박막 전력 소자용 스태거드 금속-반도체 전계 효과 트랜지스터

Similar Documents

Publication Publication Date Title
KR101263538B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
TWI412135B (zh) A semiconductor thin film, and a method of manufacturing the same, and a thin film transistor, an active matrix driving display panel
KR102513072B1 (ko) 반도체 장치
KR101312774B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
US20090278120A1 (en) Thin Film Transistor
KR20110010323A (ko) 박막 트랜지스터 및 그 제조방법
CN102169904A (zh) 显示基板
KR20130079348A (ko) 성막 방법
CN108172595A (zh) 薄膜晶体管基底
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
CN102646676A (zh) 一种tft阵列基板
KR20110038966A (ko) P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN104952879A (zh) 采用coa技术的双栅极tft基板结构
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
CN104335332A (zh) 半导体装置及其制造方法
JP2012099661A (ja) 酸化物半導体の製造方法
US11037958B2 (en) Array substrate and manufacturing method thereof
KR20090066245A (ko) 투명전도막 및 이의 제조방법
CN102709316A (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application