KR20110036732A

KR20110036732A - 단일 전원 단일 단 고 전압 피크 검출기

Info

Publication number: KR20110036732A
Application number: KR1020117000514A
Authority: KR
Inventors: 레브 마이클 바스키
Original assignee: 지멘스 인더스트리, 인크.
Priority date: 2008-07-10
Filing date: 2009-07-10
Publication date: 2011-04-08
Also published as: WO2010006224A1; CA2730249C; IL240109A; IL210216A0; IL240109A0; CA2730249A1; BRPI0915846B1; US8031452B2; KR101595141B1; BRPI0915846A2; US20100008007A1; CN102089665A; CN102089665B

Abstract

전류 검출을 위한 디바이스가 개시되었고 포지티브 입력과 그 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력과, 네거티브 입력에 포지티브 입력을 통신적으로 결합하는 다이오드 쌍과 - 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기를 보호하도록 구성됨 - 을 갖는 보호 회로와, 보호 단과 통신하는 피크 검출기 - 피크 검출기는 보호 단의 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 피크 검출기는 전류 입력을 나타내는 피크 검출기 출력을 생성하도록 구성됨 - 를 포함한다.

Description

단일 전원 단일 단 고 전압 피크 검출기{SINGLE-SUPPLY SINGLE-ENDED HIGH VOLTAGE PEAK DETECTOR}

본 특허 출원은 35 U.S.C. §119(e) 하에 2008년 7월 10일 제출된 미국 가특허 출원 번호 제61/079,643호의 우선권을 주장한다. 이 가특허 출원의 내용은 모두 본원에 원용된다.

배경기술

고 전압 신호 검출 및 식별을 위한 방법들, 시스템들, 회로들 및 디바이스들은 통상적으로 복잡하다. 알려진 고 전압 신호 검출 및 식별 방법들, 시스템들, 회로들 및 디바이스들의 증가한 복잡성은 비용을 증가시키고 알려진 방법들에서 사용되는 이중 또는 분할 전원이 사용 불가능하거나 액세스 가능하지 않을 때, 또는 차분(differential) 수신기를 이용하기가 어려울 때, 실용적이지 않을 수 있다.

본 특허 및 본원에서 제공된 개시는 수신되는 들어오는 고 전압 AC 및 DC 신호 또는 전류의 검출 및 식별을 위한 방법들, 시스템들, 회로들 및 디바이스들에 관한 것이다. 구체적으로, 개시된 실시예는 고 전압 AC 신호 및 DC 신호를 검출하고 식별하도록 구성된 단일 디바이스 또는 회로를 제공한다. 일 실시예에서, 스피커로부터의 오디오 신호와 같은 고 전압 AC 신호는 검출 및 수신되고 DC 신호는 증폭기의 DC 로딩(loading)이 방지된다. 증폭기의 DC 로딩은 용량성 결합(capacitive coupling), 예를 들면, 도 1에 도시된 캐패시터(C3)와, 필요하다면, 캐패시터(C4)에 의해 회피될 수 있다.

일 실시예에서, 전류 검출을 위한 디바이스가 개시된다. 디바이스는 포지티브 입력과 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력, 네거티브 입력에 포지티브 입력을 통신적으로 결합하는 다이오드 쌍 - 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기(Operational Amplifier)를 보호하도록 구성됨 - 을 갖는 보호 회로와, 보호 단(protection stage)과 통신하는 피크 검출기 - 피크 검출기는 보호 단의 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 피크 검출기는 전류 입력을 나타내는 피크 검출 출력을 생성하도록 구성됨 - 를 포함한다.

일 실시예에서, 전류 검출을 위한 디바이스가 개시된다. 디바이스는 포지티브 입력과 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력, 네거티브 입력에 포지티브 입력을 통신적으로 결합하는 다이오드 쌍 - 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기를 보호하도록 구성됨 - 을 갖는 보호 회로와, 보호 단과 통신하는 슈미트 트리거(Schmitt trigger) - 슈미트 트리거는 보호 단의 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 슈미트 트리거는 전류 입력을 나타내는 출력을 생성하도록 구성됨 - 를 포함한다.

다른 실시예에서, 전류 검출을 위한 디바이스가 개시된다. 디바이스는 포지티브 입력과 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력, 포지티브 입력을 따라 배열된 포지티브 입력 캐패시터, 네거티브 입력을 따라 배열된 네거티브 입력 캐패시터, 및 네거티브 입력에 포지티브 입력을 통신적으로 결합하는 다이오드 쌍 - 제1 다이오드는 포지티브 입력과 네거티브 입력 사이에 배열되고, 제2 다이오드는 포지티브 입력을 따라 배열되고, 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기를 보호하도록 구성됨 - 을 갖는 보호 회로를 포함한다. 디바이스는 보호 단과 통신하는 비교기 - 비교기 트리거는 보호 단의 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 비교기 트리거는 전류 입력을 나타내는 비교기 출력을 생성하도록 구성됨 - 를 더 포함한다.

다른 실시예들도 개시되고, 각각의 실시예들은 홀로 또는 조합으로 같이 사용될 수 있다. 개시된 실시예들의 추가적인 특징들 및 이점들이 첨부한 상세한 설명 및 도면들에 설명되고, 그것으로부터 명백해질 것이다.

도 1은 본원에서 제공되는 개시에 따라 구성되는 검출 및 식별 회로의 실시예를 도시한다.
도 2는 예시적인 검출 및 식별 프로세스를 나타내는 흐름도를 도시한다.

본 특허 및 본원에서 제공되는 개시는 단일 전원, 단일 단 수신기를 이용하여 고 전압 또는 레벨 AC 신호 또는 전류의 존재를 검출하는 방법들, 시스템들, 회로들 및 디바이스들에 관한 것이다. 일 실시예에서, 스피커로부터의 오디오 신호와 같은 고 전압 AC 신호는 검출 및 수신되고, DC 신호는 증폭기의 DC 로딩이 방지된다.

개시된 방법들, 시스템들, 회로들 및 디바이스들은 이중 전원에 비해 통상적으로 구현 및 전송하기에 저렴한 단일 전원을 이용한다. 예를 들면, 단일 전원 시스템 또는 구성에서, 단지 하나의 전압 소스(voltage source)와 리턴, 즉, 전력 전송을 위한 단지 2개의 선만이 필요하다. 비교하자면, 분할 또는 이중 전원 구성에서는, 2개의 전압 소스들: 포지티브 및 네거티브와 리턴(전송을 위한 3개의 선들을 갖는 추가 회로)이 필요하고 그로 인해 구성의 전체 비용 및 복잡도가 증가한다. 단일 전원들은 통상적으로 이중 또는 분할 전원들보다 일반적이고, 그러므로 더 쉽게 기존(overlying) 시스템으로부터 사용가능하다. 또한, 개시된 방법들, 시스템들, 회로들 및 디바이스들은 시스템 설계자가 (상대적으로) 저 전압 단일 전원으로 전력공급을 받는 수신기에 100V 오디오와 같은 고 전압 신호들을 인터페이스시키게 하는 과전압 보호를 포함하거나 통합한다.

차분 수신기와는 반대로, 단일 단 수신기는 단일 전원을 이용하였을 때 비용 효율적인 선택 사항을 더 제공한다. 예를 들면, 비용 절감은 단일 단 송신기 및 단일 신호 선을 사용하여 실현될 수 있다. 게다가, 신호 소스는 수신기에 가깝게 위치할 수 있고(예를 들면, 증폭기에 상당히 근접하게 배치된 마이크) 또는 신호 품질이 덜 중요하다면(예를 들면, 시스템을 신호의 존재를 검출하는 데에만 이용한다면), 설계자는 송신기 및 수신기(예를 들면, 전력 리턴이, 직접적으로 또는 기존 시스템 전력 전원을 통해 두 디바이스들을 이미 쉽게 연결시킴으로써, 잘 동작할 것임), 단일 단 송신기(즉, op-앰프), 및 단일 소스로서의 단일 선에 공통 레퍼런스를 사용할 수 있다. 사실, 이와 같은 경우에는, 캐패시터(108)(C4)는 레퍼런스가 그라운드이기 때문에 필요하지 않을 수 있다.

도 1은 증폭기의 동시적인 DC 로딩을 회피하면서 단일 전원, 단일 단 수신기를 이용하여 고 전압 또는 레벨 AC 신호 또는 전류의 존재를 검출하도록 구성된 예시적인 검출 모듈 또는 회로(100)를 도시한다. 구체적으로, 예시적인 검출 회로(100)는 포지티브 신호 "신호 입력 +" 입력(참조 번호 102로 식별됨) 및 네거티브 신호 "신호 입력 -" 입력(참조 번호 104로 식별됨)을 통해 제공되거나 통신되는 AC 신호를 검출하면서, 동시에 입력들(102, 104)을 통해 제공되는 모든 DC 신호를 무시 및/또는 경시하여 그로 인해 오디오 증폭기와 같은 신호 생성기 상의 DC 로딩을 회피하도록 구성된 보호 인터페이스, 모듈 또는 회로(101)를 포함한다.

일 실시예에서, 예시적인 보호 인터페이스 또는 회로(101)는 저항들(110)(R5) 및 저항(112)(R6)과 함께 배열된 용량성 결합된 캐패시터(106)(C3)와 캐패시터(108)(C4)의 쌍을 포함한다. 캐패시터(106)(C3)는 입력(102)을 따라 배열되고 캐패시터(108)(C4)는 입력(104)을 따라 배열된다. 저항(110)(R5)은 캐패시터(106)(C3) 및 캐패시터(108)(C4)에 대한 전류 리턴을 제공하도록 구성되고 배열된다. 구체적으로, 저항(110)(R5)은 입력(104)에 입력(102)을 통신적으로 결합시킨다. 저항(112)(R6)은 입력들(102, 104)을 통해 수신된 입력 전류를 제한 또는 달리 제어하도록 입력(102)을 따라 구성되고 배열된다. 다른 실시예에서, 캐패시터(106)(C3) 및 캐패시터(108)(C4)는 증폭기의 DC 로딩이 설계 고려 사항 또는 문제가 아니라면 생략될 수 있다. 또 다른 실시예에서, 캐패시터(108)(C4)는 공통 그라운드 레퍼런스와의 신호처리를 위해 단일 선이 이용되면 제거될 수 있다.

다이오드(114)(D1)는 입력(104)에 입력(102)을 통신적으로 결합하고 과전압으로부터 연산 증폭기(op-앰프)(116)(U1A)를 보호한다. 유사하게, 다이오드(118)(D2)는 입력(102)을 따라 배열되고 네거티브 전압으로부터 op-앰프(116)(U1A)를 보호하도록 구성된다. 차분 증폭기 토폴로지는 이러한 상황에서 전압 폴로워(follower) 또는 연산 증폭기(op-앰프)(116)(U1A)까지 포함하는 회로 대신에 이용될 수 있다. 그러나, 입력들 중 하나가 그라운드에 묶이면, 그것은 어떤 구현이 사용되었던지 상관없이 기술적으로 여전히 단일 단 수신기이다.

캐패시터(120)(C5)는 입력(104)에 입력(102)을 통신적으로 결합하고 입력(102) 내지 입력(104)을 통해 수신된 AC 입력 신호의 포지티브로부터 네거티브 전압으로의 전이 동안, 네거티브 전압 언더슈트(undershoot)를 방지하도록 구성된다. 저항(122)(R7)은 캐패시터(120)(C5) 및 다이오드(114)(D1)에 병렬로 배열될 수 있고, 입력(102)으로부터 다이오드(118)(D2)를 통해 입력(104)으로의 전류 흐름을 제공하고, 제어하고 조정하여 그로 인해 다이오드(118)(D2)가 U.S. 60Hz 전력 라인 노이즈와 같은, 주변 노이즈를 픽업하는 것을 방지한다. 즉, 다이오드(118)(D2)를 통한 일정한 작은 전류 흐름이 주변 노이즈 및 다른 간섭을 픽업하는 것을 방지한다.

예시적인 검출 회로(100)는 op-앰프(116)(U1A)와 통신하도록 배열된 피크 검출기(124)를 더 포함한다. op-앰프(116)(전압 폴로워 토폴로지)는 이전의 보호 인터페이스 또는 회로(101) 또는 다른 패시브 회로로부터 클리핑된(clipped) 신호와 동일한 전압으로 저 임피던스 출력을 제공하는 전압 버퍼로 이용될 수 있다. 필요하다면, 그리고 신호 소스의 로딩이 문제가 아니라면, 모듈 또는 회로(100)는 전압 버퍼 없이 구현될 수 있고, 신호 소스가 단일 전류 제한 저항(도시되지 않음)을 통해 직접 축적 캐패시터(130)(C6)를 충전하여 저항(112)(R6) 및 저항(134)(R8)을 대체한다.

저항(134)(R8)은 op-앰프(116)(U1A)에 의해 제공되는 전류를 제한한다. 피크 검출기(124)는 op-앰프(116)(U1A)로부터 수신된 입력 신호(128)의 가장 높은 포지티브 전압 값으로 캐패시터(130)(C6)를 충전하고 방전 저항(132)(R9)이 아닌 임의의 경로를 따른 전압 방전을 방지하는 데에 다이오드(126)(D3)를 이용한다. 서로 병렬로 배열된 캐패시터(130)(C6) 및 저항(132)(R9)의 값의 조합과 함께 버퍼링된 또는 저장된 피크 전압은 캐패시터(130)(C6)를 방전하는 데에 걸리는 시간을 결정한다. 이러한 방전 시간은 또한 코프 지연(cough delay)으로 지칭된다. 전류 제한 저항(저항(134)(R8) 또는 전술된 바와 같이 전압 버퍼가 생략되었다면 패시브 회로의 직렬 저항)은 캐패시터(130)(C6)의 충전 시간을 결정할 것이고, 그러므로 (op-앰프 특성, 캐패시터(130)(C6)의 값, 및 출력 트리거 특성의 조합으로) 전체 회로의 응답 시간을 결정하는 것을 도울 것이다. 이와 달리, 방전 시간을 제어하는 다른 방법은 방전 시간 또는 코프 지연 대신에 또는 그에 더해 피크 검출기(124)를 리세트하도록 물리적(기계적) 또는 전기적 스위치를 이용하는 것을 포함할 수 있다.

피크 검출기(124)는 저항(136)(R3) 및 저항(138)(R4)과 협력하는 op-앰프(135)(U1C) 주변에 또는 그에 설치된 슈미트 트리거를 더 포함한다. 슈미트 트리거는 저항(136)(R3) 및 저항(138)(R4)의 비율이 이력현상(hysteresis)을 결정하는 포지티브 피드백하는 필수적인 비교기 회로이다. 캐패시터(137)(C7)는 op-앰프 전환 속도를 가속하고 원치 않는 발진을 방지하는 데에 사용되는 "스피드-업" 캐패시터일 수 있다. 캐패시터(137)(C7)는 생략될 수 있으나, op-앰프에 기초한 슈미트 트리거를 사용할 때 권장된다. 슈미트 트리거의 이력현상은 일반적으로 선택 가능하거나 조정 가능한 임계값의 쌍을 설명한다. 슈미트 트리거로의 입력이 제1 임계값을 넘을 때, 슈미트 트리거는 높은 출력을 제공한다. 슈미트 트리거로의 입력이 제2 임계값 보다 낮을 때, 슈미트 트리거는 입력의 값 또는 크기를 유지한다. 즉, 비-반전 슈미트 트리거로의 입력이 높은 임계값 보다 높을 때, 슈미트 트리거는 높은 출력을 제공한다. 출력은 슈미트 트리거로의 입력이 낮은 임계값보다 낮게 떨어질 때까지 높게 유지된다. 슈미트 트리거를 반전시키는 행위는 높은 입력에 대해서는 낮고, 낮은 입력에 대해서는 높은 출력 레벨들의 예외와 동일하다.

피크 검출기(124)에 통합된 슈미트 트리거는 네거티브 출력 신호 또는 전원이 포지티브 입력 신호의 존재를 가리키는 액티브 로우(low) 트리거일 수 있다. 비교기 또는 액티브 하이(high) 회로는 원하는 행위 및 파트 선택에 기초하여 이용되거나 대체될 수 있다.

전압 버퍼(140)(U1B)는 op-앰프(135)(U1C)가 캐패시터(130)(C6)와 상호작용하는 것으로부터 보호하고 방지한다. 전압 버퍼(140)(U1B)는 뒤따르는 임의의 회로와 원치 않는 상호작용을 방지 또는 보호함으로써 전체 회로 설계를 쉽게하고/하거나 간단하게 한다. op-앰프(135)(U1C)와 연관된 레퍼런스 또는 출력은 전원 전압으로부터 유도되는 저항(142)(R1) 및 저항(144)(R2)의 비율에 의해 제공되거나, 스케일링되고, 캐패시터(146)(C2)는 로우-패스 필터링을 제공한다. 전압 폴로워(148)(U1D)는 op-앰프(135)(U1C)와 연관된 레퍼런스 또는 출력을 버퍼링하거나 달리 저장한다. 이 레퍼런스는 (주의하여) 언버퍼링되거나, 언필터링되거나, 또는 예를 들면, 오프-더-셸프(off-the shelf) 분리 전압 레퍼런스와 같은, 또 다른 방법으로 구현될 수 있다. 피크 검출기(124)에 의해 제공되는 출력, "검출 출력"은 인액티브 신호 또는 제1 임계값 밑의 신호에 대해 높고(포지티브 전원 레일 근처), 액티브 신호 또는 제2 임계값 위의 신호에 대해 낮다(네거티브 전원 레일 근처).

도 2는 예시적인 검출 및 결정 프로세스를 나타내는 흐름도(200)를 도시한다. 블록 202에서, 전류 또는 전압 변화, 교류, 포지티브 직류 및/또는 네거티브 직류를 나타내는 신호가 보호 회로에서 수신될 수 있다. 블록 204에서, 보호 회로는 과잉 및/또는 네거티브 전압을 필터링하도록 구성된 적어도 하나의 다이오드 쌍을 이용하여 신호를 필터링한다. 블록 206에서, 출력은 피크 검출기에 수신된다. 블록 208에서, 피크 검출기는 입력 단에 수신된 신호를 나타내는 출력을 제공한다. 또 다른 방법에서, 출력 회로는 블록 206에 의한 신호 출력과 알려진 레퍼런스 전압의 비교에 기초하여 출력을 제공한다.

본원에서 설명된 현재 바람직한 실시예들에의 다양한 변화들 및 치환들이 당업자들에게 명백해 질 것이라는 것이 이해되어야 한다. 변화들 및 치환들은 파트 또는 컴포넌트 선택, 컴포넌트 값들 또는 특성들의 선택, 세밀한 구성 및/또는 레이아웃, 단일 도는 이중 전원의 포함을 포함할 수 있으나, 제한적이지는 않다. 이러한 변화들은 예시적인 회로(100)의 성능에 영향을 끼치거나 변화시키는 구현들일 수 있다. 그러한 변화들 및 치환들은 본 발명의 사상 및 범위를 벗어나는 것 없이 그리고 그것의 의도한 이점들을 감소시키는 것 없이 행해질 수 있다. 그러므로 그러한 변화들 및 치환들이 첨부된 청구범위에 의해 커버되어야 한다.

Claims

전류 검출을 위한 디바이스로서,
포지티브 입력과 상기 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력과,
상기 네거티브 입력에 상기 포지티브 입력을 통신적으로 결합하는 다이오드 쌍 - 상기 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기를 보호하도록 구성됨 -
을 포함하는 보호 회로와,
보호 단과 통신하는 피크 검출기 - 상기 피크 검출기는 상기 보호 단의 상기 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 상기 피크 검출기는 상기 전류 입력을 나타내는 피크 검출기 출력을 생성하도록 구성됨 -
를 포함하는 디바이스.
제1항에 있어서,
상기 보호 회로는,
상기 포지티브 입력을 따라 배열된 포지티브 입력 캐패시터와,
상기 네거티브 입력을 따라 배열된 네거티브 입력 캐패시터
를 더 포함하는 디바이스.
제1항에 있어서,
상기 피크 검출기는 슈미트 트리거를 포함하는 디바이스.
제1항에 있어서,
상기 피크 검출기는 비교기를 포함하는 디바이스.
제1항에 있어서,
상기 다이오드 쌍은 상기 포지티브 입력과 상기 네거티브 입력 사이에 배열된 제1 다이오드와 상기 포지티브 입력을 따라 배열된 제2 다이오드를 포함하는 디바이스.
전류 검출을 위한 디바이스로서,
포지티브 입력과 상기 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력과,
상기 네거티브 입력에 상기 포지티브 입력을 통신적으로 결합하는 다이오드 쌍 - 상기 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기를 보호하도록 구성됨 -
을 포함하는 보호 회로와,
보호 단과 통신하는 슈미트 트리거 - 상기 슈미트 트리거는 상기 보호 단의 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 상기 슈미트 트리거는 상기 전류 입력을 나타내는 출력을 생성하도록 구성됨 -
를 포함하는 디바이스.
제1항에 있어서,
상기 보호 회로는,
상기 포지티브 입력을 따라 배열된 포지티브 입력 캐패시터와,
상기 네거티브 입력을 따라 배열된 네거티브 입력 캐패시터
를 더 포함하는 디바이스.
제1항에 있어서,
상기 피크 검출기는 비교기를 포함하는 디바이스.
제1항에 있어서,
상기 다이오드 쌍은 상기 포지티브 입력과 상기 네거티브 입력의 사이에 배열된 제1 다이오드와 상기 포지티브 입력을 따라 배열된 제2 다이오드를 포함하는 디바이스.
전류 검출을 위한 디바이스로서,
포지티브 입력과 상기 포지티브 입력에 병렬로 배열된 네거티브 입력을 통해 제공되는 전류 입력과,
상기 포지티브 입력을 따라 배열된 포지티브 입력 캐패시터와,
상기 네거티브 입력에 따라 배열된 네거티브 입력 캐패시터와,
상기 네거티브 입력에 상기 포지티브 입력을 통신적으로 결합하는 다이오드 쌍 - 제1 다이오드는 상기 포지티브 입력과 상기 네거티브 입력 사이에 배열되고, 제2 다이오드는 상기 포지티브 입력을 따라 배열되고, 상기 다이오드 쌍은 과전압 및 네거티브 전압으로부터 연산 증폭기를 보호하도록 구성됨 -
을 포함하는 보호 회로와,
보호 단과 통신하는 비교기 - 상기 비교기 트리거는 상기 보호 단의 연산 증폭기에 의해 제공되는 출력을 수신하도록 구성되고, 상기 비교기 트리거는 상기 전류 입력을 나타내는 비교기 출력을 생성하도록 구성됨 -
를 포함하는 디바이스.