KR20110035153A - A clamping structure in wire boner - Google Patents
A clamping structure in wire boner Download PDFInfo
- Publication number
- KR20110035153A KR20110035153A KR1020090092745A KR20090092745A KR20110035153A KR 20110035153 A KR20110035153 A KR 20110035153A KR 1020090092745 A KR1020090092745 A KR 1020090092745A KR 20090092745 A KR20090092745 A KR 20090092745A KR 20110035153 A KR20110035153 A KR 20110035153A
- Authority
- KR
- South Korea
- Prior art keywords
- finger
- die
- horizontal
- wire
- cam
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78703—Mechanical holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 반도체 패키지의 생산 공정중에 사용되는 와이어 본더(Wire Bonder)에 관한 것으로, 특히 초음파를 이용한 와이어 본딩 작업용 와이어 본더에 있어서 본딩 부분을 적절히 누른상태에서 와이어 본딩작업이 완료되어서 작업실패가 없고 작업효율이 증대도록 고안된 와이어 클램핑 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wire bonder used in the production process of a semiconductor package. In particular, in a wire bonder for ultrasonic bonding, a wire bonding operation is completed while the bonding portion is properly pressed, and thus there is no work failure. A wire clamping structure designed to increase efficiency.
초박형 반도체패키지의 제조공정은 스트립(Strip)형태의 섭스트레이트 (Substrate)에 다수의 관통공을 형성하고, 이 관통공에 반도체칩을 안착시켜 와이어 본딩 (Wire Bonding)과 몰딩(Molding) 등을 수행하며, 와이어 본딩을 마친 섭스트레이트에서 낱개의 반도체패키지로 분리시키는 과정을 거치게 된다.In the manufacturing process of the ultra-thin semiconductor package, a plurality of through holes are formed in a strip-shaped substrate, and the semiconductor chips are seated in the through holes to perform wire bonding and molding. In addition, the process of separating the semiconductor substrate from the substrate after the wire bonding.
이러한 초박형 반도체패키지에 사용되는 섭스트레이트는, 특허등록 0388292호로 첨부도면 도1 내지 도3으로 기재된 바와 같이, 직사각판 형상으로 제1면(17a) 및 제2면(17b)을 가지는 수지층(17)( 필름 또는 테이프일 수도 있음)이 구비되어 있으며, 이 수지층(17)은 차후 반도체칩이 위치될 수 있도록 다수의 관통공(13)이 서브슬롯 (13)을 경계로 행과 열을 지어 하나의 서브스트립(14)을 이루며, 상기 서브스트립 (14)은 일정길이의 메인슬롯 (15)을 경계로 다수가 일렬로 연결되어 하나의 메인스트립(10)을 이루고 있다.The substrate used in such an ultra-thin semiconductor package is a resin layer 17 having a
또한, 상기 서브슬롯(13)이나 메인슬롯(15) 모두 수지층(17)이 관통되어 형성되며, 상기 관통공(13) 외주연의 수지층(17)의 제2면(17b)에는 통상적인 구리박막에 의해 회로패턴(18)이 형성되어 있으며, 상기 회로패턴은 외부환경으로부터 보호되도록 그 회로패턴 및 수지층(17)의 제2면(17b)이 통상적인고분자 수지인 커버코트(19)로 코팅되어 있다.In addition, both the
또한, 상기 서브스트립(14)의 외곽에는 금(Au)으로 도금된 도전성 패드(20)가 다수 형성되어 있으며, 이는 본드핑거(18a) 및 볼랜드(18b)를 포함하는 적어도 하나 이상의 회로패턴(18)과 연결되어 있다. 상기 도전성 패드(20)는 통상 몰딩 공정중 금형과 접지되도록 함으로써 정전기에 의해 반도체칩이 파손되는 현상을 억제하는 역할을 한다.In addition, a plurality of
상기와 같은 섭스트레이트를 이용하여 반도체패키지를 제조하는 방법은 다음과 같다.A method of manufacturing a semiconductor package using the above substrate is as follows.
1. 섭스트레이트 제공 단계로서, 상기와 같은 섭스트레이트를 구비하고, 상기 섭스트레이트에 형성된 관통공을 폐쇄할 수 있도록, 상기 섭스트레이트 하면 전체를 접착테이프를 접착한다.1. Substrate providing step, provided with the above-mentioned substrate, so that the through-hole formed in the substrate is closed, the whole adhesive tape is adhered to the entire lower surface of the substrate.
2. 반도체칩 제공 단계로서, 상기 관통공 내측에 반도체칩을 위치시키되, 상기 관통공 일면을 폐쇄한 접착테이프 상에 반도체칩이 접착되도록 한다.2. In the step of providing a semiconductor chip, the semiconductor chip is positioned inside the through hole, and the semiconductor chip is adhered onto the adhesive tape which closes one surface of the through hole.
3. 와이어 본딩 단계로서, 상기 반도체칩과 섭스트레이트의 본드핑거를 도전성와이 어로 본딩한다.3. In the wire bonding step, the semiconductor chip and bond finger of the substrate are bonded with a conductive wire.
4. 몰딩 단계로서, 상기 섭스트레이트의 서브스트립 전체 또는 각 반도체칩이 위치된 소정 영역만을 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop top)과 같은 봉지재로 봉지한다.4. In the molding step, the entire substrip of the substrate or only a predetermined region where each semiconductor chip is located is encapsulated with an encapsulant such as an epoxy molding compound or a glop top.
5. 도전성볼 융착 단계로서, 상기 섭스트레이트에 형성된 다수의 볼랜드에 도전성볼을 융착한다.5. Conductive ball fusion step, the conductive ball is fused to a plurality of ball land formed on the substrate.
6. 싱귤레이션(Singulation) 단계로서, 상기 섭스트레이트의 관통공 외주연에 위치된 서브슬롯을 경계로 소잉(Sawing) 또는 펀칭(Punching)을 수행하여 각각 의 반도체패키지를 낱개의 자재(Unit)들로 분리한다.6. As a singulation step, each semiconductor package is subjected to sawing or punching with respect to a subslot located at the outer periphery of the through hole of the substrate. To separate.
한편, 대부분의 반도체패키지는 와이어 본딩 공정중 와이어 본딩 모니터링 시스템과 상기 반도체칩을 접지시킨 상태에서 와이어 본딩을 수행한다. 즉, 리드프레임은 그 자체가 도전성이므로 와이어 본더의 히터블럭에 직접 접지가능하고, 또한 통상적인 인쇄회로기판도 그 하면에 도전성 패드가 형성되어 있고, 이 도전성 패드는 반도체칩의 하면과 전기적으로 접속된 상태이므로 자연스럽게 접지가 이루어진다. 더불어, 상기 와이어 본더의 히터블럭은 와이어 본딩 모니터링 시스템과 연결된 상태이므로 상기 시스템을 통하여 와이어 본딩중 불량 여부(단선이나 쇼트)를 실시간으로 파악할 수 있게 된다.Meanwhile, most semiconductor packages perform wire bonding while the wire bonding monitoring system and the semiconductor chip are grounded during the wire bonding process. That is, since the lead frame is conductive in itself, the lead frame can be directly grounded to the heater block of the wire bonder, and a conductive pad is formed on the lower surface of a conventional printed circuit board, and the conductive pad is electrically connected to the lower surface of the semiconductor chip. Because it is in a state of being grounded, it is naturally grounded. In addition, since the heater block of the wire bonder is connected to the wire bonding monitoring system, the heater block of the wire bonder can determine whether the wire is broken (breaking or shorting) in real time.
그러나, 상기와 같은 반도체패키지의 제조 공정하에서는 전술한 바와 같이 섭스트레이트 하면에 절연성 접착테이프가 접착되어 있음으로써, 반도체칩이 히터블럭상 에 접지될 수 없는 구조를 가지고 있으므로, 종래기술이 특허 제388292호에서는 클램프에 상기 섭스트레이트의 도전성 패드에 접촉될 수 있도록 돌기부를 형성시켜놓고 있다. However, in the manufacturing process of the semiconductor package as described above, since the insulating adhesive tape is adhered to the lower substrate as described above, the semiconductor chip has a structure that cannot be grounded on the heater block. In the arc, a protrusion is formed in the clamp so as to be in contact with the conductive pad of the substrate.
와이어 본딩 공정중에 중요한 것은 와이어 본딩과정에서 섭스트레이트에 어떠한 방식으로 본딩을 시켜서 수율을 높일 것인가와, 적합하고도 완전한 와이어 본딩을 위해서는 어떠한 방법이 적용되어야 하는지에 대한 것이지만 이러한 기술은 개발되어 있지 아니하여 와이어 본딩 후의 불량률이 높은 단점을 극복할 수 없었다. What is important during the wire bonding process is how to bond the substrate in the wire bonding process to increase the yield, and how to apply it for proper and complete wire bonding, but these techniques have not been developed. The disadvantage that the defective rate after wire bonding was high could not be overcome.
본 발명은 캠을 이용한 승강수단에 의해 패키지의 와이어 본딩부가 클램프의 핑거에 의해 일시적으로 눌려지는 클램핑 작업이 이루어지도록 하고, 상기 핑거는 힌지 바아를 중심으로 시이소오운동을 하여 본딩부의 누르는 힘(밀착력)을 미세하게 조절하여 사용할 수 있도록 구성시켜서, 종래와 같이 와이어 본딩중에 각 핑거마다의 밀착력이 일정하지 아니하여서 본딩불량이 발생하여 패키지가 불량처리되거나 불량검사에 많은 시간이 소요되거나 궁극적인 생산성 저하가 있던 폐단을 미연에 제거한 것이다.According to the present invention, a clamping operation in which a wire bonding portion of a package is temporarily pressed by a finger of a clamp is performed by an elevating means using a cam, and the finger presses a bonding force by performing a seesaw movement around a hinge bar (adhesive force). ), So that it can be used to adjust finely, the bonding force is not constant due to the non-uniform adhesion of each finger during wire bonding as in the prior art, so that the package is poorly processed, a lot of time is required for the defect inspection, or the ultimate productivity decreases. The lung had been removed beforehand.
본 발명은 초음파를 이용한 반도체 칩의 와이어 본딩 수단에 있어서, 캠방식 을 이용하여 클램프가 섭스트레이트에 접촉하도록 하되, 섭스트레이트에 힌지바아 (Hinge Bar)를 중심으로 핑거(Finger)들이 시이소오(Seesaw)원리로 설치각도가 조절되도록 구성시켜서 본딩부분의 클램핑이 완전하게 이루어짐은 물론, 핑거들의 선단부가 반도체 칩의 본딩부를 누르는 힘을 미세하게 조절한 상태로 클램핑 할 수 있어서 조합시켜서 와이어본딩에 따른 불량이 없고 생산성도 향상시킨 것이다.According to the present invention, in the wire bonding means of a semiconductor chip using ultrasonic waves, the clamp is in contact with the substrate by using the cam method, but the fingers are centered around the hinge bar on the substrate. In principle, the installation angle is adjusted so that the clamping of the bonding part is completed, and the tip of the fingers can be clamped with a fine adjustment of the pressing force of the bonding part of the semiconductor chip. There is no productivity.
본 발명의 실시에 따라 와이어 본딩의 불량이 없고 신속하게 처리할 수 있어서 궁극적인 패키지 생산 속도(UPH)를 향상시킬수 있는 효과를 얻게 된다.According to the practice of the present invention, there is no defect in wire bonding and can be processed quickly, thereby obtaining the effect of improving the ultimate package production speed (UPH).
이하, 첨부도면을 본 발명의 1실시예로 하여 그 구성과 작동을 상술한다.Hereinafter, the configuration and operation of the accompanying drawings as an embodiment of the present invention will be described in detail.
본 발명은 클램프를 승강시키면서 반도체 패키지의 와이어 본딩이 이루어지도록 된 와이어 본더(100)에 있어서, 와이어 본더(100)의 다이(110)상에 설치되는 동력부 (120), 상기 동력부(120)에 의해 승강되는 승강부(130), 상기 승강부 (130) 상부에 결합설치되는 클램프(140)로 이루어지되, According to the present invention, in the
상기 동력부(120)는 회전축(122)과, 이 회전축(122)에 벨트(124)를 통해 동력을 전달하는 모터(126)와 회전축(122)에 설치되는 캠(128)으로 이루어지며, 상기 승강부(130)는 상기 캠(128)과 동축상에 설치되어서 캠의 회전에 따라 승강동작하는 승강봉(132)과, 상기 승강봉(132)을 중심으로 좌우에 설치되는 수평유지용의 리 니어 부싱(134)과, 상기 승강봉(132) 및 리니어 부싱(134)의 상부에 수평으로 설치되는 승강블럭(136)으로 구성되고, 상기 클램프(140)는 상기 승강블럭(136)상에 결합되는 액자틀 형태의 수평다이(142)와, 상기 수평다이(142)의 장변에 마주하여 설치되는 핑거(144)들과, 상기 핑거(144)들을 수평다이(142)에 고정시키는 볼트(146)로 구성되어 이루어지는 클램핑 구조이다.The
도면중 미설명 부호 150은 오목홈, 160은 힌지바아(Hinge Bar)이다.In the drawings,
도4는 본 발명이 적용되는 와이어 본더(100)의 전체 구성을 사진으로 보인 것이다. 여기서 도면 부호 50은 섭스트레이트(10)를 공급하기 위한 로더(Loader)이고, 이 로더(50)로 부터 공급되는 섭스트레이트(10)는 , 도5와 같이, 와이어 본더 (100)의 몸체 중간높이에 위치하는 다이(110)상의 트랙(60)을 따라 클램프(140)로 이송되어 와이어 본딩공정이 수행 되는 것이다.4 is a photograph showing the overall configuration of the
본 발명을 도5를 참고하여 좀더 상세히 설명하면, 다이(110)상에는 다이 (110)상에 설치되는 동력부(120), 상기 동력부(120)에 의해 승강되는 승강부(130), 상기 승강부 (130) 상부에 결합설치되는 클램프(140)가 본 발명의 클램핑 구조를 이루게 된다(이하, 도면에서 동일구성부품에 대해서는 중복되는 부호기재를 생략함)Referring to the present invention in more detail with reference to Figure 5, on the
여기서, 동력부(120)는 모터(126)와, 이 모터(126)의 축에 일축이 연결되는 벨트(124), 상기 벨트(124)의 타축을 구성하는 회전축(122), 회전축(122)의 연장부 에 설치되는 캠(128)으로 구성되어서, 모터(126)축이 회전하면 캠(128)이 함께 회동하면서 승강부(130)의 승강봉(132)이 승강블럭(136)을 승강시키는 반복운동을 계속하게 된다.Here, the
승강부(130)의 승강동작은 궁극적으로 승강블럭(136)을 승강시켜 핑거(144)들로 하여금 본딩부를 적정히 눌러주기도 하고 , 승강블럭(136)이 상승하는 동안에 섭스트레이트(10)가 하나의 패키지 피치만큼 전진하면서 계속 공급되는 반도체 패키지의 와이어 본딩작업을 연속수행하는 것이지만, 피치이동에 관한 구성과 작동은 본 발명의 범위를 넘게 되므로 자세한 설명은 생략한다.The elevating operation of the
승강블럭(136)이 하강하면 클램프(140)에 설치된 핑거(144)들의 선단이 반도체 칩의 회로패턴, 즉 와이어 본딩할 부분을 지지판(70)상에 일시적으로 눌러주어 간극이 없도록 한 상태로 순간적으로 초음파에 의한 와이어 본딩이 이루어지므로 종래와 같이 와이어 본딩중에 미세한 간극 때문에 와이어 본딩작업이 끝났어도 실제로는 본딩되지 아니하던 문제점을 해소하게 된다.When the
클램프(140)의 승강블럭(136)은 캠(128)과 수직선상에 위치한 승강봉(132)이 상승하여 함께 상승하게 되며, 승강블럭(136)윗면에는 수평다이(142)가 고정설치되어서 승강블럭(136)의 승강은 수평다이(142)를 승강시키기 위한 것이며, 수평다이 (142)의 승강은 수평다이(142)에 설치되는 핑거(144)들을 승강시키기 위한 것이다. The
한편, 승강블럭(136)은 자중에 의해서도 하강하지만 신속한 작업을 위하여 승강봉(132)이 하강하면 스프링(138)에 의해 신속하게 함께 하강하며, 리니어부싱 (134)은 승강블럭(138)이 균형을 유지하며 승강하도록 가이드 역할을 하게 된다.On the other hand, the
도6은 상기한 클램프(140)의 구성을 보다 상세히 설명하기 위하여 평면도 형태로 보인 도면이고, 도7은 도6의 핑거(144)에 대한 각도 조절예를 도시한 것이다.FIG. 6 is a view showing in plan view to explain the configuration of the
(여기서, 핑거는 5쌍으로 도시되어있지만 이에 한정되는 것은 아니며, 장착 및 기능의 원리가 동일하므로 핑거(144)는 5쌍 모두를 지칭하는 동일번호로 사용한다)(Herein, the fingers are shown in five pairs, but not limited thereto. Since the principles of mounting and function are the same, the
상기한 각 핑거(144)들은 볼트(146)에 의해 그 후단이 수평다이(142)상에 고정되는데, 핑거(144)후단부에는 전후에 각각 장공(144')이 형성되어서 볼트(146)에 의해 수평다이(142)의 체결공(142',142")에 체결되지만, 볼트(146)로 부터 핑거(144) 선단까지의 길이는 장공(144')내에서 조절하여 고정시킬 수 있도록 구성된 것이다. Each of the
한편, 상기 수평다이(142)의 장변, 즉 체결공(142',142") 사이에는 장변과 수평의 오목홈(150)이 형성되고, 여기에 힌지바아(160)가 안착된다. 특히 상기 힌지바아(160)는 수평다이(141)로 부터 일정 높이 h(0.2 mm)만큼 그 상부원호부분이 돌출되도록 안착되므로 각각의 핑거(144)들이 볼트(146)로 체결될 때는 이 힌지바아(160)가 마치 시이소오(Seesaw)의 중심지지대 역할을 하여 힌지바아(160)의 돌출높이(h)만큼 떠 받쳐진 상태로 핑거(144)들이 조립된다.On the other hand, between the long side of the
따라서, 상기 힌지바아(160)를 중심으로 각각의 핑거(144)들은 뒷볼트(146r)가 앞볼트(146f)보다 더 많이 조여지면 핑거(144)의 선단부 즉, 와이어 본딩부분이 원래의 수평위치보다 높은 각도(θ)만큼 열려진 위치로 조립되는 것이고, 그 반대 라면 낮은 위치로 조립되는 것이다. 여기서, 핑거(144)의 선단부가 수평보다 높거나 낮은 상태로 조립된다는 것은 핑거(144)의 선단부가 와이어 본딩을 위하여 섭스트레이트(10)를 일시적으로 눌러줄 때에 그 누르는 힘을 조절하기 위한 것으로, 작업자가 예비테스트 할 때에 와이어 본딩결과를 관찰하여 본딩되지 아니하였거나 본딩상태가 불량인 경우에는 상기 핑거(144)의 선단부를 더욱 낮추거나 높여서 본딩부분을 누르는 힘이 적정해지도록 조절하므로써 이러한 불량을 예방하고 완전한 와이어 본딩이 이루어지도록 하기 위한 것이다. 예컨대, 핑거(144)의 선단이 너무 강하게 누르면 접촉부에 흠집이 잡히거나 섭스트레이트(10)를 파손시킬 우려가 있으므로 핑거(144)의 선단부가 다소 높은 위치에서 누르도록 위와 반대로 조절하여 본딩작업이 완전하게 마무리 되도록 한 것이다.Therefore, each of the
이와같이 핑거(144)의 선단부 위치가 높거나 낮게 조립되는 과정을 보면 최상부 그림은 핑거(144)의 선단부가 수평의 상태이고, 중간의 그림은 그 높이가 높은 상태, 그리고 최하부의 그림은 선단높이가 가장 낮은 그림이다. 따라서, 중간그림의 경우 클램핑하는 밀착력이 약하지만 하부그림은 클램핑하는 경우에 많은 힘으로 패키지를 누르게 되므로 작업자는 테스트과정에서 개별 핑거별로 그 누르는 힘(밀착력)을 조절하여 사용할 수 있으므로 와이어 본딩중에 불량작업이 발생하지 않게 된다.As such, when the tip position of the
상기한 본 발명은 반도체 칩의 제조에 필요한 와이어 본딩공정에 이용하게 되며, 본 발명의 실시에 따라 신속하고 정확한 와이어본딩이 이루어져서 수율을 높일 수 있게 된다.The present invention described above is used in the wire bonding process required for the manufacture of a semiconductor chip, and according to the implementation of the present invention it is possible to increase the yield by making a fast and accurate wire bonding.
도1 내지 도3은 종래 와이어 본딩의 과정을 설명하기 위한 도면,1 to 3 is a view for explaining a process of the conventional wire bonding,
도4는 본 발명이 적용되는 와이어 본더 전체 도면,4 is an overall view of a wire bonder to which the present invention is applied;
도5는 본 발명의 클램프부분을 확대 도시한 도면,5 is an enlarged view of a clamp portion of the present invention;
도6은 본 발명의 클램프 부분 평면구성도면,6 is a plan view of a clamp portion of the present invention;
도7은 본 발명의 핑거와 틸팅바아의 구성도면이다.Figure 7 is a block diagram of a finger and the tilting bar of the present invention.
-도면의 주요부호설명-Explanation of Major Symbols in Drawing
10-섭스트레이트(Substrate) 10-Substrate
100-와이어 본더 110-다이100-wire bonder 110-die
120-동력부 120-power unit
122- 회전축 124-벨트 122- rotating shaft 124-belt
126-모터 128-캠 126-motor 128-cam
130-승강부130-elevation
132-승강봉 134-리니어부쉬(Linear Bush) 132-lift bar 134-Linear Bush
136-승강블럭 136-elevation block
140-클램프 140-clamp
142-수평다이 144-핑거(Finger) 142-Horizontal Die 144-Finger
144'-장공 146-볼트 144'-Long 146-Bolt
146r-후볼트 146f-선볼트 146r-
150-오목홈150-concave groove
160-힌지바아(Hinge Bar)160-Hinge Bar
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090092745A KR20110035153A (en) | 2009-09-30 | 2009-09-30 | A clamping structure in wire boner |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090092745A KR20110035153A (en) | 2009-09-30 | 2009-09-30 | A clamping structure in wire boner |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110035153A true KR20110035153A (en) | 2011-04-06 |
Family
ID=44043531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090092745A KR20110035153A (en) | 2009-09-30 | 2009-09-30 | A clamping structure in wire boner |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110035153A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107052567A (en) * | 2017-05-03 | 2017-08-18 | 深圳翠涛自动化设备股份有限公司 | The anticollision device, collision-prevention device and avoiding collision of a kind of bonding equipment |
-
2009
- 2009-09-30 KR KR1020090092745A patent/KR20110035153A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107052567A (en) * | 2017-05-03 | 2017-08-18 | 深圳翠涛自动化设备股份有限公司 | The anticollision device, collision-prevention device and avoiding collision of a kind of bonding equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101254803B1 (en) | A method of manufacturing a semiconductor device | |
KR19980034801A (en) | Semiconductor package manufacturing device | |
JP2855719B2 (en) | Semiconductor device | |
JP4503391B2 (en) | Manufacturing method of semiconductor device | |
KR20110035153A (en) | A clamping structure in wire boner | |
JP2793766B2 (en) | Conductive paste transfer method | |
JP2005150350A (en) | Method for manufacturing semiconductor device | |
JP2006344827A (en) | Method for manufacturing semiconductor device | |
JP2000114206A (en) | Manufacture of semiconductor package | |
US6933178B1 (en) | Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package | |
JP4489492B2 (en) | Manufacturing method of semiconductor device | |
JP2002254481A (en) | Resin mold die and method for manufacturing resin mold package | |
JP2009088102A (en) | Method of manufacturing semiconductor device | |
KR100295673B1 (en) | Lead bonding apparatus for tcp | |
JPH05283414A (en) | Bump height control equipment for metal wiring in semiconductor device | |
JP5562780B2 (en) | Semiconductor device | |
KR100388292B1 (en) | Clamp for semiconductor package manufacture and wire bonding monitoring method using it | |
JPH03222441A (en) | Manufacture of semiconductor module | |
KR19980027878A (en) | Bonder head of die bonding device | |
JP2006140329A (en) | Method for manufacturing semiconductor device | |
KR100537717B1 (en) | Method for bonding beam lead | |
JP2008244026A (en) | Semiconductor device, manufacturing method thereof, and organic wiring board therefor | |
KR20020044679A (en) | Tape type lead-frame strip and structure and manufacturing method of lead exposed semiconductor chip package using it | |
KR20090012446U (en) | Magnetic shank for Die attaching of Semiconductor | |
KR20010010857A (en) | jig for mounting solder balls of semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |